CN110876228A - 挠性电路板卷带 - Google Patents

挠性电路板卷带 Download PDF

Info

Publication number
CN110876228A
CN110876228A CN201811169016.XA CN201811169016A CN110876228A CN 110876228 A CN110876228 A CN 110876228A CN 201811169016 A CN201811169016 A CN 201811169016A CN 110876228 A CN110876228 A CN 110876228A
Authority
CN
China
Prior art keywords
dimensional structure
circuit board
flexible
layer
structure layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811169016.XA
Other languages
English (en)
Inventor
陈文勇
吴沁玥
董育升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of CN110876228A publication Critical patent/CN110876228A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

一种挠性电路板卷带,其用以防止卷收该挠性电路板卷带时,该挠性电路板卷带的挠性载板相互粘附,该挠性载板具有上表面,该上表面具有线路设置区及至少一个待移除区,线路层设置于该上表面的该线路设置区,立体结构层设置于该上表面的该待移除区,防焊层覆盖该挠性载板及该线路层,并显露出该立体结构层,当该挠性载板被卷收时,以该立体结构层间隔上下堆叠的该挠性载板,以避免该挠性载板在卷收过程或被卷收后相互粘附。

Description

挠性电路板卷带
技术领域
本发明是关于一种挠性电路板卷带,其用以防止该挠性电路板卷带在卷收过程中或卷收后,该挠性电路板卷带的挠性载板产生相互粘附的情形。
背景技术
习知的一种挠性电路板卷带会以卷轮(reel)卷收,以利进行下一个制造过程(如进行结合多个晶片制造过程及切割制造过程),然由于该挠性电路板卷带在卷收过程或卷收后,该挠性电路板卷带的挠性载板上会因该挠性电路板卷带被卷收,而造成上下堆叠的该挠性载板相互粘附,导致该挠性电路板卷带不易被卷收或卷收歪斜的情形,进而使得该挠性电路板卷带相互磨损或造成该挠性电路板卷带弯折。
发明内容
本发明的一种挠性电路板卷带,其主要目的用以避免该挠性电路板卷带被卷收时,该挠性电路板卷带的挠性载板发生相互粘附的情形。
本发明的一种挠性电路板卷带包含挠性载板、线路层、立体结构层及防焊层,该挠性载板为能被卷收的带状载板,该挠性载板具有上表面,该上表面具有线路设置区及至少一个待移除区,该线路层设置于该上表面的该线路设置区,该线路层具有至少一个导接端,该立体结构层设置于该上表面的该待移除区,该防焊层覆盖该挠性载板及该线路层,该防焊层具有至少一个开口,该开口显露出该导接端,且该防焊层显露出该立体结构层,当该挠性载板被卷收时,该立体结构层用以间隔上下堆叠的该挠性载板。
前述的挠性电路板卷带,其中该立体结构层不与该线路层电性连接。
前述的挠性电路板卷带,其中该立体结构层具有第一侧壁,该防焊层具有第二侧壁,该第一侧壁与该第二侧壁之间具有间隙。
前述的挠性电路板卷带,其中该立体结构层与该线路层为相同材质。
前述的挠性电路板卷带,其中该立体结构层的厚度与该线路层的厚度相同。
前述的挠性电路板卷带,其中该线路层及该立体结构层经由蚀刻金属板所形成。
前述的挠性电路板卷带,其中该待移除区的长度不小于8mm,该待移除区的宽度不小于3mm。
前述的挠性电路板卷带,其中设置于该挠性载板的该上表面的该立体结构层具有底面,该底面朝向该挠性载板的该上表面,该底面的长度不小于0.5mm,该底面的宽度不小于0.5mm,且该底面的第一面积不小于0.5mm2
前述的挠性电路板卷带,其中设置于该挠性载板的该上表面的该立体结构层具有底面,该底面具有第一面积,该待移除区具有第二面积,该第一面积的计算公式为该第二面积乘以系数,该系数不小于0.012。
前述的挠性电路板卷带,其中当对该挠性电路板卷带进行切割步骤时,该立体结构层及该待移除区被移除。
本发明至少具有以下优点:当本发明的该挠性电路板卷带被卷收时,该挠性载板会形成螺旋状上下堆叠,由于该挠性载板的该上表面的该待移除区设置有该立体结构层,借由该立体结构层间隔该挠性电路板卷带被卷收时上下堆叠的该挠性载板,使得上下堆叠的该挠性载板不会相互粘附,以避免该挠性电路板卷带发生不易被卷收、卷收歪斜、磨损及的弯折情形。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1:本发明的挠性电路板卷带卷收于卷轮的示意图。
图2:本发明的挠性电路板卷带的局部仰视图。
图3:本发明的挠性电路板卷带的剖视图。
图4A至图4C:本发明的立体结构层的示意图。
图5:本发明的挠性电路板卷带被卷收后的局部剖视图。
【主要元件符号说明】
100:挠性电路板卷带 110:挠性载板
111:上表面 111a:线路设置区
111b:待移除区 112:下表面
120:线路层 120a:线路
121:导接端 130:立体结构层
131:第一侧壁 132:底面
140:防焊层 141:开口
142:第二侧壁 200:卷轮
X1:长度 Y1:宽度
X2:长度 Y2:宽度
G:间隙
具体实施方式
请参阅图1及图2,本发明的一种挠性电路板卷带100,其包含有多个挠性电路板单元100a,在进行结合多个晶片制造过程及切割单离各该挠性电路板单元100a制造过程前,会以卷轮(reel)200卷收,以利储存或进行下一个制造过程(如烘烤、结合晶片及切割等制造过程),本发明的目的在于在卷收该挠性电路板卷带100时,避免该挠性电路板卷带100的挠性载板110相互粘附,而导致该挠性电路板卷带100发生不易被卷收、卷收歪斜、磨损及弯折的情形。
请参阅图2及图3,该挠性电路板卷带100包含挠性载板110、线路层120、立体结构层130及防焊层140,该挠性载板110为能被卷收的带状载板,该挠性载板110材料选自于聚酰亚胺(Polyimide,PI)或聚酰亚胺酸盐(Polyamic acid,PAA),但不以此为限,该挠性载板110具有上表面111及下表面112,该上表面111具有线路设置区111a及至少一个待移除区111b,该待移除区111b具有第二面积,在本实施例中,该待移除区111b具有长度X2,该长度X2不小于8mm,该待移除区111b具有宽度Y2,该宽度Y2不小于3mm。
请参阅图2及图3,该线路层120设置于该上表面111的该线路设置区111a,该线路层120包含多个线路120a,该线路层120具有至少一个导接端121,该导接端121用以电性连接晶片或其他电子元件。
请参阅图2及图3,该立体结构层130设置于该上表面111的该待移除区111b,在本实施例中,当对该挠性电路板卷带100进行切割步骤时,该立体结构层130及该待移除区111b是被移除,请参阅图4A至图4C,该立体结构层130选自于各种几何图形的立体构造。
请参阅图2及图3,该立体结构层130具有第一侧壁131,在本实施例中,该立体结构层130不与该线路层120电性连接,该立体结构层130与该线路层120为相同材质,较佳地,该立体结构层130的厚度与该线路层120的厚度相同,且该线路层120及该立体结构层130经由蚀刻金属板所形成,该立体结构层130具有底面132,该底面132朝向该挠性载板110的该上表面111,该底面的长度X1不小于0.5mm,该底面132的宽度Y1不小于0.5mm,且该底面132的第一面积不小于0.5mm2,较佳地,该第一面积的计算公式为该第二面积乘以系数,且该系数不小于0.012。
请参阅图2及图3,该防焊层140覆盖该挠性载板110及该线路层120,该防焊层140具有至少一个开口141,该开口141显露出该导接端121,且该防焊层140显露出该立体结构层120,在本实施例中,该防焊层140具有第二侧壁142,较佳地,该立体结构层130的该第一侧壁131与该防焊层140的该第二侧壁142之间具有间隙G。
请参阅图1、图3及图5,当该挠性载板110被卷收时,以该立体结构层130间隔上下堆叠的该挠性载板110,且由于该立体结构层130的该第一侧壁131与该防焊层140的该第二侧壁142之间具有该间隙G,使得被卷收成螺旋状的该挠性载板110不会相互粘附,以避免该挠性电路板卷带100被卷收时发生不易被卷收、卷收歪斜、磨损及的弯折情形。
以上所述,仅是本发明的较佳实施例而已,并非对本发明做任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1.一种挠性电路板卷带,其特征在于包含:
挠性载板,为能被卷收的带状载板,该挠性载板具有上表面,该上表面具有线路设置区及至少一个待移除区;
线路层,设置于该上表面的该线路设置区,该线路层具有至少一个导接端;
立体结构层,设置于该上表面的该待移除区;以及
防焊层,覆盖该挠性载板及该线路层,该防焊层具有至少一个开口,该开口显露出该导接端,且该防焊层显露出该立体结构层,当该挠性载板被卷收时,该立体结构层用以间隔上下堆叠的该挠性载板。
2.根据权利要求1所述的挠性电路板卷带,其特征在于:其中该立体结构层不与该线路层电性连接。
3.根据权利要求1所述的挠性电路板卷带,其特征在于:其中该立体结构层具有第一侧壁,该防焊层具有第二侧壁,该第一侧壁与该第二侧壁之间具有间隙。
4.根据权利要求1所述的挠性电路板卷带,其特征在于:其中该立体结构层与该线路层为相同材质。
5.根据权利要求1所述的挠性电路板卷带,其特征在于:其中该立体结构层的厚度与该线路层的厚度相同。
6.根据权利要求1所述的挠性电路板卷带,其特征在于:其中该线路层及该立体结构层经由蚀刻金属板所形成。
7.根据权利要求1所述的挠性电路板卷带,其特征在于:其中该待移除区的长度不小于8mm,该待移除区的宽度不小于3mm。
8.根据权利要求1或7所述的挠性电路板卷带,其特征在于:其中设置于该挠性载板的该上表面的该立体结构层具有底面,该底面朝向该挠性载板的该上表面,该底面的长度不小于0.5mm,该底面的宽度不小于0.5mm,且该底面的第一面积不小于0.5mm2
9.根据权利要求1所述的挠性电路板卷带,其特征在于:其中设置于该挠性载板的该上表面的该立体结构层具有底面,该底面具有第一面积,该待移除区具有第二面积,该第一面积的计算公式为该第二面积乘以系数,该系数不小于0.012。
10.根据权利要求1所述的挠性电路板卷带,其特征在于:其中当对该挠性电路板卷带进行切割步骤时,该立体结构层及该待移除区被移除。
CN201811169016.XA 2018-09-04 2018-10-08 挠性电路板卷带 Pending CN110876228A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107130913A TWI660901B (zh) 2018-09-04 2018-09-04 撓性電路板捲帶
TW107130913 2018-09-04

Publications (1)

Publication Number Publication Date
CN110876228A true CN110876228A (zh) 2020-03-10

Family

ID=67764314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811169016.XA Pending CN110876228A (zh) 2018-09-04 2018-10-08 挠性电路板卷带

Country Status (2)

Country Link
CN (1) CN110876228A (zh)
TW (1) TWI660901B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763334B (zh) * 2020-04-13 2022-05-01 頎邦科技股份有限公司 捲收式電路基板
TWI744197B (zh) * 2020-04-13 2021-10-21 頎邦科技股份有限公司 捲收式電路基板
TWI741956B (zh) * 2020-04-13 2021-10-01 頎邦科技股份有限公司 捲收式電路基板
TWI763333B (zh) * 2020-04-13 2022-05-01 頎邦科技股份有限公司 捲收式電路基板
TWI737257B (zh) * 2020-04-13 2021-08-21 頎邦科技股份有限公司 捲收式電路基板
TWI738504B (zh) * 2020-09-11 2021-09-01 頎邦科技股份有限公司 電路板捲帶及其對接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000272658A (ja) * 1999-03-23 2000-10-03 Toshiba Corp キャリアテープおよび包装器具
CN1510743A (zh) * 2002-12-24 2004-07-07 ͬ�Ϳ�ҵ��ʽ���� 用于在其上安装电子器件的薄膜载带
CN101359652A (zh) * 2007-08-02 2009-02-04 宏茂微电子(上海)有限公司 卷带式芯片封装构造
TW201545612A (zh) * 2014-05-30 2015-12-01 Chipmos Technologies Inc 可撓性線路載板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407947B2 (ja) * 1993-09-30 2003-05-19 富士機械製造株式会社 テープ化電子部品のカバーフィルム巻取り装置
US6572387B2 (en) * 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
JP4808468B2 (ja) * 2005-11-04 2011-11-02 日本メクトロン株式会社 混成多層回路基板およびその製造方法
TWI523590B (zh) * 2012-05-30 2016-02-21 旗勝科技股份有限公司 雙面可撓性基板片連接成捲之結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000272658A (ja) * 1999-03-23 2000-10-03 Toshiba Corp キャリアテープおよび包装器具
CN1510743A (zh) * 2002-12-24 2004-07-07 ͬ�Ϳ�ҵ��ʽ���� 用于在其上安装电子器件的薄膜载带
CN101359652A (zh) * 2007-08-02 2009-02-04 宏茂微电子(上海)有限公司 卷带式芯片封装构造
TW201545612A (zh) * 2014-05-30 2015-12-01 Chipmos Technologies Inc 可撓性線路載板

Also Published As

Publication number Publication date
TWI660901B (zh) 2019-06-01
TW202010703A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
CN110876228A (zh) 挠性电路板卷带
CN101682983B (zh) 布线基板、半导体封装体以及电子设备
US20170033037A1 (en) Packaging substrate
US6210518B1 (en) Method and fixture for manufacturing flexible printed circuit board
JP6114514B2 (ja) 電子部品収納用キャリアテープ、電子部品収納用キャリアテープの製造方法、および包装体
CN101236949B (zh) 配线电路基板及其制造方法
JPH10292155A (ja) 導電性接着テ−プ及びその製造方法
JP2011211248A (ja) Qfn用金属積層板を用いたqfnの製造方法
US20170345524A1 (en) Roll Laminate, Method For Producing Roll Laminate, Method For Producing Laminate, Method For Producing Build-Up Substrate, Method For Producing Printed Wiring Board, And Method For Producing Electronic Device
US8658903B2 (en) Wired circuit board
JP4838155B2 (ja) プリント基板の製造方法
JP2007317900A (ja) 配線回路基板およびその製造方法
CN216511816U (zh) 卷收构造及其间隔卷带
JP2013258351A (ja) 配線基板および配線基板の製造方法
JP7211930B2 (ja) 配線回路基板の製造方法
CN104135815A (zh) 一种防止金属焊垫被刮伤的电路板结构及制造方法
JP5111089B2 (ja) 固体電解コンデンサの製造方法
US11646157B2 (en) Component built-in substrate
US20230345640A1 (en) Wiring circuit board assembly sheet
US6249042B1 (en) Member for lead
JP2011114159A (ja) プリント基板積層体および接続端子連結体
JP6884987B2 (ja) 積層型電子部品用グリーンシート及び積層型電子部品
JP3891993B2 (ja) 電子部品実装用フィルムキャリアテープ用スペーサテープおよびその使用方法ならびに電子部品実装用フィルムキャリアテープの製造方法
JP2006210800A (ja) 内層用回路基板
JP2012044215A (ja) 電子部品製造用リードフレーム及び電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200310

RJ01 Rejection of invention patent application after publication