CN110858759A - 单边带混频器及其方法 - Google Patents

单边带混频器及其方法 Download PDF

Info

Publication number
CN110858759A
CN110858759A CN201910491601.XA CN201910491601A CN110858759A CN 110858759 A CN110858759 A CN 110858759A CN 201910491601 A CN201910491601 A CN 201910491601A CN 110858759 A CN110858759 A CN 110858759A
Authority
CN
China
Prior art keywords
signal
phase
output
nmos transistor
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910491601.XA
Other languages
English (en)
Other versions
CN110858759B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN110858759A publication Critical patent/CN110858759A/zh
Application granted granted Critical
Publication of CN110858759B publication Critical patent/CN110858759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

单边带混频器电路包含：第一类型的第一吉尔伯特单元混频器，接收第一信号及第二信号各自的第一相和第三相，并将第一电流对输出到第一节点和第二节点；第二类型的第一吉尔伯特单元混频器，接收第一及第二信号各自的第一相和第三相，并将第二电流对输出到第一和第二节点；第一类型的第二吉尔伯特单元混频器，接收第一和第二信号各自的第二相和第四相，并将第三电流对输出到第一和第二节点；第二类型的第二吉尔伯特单元混频器，接收第一及第二信号信号各自的第二相和第四相，并将第四电流对输出到第一和第二节点；交叉耦合反相器对，交叉耦合第一和第二节点；以及负载，跨在第一和第二节点上，以等于第一信号与第二信号的频率的和或差的频率谐振。

Description

单边带混频器及其方法
技术领域
本发明涉及单边带(single sideband)混频器，尤其涉及可以使用直流耦合与后方电路连接的单边带混频器。
背景技术
单边带(single sideband，以下称为SSB)混频器接收第一频率的第一信号和第二频率的第二信号，并输出第三频率的第三信号，该第三频率是第一频率和第二频率的和。在差分信号的实施例中，第一信号和第二信号都是四相信号，而第三信号是两相信号。图1为现有SSB混频器100的示意图。SSB混频器100接收第一信号X和第二信号Y并输出第三信号Z，其中：第一信号X是包含第一相X1、第二相X2、第三相X3及第四相X4的四相信号；第二信号Y是包含第一相Y1、第二相Y2、第三相Y3及第四相Y4的四相信号；以及第三信号Z是包含第一相Z1及第二相Z2的两相信号。SSB 100包含第一吉尔伯特单元混频器(Gilbert cell mixer)110、第二吉尔伯特单元混频器120以及负载130，其中：第一吉尔伯特单元混频器110包含6个n通道金属氧化物半导体(n-channel metal oxide semiconductor,NMOS)晶体管111、112、113、114、115以及116，而且用来将X1和X3与Y1和Y3混合，以得到第一电流对I1和I2；第二吉尔伯特单元混频器120包含6个NMOS晶体管121、122、123、124、125以及126，而且用来将X2和X4与Y2和Y4混合，以得到第二电流对I3和I4；负载130包含第一电感131、第二电感132及电容133。在本说明书中，“VDD”表示电源节点而“VSS”表示接地节点。第一信号X具有第一频率f1，第二信号Y具有第二频率f2。I1和I4在第一节点101处相加，得到Z1；I2和I3在第二节点102处相加，得到Z2。负载130形成谐振频率等于f1+f2的共振储槽(resonant tank)，使得第三信号Z的主要成分具有频率f1+f2。吉尔伯特单元混频器及SSB混频器100为现有技术中众所周知的电路，所以此处不再赘述其细节。
位于SSB混频器100前面的电路(通常是缓冲器)和后面的电路(通常也是缓冲器)最好也能工作在相同的电源域(power domain)下，换言之，从VDD接收电力并通过VSS返回，否则整个系统的复杂性将变得很高。SSB混频器100的第一个问题是，第三信号Z的共模电压等于VDD并且很可能对于后面的电路而言太高，因此需要交流(alternate current,AC)耦合来跟后面的电路接合。SSB混频器100的第二个问题是，Z1和Z2可以摆动到足以损坏NMOS晶体管113～116和123～126的电位，因此需要一些保护电路，例如，插入于负载130和两个吉尔伯特单元混频器110和120之间的迭接(cascode)元件。
因此需要一种SSB混频器，其可以使用直流(direct current,DC)耦合来与后面的电路接合，并且不需要保护电路。
发明内容
在一实施例中，一电路包含：一第一类型的一第一吉尔伯特单元混频器，用来接收一第一信号的一第一相和一第三相以及一第二信号的一第一相和一第三相，并将一第一电流对输出到一第一节点和一第二节点；一第二类型的一第一吉尔伯特单元混频器，用来接收该第一信号的该第一相和该第三相以及该第二信号的该第一相和该第三相，并将一第二电流对输出到该第一节点和该第二节点；该第一类型的一第二吉尔伯特单元混频器，用来接收该第一信号的一第二相和一第四相以及该第二信号的一第二相和一第四相，并将一第三电流对输出到该第一节点和该第二节点；该第二类型的一第二吉尔伯特单元混频器，用来接收该第一信号的该第二相和该第四相以及该第二信号的该第二相和该第四相，并将一第四电流对输出到该第一节点和该第二节点；一交叉耦合(cross-coupling)反相器对，用来交叉耦合第一节点和第二节点；以及一负载，跨在第一节点和第二节点上，用来以大约等于该第一信号的频率与该第二信号的频率的和的频率，或以大约等于该第一信号的频率与该第二信号的频率的差的频率谐振。
在一实施例中，一种方法包含：接收包含四个相的一第一信号和包含四个相的一第二信号；使用一第一类型的一第一吉尔伯特单元混频器，通过将该第一信号的一第一相和一第三相与该第二信号的一第一相和一第三相混合来产生一第一电流对；使用一第二类型的一第一吉尔伯特单元混频器，通过将该第一信号的该第一相和该第三相与该第二信号的该第一相和该第三相混合来产生一第二电流对；使用该第一类型的一第二吉尔伯特单元混频器，通过将该第一信号的一第二相和一第四相与该第二信号的一第二相和一第四相混合来产生一第三电流对；使用该第二类型的一第二吉尔伯特单元混频器，通过将该第一信号的该第二相和该第四相与该第二信号的该第二相和该第四相混合来产生一第四电流对；将该第一电流对、该第二电流对、该第三电流对及该第四电流对相加，以在一第一节点和一第二节点处形成两相的一第三信号；使用一反相器对来交叉耦合该第三信号的一第一相和一第二相；以及使用跨该第一节点和该第二节点的一谐振网络滤波该第三信号。
有关本发明的特征、实作与技术效果，兹配合附图作实施例详细说明如下。
附图说明
图1为现有SSB混频器的示意图；
图2A为根据本发明一实施例的SSB混频器的示意图；
图2B为根据本发明另一实施例的SSB混频器的示意图；以及
图3为根据本发明一实施例的方法的流程图。。
符号说明
100、200A、200B SSB混频器
110、120、210、220、230、240 吉尔伯特单元混频器
130、250 负载
111～116、121～126、211～216、231～236、261、263 NMOS晶体管
221～226、241～246、262、264 PMOS晶体管
131、132、251 电感
133、252 电容
260 交叉耦合反相器对
S310～S380 步骤
具体实施方式
本发明关于单边带混频器。尽管本说明书描述了本发明的几个示范性实施例，其被认为是实施本发明的优选模式，但应该理解，本发明可以以多种方式实现，并且不限于下面描述的特定范例或者实现这些范例的任何特征的特定方式。在其他情况下，未显示或描述众所周知的细节以避免模糊本发明的各方面。
本技术领域技术人员理解与说明书中使用的微电子有关的术语和基本概念，例如“电路”、“负载”、“电压”、“电流”、“电阻”、“电容”、“低通滤波器”、“晶体管”、“MOS(金属氧化物半导体)”、“PMOS(p通道金属氧化物半导体)”、“NMOS(n通道金属氧化物半导体)”、“CMOS(互补金属氧化物半导体)”、“节点”、“电源”、“源极”、“栅极”、“漏极”、“接地节点”、“电源节点”、“频率”、“单边带”、“混频器”、“开关”、“共振储槽”和“迭接”。本技术领域技术人员还可以容易地识别出MOS晶体管的符号及其相关的“源极”、“栅极”和“漏极”端子。这些术语和基本概念对于本技术领域技术人员来说是显而易见的，因此这里不再详细说明。
图2A描绘了根据本发明一实施例的SSB混频器200A的示意图。SSB混频器200A接收第一信号A和第二信号B并输出第三信号V，其中：第一信号A是一个包含第一相A1、第二相A2、第三相A3以及第四相A4的四相信号；第二信号B是一个包含第一相B1、第二相B2、第三相B3以及第四相B4的四相信号；以及第三信号V是一个包含第一相V1和第二相V2的两相信号。SSB混频器200A包含第一N型吉尔伯特单元混频器210、第一P型吉尔伯特单元混频器220、第二N型吉尔伯特单元混频器230、第二P型吉尔伯特单元混频器240、交叉耦合(cross-coupling)反相器对260，以及负载250，其中：第一N型吉尔伯特单元混频器210包含6个NMOS晶体管211、212、213、214、215及216；第一P型吉尔伯特单元混频器220包含6个PMOS晶体管221、222、223、224、225及226；第二N型吉尔伯特单元混频器230包含6个NMOS晶体管231、232、233、234、235及236；第二P型吉尔伯特单元混频器240包含6个PMOS晶体管241、242、243、244、245及246；负载250包含电感251和电容252；以及交叉耦合反相器对260包含由NMOS晶体管261及PMOS晶体管262所构成的第一反相器，以及由NMOS晶体管263及PMOS晶体管264构成的第二反相器。本技术领域技术人员理解MOS晶体管的符号和电路图，因此不再详细描述其连接关系(例如，NMOS晶体管211的源极、栅极和漏极分别连接到VSS、A1和节点217)。每个吉尔伯特单元混频器(即210、220、230和240)包含由第一信号A的两个相所控制的两个增益装置以及由第二信号B的两个相所控制的四个开关。
例如，第一N型吉尔伯特单元210的两个增益装置由分别由A1和A3控制的NMOS晶体管211和212实现，以及四个开关213、214、215和216分别由B1、B3、B3和B1控制。第一N型(P型)吉尔伯特单元210(220)分别使用NMOS(PMOS)晶体管211(221)和212(222)接收A1和A3，并使用NMOS(PMOS)晶体管213(223)、214(224)、215(225)和216(226)将其与B1和B3混合，以产生第一(第二)电流对I11(I21)和I12(I22)。第二N型(P型)吉尔伯特单元230(240)分别使用NMOS(PMOS)晶体管231(241)和232(242)接收A2和A4，并使用NMOS(PMOS)晶体管233(243)、234(244)、235(245)和236(246)将其与B2和B4混合，以产生第三(第四)电流对I31(I41)和I32(I42)。I11、I21、I32和I42在第一节点201处相加，得到V1，而I12，I22，I31和I41在第二节点202处相加，得到V2。交叉耦合反相器对260用来提供V1和V2之间的交叉耦合。
在一个实施例中，第一信号A和第二信号B可以通过以下两个方程式建构数学上的模型：
Figure BDA0002087216700000051
Figure BDA0002087216700000052
此处t表示时间变量，VCMA是第一共模电压，VAA是第一振幅，f1是第一频率，VCMB是第二共模电压，VAB是第二振幅，f2是第二频率。方程式(1)和(2)以正弦波建构第一信号A和第二信号B的模型。
在另一个实施例中，第一信号A和第二信号B可以通过以下两个方程式建构数学上的模型：
Figure BDA0002087216700000061
这里，sign(·)表示一个符号函数，当其参数为正时输出1，当其参数为负时输出-1。方程式(3)和(4)以方波建构第一信号A和第二信号B的模型。
I11和I21大致与cos(2πf1t)cos(2πf2t)成比例，而I31和I41大致与sin(2πf1t)sin(2πf2t)成比例。V1大致与cos(2πf1t)cos(2πf2t)-sin(2πf1t)sin（2πf2t)(即cos(2π(f1+f2)t))成比例。V2是V1的反相。
SSB混频器200A和图1的现有SSB混频器100之间的主要区别在于：增加两个P型吉尔伯特单元220和240以分别与两个N型吉尔伯特单元210和230互补。另一个不同之处在于，增加交叉耦合反相器对260以实现两个目的：增强增益并为第三信号V(其为一个包含V1和V2的两相信号)建立共模电位。交叉耦合反相器对(例如交叉耦合反相器对260)可以提供正反馈并因此增强增益。交叉耦合反相器对(例如交叉耦合反相器对260)的共模电位等于反相器对的跳脱点(trip point)。负载250用来形成在f1+f2处谐振的谐振网络(跨越第一节点201和第二节点202)。
以下为本公开的实施方式之一(非用以限定本发明)：SSB混频器200使用28nm的CMOS工艺制造；VDD为1V；VSS为0V；f1为4GHz；f2为8GHz；VCMA为0.5V；VCMB为0.5V；VAA为0.5V；VAB为0.5V；对于NMOS晶体管211、212、213、214、215、216、231、232、233、234、235和236来说，宽度和长度分别为1.8μm和30nm；对于PMOS晶体管221、222、223、224、225、226、241、242、243、244、245和246来说，宽度和长度分别为2.34μm和30nm；NMOS晶体管261和263的宽度和长度分别为0.6μm和30nm；PMOS晶体管262和264的宽度和长度分别为0.78μm和30nm；电感251为1nH；以及电容252是164fF。第三信号V的共模电压约为0.5V。由于使用互补拓扑，第三信号V的共模电压大约在VDD和VSS之间的中间点。因此，SSB混频器200A解决了图1的SSB 100的可靠性问题和共模问题。
图2B示出另一SSB混频器200B的示意图。SSB混频器200B与图2A的SSB混频器200A在电路拓扑上相同，除了I31和I41在第一节点201处与I11和I21(而不是I12和I22)相加，而I32和I42在第二节点202处与I12和I22(而不是I11和I21)相加。由于此差异，V1大致与cos(2πf1t)cos(2πf2t)+sin(2πf1t)sin(2πf2t)(即cos(2π(f1-f2)t))成比例。V2是V1的反相。在此实施例中，负载250用来形成在f1-f2(而不是在f1+f2)处谐振的谐振网络(跨越第一节点201和第二节点202)。
如图3的流程图300所示，根据本发明一实施例的方法包含：(步骤310)接收包含四个相的第一信号和包含四个相的第二信号；(步骤320)使用第一类型的第一吉尔伯特单元混频器，通过将第一信号的第一相和第三相与第二信号的第一相和第三相混合来产生第一电流对；(步骤330)，使用第二类型的第一吉尔伯特单元混频器，通过将第一信号的第一相和第三相与第二信号的第一相和第三相混合来产生第二电流对；(步骤340)使用第一类型的第二吉尔伯特单元混频器，通过将第一信号的第二相和第四相与第二信号的第二相和第四相混合来产生第三电流对；(步骤350)使用第二类型的第二吉尔伯特单元混频器，通过将第一信号的第二相和第四相与第二信号的第二相和第四相混合来产生第四电流对；(步骤360)将第一电流对、第二电流对、第三电流对及第四电流对相加，以在第一节点和第二节点处形成两相的第三信号；(步骤370)使用反相器对来交叉耦合第三信号的第一相和第二相；以及(步骤380)使用跨第一节点和第二节点的谐振网络对第三信号进行滤波。
根据本申请，提供了一种电路，包含：一第一类型的一第一吉尔伯特单元混频器，用来接收一第一信号的一第一相和一第三相以及一第二信号的一第一相和一第三相，并将一第一电流对输出到一第一节点和一第二节点；一第二类型的一第一吉尔伯特单元混频器，用来接收该第一信号的该第一相和该第三相以及该第二信号的该第一相和该第三相，并将一第二电流对输出到该第一节点和该第二节点；该第一类型的一第二吉尔伯特单元混频器，用来接收该第一信号的一第二相和一第四相以及该第二信号的一第二相和一第四相，并将一第三电流对输出到该第一节点和该第二节点；该第二类型的一第二吉尔伯特单元混频器，用来接收该第一信号的该第二相和该第四相以及该第二信号的该第二相和该第四相，并将一第四电流对输出到该第一节点和该第二节点；一交叉耦合反相器对，用来交叉耦合该第一节点和该第二节点；以及一负载，跨在该第一节点和该第二节点上，用来以等于该第一信号的频率与该第二信号的频率的和的频率，或以等于该第一信号的频率与该第二信号的频率的差的频率谐振。
进一步地，该负载包含一电感和一电容的并联连接。
进一步地，该第一类型的该第一吉尔伯特单元混频器包含：一第一NMOS晶体管和一第二NMOS晶体管，用来分别接收该第一信号的该第一相和该第三相；一第三NMOS晶体管，用来根据该第二信号的该第一相有条件地在该第一NMOS晶体管的输出和该第一节点之间提供一电流传导路径；一第四NMOS晶体管，用来根据该第二信号的该第三相有条件地在该第一NMOS晶体管的输出与该第二节点之间提供一电流传导路径；一第五NMOS晶体管，用来根据该第二信号的该第三相有条件地在该第二NMOS晶体管的输出与该第一节点之间提供一电流传导路径；以及一第六NMOS晶体管，用来根据该第二信号的该第一相有条件地在该第二NMOS晶体管的输出与该第二节点之间提供一电流传导路径。
进一步地，该第二类型的该第一吉尔伯特单元混频器包含：一第一PMOS晶体管和一第二PMOS晶体管，用于分别接收该第一信号的该第一相和该第三相；一第三PMOS晶体管，用于根据该第二信号的该第三相有条件地在该第一PMOS晶体管的输出与该第一节点之间提供一电流传导路径；一第四PMOS晶体管，用于根据该第二信号的该第一相有条件地在该第一PMOS晶体管的输出与该第二节点之间提供一电流传导路径；
一第五PMOS晶体管，用于根据该第二信号的该第一相有条件地在该第二PMOS晶体管的输出与该第一节点之间提供一电流传导路径；以及
一第六PMOS晶体管，用来根据该第二信号的该第三相有条件地在该第二PMOS晶体管的输出与该第二节点之间提供一电流传导路径。
进一步地，该第一类型的该第二吉尔伯特单元混频器包含：一第一NMOS晶体管和一第二NMOS晶体管，用于分别接收该第一信号的该第二相和该第四相；一第三NMOS晶体管，用来根据该第二信号的该第二相有条件地在该第一NMOS晶体管的输出和该第二节点之间提供一电流传导路径；一第四NMOS晶体管，用于根据该第二信号的该第四相有条件地在该第一NMOS晶体管的输出与该第一节点之间提供一电流传导路径；一第五NMOS晶体管，用来根据该第二信号的该第四相有条件地在该第二NMOS晶体管的输出与该第二节点之间提供一电流传导路径；以及一第六NMOS晶体管，用来根据该第二信号的该第二相有条件地在该第二NMOS晶体管的输出与该第一节点之间提供一电流传导路径。
进一步地，该第二类型的该第二吉尔伯特单元混频器包含：一第一PMOS晶体管和一第二PMOS晶体管，用于分别接收该第一信号的该第二相和该第四相；一第三PMOS晶体管，用来根据该第二信号的该第四相有条件地在该第一PMOS晶体管的输出与该第二节点之间提供一电流传导路径；一第四PMOS晶体管，用于根据该第二信号的该第二相有条件地在该第一PMOS晶体管的输出与该第一节点之间提供一电流传导路径；一第五PMOS晶体管，用来根据该第二信号的该第二相有条件地在该第二PMOS晶体管的输出与该第二节点之间提供一电流传导路径；以及一第六PMOS晶体管，用来根据该第二信号的该第四相有条件地在该第二PMOS晶体管的输出与该第一节点之间提供一电流传导路径。
进一步地，该第一类型的该第二吉尔伯特单元混频器包含：一第一NMOS晶体管和一第二NMOS晶体管，用于分别接收该第一信号的该第二相和该第四相；一第三NMOS晶体管，用来根据该第二信号的该第四相有条件地在该第一NMOS晶体管的输出与该第二节点之间提供一电流传导路径；一第四NMOS晶体管，用于根据该第二信号的该第二相有条件地在该第一NMOS晶体管的输出与该第一节点之间提供一电流传导路径；一第五NMOS晶体管，用来根据该第二信号的该第二相有条件地在该第二NMOS晶体管的输出与该第二节点之间提供一电流传导路径；以及一第六NMOS晶体管，用来根据该第二信号的该第四相有条件地在该第二NMOS晶体管的输出与该第一节点之间提供一电流传导路径。
进一步地，该第二类型的该第二吉尔伯特单元混频器包含：一第一PMOS晶体管和一第二PMOS晶体管，用于分别接收该第一信号的该第二相和该第四相；一第三PMOS晶体管，用来根据该第二信号的该第二相有条件地在该第一PMOS晶体管的输出和该第二节点之间提供一电流传导路径；一第四PMOS晶体管，用于根据该第二信号的该第四相有条件地在该第一PMOS晶体管的输出与该第一节点之间提供一电流传导路径；一第五PMOS晶体管，用于根据该第二信号的该第四相有条件地在该第二PMOS晶体管的输出与该第二节点之间提供一电流传导路径；以及一第六PMOS晶体管，用来根据该第二信号的该第二相有条件地在该第二PMOS晶体管的输出与该第一节点之间提供一电流传导路径。
进一步地，该交叉耦合反相器对包含：具有一第一NMOS晶体管和一第一PMOS晶体管的一第一反相器；以及具有一第二NMOS晶体管和一第二PMOS晶体管的一第二反相器。
进一步地，该第一信号是一四相信号，该第二信号是一四相信号，以及第三信号是一两相信号。
本技术领域技术人员将容易地观察到，可以对装置和方法进行多种修改和变更而同时保有本发明的教导。因此，上述的公开内容应被解释为仅受所附权利要求的范围和界限所限制。

Claims (10)

1.一种电路，包含：
一第一类型的一第一吉尔伯特单元混频器，用来接收一第一信号的一第一相和一第三相以及一第二信号的一第一相和一第三相，并将一第一电流对输出到一第一节点和一第二节点；
一第二类型的一第一吉尔伯特单元混频器，用来接收该第一信号的该第一相和该第三相以及该第二信号的该第一相和该第三相，并将一第二电流对输出到该第一节点和该第二节点；
该第一类型的一第二吉尔伯特单元混频器，用来接收该第一信号的一第二相和一第四相以及该第二信号的一第二相和一第四相，并将一第三电流对输出到该第一节点和该第二节点；
该第二类型的一第二吉尔伯特单元混频器，用来接收该第一信号的该第二相和该第四相以及该第二信号的该第二相和该第四相，并将一第四电流对输出到该第一节点和该第二节点；
一交叉耦合反相器对，用来交叉耦合该第一节点和该第二节点；以及
一负载，跨在该第一节点和该第二节点上，用来以等于该第一信号的频率与该第二信号的频率的和的频率，或以等于该第一信号的频率与该第二信号的频率的差的频率谐振。
2.如权利要求1所述的电路，其中该负载包含一电感和一电容的并联连接。
3.如权利要求1所述的电路，其中该第一类型的该第一吉尔伯特单元混频器包含：
一第一NMOS晶体管和一第二NMOS晶体管，用来分别接收该第一信号的该第一相和该第三相；
一第三NMOS晶体管，用来根据该第二信号的该第一相有条件地在该第一NMOS晶体管的输出和该第一节点之间提供一电流传导路径；
一第四NMOS晶体管，用来根据该第二信号的该第三相有条件地在该第一NMOS晶体管的输出与该第二节点之间提供一电流传导路径；
一第五NMOS晶体管，用来根据该第二信号的该第三相有条件地在该第二NMOS晶体管的输出与该第一节点之间提供一电流传导路径；以及
一第六NMOS晶体管，用来根据该第二信号的该第一相有条件地在该第二NMOS晶体管的输出与该第二节点之间提供一电流传导路径。
4.如权利要求1所述的电路，其中该第二类型的该第一吉尔伯特单元混频器包含：
一第一PMOS晶体管和一第二PMOS晶体管，用于分别接收该第一信号的该第一相和该第三相；
一第三PMOS晶体管，用于根据该第二信号的该第三相有条件地在该第一PMOS晶体管的输出与该第一节点之间提供一电流传导路径；
一第四PMOS晶体管，用于根据该第二信号的该第一相有条件地在该第一PMOS晶体管的输出与该第二节点之间提供一电流传导路径；
一第五PMOS晶体管，用于根据该第二信号的该第一相有条件地在该第二PMOS晶体管的输出与该第一节点之间提供一电流传导路径；以及
一第六PMOS晶体管，用来根据该第二信号的该第三相有条件地在该第二PMOS晶体管的输出与该第二节点之间提供一电流传导路径。
5.如权利要求1所述的电路，其中该第一类型的该第二吉尔伯特单元混频器包含：
一第一NMOS晶体管和一第二NMOS晶体管，用于分别接收该第一信号的该第二相和该第四相；
一第三NMOS晶体管，用来根据该第二信号的该第二相有条件地在该第一NMOS晶体管的输出和该第二节点之间提供一电流传导路径；
一第四NMOS晶体管，用于根据该第二信号的该第四相有条件地在该第一NMOS晶体管的输出与该第一节点之间提供一电流传导路径；
一第五NMOS晶体管，用来根据该第二信号的该第四相有条件地在该第二NMOS晶体管的输出与该第二节点之间提供一电流传导路径；以及
一第六NMOS晶体管，用来根据该第二信号的该第二相有条件地在该第二NMOS晶体管的输出与该第一节点之间提供一电流传导路径。
6.如权利要求1所述的电路，其中该第二类型的该第二吉尔伯特单元混频器包含：
一第一PMOS晶体管和一第二PMOS晶体管，用于分别接收该第一信号的该第二相和该第四相；
一第三PMOS晶体管，用来根据该第二信号的该第四相有条件地在该第一PMOS晶体管的输出与该第二节点之间提供一电流传导路径；
一第四PMOS晶体管，用于根据该第二信号的该第二相有条件地在该第一PMOS晶体管的输出与该第一节点之间提供一电流传导路径；
一第五PMOS晶体管，用来根据该第二信号的该第二相有条件地在该第二PMOS晶体管的输出与该第二节点之间提供一电流传导路径；以及
一第六PMOS晶体管，用来根据该第二信号的该第四相有条件地在该第二PMOS晶体管的输出与该第一节点之间提供一电流传导路径。
7.如权利要求1所述的电路，其中该第一类型的该第二吉尔伯特单元混频器包含：
一第一NMOS晶体管和一第二NMOS晶体管，用于分别接收该第一信号的该第二相和该第四相；
一第三NMOS晶体管，用来根据该第二信号的该第四相有条件地在该第一NMOS晶体管的输出与该第二节点之间提供一电流传导路径；
一第四NMOS晶体管，用于根据该第二信号的该第二相有条件地在该第一NMOS晶体管的输出与该第一节点之间提供一电流传导路径；
一第五NMOS晶体管，用来根据该第二信号的该第二相有条件地在该第二NMOS晶体管的输出与该第二节点之间提供一电流传导路径；以及
一第六NMOS晶体管，用来根据该第二信号的该第四相有条件地在该第二NMOS晶体管的输出与该第一节点之间提供一电流传导路径。
8.如权利要求1所述的电路，其中该第二类型的该第二吉尔伯特单元混频器包含：
一第一PMOS晶体管和一第二PMOS晶体管，用于分别接收该第一信号的该第二相和该第四相；
一第三PMOS晶体管，用来根据该第二信号的该第二相有条件地在该第一PMOS晶体管的输出和该第二节点之间提供一电流传导路径；
一第四PMOS晶体管，用于根据该第二信号的该第四相有条件地在该第一PMOS晶体管的输出与该第一节点之间提供一电流传导路径；
一第五PMOS晶体管，用于根据该第二信号的该第四相有条件地在该第二PMOS晶体管的输出与该第二节点之间提供一电流传导路径；以及
一第六PMOS晶体管，用来根据该第二信号的该第二相有条件地在该第二PMOS晶体管的输出与该第一节点之间提供一电流传导路径。
9.如权利要求1所述的电路，其中该交叉耦合反相器对包含：
具有一第一NMOS晶体管和一第一PMOS晶体管的一第一反相器；以及
具有一第二NMOS晶体管和一第二PMOS晶体管的一第二反相器。
10.如权利要求1所述的电路，其中该第一信号是一四相信号，该第二信号是一四相信号，以及第三信号是一两相信号。
CN201910491601.XA 2018-08-24 2019-06-06 单边带混频器电路 Active CN110858759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/111,315 US10250189B1 (en) 2018-08-24 2018-08-24 Single sideband mixer and method thereof
US16/111,315 2018-08-24

Publications (2)

Publication Number Publication Date
CN110858759A true CN110858759A (zh) 2020-03-03
CN110858759B CN110858759B (zh) 2023-03-31

Family

ID=65898710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910491601.XA Active CN110858759B (zh) 2018-08-24 2019-06-06 单边带混频器电路

Country Status (3)

Country Link
US (1) US10250189B1 (zh)
CN (1) CN110858759B (zh)
TW (1) TWI677191B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11356109B1 (en) 2021-02-26 2022-06-07 Realtek Semiconductor Corp. Wide-band frequency synthesizer for zero-IF WLAN radio transceiver and method thereof
US20240039476A1 (en) * 2022-07-29 2024-02-01 Realtek Semiconductor Corp. Single sideband mixer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164595A1 (en) * 2008-12-29 2010-07-01 Stmicroelectronics S.R.I. Down-converter mixer
CN102106077A (zh) * 2008-08-01 2011-06-22 高通股份有限公司 具有切换式跨导和本机振荡器遮蔽的上变频器和下变频器
CN102480269A (zh) * 2010-11-30 2012-05-30 Nxp股份有限公司 吉尔伯特型混频器
CN104980110A (zh) * 2009-09-16 2015-10-14 联发科技（新加坡）私人有限公司 混频器电路、集成电路以及射频通信单元
CN105811886A (zh) * 2016-04-20 2016-07-27 佛山臻智微芯科技有限公司 应用于无线通信收发机系统的改进型吉尔伯特混频器
CN107370457A (zh) * 2016-05-13 2017-11-21 中芯国际集成电路制造(上海)有限公司 混频器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177620B1 (en) * 2003-01-29 2007-02-13 Marvell International Ltd. Mixer constant linear range biasing apparatus and method
US20080068052A1 (en) * 2006-09-20 2008-03-20 Ee Solutions, Inc Frequency doubler using dual gilbert mixers
US8089309B2 (en) * 2009-06-26 2012-01-03 Bae Systems Information And Electronic Systems Integration Inc. Transimpedance amplifier input stage mixer
TWI548205B (zh) * 2015-01-07 2016-09-01 Univ Nat Chi Nan Balanced upscale mixer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102106077A (zh) * 2008-08-01 2011-06-22 高通股份有限公司 具有切换式跨导和本机振荡器遮蔽的上变频器和下变频器
US20100164595A1 (en) * 2008-12-29 2010-07-01 Stmicroelectronics S.R.I. Down-converter mixer
CN104980110A (zh) * 2009-09-16 2015-10-14 联发科技（新加坡）私人有限公司 混频器电路、集成电路以及射频通信单元
CN102480269A (zh) * 2010-11-30 2012-05-30 Nxp股份有限公司 吉尔伯特型混频器
CN105811886A (zh) * 2016-04-20 2016-07-27 佛山臻智微芯科技有限公司 应用于无线通信收发机系统的改进型吉尔伯特混频器
CN107370457A (zh) * 2016-05-13 2017-11-21 中芯国际集成电路制造(上海)有限公司 混频器

Also Published As

Publication number Publication date
US10250189B1 (en) 2019-04-02
TW202010264A (zh) 2020-03-01
TWI677191B (zh) 2019-11-11
CN110858759B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
US20110156829A1 (en) Oscillator combined circuit, semiconductor device, and current reuse method
US8085067B1 (en) Differential-to-single ended signal converter circuit and method
TWI698090B (zh) 正交時脈產生器及其方法
TWI424681B (zh) 用以降低閃爍雜訊之混合器電路及其方法
US6456167B1 (en) Quadrature oscillator
US9209745B2 (en) Apparatus and methods for multiphase oscillators
US8314639B2 (en) Frequency divider for generating output clock signal with duty cycle different from duty cycle of input clock signal
CN110858759B (zh) 单边带混频器电路
CN101617468B (zh) 具有短路开关的混频器
US7764091B2 (en) Square to pseudo-sinusoidal clock conversion circuit and method
EP3776859A1 (en) Transceiver baseband processing
US20140240019A1 (en) Current mode logic latch
JP4734510B2 (ja) 分周器
TW201735534A (zh) 時脈產生器以及時脈產生方法
CN109995327B (zh) 用于三倍频的装置与方法
EP3035525B1 (en) Switching circuit for active mixer
JP6375307B2 (ja) 周波数乗算器
US20240039476A1 (en) Single sideband mixer
US10209735B1 (en) High-speed quadrature clock generator and method thereof
TWI730737B (zh) 五倍頻器及其方法
JP4601787B2 (ja) 発振器
CN106936422B (zh) 电平转换电路
US10382036B2 (en) High voltage switch
JP2015082720A (ja) 発振器および信号処理回路
KR100970132B1 (ko) 인버터 구조를 갖는 주파수 분배기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant