JP2015082720A - 発振器および信号処理回路 - Google Patents
発振器および信号処理回路 Download PDFInfo
- Publication number
- JP2015082720A JP2015082720A JP2013219172A JP2013219172A JP2015082720A JP 2015082720 A JP2015082720 A JP 2015082720A JP 2013219172 A JP2013219172 A JP 2013219172A JP 2013219172 A JP2013219172 A JP 2013219172A JP 2015082720 A JP2015082720 A JP 2015082720A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillation
- node
- oscillator
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】電力消費量を低減するとともに回路規模を削減する。
【解決手段】トランジスタM1、負荷抵抗R1およびトランジスタM2は、第1発振電流信号LO_IPを出力する第1電流出力端子Pipとグランドとの間に直列接続される。トランジスタM3、負荷抵抗R2およびトランジスタM4は、第2発振電流信号LO_IMを出力する第2電流出力端子Pimとグランドとの間に直列接続される。トランジスタM1、M3のゲートには、バイアス電圧Vdc1が与えられる。トランジスタM2、M4は、クロスカップルの接続形態とされる。トランジスタM2のドレイン(第1ノードN1)およびトランジスタM4のドレイン(第2ノードN2)の間には、発振周波数を定めるLC回路2が接続される。第1ノードN1は、第1発振電圧信号LO_VPを出力する第1電圧出力端子Pvpに接続され、第2ノードN2は、第2発振電圧信号LO_VMを出力する第2電圧出力端子Pvmに接続される。
【選択図】図1
【解決手段】トランジスタM1、負荷抵抗R1およびトランジスタM2は、第1発振電流信号LO_IPを出力する第1電流出力端子Pipとグランドとの間に直列接続される。トランジスタM3、負荷抵抗R2およびトランジスタM4は、第2発振電流信号LO_IMを出力する第2電流出力端子Pimとグランドとの間に直列接続される。トランジスタM1、M3のゲートには、バイアス電圧Vdc1が与えられる。トランジスタM2、M4は、クロスカップルの接続形態とされる。トランジスタM2のドレイン(第1ノードN1)およびトランジスタM4のドレイン(第2ノードN2)の間には、発振周波数を定めるLC回路2が接続される。第1ノードN1は、第1発振電圧信号LO_VPを出力する第1電圧出力端子Pvpに接続され、第2ノードN2は、第2発振電圧信号LO_VMを出力する第2電圧出力端子Pvmに接続される。
【選択図】図1
Description
本発明は、所望の周波数を持つ発振信号を生成する発振器およびそれを備えた信号処理回路に関する。
発振器は、例えば通信分野などの集積回路において、通信信号を生成するための重要な構成要素となる。平衡型(差動型)発振器などの一般的な発振器(VCO;Voltage Controlled Oscillator)は、LC回路の容量を変化させることで、その発振周波数を制御するようになっている(例えば、非特許文献1参照)。このような発振器は、所望の周波数の電圧信号(発振電圧信号)を出力する。そして、上記発振器は、PLL(Phase Locked Loop)システムの一部を構成することが多く、その場合、発振器から出力される電圧信号は、別回路であるカウンタ回路に入力される(例えば、非特許文献2参照)。
アナログ集積回路では、電圧信号だけでなく、さらに電流信号を組み合わせることにより、様々な機能を実現することが多い。例えば、平衡型の発振器から出力される電圧信号から電流信号(発振電流信号)を生成するためには、差動対をなすスイッチング素子(トランジスタ)および電流源が必要となる(例えば、特許文献1参照)。
アナログRF CMOS集積回路設計 P.243 図11.7
PLL Performance, Simulation, and Design 4th Edition P.9 Figure1.1
上述したように、一般的な発振器を用いた場合、発振電圧信号および発振電流信号の両方を得るためには、電圧信号を電流信号に変換するための構成が別途必要となる。このような事情から、上記各信号を利用するシステムを構成する場合において、そのシステムの電力消費量の低減および回路規模の削減が難しいという問題があった。
本発明は上記事情に鑑みてなされたものであり、その目的は、電力消費量の低減および回路規模の削減に寄与することができる発振器およびそれを備えた信号処理回路を提供することにある。
請求項1に記載の発振器は、第1〜第4トランジスタ、発振周波数を定めるLC回路およびバイアス回路を備えている。第1トランジスタおよび第2トランジスタは、直列に接続されている。第3トランジスタおよび第4トランジスタは、直列に接続されている。LC回路は、第1および第2トランジスタの相互接続点である第1ノードと、第3および第4トランジスタの相互接続点である第2ノードとの間に接続されている。バイアス回路は、第1および第3トランジスタの制御端子にバイアス電圧を与える。
第2および第4トランジスタは、クロスカップルの接続形態となっている。すなわち、第2トランジスタの制御端子が第2ノードに接続されるとともに、第4トランジスタの制御端子が第1ノードに接続されている。第1ノードは、第1発振電圧信号を出力する第1電圧出力端子に接続されている。第2ノードは、第1発振電圧信号とは逆位相の第2発振電圧信号を出力する第2電圧出力端子に接続されている。第1トランジスタの主端子のうち第1ノードに接続されない方の主端子(一方の主端子)は、第1発振電流信号を出力する第1電流出力端子に接続されている。第3トランジスタの主端子のうち第2ノードに接続されない方の主端子(一方の主端子)は、第1発振電流信号とは逆位相の第2発振電流信号を出力する第2電流出力端子に接続されている。
上記構成によれば、第2および第4トランジスタは、LC回路により定められる周波数でもって、ON/OFFを交互に繰り返す。それにより、第1ノードおよび第2ノードには、上記周波数を持つ電圧が現れる。また、第2トランジスタのON/OFFに応じて第1トランジスタに電流が流れるとともに、第4トランジスタのON/OFFに応じて第3トランジスタに電流が流れる。つまり、第1トランジスタおよび第3トランジスタには、上記周波数を持つ電流が流れる。なお、上記電流の値は、バイアス電圧などにより定まる。このような動作により、第1および第2電圧出力端子を通じて第1および第2発振電圧信号が出力されるとともに、第1および第2電流出力端子を通じて第1および第2発振電流信号が出力される。
このように、本手段によれば、所望の周波数を持つ電圧信号である第1発振電圧信号および第2発振電圧信号と、所望の周波数を持つ電流信号である第1発振電流信号および第2発振電流信号との両方を出力することが可能となっている。従って、電圧信号を電流信号に変換するための構成(以下、変換回路と称す)を別途設けることなく、各信号を利用するシステムを構成することができる。そのため、本手段によれば、一般的な発振器に加えて変換回路を別途設ける従来の構成に比べ、システムの電力消費量を低減するとともに、回路規模を削減することができるという優れた効果が得られる。
以下、上記効果が得られる理由について、詳しく述べる。すなわち、一般的な発振器は、電流源を有する構成となっている。また、従来技術の説明でも述べたように、変換回路も、電流源を有する構成となっている。つまり、従来の構成の場合、2つの電流源が必要となる。一方、本手段の構成では、第1トランジスタ、第3トランジスタおよびバイアス回路により構成される電流源は、発振器の一般的な動作(電圧信号を出力する動作)と、電圧信号を電流信号に変換する動作との双方において利用されるようになっている。つまり、本手段の構成によれば、従来の構成において2つ必要であった電流源が1つにまとめられている(共用化されている)ため、その分だけ、電力消費量の低減および回路規模の削減を図ることができる。
請求項2に記載の発振器では、第1トランジスタは、第1ノード側の主端子(他方の主端子)を共通とした複数のトランジスタから構成されている。このようにすれば、第1発振電流信号を複数出力することができるため、それを利用する回路およびシステムの適用範囲が広がるという効果が得られる。
請求項3に記載の発振器では、第3トランジスタは、第2ノード側の主端子(他方の主端子)を共通とした複数のトランジスタから構成されている。このようにすれば、第2発振電流信号を複数出力することができるため、それを利用する回路およびシステムの適用範囲が広がるという効果が得られる。
請求項4に記載の発振器では、第1トランジスタおよび第1ノードの間に接続される第1負荷と、第3トランジスタおよび第2ノードの間に接続される第2負荷とを備えている。このようにすれば、第1発振電圧信号および第2発振電圧信号の振幅を、第1負荷および第2負荷により、所望する値に設定することができる。
請求項5に記載の信号処理回路は、請求項1から4のいずれか一項に記載の発振器、入力部および信号処理部を備えている。入力部は、第1トランジスタおよび第3トランジスタの制御端子に対し、容量性素子を介して交流電圧信号を入力する。信号処理部は、第1トランジスタおよび第3トランジスタの一方の主端子に流れる電流を用いて所望の信号処理を行う。このような構成は、例えば、発振電流信号と交流電圧信号とをミキシング(混合)して出力するダブルバランスミキサに適用することができる。この場合、第1および第3トランジスタは、第1および第2発振電流信号を出力する(電圧信号を電流信号に変換する)機能と、第1および第2発振電流信号に交流電圧信号を混合する機能とを担う。つまり、本手段によれば、本来、別々の回路により実現する2つの機能を1つの回路により実現している(共用化している)ため、その分だけ、さらなる回路規模の削減を図ることができる。
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
(第1の実施形態)
以下、第1の実施形態について図1を参照しながら説明する。
図1に示す発振器1は、例えば通信分野の集積回路などにおいて用いられる。発振器1は、所望する周波数を持つとともに互いに逆位相となる発振信号を出力する平衡型(差動型)の発振器である。
(第1の実施形態)
以下、第1の実施形態について図1を参照しながら説明する。
図1に示す発振器1は、例えば通信分野の集積回路などにおいて用いられる。発振器1は、所望する周波数を持つとともに互いに逆位相となる発振信号を出力する平衡型(差動型)の発振器である。
発振器1は、トランジスタM1〜M4、負荷抵抗R1、R2、LC回路2およびバイアス回路3を備えている。トランジスタM1〜M4は、いずれもNチャネル型のMOSトランジスタである。トランジスタM1(第1トランジスタに相当)のドレイン(一方の主端子)は、第1電流出力端子Pipに接続されている。トランジスタM1のソース(他方の主端子)は、負荷抵抗R1(第1負荷に相当)を介して第1ノードN1に接続されている。
第1ノードN1は、第1電圧出力端子Pvpに接続されている。トランジスタM2(第2トランジスタに相当)のドレイン(一方の主端子)は、第1ノードN1に接続されている。トランジスタM2のソースは、グランドに接続されている。すなわち、トランジスタM1、負荷抵抗R1およびトランジスタM2は、この順に、直列に接続されている。
トランジスタM3(第3トランジスタに相当)のドレイン(一方の主端子)は、第2電流出力端子Pimに接続されている。トランジスタM3のソース(他方の主端子)は、負荷抵抗R2(第2負荷に相当)を介して第2ノードN2に接続されている。第2ノードN2は、第2電圧出力端子Pvmに接続されている。トランジスタM4(第4トランジスタに相当)のドレイン(一方の主端子)は、第2ノードN2に接続されている。トランジスタM4のソースは、グランドに接続されている。すなわち、トランジスタM3、負荷抵抗R2およびトランジスタM2は、この順に、直列に接続されている。
トランジスタM2のゲートは、トランジスタM4のドレイン(=第2ノードN2)に接続されている。また、トランジスタM4のゲートは、トランジスタM2のドレイン(=第1ノードN1)に接続されている。すなわち、トランジスタM2、M4は、クロスカップルの接続形態となっている。
LC回路2は、第1ノードN1および第2ノードN2の間に、互いに並列に接続されたインダクタL1およびキャパシタC1を備えている。LC回路2を構成するインダクタL1およびキャパシタC1の容量値により、発振器1における発振の周波数が定まる。バイアス回路3は、所定のバイアス電圧Vdc1を生成する。バイアス回路3により生成されるバイアス電圧Vdc1は、トランジスタM1、M3のゲート(制御端子)に与えられる。
上記構成の発振器1は、一般的な平衡型の発振器と同様に、LC回路2により定められる発振周波数を持つ2つの電圧信号(第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VM)を出力する。また、発振器1は、一般的な平衡型の発振器とは異なり、上記発振周波数を持つ2つの電流信号(第1発振電流信号LO_IPおよび第2発振電流信号LO_IM)も出力する。
すなわち、上記構成において、トランジスタM2、M4は、上記発振周波数でもって交互にON/OFFを繰り返す。それにより、第1ノードN1および第2ノードN2には、発振周波数を持つ電圧が現れる。このような動作により、第1電圧出力端子Pvpを通じて第1発振電圧信号LO_VPが出力されるとともに、第2電圧出力端子Pvmを通じて第2発振電圧信号LO_VMが出力される。第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMは、同一の周波数であり、且つ、互いに逆位相の信号である。
また、トランジスタM2のON/OFFに応じてトランジスタM1に電流が流れるとともに、トランジスタM4のON/OFFに応じてトランジスタM3に電流が流れる。つまり、トランジスタM1、M3(のドレイン)には、発振周波数を持つ電流が流れる。このような動作により、第1電流出力端子Pipを通じて第1発振電流信号LO_IPが出力されるとともに、第2電流出力端子Pimを通じて第2発振電流信号LO_IMが出力される。第1発振電流信号LO_IPおよび第2発振電流信号LO_IMは、同一の周波数であり、且つ、互いに逆位相の信号である。
第1発振電流信号LO_IPおよび第2発振電流信号LO_IMの値(振幅)は、バイアス電圧Vdc1、トランジスタM1、M3のゲート・ソース間電圧(閾値電圧)および負荷抵抗R1、R2の抵抗値により定まる。第1発振電流信号LO_IPおよび第2発振電流信号LO_IMの値は、トランジスタM1、M3の閾値電圧が互いに同一の値Vthであり、負荷抵抗R1、R2の抵抗値が互いに同一の値Rであるとすると、下記(1)式により表される。ただし、トランジスタM2、M4のオン抵抗により生じる電位差およびトランジスタM1、M3のオーバードライブ電圧は無視している。
LO_IP=LO_IM=(Vdc1−Vth)/R …(1)
上記(1)式に示すように、発振器1では、バイアス電圧Vdc1の値と抵抗R1、R2の抵抗値Rとにより、第1発振電流信号LO_IP、第2発振電流信号LO_IM、第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMの値を任意の値に設定することができる。
上記(1)式に示すように、発振器1では、バイアス電圧Vdc1の値と抵抗R1、R2の抵抗値Rとにより、第1発振電流信号LO_IP、第2発振電流信号LO_IM、第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMの値を任意の値に設定することができる。
このように、本実施形態の発振器1は、所望の周波数を持つ電圧信号である第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMと、所望の周波数を持つ電流信号である第1発振電流信号LO_IPおよび第2発振電流信号LO_IMとの両方を出力することができる。従って、電圧信号を電流信号に変換するための変換回路などの構成を別途設けることなく、各信号を利用するシステムを構成することができる。そのため、本実施形態の発振器1を用いて、発振電圧信号および発振電流信号の両方を利用するシステムを構成すれば、一般的な発振器および変換回路を組み合わせる従来の構成に比べ、そのシステム全体における電力消費量を低減するとともに、回路規模を削減することができるという優れた効果が得られる。
以下、本実施形態の構成により上記した効果が得られる理由について、詳しく述べる。すなわち、一般的な発振器は、電流源を有する構成となっている。また、従来技術の説明でも述べたように、上記変換回路も電流源を有する構成となっている。つまり、従来の構成の場合、2つの電流源が必要となる。一方、本実施形態の発振器1では、トランジスタM1、M3およびバイアス回路3により構成される電流源は、発振器1の一般的な動作(電圧信号を出力する動作)と、電圧信号を電流信号に変換する動作との双方において利用されるようになっている。つまり、本実施形態の構成によれば、従来の構成において2つ必要であった電流源が1つにまとめられている(共用化されている)ため、その分だけ、電力消費量の低減および回路規模の削減を図ることができる。
また、本実施形態のように、発振器1を通信分野の集積回路に適用すれば、次のような理由から、上述した効果が非常に有益なものとなる。すなわち、通信分野の集積回路において、周波数の高い回路ブロック(高周波回路ブロック)に用いられるトランジスタとしては、相互コンダクタンスgmの高い仕様が要求される。そして、発振器は、高周波回路ブロックの一構成要素となる。そのため、発振器において、大きなバイアス電流を流す必要が生じ、その結果、消費電流が増加してしまう。しかし、本実施形態の発振器1を用いれば、上述したように電力消費量を低減することができるため、大きなバイアス電流を流すことによるシステム全体の電力消費量の増加を抑制する、あるいは、システム全体の電力消費量を低減することが可能となる。
また、発振器1は、トランジスタM1および第1ノードN1の間に接続される負荷抵抗R1と、トランジスタM3および第2ノードN2の間に接続される負荷抵抗R2とを備えている。そのため、第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMの振幅を、負荷抵抗R1およびR2により、所望する値に設定することができる。
また、各トランジスタM1〜M4のうち、飽和領域で動作するトランジスタは、トランジスタM1、M3だけである(トランジスタM2、M4は、スイッチ動作する)。つまり、第1電流出力端子Pipまたは第2電流出力端子Pimとグランドとの間において、飽和領域で動作するトランジスタは1つだけである。従って、発振器1は、第1発振電流信号LO_IPおよび第2発振電流信号LO_IMの供給先となる回路の電源電圧が低くなっても、上述した発振動作を行うことができる。つまり、本実施形態の発振器1は、比較的低い電圧でも動作可能である(低電圧動作が可能)と言える。
第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMは、例えば、次のような用途に用いることができる。すなわち、発振器1がVCOとして構成される場合、第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMは、その発振周波数を所望する値に制御するPLLシステムを構成するカウンタ回路に入力される。上記PLLシステムは、第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMと、水晶発振器などから与えられる基準発振電圧信号とに基づいて、LC回路2のインダクタL1またはキャパシタC1の値を変化させることにより、発振器1の発振周波数および位相をフィードバック制御するものである。また、第1発振電流信号LO_IPおよび第2発振電流信号LO_IMは、例えば、ミキサ回路などにおけるローカル信号として用いることができる。
(第2の実施形態)
以下、本発明の第2の実施形態について図2を参照しながら説明する。
図2に示すように、本実施形態の発振器11は、第1の実施形態の発振器1に対し、負荷抵抗R1、R2が省かれている点が異なる。この場合、トランジスタM1のソースは、直接第1ノードN1に接続されている。従って、トランジスタM1、M2が、この順に、直列に接続されている。また、トランジスタM3のソースは、直接第2ノードN2に接続されている。従って、トランジスタM3、M4が、この順に、直列に接続されている。
以下、本発明の第2の実施形態について図2を参照しながら説明する。
図2に示すように、本実施形態の発振器11は、第1の実施形態の発振器1に対し、負荷抵抗R1、R2が省かれている点が異なる。この場合、トランジスタM1のソースは、直接第1ノードN1に接続されている。従って、トランジスタM1、M2が、この順に、直列に接続されている。また、トランジスタM3のソースは、直接第2ノードN2に接続されている。従って、トランジスタM3、M4が、この順に、直列に接続されている。
このような構成の発振器11は、第1の実施形態の発振器1と同様の動作により、LC回路2により定められる発振周波数を持つ2つの電圧信号(第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VM)と、上記発振周波数を持つ2つの電流信号(第1発振電流信号LO_IPおよび第2発振電流信号LO_IM)とを出力する。
この場合、第1発振電流信号LO_IPおよび第2発振電流信号LO_IMの値(振幅)は、バイアス電圧Vdc1、トランジスタM1、M3の動作を表す物理定数(後述するVth、β)により定まる。第1発振電流信号LO_IPおよび第2発振電流信号LO_IMの値は、トランジスタM1、M3の閾値電圧が互いに同一の値Vthであるとすると、下記(2)式により表される。ただし、トランジスタM2、M4のオン抵抗により生じる電位差およびトランジスタM1、M3のオーバードライブ電圧は無視している。なお、βは「(W/L)・μCox」で表される物理定数である。ただし、Wはチャネル幅、Lはチャネル長、μは電子の移動度、Coxは単位面積当たりのゲート酸化膜容量である。
LO_IP=LO_IM=(1/2)・β・(Vdc1−Vth)2 …(2)
LO_IP=LO_IM=(1/2)・β・(Vdc1−Vth)2 …(2)
また、第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMは、下記(3)式により表される。
LO_VP=LO_VM=Vdc1−Vth …(3)
LO_VP=LO_VM=Vdc1−Vth …(3)
上記(2)および(3)式に示すように、発振器11では、バイアス電圧Vdc1の値により、発振振幅(第1発振電流信号LO_IP、第2発振電流信号LO_IM、第1発振電圧信号LO_VPおよび第2発振電圧信号LO_VMの値)を任意の値に設定することができる。また、発振器11では、発振振幅は、熱雑音(ノイズ)を発生する負荷抵抗R1、R2ではなく、バイアス電圧Vdc1およびトランジスタM1、M3の特性(閾値電圧)により定まる。従って、本実施形態の発振器11によれば、第1の実施形態の発振器1に比べ、位相雑音特性が向上するという効果が得られる。
(第3の実施形態)
以下、本発明の第3の実施形態について図3を参照しながら説明する。
図3に示すミキサ回路21(信号処理回路に相当)は、一般的な発振器としての機能と、一般的なダブルバランスミキサとしての機能とを、1つの回路として実現したものである。この場合、ミキサ回路21は、外部から与えられる交流電圧信号(MIX_IP、MIX_IM)を発振器における発振周波数でミキシングし周波数変換して出力する。ミキサ回路21は、発振器22、キャパシタC21、C22(容量性素子に相当)、抵抗R21、R22などを備えている。
以下、本発明の第3の実施形態について図3を参照しながら説明する。
図3に示すミキサ回路21(信号処理回路に相当)は、一般的な発振器としての機能と、一般的なダブルバランスミキサとしての機能とを、1つの回路として実現したものである。この場合、ミキサ回路21は、外部から与えられる交流電圧信号(MIX_IP、MIX_IM)を発振器における発振周波数でミキシングし周波数変換して出力する。ミキサ回路21は、発振器22、キャパシタC21、C22(容量性素子に相当)、抵抗R21、R22などを備えている。
発振器22は、基本的には、第1の実施形態の発振器1と同様の構成である。ただし、発振器22は、発振器1に対し、トランジスタM1に代えてトランジスタM21、M22を備えている点、トランジスタM3に代えてトランジスタM23、M24を備えている点、バイアス回路3に代えてバイアス回路23を備えている点などが異なる。トランジスタM21〜M24は、いずれもNチャネル型のMOSトランジスタである。
トランジスタM21、M22の各ソースは、共通に接続されるとともに、負荷抵抗R1を介して第1ノードN1に接続されている。トランジスタM23、M24の各ソースは、共通に接続されるとともに、負荷抵抗R2を介して第2ノードN2に接続されている。このように、本実施形態では、ソースを共通とした2つのトランジスタM21、M22により第1トランジスタが構成されるとともに、ソースを共通とした2つのトランジスタM23、M24により第3トランジスタが構成される。
トランジスタM21、M23の各ドレインは、共通に接続されるとともに、抵抗R21を介して電源電圧Vddが供給される電源端子24に接続されている。また、トランジスタM21、M23の共通接続されたドレインは、周波数変換された交流電圧信号MIX_OPを出力する出力端子P21に接続されている。トランジスタM22、M24の各ドレインは、共通に接続されるとともに、抵抗R22を介して電源端子24に接続されている。また、トランジスタM22、M24の共通接続されたドレインは、周波数変換された交流電圧信号MIX_OMを出力する出力端子P22に接続されている。
バイアス回路23は、バイアス電圧Vdc2を生成する電圧源25および抵抗R23、R24を備えている。バイアス電圧Vdc2の出力端子は、抵抗R23、R24の一方の端子にそれぞれ接続されている。抵抗R23の他方の端子は、トランジスタM21、M24のゲートに接続されている。抵抗R24の他方の端子は、トランジスタM22、M23のゲートに接続されている。
交流電圧信号MIX_IPが与えられる入力端子P23には、キャパシタC21の一方の端子が接続されている。キャパシタC21の他方の端子は、トランジスタM21、M24のゲートおよび抵抗R23の他方の端子に接続されている。交流電圧信号MIX_IPが与えられる入力端子P24には、キャパシタC22の一方の端子が接続されている。キャパシタC22の他方の端子は、トランジスタM22、M23のゲートおよび抵抗R24の他方の端子に接続されている。
なお、本実施形態では、キャパシタC21、C22により、交流電圧信号MIX_IP、MIX_IMを入力する入力部26が構成されている。また、抵抗R21、R22および発振器22を構成するトランジスタM21〜M24により、ミキサとしての機能を実現する(所望の信号処理を行う)信号処理部27が構成されている。
上記構成において、発振器22は、第1の実施形態における発振器1と同様の動作を行う。ただし、発振電流信号(第1発振電流信号LO_IPおよび第2発振電流信号LO_IM)を出力するトランジスタM21〜M24のゲートには、交流電圧信号MIX_IP、MIX_IMの交流成分に対しバイアス回路23から出力されるバイアス電圧Vdc2の直流成分(直流バイアス)が加えられた信号が与えられている。
これにより、トランジスタM21〜M24のドレインには、第1発振電流信号LO_IPおよび第2発振電流信号LO_IMを、交流電圧信号MIX_IP、MIX_IMにより変化させた電流が流れる。そして、トランジスタM21〜M24のドレインに流れる電流が抵抗R21、R22によりI/V変換され、出力端子P21から交流電圧信号MIX_OPが出力されるとともに、出力端子P22から交流電圧信号MIX_OMが出力される。
以上説明した本実施形態の構成によれば、電力消費量および回路規模を一層削減する効果が得られる。すなわち、本実施形態では、トランジスタM21〜M24は、発振信号(第1発振電流信号LO_IPおよび第2発振電流信号LO_IM)を出力する機能と、発振信号に交流電圧信号MIX_IP、MIX_IMを混合する機能との双方において用いられる。すなわち、本来、別々の回路により実現する2つの機能を1つの回路により実現している(共用化している)ため、その分だけ、さらなる電力消費量および回路規模の削減効果が得られる。
また、各トランジスタM2、M4およびM21〜M24のうち、飽和領域で動作するトランジスタは、トランジスタM21〜M24だけである(トランジスタM2、M4は、スイッチ動作する)。従って、電源端子24からグランドへと至るそれぞれの経路において、飽和領域で動作するトランジスタは1つだけとなる。そのため、ミキサ回路21は、電源電圧Vddが低くなっても、上述した各動作を行うことができる。つまり、本実施形態のミキサ回路21は、比較的低い電圧でも動作可能である(低電圧動作が可能)と言える。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
トランジスタM1〜M4およびM21〜M24は、Nチャネル型のMOSトランジスタに限らずともよく、Pチャネル型のMOSトランジスタ、バイポーラトランジスタなど、種々のトランジスタを用いることができる。
LC回路2は、図1〜図3に示す構成に限らずともよく、発振器において通常用いられる他の構成であってもよい。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
トランジスタM1〜M4およびM21〜M24は、Nチャネル型のMOSトランジスタに限らずともよく、Pチャネル型のMOSトランジスタ、バイポーラトランジスタなど、種々のトランジスタを用いることができる。
LC回路2は、図1〜図3に示す構成に限らずともよく、発振器において通常用いられる他の構成であってもよい。
第1の実施形態および第2の実施形態において、第1トランジスタおよび第3トランジスタは、単一の素子(トランジスタM1およびM3)による構成に限らず、複数の素子による構成でもよい。すなわち、第1ノードN1側の主端子(ソース)が共通接続された複数のトランジスタにより、第1トランジスタを構成してもよい。また、第2ノードN2側の主端子(ソース)が共通接続された複数のトランジスタにより、第3トランジスタを構成してもよい。このようにすれば、第1発振電流信号および第2発振電流信号を複数出力することができるため、それらを利用する回路およびシステムの適用範囲が広がるという効果が得られる。
図面中、1、11、22は発振器、2はLC回路、3、23はバイアス回路、21はミキサ回路(信号処理回路)、26は入力部、27は信号処理部、C21、C22はキャパシタ(容量性素子)、M1、M21、M22は第1トランジスタ、M2は第2トランジスタ、M3、M23、M24は第3トランジスタ、M4は第4トランジスタ、N1は第1ノード、N2は第2ノード、Pvpは第1電圧出力端子、Pvmは第2電圧出力端子、Pipは第1電流出力端子、Pimは第2電流出力端子、R1は負荷抵抗(第1負荷)、R2は負荷抵抗(第2負荷)を示す。
Claims (5)
- 直列に接続された第1トランジスタ(M1)および第2トランジスタ(M2)と、
直列に接続された第3トランジスタ(M3)および第4トランジスタ(M4)と、
前記第1トランジスタおよび第2トランジスタの相互接続点である第1ノード(N1)と前記第3トランジスタおよび前記第4トランジスタの相互接続点である第2ノード(N2)との間に接続されるものであって、発振周波数を定めるLC回路(2)と、
前記第1トランジスタおよび前記第3トランジスタの制御端子にバイアス電圧を与えるバイアス回路(3)と、
を備え、
前記第2トランジスタおよび前記第4トランジスタは、クロスカップルの接続形態となっており、
前記第1ノードは、第1発振電圧信号を出力する第1電圧出力端子(Pvp)に接続され、
前記第2ノードは、前記第1発振電圧信号とは逆位相の第2発振電圧信号を出力する第2電圧出力端子(Pvm)に接続され、
前記第1トランジスタの主端子のうち前記第1ノードに接続されない方の主端子である一方の主端子は、第1発振電流信号を出力する第1電流出力端子(Pip)に接続され、
前記第3トランジスタの主端子のうち前記第2ノードに接続されない方の主端子である一方の主端子は、前記第1発振電流信号とは逆位相の第2発振電流信号を出力する第2電流出力端子(Pim)に接続されることを特徴とする発振器。 - 前記第1トランジスタは、前記第1ノード側の主端子である他方の主端子を共通とした複数のトランジスタ(M21、M22)から構成されることを特徴とする請求項1に記載の発振器。
- 前記第3トランジスタは、前記第2ノード側の主端子である他方の主端子を共通とした複数のトランジスタ(M22、M24)から構成されることを特徴とする請求項1または2に記載の発振器。
- 前記第1トランジスタおよび前記第1ノードの間に接続される第1負荷(R1)と、
前記第3トランジスタおよび前記第2ノードの間に接続される第2負荷(R2)と、
を備えていることを特徴とする請求項1から3のいずれか一項に記載の発振器。 - 請求項1から4のいずれか一項に記載の発振器(22)と、
前記第1トランジスタ(M21、M22)および前記第3トランジスタ(M23、M24)の制御端子に対し、容量性素子(C21、C22)を介して交流電圧信号を入力する入力部(26)と、
前記第1トランジスタおよび前記第3トランジスタの一方の主端子に流れる電流を用いて所望の信号処理を行う信号処理部(27)と、
を備えていることを特徴とする信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013219172A JP2015082720A (ja) | 2013-10-22 | 2013-10-22 | 発振器および信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013219172A JP2015082720A (ja) | 2013-10-22 | 2013-10-22 | 発振器および信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015082720A true JP2015082720A (ja) | 2015-04-27 |
Family
ID=53013129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013219172A Pending JP2015082720A (ja) | 2013-10-22 | 2013-10-22 | 発振器および信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015082720A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018179829A1 (ja) | 2017-03-31 | 2018-10-04 | 株式会社日立製作所 | 移動体撮像装置及び移動体撮像方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54138319A (en) * | 1978-04-20 | 1979-10-26 | Toshiba Corp | Frequency conversion circuit |
JPH08204459A (ja) * | 1995-01-30 | 1996-08-09 | Fujitsu Ltd | アナログ乗算器及び半導体集積回路装置 |
JP2002529949A (ja) * | 1998-11-04 | 2002-09-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電流を再利用する組み合わせられた小電力cfcmosミキサおよびvco |
JP2007067647A (ja) * | 2005-08-30 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 電圧制御発振回路 |
-
2013
- 2013-10-22 JP JP2013219172A patent/JP2015082720A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54138319A (en) * | 1978-04-20 | 1979-10-26 | Toshiba Corp | Frequency conversion circuit |
JPH08204459A (ja) * | 1995-01-30 | 1996-08-09 | Fujitsu Ltd | アナログ乗算器及び半導体集積回路装置 |
JP2002529949A (ja) * | 1998-11-04 | 2002-09-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電流を再利用する組み合わせられた小電力cfcmosミキサおよびvco |
JP2007067647A (ja) * | 2005-08-30 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 電圧制御発振回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018179829A1 (ja) | 2017-03-31 | 2018-10-04 | 株式会社日立製作所 | 移動体撮像装置及び移動体撮像方法 |
US11330162B2 (en) | 2017-03-31 | 2022-05-10 | Hitachi, Ltd. | Moving object imaging device and moving object imaging method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6452458B1 (en) | Voltage-controlled oscillator | |
JP5793698B2 (ja) | 注入同期型奇数分周器及びpll回路 | |
US9813026B2 (en) | Amplifier arrangement | |
JP3875392B2 (ja) | 演算増幅器 | |
KR101043418B1 (ko) | 부성저항을 개선시킨 차동 콜피츠 전압 제어 발진기 | |
JP2009284329A (ja) | 半導体集積回路装置 | |
US8446205B2 (en) | Mixer circuit and method for adjusting common voltage of mixer circuit | |
JP2008092106A (ja) | 差動増幅回路 | |
Ghonoodi et al. | Analysis of frequency and amplitude in CMOS differential ring oscillators | |
US6414552B1 (en) | Operational transconductance amplifier with a non-linear current mirror for improved slew rate | |
Prajapati et al. | Analysis of Current Starved Voltage Controlled Oscillator using 45nm CMOS Technology | |
Yuce et al. | Single voltage controlled CMOS grounded resistors and their application to video filter | |
JP2000232340A (ja) | リングオシレータ用遅延回路 | |
JPWO2007004432A1 (ja) | 電流変換方法、トランスコンダクタンスアンプおよびこれを用いたフィルタ回路 | |
Biabanifard et al. | Delay time analysis of combined CMOS ring oscillator | |
Kumngern | DDTA and DDCCTA: New active elements for analog signal processing | |
US20050088247A1 (en) | Voltage-controlled oscillator | |
JP2015082720A (ja) | 発振器および信号処理回路 | |
Suman | Design of efficient ring VCO using nano scale double gate MOSFET | |
KR20100073948A (ko) | 광대역 출력 주파수를 갖는 링 발진기 | |
JP3578136B2 (ja) | 掛け算器 | |
Patro et al. | A 6–17 GHz linear wide tuning range and low power ring oscillator in 45nm CMOS process for electronic warfare | |
JP2006254170A (ja) | Ota回路 | |
Demartinos et al. | A scalable voltage controlled oscillator for multi-rate high-speed interfaces | |
JP2015220689A (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170704 |