CN107370457A - 混频器 - Google Patents
混频器 Download PDFInfo
- Publication number
- CN107370457A CN107370457A CN201610320981.7A CN201610320981A CN107370457A CN 107370457 A CN107370457 A CN 107370457A CN 201610320981 A CN201610320981 A CN 201610320981A CN 107370457 A CN107370457 A CN 107370457A
- Authority
- CN
- China
- Prior art keywords
- transistor
- source
- node
- connect
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
本发明提供一种混频器，包括依次连接的射频输入电路、镜像电路、混频器核以及源跟随输出电路，射频输入电路用于第一射频信号和第二射频信号，第一射频信号经过镜像电路的第一节点耦合到混频器核内，第二射频信号经过镜像电路的第二节点耦合混频器核内，混频器核将第一射频信号和第二射频信号与混频器核内的本振信号进行混频，并通过第三节点将第一射频信号与本振信号混频后的信号输出到源跟随输出电路，通过第四节点将第二射频信号与本振信号混频后的信号输出到源跟随输出电路，源跟随输出电路输出经混频后的信号。本发明中，混频器的共模电压范围更大，输出电压摆幅大，并且，不需要采用现有混频器中的电流源。
Description
技术领域
本发明涉及混频器技术领域，特别涉及一种存储器读取电路及其读取方法。
背景技术
吉尔伯特混频器是一种可变增益放大器，其增益可由负值连续变化到正值，适用于增益要求反向变化的系统。现有技术中混频器的示意图请参考图1，混频器包括第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5、第六NMOS晶体管N6、第一PMOS晶体管P1，以及第一电阻R1和第二电阻R2，其中LOP、LON为差分的本振信号，RFP、RFN为差分的射频信号，IBias为源电流偏置电压，IFP、IFN为射频信号RFP、RFN与本振信号LOP、LON混频后输出的中频信号。然而，现有的吉尔伯特混频器的输入信号的共模电压范围较窄，输出电压摆幅较小。
发明内容
本发明的目的在于，提供一种混频器，解决现有技术中混频器的共模电压范围窄、输出电压摆幅较小的技术问题。
为解决上述技术问题，本发明提供一种混频器，包括依次连接的射频输入电路、镜像电路、混频器核以及源跟随输出电路，所述射频输入电路用于接收差分的第一射频信号和第二射频信号，将所述第一射频信号经过所述镜像电路的第一节点耦合到所述混频器核内，所述第二射频信号经过所述镜像电路的第二节点耦合所述混频器核内，所述混频器核将所述第一射频信号和所述第二射频信号与所述混频器核内的本振信号进行混频，并通过第三节点将所述第一射频信号与所述本振信号混频后的信号输出到所述源跟随输出电路，通过第四节点将所述第二射频信号与所述本振信号混频后的信号输出到所述源跟随输出电路，所述源跟随输出电路输出经混频后的信号。
可选的，所述射频输入电路包括：
第一晶体管，源极通过第一电流源连接第一电源端，漏极连接至所述镜像电路，栅极连接第一射频信号；
第二晶体管，源极通过所述第一电流源连接所述第一电源端，漏极连接至所述镜像电路，栅极连接第二射频信号。
可选的，所述第一晶体管和所述第二晶体管为PMOS晶体管。
可选的，所述镜像电路包括：
第三晶体管，源极连接第二电源端，漏极连接所述第一晶体管的漏极；
第四晶体管，源极连接所述第二电源端，漏极通过所述第二节点连接所述混频器核，栅极连接所述第三晶体管的栅极；
第五晶体管，源极连接所述第二电源端，漏极连接所述第二晶体管的漏极；
第六晶体管，源极连接所述第二电源端，漏极通过所述第一节点连接所述混频器核，栅极连接所述第五晶体管的栅极。
可选的，所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为NMOS晶体管。
可选的，所述混频器核包括：
第七晶体管，源极连接所述第一节点，漏极通过第三节点连接源跟随输出电路，栅极连接第一本振信号；
第八晶体管，源极连接所述第一节点，漏极通过第四节点连接所述源跟随输出电路，栅极连接第二本振信号；
第九晶体管，源极连接所述第二节点，漏极连接所述第三节点，栅极连接所述第二本振信号；
第十晶体管，源极连接所述第二节点，漏极连接所述第四节点，栅极连接第一本振信号。
可选的，所述第七晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管为NMOS晶体管。
可选的，所述混频器核还包括：
第十一晶体管，源极连接第一电源端，漏极连接所述第三节点；
第十二晶体管，源极连接所述第二电源端，源极连接所述第四节点，栅极连接所述第十一晶体管的栅极。
可选的，所述第十一晶体管和所述第十二晶体管为PMOS晶体管。
可选的，所述源跟随输出电路包括：
第十三晶体管，源极连接第一电源端。漏极输出第一中频信号，栅极连接所述第三节点；
第十四晶体管，源极连接第二电源端，漏极连接所述第十三晶体管的漏极，栅极连接第五节点；
第十五晶体管，源极连接所述第一电源端，漏极输出第二中频信号，栅极连接所述第四节点；
第十六晶体管，源极连接第二电源端，漏极连接所述第十五晶体管的漏极，栅极连接所述第五节点。
可选的，所述第十三晶体管、所述第十四晶体管、所述第十五晶体管和所述第十六晶体管为NMOS晶体管。
可选的，还包括共模反馈电路，用于稳定所述混频器核输出给所述源跟随输出电路的电压信号。
可选的，所述共模反馈电路包括：
第十七晶体管，源极连接第一电源端，漏极和栅极连接第六节点；
第十八晶体管，源极连接所述第一电源端，漏极连接第七节点，栅极连接所述第六节点，所述第七节点连接所述混频器核；
第十九晶体管，漏极连接所述第六节点，栅极连接所述第三节点；
第二十晶体管，漏极连接所述第七节点，栅极通过电压源连接第二电源端；
第二十一晶体管，漏极连接所述第六节点，栅极通过所述电压源连接所述第二电源端；
第二十二晶体管，漏极连接所述第七节点，栅极连接所述第四节点。
可选的，所述第十七晶体管和所述第十八晶体管为PMOS晶体管，所述第十九晶体管、所述第二十晶体管、所述第二十一晶体管和所述第二十二晶体管为NMOS晶体管。
可选的，所述共模反馈电路还包括：
第二十三晶体管，源极连接所述第二晶体管，漏极连接所述第十九晶体管的源极，栅极连接所述第五节点；
第二十四晶体管，源极连接所述第二电源端，漏极连接所述第二十一晶体管的源极，栅极连接所述第五节点。
可选的，所述第二十三晶体管和所述第二十四晶体管为NMOS晶体管。
可选的，还包括第二十五晶体管，所述第二十五晶体管的源极连接所述第二电源端，漏极通过第二电流源连接所述第一电源端，栅极连接所述第五节点。
可选的，所述第二十五晶体管为NMOS晶体管。
与现有技术相比，本发明的混频器至少具有以下有益效果：
本发明的混频器中，差分的第一射频信号和第二射频信号通过一个射频输入电路将射频输入的电压信号转换成电流信号，再采用镜像电路将其耦合到混频器核内，并与混频器核内的本振信号完成混频的功能，混频后的信号通过源跟随输出电路，从而得到中频信号，本发明的混频器的共模电压范围更大，输出电压摆幅大，并且，不需要采用现有混频器中的电流源。
此外，本发明的混频器还包括共模反馈电路，共模反馈电路用于对混频器核内经过混频的电压信号进行稳压，使得混频器的输出信号更加稳定。
附图说明
图1为现有技术中的混频器的电路示意图；
图2为本发明一实施例中混频器的电路示意图；
图3为本发明一实施例中混频器增益的仿真曲线；
图4为本发明一实施例中混频器噪声的仿真曲线。
具体实施方式
下面将结合示意图对本发明的混频器进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
本发明的核心思想在于，提供一种混频器，差分的第一射频信号和第二射频信号通过一个射频输入电路将射频输入的电压信号转换成电流信号，再采用镜像电路将其耦合到混频器核内，并与混频器核内的本振信号完成混频的功能，混频后的信号通过源跟随输出电路，从而得到中频信号，本发明的混频器的共模电压范围更大，输出电压摆幅大，并且，不需要采用现有混频器中的电流源。此外，本发明的混频器还包括共模反馈电路，共模反馈电路用于对混频器核内经过混频的电压信号进行稳压，使得混频器的输出信号更加稳定。
以下结合图2～图4对本发明的混频器进行详细的描述，参考图2所示，本发明提供的混频器包括依次连接的射频输入电路20、镜像电路30、混频器核10以及源跟随输出电路40，其中，所述射频输入电路20用于接收差分的第一射频信号RF+和第二射频信号RF-，将所述第一射频信号RF+通过镜像电路30的第一节点S1耦合到混频器核内，所述第二射频信号RF-通过镜像电路30的第二节点S2耦合到混频器核内，所述混频器核10将所述第一射频信号RF+和所述第二射频信号RF-与混频器核10内的本振信号进行混频，以产生经混频的输出信号，并通过所述源跟随输出电路40输出中频信号IF+、IF-。
继续参考图2所示，所述射频输入电路20包括：
第一晶体管M1，源极通过第一电流源I1连接第一电源端VDD，漏极连接至所述镜像电路30，栅极连接第一射频信号RF+，所述第一晶体管M1为PMOS晶体管；
第二晶体管M2，源极通过所述第一电流源I1连接所述第一电源端VDD，漏极连接至所述镜像电路30，栅极连接第二射频信号RF-，所述第二晶体管M2为PMOS晶体管。
所述镜像电路30包括：
第三晶体管M3，源极连接第二电源端GND，漏极连接所述第一晶体管M1的漏极；
第四晶体管M4，源极连接所述第二电源端GND，漏极通过第二节点S2连接所述混频器核10，栅极连接所述第三晶体管M3的栅极；
第五晶体管M5，源极连接所述第二电源端GND，漏极连接所述第二晶体管M2的漏极；
第六晶体管M6，源极连接所述第二电源端GND，漏极通过第一节点S1连接所述混频器核10，栅极连接所述第五晶体管M5的栅极。
其中，所述第三晶体管M3、所述第四晶体管M4、所述第五晶体管M5和所述第六晶体管M6为NMOS晶体管。
所述混频器核10包括：
第七晶体管M7，源极连接所述第六晶体管M6的漏极(第一节点S1)，漏极通过所述第三节点S3连接源跟随输出电路40，栅极连接第一本振信号LO-；
第八晶体管M8，源极连接所述第七晶体管M7的源极(第一节点S1)，漏极通过所述第四节点S4连接所述源跟随输出电路40，栅极连接第二本振信号LO+；
第九晶体管M9，源极连接所述第四晶体管M4的漏极(第二节点S2)，漏极连接所述第三节点S3，栅极连接所述第二本振信号LO+；
第十晶体管M10，源极连接所述第九晶体管M9的源极(第二节点S2)，漏极连接所述第四节点S4，栅极连接第一本振信号LO-；
第十一晶体管M11，源极连接第一电源端VDD，漏极连接所述第三节点S3；
第十二晶体管M12，源极连接所述第二电源端GND，源极连接所述第四节点S4，栅极连接所述第十一晶体管M11的栅极。
本实施例中，所述第七晶体管M7、所述第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10用于将射频信号与本振信号进行混频，并将混频信号输出到到源跟随输出电路，其中，所述第七晶体管M7、所述第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10为NMOS晶体管。而所述第十一晶体管M11和所述第十二晶体管M12作为混频器核10的负载，所述第十一晶体管M11和所述第十二晶体管M12为PMOS晶体管。
本发明中，镜像电路30将射频输入电路20中的第一射频信号RF+、第二射频信号RF-的电压信号转换成电流信号，并将电流信号耦合到混频器核10中。具体的，第三晶体管M3、第六晶体管M6通过第一节点S1将第一射频信号RF+耦合到第七晶体管M7和第八晶体管M8中，第七晶体管M7和第八晶体管M8将第一射频信号RF+与本振信号LO+、LO-进行混频，经混频后将混频信号通过第三节点S3输出到源跟随输出电路40，得到第一中频信号IF+，而第五晶体管M5、第四晶体管M4将第二射频信号RF-通过第二节点S2耦合到第九晶体管M9和第十晶体管M10，第九晶体管M9和第十晶体管M10将第二射频信号RF-与本振信号LO+、LO-进行混频，经混频后将混频信号通过第四节点S4输出到源跟随输出电路40，得到第二中频信号IF-。可以理解的是，本发明的混频器的共模电压范围更大，输出电压摆幅大，并且，不需要现有混频器中的电流源。
继续参考图2所示，在本发明中，所述源跟随输出电路40包括：
第十三晶体管M13，源极连接第一电源端VDD，栅极连接所述第三节点S3；
第十四晶体管M14，源极连接第二电源端GND，漏极连接所述第十三晶体管M13的漏极，栅极连接第五节点S5；
第十五晶体管M15，源极连接所述第一电源端VDD，栅极连接所述第四节点S4；
第十六晶体管M16，源极连接第二电源端GND，漏极连接所述第十五晶体管M15的漏极，栅极连接所述第五节点S5。
其中，所述第十三晶体管M13、所述第十四晶体管M14、所述第十五晶体管M15和所述第十六晶体管M16为NMOS晶体管。所述第十三晶体管M13和所述第十五晶体管M15为共源放大晶体管，分别将第三节点S3和第四节点S4的混频信号进行共源放大，分别形成差分的中频信号IF+、IF-。
进一步的，参考图2中所示，本发明的混频器还包括共模反馈电路50，用于稳定所述混频器核10输出给所述源跟随输出电路40的电压。所述共模反馈电路50包括：
第十七晶体管M17，源极连接第一电源端VDD，漏极和栅极连接第六节点S6；
第十八晶体管M18，源极连接所述第一电源端VDD，漏极连接第七节点S7，栅极连接所述第六节点S6，所述第七节点S7连接所述第十一晶体管M11的栅极和所述第十二晶体管M12的栅极，将共模反馈信号CFMB输出到所述第十一晶体管M11和所述第十二晶体管M12；
第十九晶体管M9，漏极连接所述第六节点S6，栅极连接所述第三节点S3；
第二十晶体管M20，漏极连接所述第七节点S7，栅极通过电压源V0连接第二电源端VDD；
第二十一晶体管M21，漏极连接所述第六节点S6，栅极通过所述电压源V0连接所述第二电源端GND；
第二十二晶体管M22，漏极连接所述第七节点S7，栅极连接所述第四节点S4；
第二十三晶体管M23，源极连接所述第二晶体管M2，漏极连接所述第十九晶体管M19的源极，栅极连接第五节点S5；
第二十四晶体管M24，源极连接所述第二电源端GND，漏极连接所述第二十一晶体管M21的源极，栅极连接所述第五节点S5。
其中，所述第十七晶体管M17和所述第十八晶体管S18为PMOS晶体管，所述第十九晶体管M19、所述第二十晶体管M20、所述第二十一晶体管M21、所述第二十二晶体管M22、所述第二十三晶体管M23和所述第二十四晶体管M24为NMOS晶体管。
需要说明的是，共模反馈电路50可以稳定第三节点S3的电压VO+和第四节点S4的电压VO-。例如，当第三节点S3的电压VO+的第四节点S4的电压VO-升高时，第十九晶体管M19的栅极电压升高，则第十九晶体管M19的漏极电压降低，第十八晶体管M18的栅极(第六节点S6)的电压下降，使得第十八晶体管M18的漏极(第七节点S7)的电压升高，共模反馈信号CFMB的电位升高，即第十一晶体管M11的栅极和第十二晶体管M12的栅极电压升高，则第十一晶体管M11的漏极和第十二晶体管M12的漏极电压下降，从而第三节点S3的电压VO+和第四节点S4的电压VO-的电压下降，使得第三节点S3的电压和第四节点S4的电压维持稳定。
此外，本发明的混频器还包括第二十五晶体管M25，源极连接第二电源端GND，漏极通过第二电流源I2连接第一电源端VDD，栅极连接第五节点S5，所述第二十五晶体管M25为NMOS晶体管，。第一电流源I1、第二电流源I2与电压源V0对第二十晶体管M20和第二十一晶体干M21的栅极的电压进行偏置，能够更好的维持第六节点S6和第七节点S7的电压的稳定，从而维持第三节点S3和第四节点S4的电压的稳定。
本发明的混频器的增益的仿真结果参考图3中所示，图3中为混频器的增益与本振信号LO+、LO-的电压的关系，图3中可以看出，随本振信号LO+、LO-的电压的升高混频器的增益先上升后维持稳定。本发明的混频器的噪声的仿真结果参考图4中所示，图3中为混频器的噪声与本振信号LO+、LO-的频率的关系，从图4中可以看出，随本振信号LO+、LO-的频率的升高混频器的噪声下降。因此，从图3和图4中可以看出，本发明的混频器能够正常工作。
综上所述，本发明的提供一种混频器，差分的第一射频信号和第二射频信号通过一个射频输入电路将射频输入的电压信号转换成电流信号，再采用镜像电路将其耦合到混频器核内，并与混频器核内的本振信号完成混频的功能，混频后的信号通过源跟随输出电路，从而得到中频信号，本发明的混频器的共模电压范围更大，输出电压摆幅大，并且，不需要采用现有混频器中的电流源。此外，本发明的混频器还包括共模反馈电路，共模反馈电路用于对混频器核内经过混频的电压信号进行稳压，使得混频器的输出信号更加稳定。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (18)
1.一种混频器，其特征在于，包括依次连接的射频输入电路、镜像电路、混频器核以及源跟随输出电路，所述射频输入电路用于接收差分的第一射频信号和第二射频信号，将所述第一射频信号经过所述镜像电路的第一节点耦合到所述混频器核内，所述第二射频信号经过所述镜像电路的第二节点耦合所述混频器核内，所述混频器核将所述第一射频信号和所述第二射频信号与所述混频器核内的本振信号进行混频，并通过第三节点将所述第一射频信号与所述本振信号混频后的信号输出到所述源跟随输出电路，通过第四节点将所述第二射频信号与所述本振信号混频后的信号输出到所述源跟随输出电路，所述源跟随输出电路输出经混频后的信号。
2.如权利要求1所述的混频器，其特征在于，所述射频输入电路包括：
第一晶体管，源极通过第一电流源连接第一电源端，漏极连接至所述镜像电路，栅极连接第一射频信号；
第二晶体管，源极通过所述第一电流源连接所述第一电源端，漏极连接至所述镜像电路，栅极连接第二射频信号。
3.如权利要求2所述的混频器，其特征在于，所述第一晶体管和所述第二晶体管为PMOS晶体管。
4.如权利要求2所述的混频器，其特征在于，所述镜像电路包括：
第三晶体管，源极连接第二电源端，漏极连接所述第一晶体管的漏极；
第四晶体管，源极连接所述第二电源端，漏极通过所述第二节点连接所述混频器核，栅极连接所述第三晶体管的栅极；
第五晶体管，源极连接所述第二电源端，漏极连接所述第二晶体管的漏极；
第六晶体管，源极连接所述第二电源端，漏极通过所述第一节点连接所述混频器核，栅极连接所述第五晶体管的栅极。
5.如权利要求4所述的混频器，其特征在于，所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为NMOS晶体管。
6.如权利要求1所述的混频器，其特征在于，所述混频器核包括：
第七晶体管，源极连接所述第一节点，漏极通过第三节点连接源跟随输出电路，栅极连接第一本振信号；
第八晶体管，源极连接所述第一节点，漏极通过第四节点连接所述源跟随输出电路，栅极连接第二本振信号；
第九晶体管，源极连接所述第二节点，漏极连接所述第三节点，栅极连接所述第二本振信号；
第十晶体管，源极连接所述第二节点，漏极连接所述第四节点，栅极连接第一本振信号。
7.如权利要求6所述的混频器，其特征在于，所述第七晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管为NMOS晶体管。
8.如权利要求6所述的混频器，其特征在于，所述混频器核还包括：
第十一晶体管，源极连接第一电源端，漏极连接所述第三节点；
第十二晶体管，源极连接所述第二电源端，源极连接所述第四节点，栅极连接所述第十一晶体管的栅极。
9.如权利要求8所述的混频器，其特征在于，所述第十一晶体管和所述第十二晶体管为PMOS晶体管。
10.如权利要求1所述的混频器，其特征在于，所述源跟随输出电路包括：
第十三晶体管，源极连接第一电源端。漏极输出第一中频信号，栅极连接所述第三节点；
第十四晶体管，源极连接第二电源端，漏极连接所述第十三晶体管的漏极，栅极连接第五节点；
第十五晶体管，源极连接所述第一电源端，漏极输出第二中频信号，栅极连接所述第四节点；
第十六晶体管，源极连接第二电源端，漏极连接所述第十五晶体管的漏极，栅极连接所述第五节点。
11.如权利要求10所述的混频器，其特征在于，所述第十三晶体管、所述第十四晶体管、所述第十五晶体管和所述第十六晶体管为NMOS晶体管。
12.如权利要求1所述的混频器，其特征在于，还包括共模反馈电路，用于稳定所述混频器核输出给所述源跟随输出电路的电压信号。
13.如权利要求12所述的混频器，其特征在于，所述共模反馈电路包括：
第十七晶体管，源极连接第一电源端，漏极和栅极连接第六节点；
第十八晶体管，源极连接所述第一电源端，漏极连接第七节点，栅极连接所述第六节点，所述第七节点连接所述混频器核；
第十九晶体管，漏极连接所述第六节点，栅极连接所述第三节点；
第二十晶体管，漏极连接所述第七节点，栅极通过电压源连接第二电源端；
第二十一晶体管，漏极连接所述第六节点，栅极通过所述电压源连接所述第二电源端；
第二十二晶体管，漏极连接所述第七节点，栅极连接所述第四节点。
14.如权利要求13所述的混频器，其特征在于，所述第十七晶体管和所述第十八晶体管为PMOS晶体管，所述第十九晶体管、所述第二十晶体管、所述第二十一晶体管和所述第二十二晶体管为NMOS晶体管。
15.如权利要求13所述的混频器，其特征在于，所述共模反馈电路还包括：
第二十三晶体管，源极连接所述第二晶体管，漏极连接所述第十九晶体管的源极，栅极连接所述第五节点；
第二十四晶体管，源极连接所述第二电源端，漏极连接所述第二十一晶体管的源极，栅极连接所述第五节点。
16.如权利要求15所述的混频器，其特征在于，所述第二十三晶体管和所述第二十四晶体管为NMOS晶体管。
17.如权利要求15所述的混频器，其特征在于，还包括第二十五晶体管，所述第二十五晶体管的源极连接所述第二电源端，漏极通过第二电流源连接所述第一电源端，栅极连接所述第五节点。
18.如权利要求17所述的混频器，其特征在于，所述第二十五晶体管为NMOS晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610320981.7A CN107370457A (zh) | 2016-05-13 | 2016-05-13 | 混频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610320981.7A CN107370457A (zh) | 2016-05-13 | 2016-05-13 | 混频器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107370457A true CN107370457A (zh) | 2017-11-21 |
Family
ID=60304199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610320981.7A Pending CN107370457A (zh) | 2016-05-13 | 2016-05-13 | 混频器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107370457A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110858759A (zh) * | 2018-08-24 | 2020-03-03 | 瑞昱半导体股份有限公司 | 单边带混频器及其方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1614877A (zh) * | 2003-11-05 | 2005-05-11 | 因芬尼昂技术股份公司 | 射频混合器装置 |
| US20080180156A1 (en) * | 2007-01-30 | 2008-07-31 | Mstar Semiconductor, Inc. | Mixer circuit |
| CN101257282A (zh) * | 2007-03-01 | 2008-09-03 | 晨星半导体股份有限公司 | 混频器 |
| CN202406088U (zh) * | 2011-12-20 | 2012-08-29 | 东南大学 | 一种电流复用低噪放和混频器的融合结构 |
| CN103532493A (zh) * | 2013-11-01 | 2014-01-22 | 东南大学 | 一种低功耗高增益宽带混频器 |
| CN103812449A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 混频器 |
-
2016
- 2016-05-13 CN CN201610320981.7A patent/CN107370457A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1614877A (zh) * | 2003-11-05 | 2005-05-11 | 因芬尼昂技术股份公司 | 射频混合器装置 |
| US20080180156A1 (en) * | 2007-01-30 | 2008-07-31 | Mstar Semiconductor, Inc. | Mixer circuit |
| CN101257282A (zh) * | 2007-03-01 | 2008-09-03 | 晨星半导体股份有限公司 | 混频器 |
| CN202406088U (zh) * | 2011-12-20 | 2012-08-29 | 东南大学 | 一种电流复用低噪放和混频器的融合结构 |
| CN103812449A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 混频器 |
| CN103532493A (zh) * | 2013-11-01 | 2014-01-22 | 东南大学 | 一种低功耗高增益宽带混频器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110858759A (zh) * | 2018-08-24 | 2020-03-03 | 瑞昱半导体股份有限公司 | 单边带混频器及其方法 |
| CN110858759B (zh) * | 2018-08-24 | 2023-03-31 | 瑞昱半导体股份有限公司 | 单边带混频器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101399520B (zh) | 具有高线性度与可程序增益的混频器及其相关转导电路 | |
| WO2017049989A1 (zh) | 一种高速低功耗动态比较器 | |
| KR100717993B1 (ko) | 능동 바룬기 | |
| TWI500266B (zh) | 栓鎖器與其操作方法與比較器 | |
| US7948294B2 (en) | Mixer with high linearity | |
| JP2007116497A (ja) | オペアンプ | |
| US20150061771A1 (en) | Waveform conversion circuit with reduced jitter | |
| CN105591621B (zh) | 放大器和放大方法 | |
| US8953346B2 (en) | Converting circuit for converting input voltage into output current | |
| TWI535191B (zh) | Mixer | |
| TWI495258B (zh) | Balanced mixing circuit | |
| CN101002389A (zh) | 分频器 | |
| CN104199501A (zh) | 一种高输出阻抗电流源电路 | |
| CN107370457A (zh) | 混频器 | |
| CN105322897B (zh) | 适用于tft-lcd驱动电路的增益增强型运算放大器 | |
| JP2000232340A (ja) | リングオシレータ用遅延回路 | |
| CN109687832B (zh) | 带有启动电路的全差分运算放大器 | |
| CN106953610A (zh) | 一种引入负电阻输入管结构的轨至轨运算放大器 | |
| CN111313871A (zh) | 动态预放大电路和动态比较器 | |
| US8169262B2 (en) | Method for reducing offset voltage of operational amplifier and the circuit using the same | |
| CN113809998A (zh) | 一种折叠式共源共栅运算放大器及电子设备 | |
| CN110880914B (zh) | 起振电路及芯片 | |
| TWI558097B (zh) | Balanced up - frequency mixing circuit | |
| CN111384940B (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
| KR20100056783A (ko) | 주파수 혼합기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171121 |