CN105322897B - 适用于tft-lcd驱动电路的增益增强型运算放大器 - Google Patents

Abstract

本发明涉及大规模集成电路，为增强放大器的输入跨导和输出电阻，进而提高放大器的直流增益,最终实现在同等芯片面积的条件下，提高放大器的直流增益和增益带宽积，本发明采取的技术方案是，适用于TFT‑LCD驱动电路的增益增强型运算放大器，由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和高摆幅输出级组成；经Recycling folded cascode放大级输入差模信号Vin‑和Vin+，再经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过高摆幅输出级到输出端。本发明主要应用于大规模集成电路。

Description

适用于TFT-LCD驱动电路的增益增强型运算放大器

技术领域

本发明涉及大规模集成电路，低压低功耗电路，TFT-LCD驱动电路，运算放大器，具体讲，涉及适用于TFT-LCD驱动电路的低功耗增益增强型运算放大器。

背景技术

低压低功耗高增益大带宽运算放大器始终是低功耗模拟电路很活跃的研究领域。许多高增益单级运算放大器的增益增强技术可以广泛应用于便携式电子设备，例如：TFT-LCD驱动电路、电源管理等设备中。由于传统的高增益放大器受到增益级的数目和补偿电容的限制，提高带宽和直流增益是相互矛盾的，同时也是以牺牲功耗为代价的。降低功耗和提高增益而不牺牲芯片面积是模拟电路设计一个热门的研究领域。许多多级高增益放大器依靠增加增益级的数目，这增加了功耗，同时也带来更大的补偿电容，最终增加了芯片的面积。

发明内容

本发明意在弥补现有技术的不足，增强放大器的输入跨导和输出电阻，进而提高放大器的直流增益。最终实现在同等芯片面积的条件下，提高放大器的直流增益和增益带宽积。为此，本发明采取的技术方案是，适用于TFT-LCD驱动电路的增益增强型运算放大器，由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和高摆幅输出级组成；经Recycling folded cascode放大级输入差模信号Vin-和Vin+，再经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过高摆幅输出级到输出端Vout。

Recycling folded cascode放大级包括输入跨导增强级gm1和cascode电流镜。输出电阻增强环路包括晶体管Ma1-Ma8；跨导增强环路包括晶体管Mb1-Mb8；高摆幅输出级包括晶体管M5-M10。

Recycling folded cascode放大级由PMOS晶体管M1a、M1b、M2a、M2b、M5、M6、M7、M8、M9、M10和NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成；输入跨导增强级gm1由PMOS晶体管M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7和NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8组成；cascode电流镜由NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成。

具体的实施电路结构如下：所述的放大器由第一至第二十一PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以及第一至第十四NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b共35个MOS晶体管构成；其中：

第一至第三、第十六、第十七PMOS晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电源VDD；所有PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；除了第九至第十NMOS 晶体管M11、M12外，所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b的源极共同接地GND；所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b的衬底共同接地GND；

第一至第三PMOS晶体管M0a、M0b、M0c的栅极接第一偏置电压Vb1；第一PMOS晶体管M0a的漏极接第四至第七PMOS晶体管M1a、M1b、M2a、M2b的源极；

第四至第五PMOS晶体管M1a、M1b的栅极接输入端Vp；第六至第七PMOS晶体管M2a、M2b的栅极接输入端Vn；

第四、第二十PMOS晶体管M1a、M9的漏极共同接第十一NMOS晶体管M3a的漏极；第六、第二十一PMOS晶体管M2a、M10的漏极共同接第十三NMOS晶体管M4a的漏极；第七PMOS晶体管M2b、第十一至第十二NMOS晶体管M3a、M3b的栅极共同接第九NMOS晶体管M11的漏极；第五PMOS晶体管M1b、第十三至第十四NMOS晶体管M4a、M4b的栅极共同接第十NMOS晶体管M12的漏极；第九NMOS晶体管M11的源极接第十二NMOS晶体管M3b的漏极；第十NMOS晶体管M12的漏极接第十四NMOS晶体管M4b的漏极；第九、第十NMOS晶体管M11、M12和第二十、第二十一PMOS晶体管M9、M10的栅极共同接第三偏置电压Vb3；

第二十PMOS晶体管M9的源极和第十八PMOS晶体管M7的漏极共同接第十六、第十七PMOS晶体管M5、M6的栅极；第二十一PMOS晶体管M10的源极和第十九PMOS晶体管M8的漏极共同接输出端Vout；第十八、第十九PMOS晶体管M7、M8的栅极共同接第二偏置电压Vb2；第十八PMOS晶体管M7的源极接第十六PMOS晶体管M5的漏极；第十九PMOS晶体管M8的源极接第十七PMOS晶体管M6的漏极；

第八至第十一PMOS晶体管Ma1、Ma3、Ma5、Ma7的源极共同接第二PMOS晶体管M0b的漏极；第八PMOS晶体管Ma1的栅极和漏极，第一NMOS晶体管Ma2的栅极和漏极共同接第四PMOS晶体管M1a的源极；第十一PMOS晶体管Ma7的栅极和漏极，第四NMOS晶体管Ma8的栅极和漏极共同接第六PMOS晶体管M2a的源极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的栅极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的漏极共同接第十一PMOS晶体管Ma7的栅极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的漏极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的栅极共同接第八PMOS晶体管Ma1的栅极；第一至第四NMOS晶体管Ma2、Ma4、Ma6、Ma8的源极共同接地GND；

第十二至第十五PMOS晶体管Mb1、Mb3、Mb5、Mb7的源极共同接第三PMOS晶体管M0c的漏极；第十二PMOS晶体管Mb1的栅极和漏极，第五NMOS晶体管Mb2的栅极和漏极共同接第九NMOS晶体管M11的漏极；第十五PMOS晶体管Mb7的栅极和漏极，第八NMOS晶体管Mb8的栅极和漏极共同接第十NMOS晶体管M12的漏极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的栅极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的漏极共同接第十五PMOS晶体管Mb7的栅极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的漏极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的栅极共同接第十二PMOS晶体管Mb1的栅极；第五至第八NMOS晶体管Mb2、Mb4、Mb6、Mb8的源极共同接地GND；

第五PMOS晶体管M1b的漏极接第十NMOS晶体管M12的漏极；第六PMOS晶体管M2b的漏极接第九NMOS晶体管M11的漏极。

本发明的技术特点及效果：

本发明基于原有的Recycling Folded cascode放大器，本文采用正反馈的环路来分别增强放大器的输入跨导和输出电阻，进而提高放大器的直流增益。最终实现在同等芯片面积的条件下，提高放大器的直流增益和增益带宽积，并具有更大的容性负载驱动能力。

附图说明

本发明上述的优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1单级运算放大器的电路图。

具体实施方式

为了克服现有技术的不足之处，本发明提出了一种用于TFT-LCD驱动的跨导增强和增益增强的低功耗增益增强型单级运算放大器，基于原有的Recycling Folded cascode放大器，本文采用正反馈的环路来分别增强放大器的输入跨导和输出电阻，进而提高放大器的直流增益。最终实现在同等芯片面积的条件下，提高放大器的直流增益和增益带宽积。

本发明提出了一种用于TFT-LCD驱动的跨导增强和增益增强的低功耗高增益大单级运算放大器，所述的放大器由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和高摆幅输出级组成。Recycling folded cascode放大级包括输入跨导增强级gm1和cascode电流镜。输出电阻增强环路包括晶体管Ma1-Ma8；跨导增强环路包括晶体管Mb1-Mb8；高摆幅输出级包括晶体管M5-M10。

Recycling folded cascode放大级由PMOS晶体管M1a、M1b、M2a、M2b、M5、M6、M7、M8、M9、M10和NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成。输入跨导增强级gm1由PMOS晶体管M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7和NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8组成。cascode电流镜由NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成。

具体的实施电路原理图如附图：所述的放大器由第一至第二十一PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以及第一至第十四NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b共35个MOS晶体管构成；其中：

第一至第三、第十六、第十七PMOS晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电源VDD；所有PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；除了第九至第十NMOS晶体管M11、M12外，所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b的源极共同接地GND；所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b的衬底共同接地GND；

第一至第三PMOS晶体管M0a、M0b、M0c的栅极接第一偏置电压Vb1；第一PMOS晶体管M0a的漏极接第四至第七PMOS晶体管M1a、M1b、M2a、M2b的源极；

第四至第五PMOS晶体管M1a、M1b的栅极接输入端Vp；第六至第七PMOS晶体管M2a、M2b的栅极接输入端Vn；

第四、第二十PMOS晶体管M1a、M9的漏极共同接第十一NMOS晶体管M3a的漏极；第六、第二十一PMOS晶体管M2a、M10的漏极共同接第十三NMOS晶体管M4a的漏极；第七PMOS晶体管M2b、第十一至第十二NMOS晶体管M3a、M3b的栅极共同接第九NMOS晶体管M11的漏极；第五PMOS晶体管M1b、第十三至第十四NMOS晶体管M4a、M4b的栅极共同接第十NMOS晶体管M12的漏极；第九NMOS晶体管M11的源极接第十二NMOS晶体管M3b的漏极；第十NMOS晶体管M12的漏极接第十四NMOS晶体管M4b的漏极；第九、第十NMOS晶体管M11、M12和第二十、第二十一PMOS晶体管M9、M10的栅极共同接第三偏置电压Vb3；

第二十PMOS晶体管M9的源极和第十八PMOS晶体管M7的漏极共同接第十六、第十七PMOS晶体管M5、M6的栅极；第二十一PMOS晶体管M10的源极和第十九PMOS晶体管M8的漏极共同接输出端Vout；第十八、第十九PMOS晶体管M7、M8的栅极共同接第二偏置电压Vb2；第十八PMOS晶体管M7的源极接第十六PMOS晶体管M5的漏极；第十九PMOS晶体管M8的源极接第十七PMOS晶体管M6的漏极；

第八至第十一PMOS晶体管Ma1、Ma3、Ma5、Ma7的源极共同接第二PMOS晶体管M0b的漏极；第八PMOS晶体管Ma1的栅极和漏极，第一NMOS晶体管Ma2的栅极和漏极共同接第四PMOS晶体管M1a的源极；第十一PMOS晶体管Ma7的栅极和漏极，第四NMOS晶体管Ma8的栅极和漏极共同接第六PMOS晶体管M2a的源极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的栅极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的漏极共同接第十一PMOS晶体管Ma7的栅极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的漏极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的栅极共同接第八PMOS晶体管Ma1的栅极；第一至第四NMOS晶体管Ma2、Ma4、Ma6、Ma8的源极共同接地GND；

第十二至第十五PMOS晶体管Mb1、Mb3、Mb5、Mb7的源极共同接第三PMOS晶体管M0c的漏极；第十二PMOS晶体管Mb1的栅极和漏极，第五NMOS晶体管Mb2的栅极和漏极共同接第九NMOS晶体管M11的漏极；第十五PMOS晶体管Mb7的栅极和漏极，第八NMOS晶体管Mb8的栅极和漏极共同接第十NMOS晶体管M12的漏极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的栅极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的漏极共同接第十五PMOS晶体管Mb7的栅极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的漏极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的栅极共同接第十二PMOS晶体管Mb1的栅极；第五至第八NMOS晶体管Mb2、Mb4、Mb6、Mb8的源极共同接地GND；

第五PMOS晶体管M1b的漏极接第十NMOS晶体管M12的漏极；第六PMOS晶体管M2b的漏极接第九NMOS晶体管M11的漏极。

如图1所示，选取第四至第五PMOS晶体管M1a、M1b的栅极输入端Vp和第六至第七PMOS晶体管M2a、M2b的栅极输入端Vn分别输入差模信号Vin-和Vin+，经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过高摆幅输出级到输出端Vout。从而实现同等功耗的面积条件下提高低频增益和容性负载驱 动能力的目的。

Claims (4)

1.一种适用于TFT-LCD驱动的增益增强型运算放大器，其特征是，由Recycling foldedcascode放大级、输出电阻增强环路、跨导增强环路和高摆幅输出级组成；经Recyclingfolded cascode放大级输入差模信号Vin-和Vin+，再经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过高摆幅输出级到输出端Vout。

2.如权利要求1所述的适用于TFT-LCD驱动的增益增强型运算放大器，其特征是，Recycling folded cascode放大级包括输入跨导增强级gm1和cascode电流镜了；输出电阻增强环路包括晶体管Ma1-Ma8；跨导增强环路包括晶体管Mb1-Mb8；高摆幅输出级包括晶体管M5-M10。

3.如权利要求1所述的适用于TFT-LCD驱动的增益增强型运算放大器，其特征是，Recycling folded cascode放大级由PMOS晶体管M1a、M1b、M2a、M2b和NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成；输入跨导增强级gm1由PMOS晶体管M1a、M1b、M2a、M2b组成；cascode电流镜由NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成。

4.如权利要求1所述的适用于TFT-LCD驱动的增益增强型运算放大器，其特征是，具体的实施电路结构如下：所述的放大器由第一至第二十一PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以及第一至第十四NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b共35个MOS晶体管构成；其中：

第一至第三、第十六、第十七PMOS晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电源VDD；所有PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；除了第九至第十NMOS晶体管M11、M12外，所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b的源极共同接地GND；所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、M3b、M4a、M4b的衬底共同接地GND；

第一至第三PMOS晶体管M0a、M0b、M0c的栅极接第一偏置电压Vb1；第一PMOS晶体管M0a的漏极接第四至第七PMOS晶体管M1a、M1b、M2a、M2b的源极；

第四至第五PMOS晶体管M1a、M1b的栅极接输入端Vp；第六至第七PMOS晶体管M2a、M2b的栅极接输入端Vn；

第四、第二十PMOS晶体管M1a、M9的漏极共同接第十一NMOS晶体管M3a的漏极；第六、第二十一PMOS晶体管M2a、M10的漏极共同接第十三NMOS晶体管M4a的漏极；第七PMOS晶体管M2b、第十一至第十二NMOS晶体管M3a、M3b的栅极共同接第九NMOS晶体管M11的漏极；第五PMOS晶体管M1b、第十三至第十四NMOS晶体管M4a、M4b的栅极共同接第十NMOS晶体管M12的漏极；第九NMOS晶体管M11的源极接第十二NMOS晶体管M3b的漏极；第十NMOS晶体管M12的漏极接第十四NMOS晶体管M4b的漏极；第九、第十NMOS晶体管M11、M12和第二十、第二十一PMOS晶体管M9、M10的栅极共同接第三偏置电压Vb3；

第二十PMOS晶体管M9的源极和第十八PMOS晶体管M7的漏极共同接第十六、第十七PMOS晶体管M5、M6的栅极；第二十一PMOS晶体管M10的源极和第十九PMOS晶体管M8的漏极共同接输出端Vout；第十八、第十九PMOS晶体管M7、M8的栅极共同接第二偏置电压Vb2；第十八PMOS晶体管M7的源极接第十六PMOS晶体管M5的漏极；第十九PMOS晶体管M8的源极接第十七PMOS晶体管M6的漏极；

第八至第十一PMOS晶体管Ma1、Ma3、Ma5、Ma7的源极共同接第二PMOS晶体管M0b的漏极；第八PMOS晶体管Ma1的栅极和漏极，第一NMOS晶体管Ma2的栅极和漏极共同接第四PMOS晶体管M1a的源极；第十一PMOS晶体管Ma7的栅极和漏极，第四NMOS晶体管Ma8的栅极和漏极共同接第六PMOS晶体管M2a的源极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的栅极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的漏极共同接第十一PMOS晶体管Ma7的栅极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的漏极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的栅极共同接第八PMOS晶体管Ma1的栅极；第一至第四NMOS晶体管Ma2、Ma4、Ma6、Ma8的源极共同接地GND；

第十二至第十五PMOS晶体管Mb1、Mb3、Mb5、Mb7的源极共同接第三PMOS晶体管M0c的漏极；第十二PMOS晶体管Mb1的栅极和漏极，第五NMOS晶体管Mb2的栅极和漏极共同接第九NMOS晶体管M11的漏极；第十五PMOS晶体管Mb7的栅极和漏极，第八NMOS晶体管Mb8的栅极和漏极共同接第十NMOS晶体管M12的漏极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的栅极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的漏极共同接第十五PMOS晶体管Mb7的栅极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的漏极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的栅极共同接第十二PMOS晶体管Mb1的栅极；第五至第八NMOS晶体管Mb2、Mb4、Mb6、Mb8的源极共同接地GND；

第五PMOS晶体管M1b的漏极接第十NMOS晶体管M12的漏极；第六PMOS晶体管M2b的漏极接第九NMOS晶体管M11的漏极。