CN110854085A - 一种芯片封装结构及封装方法 - Google Patents
一种芯片封装结构及封装方法 Download PDFInfo
- Publication number
- CN110854085A CN110854085A CN201911156937.7A CN201911156937A CN110854085A CN 110854085 A CN110854085 A CN 110854085A CN 201911156937 A CN201911156937 A CN 201911156937A CN 110854085 A CN110854085 A CN 110854085A
- Authority
- CN
- China
- Prior art keywords
- extension
- pad
- groove
- silicon
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种芯片封装结构及封装方法,该芯片封装结构包括:待封装芯片,具有多个焊盘;硅基介质层,设置于待封装芯片的器件面上;硅基介质层内开设有与焊盘相对应的第一凹槽,焊盘通过第一凹槽显露于硅基介质层外;与焊盘一一对应的延伸焊盘,延伸焊盘填充第一凹槽并延伸至硅基介质层外,延伸焊盘与焊盘相耦合;延伸焊盘远离第一凹槽的槽底的端部的横截面积大于或小于第一凹槽的槽底面积。基于硅基介质材料的应用,在制备延伸焊盘时,延伸焊盘与焊盘的耦合能保持较低接触电阻值,保证了封装结构的整体电学性能;通过在第一凹槽内设置与焊盘相耦合的延伸焊盘,可实现对封装芯片的焊盘的尺寸和焊盘间距的调节。
Description
技术领域
本发明涉及半导体集成电路封装技术领域,尤其涉及到一种芯片封装结构及封装方法。
背景技术
晶圆级扇出型封装技术凭借其高密度集成、轻薄短小、良好的散热性能和良好的高频性能等优点,逐步引领先进封装的技术发展方向。扇出封装技术通过重构晶圆,在晶圆级实现多芯片系统集成,制备方法从单芯片二维封装发展到多芯片三维集成,是当今性价比最高的先进封装方法。
但是,在进行高端芯片的封装时,芯片引脚数量较多,有的芯片保证了焊盘具有一定的尺寸,则焊盘之间的间距较小,在对芯片进行后续封装时,由芯片的焊盘引出重布线或者将焊盘耦合至其他结构的操作空间均较小,从而导致操作的难度较大,操作容错性较小,无法满足使用制备精度较小或者制备工艺较差的装置对该芯片进行后续封装的要求;而有的芯片保证了焊盘之间具有一定的间距,则焊盘(Pad)的尺寸相对比较小,由焊盘引出的重布线尺寸也很细窄,焊盘与重布线的接触面积较小,就成为重布线断裂的高发区域,无法满足较长使用寿命的封装结构的要求。
因此,如何根据实际需要对芯片的焊盘的尺寸以及芯片焊盘之间的间距进行调整,扩大芯片的封装应用范围成为亟待解决的问题。
发明内容
因此,本发明要解决的技术问题在于,解决现有引脚数量较多的芯片的焊盘尺寸以及焊盘之间的间距固定后,无法满足不同封装结构以及封装工艺的需求,应用范围较小的问题。
为此,根据第一方面,本发明提供了一种芯片封装结构,包括:待封装芯片,具有多个焊盘;硅基介质层,设置于待封装芯片的器件面上;硅基介质层内开设有与焊盘相对应的第一凹槽,焊盘通过第一凹槽显露于硅基介质层外;与焊盘一一对应的延伸焊盘,延伸焊盘填充第一凹槽并延伸至硅基介质层外,延伸焊盘与焊盘相耦合;延伸焊盘远离第一凹槽的槽底的端部的横截面积大于或小于第一凹槽的槽底面积。
可选地,延伸焊盘的纵向截面为梯形,且延伸焊盘远离第一凹槽的槽底的端部的横截面积大于第一凹槽的槽底面积。
可选地,延伸焊盘的纵向截面为凸形,延伸焊盘的横截面积自延伸焊盘开始延伸至硅基介质层外的位置处减小。
可选地,芯片封装结构还包括:填充介质层,设置于硅基介质层上,用以填充延伸焊盘之间的间隙。
可选地,延伸焊盘通过导电粘附与金属种子层与对应的焊盘相耦合。
根据第二方面,本发明提供了一种芯片封装方法,包括如下步骤:提供待封装芯片;待封装芯片具有多个焊盘;在待封装芯片的器件面上设置硅基介质层;在硅基介质层内开设与焊盘相对应的第一凹槽,用以显露出焊盘;在第一凹槽内填充延伸焊盘,并使得延伸焊盘延伸至硅基介质层外;延伸焊盘与焊盘相耦合;延伸焊盘远离第一凹槽的端部的横截面积大于或小于第一凹槽的槽底面积。
可选地,在硅基介质层内开设与焊盘相对应的第一凹槽,用以显露出焊盘的步骤,包括:在硅基介质层上形成第一延伸介质层;在硅基介质层和第一延伸介质层内形成纵向截面为梯形的凹槽;凹槽处于硅基介质层中的部分为第一凹槽;延伸焊盘设置于凹槽内。
可选地,在第一凹槽内填充延伸焊盘,并使得延伸焊盘延伸至硅基介质层外的步骤,包括:去除第一延伸介质层;在硅基介质层以及焊盘上形成导电粘附与金属种子层;在导电粘附与金属种子层上形成第二延伸介质层;在第二延伸介质层中形成与第一凹槽相对应的纵向截面为梯形的第二凹槽,用以显露第一凹槽侧壁和底部的导电粘附与金属种子层;在第一凹槽内的导电粘附与金属种子层上以及第二凹槽层内形成填充第一凹槽和第二凹槽的延伸焊盘;去除第二延伸介质层以及第二延伸介质层被去除后显露的导电粘附与金属种子层。
可选地,在第一凹槽内填充延伸焊盘,并使得延伸焊盘延伸至硅基介质层外的步骤,包括:在第一凹槽内设置第一延伸焊盘部;在硅基介质层以及第一延伸焊盘部上设置第三延伸介质层;在第三延伸介质层内形成与第一延伸焊盘部相对应的第三凹槽;第三凹槽的槽底面积小于第一凹槽的槽底面积;在第三凹槽内设置第二延伸焊盘部;第二延伸焊盘部与第一延伸焊盘部相耦合;去除第三延伸介质层。
可选地,芯片封装方法还包括:在硅基介质层上制备延伸介质层,用以填充延伸焊盘之间的间隙。
本发明提供的技术方案,具有如下优点:
1、本发明提供的芯片封装结构,通过在待封装芯片的器件面上设置硅基介质层,并在该硅基介质层中开设用以显露待封装芯片的焊盘的第一凹槽,基于硅基介质材料的物理特性,使在硅基介质层中制备凹槽显露焊盘的工艺过程中,焊盘表面不易被工艺反应物污染,从而使后续在制备延伸焊盘时,延伸焊盘与焊盘之间的耦合处保持完全金属与金属接触,延伸焊盘与焊盘之间的耦合电阻值,不受工艺制备过程中焊盘表面污染而升高,保证封装结构的整体性能完好;通过在第一凹槽内设置与焊盘相耦合的延伸焊盘,并将延伸焊盘远离第一凹槽的槽底的端部的横截面积制备为大于或小于第一凹槽的槽底面积,从而能够通过延伸焊盘实现对待封装芯片的焊盘尺寸以及焊盘的间距进行调节,解决了多引脚芯片可能存在的焊盘的间距较小或者焊盘的尺寸较小,无法满足相应的封装结构的制备要求的问题。
2、本发明提供的芯片封装结构,通过将第一凹槽设置为纵向截面为梯形的凹槽,并在填充第一凹槽并延伸后形成延伸焊盘,使延伸焊盘远离第一凹槽的槽底的端部的横截面积大于第一凹槽的槽底面积,从而能够解决芯片的焊盘尺寸较小,可能导致其上制备的重布线也很细窄,焊盘与重布线的接触面积较小,重布线与焊盘的接触位置处容易断裂的问题,满足基于焊盘尺寸较小的芯片形成的封装结构的较长使用寿命的要求。
3、本发明提供的芯片封装结构,通过将延伸焊盘的纵向截面设置为凸形,并使延伸焊盘的横截面积自延伸焊盘开始延伸至硅基介质层外的位置处减小,能够使延伸焊盘远离第一凹槽的端部的横截面积小于第一凹槽的槽底面积,延伸焊盘之间的间距大于焊盘之间的间距,从而能够解决芯片的焊盘间距较小,可能导致的后续制备工艺的操作难度较大,操作容错性较小的问题,从而使基于制备精度、或工艺能力不足的装置,对焊盘间距较小的芯片封装的良率大大提高。
4、本发明提供的芯片封装方法,提供了一种制备待封装芯片的延伸焊盘的方法,且该延伸焊盘与待封装芯片的焊盘对应耦合,远离第一凹槽的槽底的端部的横截积大于或小于第一凹槽的槽底面积,从而实现对待封装芯片的焊盘尺寸以及焊盘之间的间距的调节,从而能够解决多引脚芯片可能存在的焊盘之间的间距较小或者焊盘的尺寸较小,无法满足相应的封装结构的制备要求的问题。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为实施例1提供的一种芯片封装结构的结构示意图;
图2为实施例1提供的另一种芯片封装结构的结构示意图;
图3为实施例2提供的一种芯片封装方法的一种工艺流程图;
图4为执行实施例2中步骤S102所呈现的结构示意图;
图5为图3中步骤S103和步骤S104的一种具体工艺示意图;
图6为执行实施例2中步骤S201-S202所呈现的结构示意图;
图7为执行实施例2中步骤S203-204所呈现的结构示意图;
图8为执行实施例2中步骤S205-206所呈现的结构示意图;
图9为图3中步骤S104的另一种具体工艺示意图;
图10为执行实施例2中步骤S301所呈现的结构示意图;
图11为执行实施例2中步骤S302-S303所呈现的结构示意图;
图12为执行实施例2中步骤S304所呈现的结构示意图;
附图标记说明:
1-待封装芯片;11-焊盘;2-硅基介质层;21-第一凹槽;22-第一延伸焊盘部;3-延伸焊盘;4-导电粘附与金属种子层;5-第一延伸介质层;51-凹槽;6-第二延伸介质层;61-第二凹槽;7-第三延伸介质层;71-第三凹槽;72-第二延伸焊盘部。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
实施例1
本实施例提供了一种扇出芯片封装结构,如图1所示,该封装结构包括:待封装芯片,硅基介质层和延伸焊盘。
其中,待封装芯片具有多个焊盘(图1中虽然仅以两个焊盘进行示出,但是,本领域技术人员应当可以理解,该待封装芯片的焊盘为多个)。
如图1所示,硅基介质层2设置于待封装芯片1的器件面上,并且硅基介质层2内开设有与待封装芯片1的焊盘11相对应的第一凹槽21,焊盘11通过第一凹槽21显露于硅基介质层2外。在这里,待封装芯片1的器件面即时指,待封装芯片1的焊盘11所在的表面,硅基介质层2为完全覆盖器件面的薄膜层,通常为几到几十微米,当然,其具体厚度可能根据实际需要进行设置。具体地,硅基介质层2可以为氧化硅薄膜层或者氮化硅薄膜层,其中,氧化硅薄膜层可以旋涂并固化进行制备,氮化硅薄膜层可以采用化学气相沉积法(ChemicalVapor Deposition,CVD)进行制备,当然,还可以采用现有技术中其他任意一种能够用以制备氧化硅薄膜层或者氮化硅薄膜层的工艺进行氧化硅薄膜或者氮化硅薄膜层的制备。
在这里,如图1和图2所示,延伸焊盘3填充第一凹槽21并延伸至硅基介质层2外,延伸焊盘3与焊盘11相耦合,并且延伸焊盘3远离第一凹槽21槽底的端部的横截面积大于或小于第一凹槽21的槽底面积,在这里,需要说明的是,延伸焊盘3的横截面是指图1和图2中垂直于纸面的表面,相应地,纵向截面是指垂直于纸面的表面,此处的横截面和纵向截面仅是为了便于描述,而不应当理解为对本发明的限制。具体地,若延伸焊盘3远离第一凹槽21的端部的横截面为第一横截面,延伸焊盘3填充于第一凹槽21的槽底的端部的横截面为第二横截面,则延伸焊盘3的第二横截面的面积即为第一凹槽21的槽底面积,也即延伸焊盘3的第一横截面的面积大于或者小于第二横截面的面积,具体地,图1示出了一种延伸焊盘3的第一横截面的面积大于第二横截面的面积的封装结构,图2示出了一种延伸焊盘3的第一横截面的面积小于第二横截面的面积封装结构。
在本发明实施例中,通过在待封装芯片1的器件面上设置硅基介质层2,并在该硅基介质层2中开设用以显露待封装芯片1的焊盘11的第一凹槽21,基于硅基物质的稳定性,使通过硅基介质层2中的凹槽51显露的焊盘11表面不会被周围的介质材料污染,从而使后续在制备延伸焊盘3时,延伸焊盘3与焊盘11之间的耦合电阻值,不受工艺制备过程中焊盘11表面污染而升高,影响封装结构的整体性能;通过在第一凹槽21内设置与焊盘11相耦合的延伸焊盘3,并将延伸焊盘3远离第一凹槽21的槽底的端部的横截面积制备为大于或小于第一凹槽21的槽底面积,从而能够通过该延伸焊盘3实现对待封装芯片1的焊盘11的尺寸以及焊盘11之间的间距的调节,解决了多引脚芯片可能存在的焊盘11之间的间距较小或者焊盘11的尺寸较小,无法满足相应的封装结构的制备要求的问题。
在可选的实施例中,如图1所示,第一凹槽21的截面积为梯形,且延伸焊盘3远离第一凹槽21的槽底的端部的横截面积大于第一凹槽21的槽底面积,也即,第一横截面的面积大于第二横截面的面积。
在本实施例中,芯片封装结构还可以包括填充介质层,具体地,首先在硅基介质层2上设置第一延伸介质层5,如光阻层,并在对光阻层进行曝光显影后,通过湿法刻蚀硅基介质层2,得到与焊盘11相对应的截面积为梯形的凹槽51(该凹槽51位于硅基介质层2中的部分即为第一凹槽21),然后使用金属材料填充凹槽51得到延伸焊盘3,并去除第一延伸介质层5得到图1所示的封装结构,此后,为了防止对图1所示的封装结构上进行重布线制备或者通过延伸焊盘3键合到其他结构的焊盘11上时,图1中的封装结构与其他结构之间存在间隙,可以预先在硅基介质层2上制备用以填充延伸焊盘3之间的间隙的填充延伸层。
在本实施例中,如图1所示,延伸焊盘3可以通过导电粘附与金属种子层4与对应的焊盘11相耦合。在这里,需要说明的是,虽然图1中以一个层结构对导电粘附与金属种子层4进行示出,但是,本领域技术人员应当可以理解,导电粘附与金属种子层4包括导电粘附层与金属种子层两层,其中,导电粘附层用以使延伸焊盘3与硅基介质层2之间具有良好的粘附性,具体地,导电粘附层的材料可以为钛或者氮化钛等。在这里,延伸焊盘3通过导电粘附与金属种子层4与对应的焊盘11相耦合的具体实现方式可以参照实施例2中对应的芯片封装方法来理解,在此不再赘述。
在本发明实施例中,通过将第一凹槽21设置为纵向截面为梯形的凹槽51,并在填充第一凹槽21并延伸后形成延伸焊盘3,使延伸焊盘3远离第一凹槽21的槽底的端部的横截面积大于第一凹槽21的槽底面积,从而能够解决芯片的焊盘11尺寸较小,可能导致其上制备的重布线也很细窄,焊盘11与重布线的接触面积较小,重布线与焊盘11的接触位置处容易断裂的问题,满足基于焊盘11尺寸较小的芯片形成的封装结构的较长使用寿命的要求。
在可选的实施例中,如图2所示,延伸焊盘3的纵向截面为凸形,延伸焊盘3的横截面积自延伸焊盘3开始延伸至硅基介质层2外的位置处减小,也即,延伸焊盘3第一横截面的面积小于第二横截面的面积。具体地,延伸焊盘3包括设置于硅基介质层2中第一延伸焊盘部22以及延伸于硅基介质层2外的第二延伸焊盘部72,第一延伸焊盘部22和第二延伸焊盘部72的纵向截面均可以设置为矩形,且第一延伸焊盘部22的横截面积大于第二延伸焊盘部72的横截面积,在实际应用中,若需要通过延伸焊盘3对焊盘11的尺寸做较大幅度的减小,也即,若第二延伸焊盘部72的横截面积相对于焊盘11的横截面积有较大的减小,可以将第一延伸焊盘部22的横截面积也设置为小于焊盘11的横截面积。
在本实施例中,如图2所示,延伸焊盘3也可以通过导电粘附与金属种子层4与对应的焊盘11相耦合。在这里,需要说明的是,虽然图2中以一个层结构对导电粘附与金属种子层4进行示出,但是,本领域技术人员应当可以理解,导电粘附与金属种子层4包括导电粘附层与金属种子层两层,其中,导电粘附层用以使延伸焊盘3与硅基介质层2之间具有良好的粘附性,具体地,导电粘附层的材料可以为钛或者氮化钛等。在这里,延伸焊盘3通过导电粘附与金属种子层4与对应的焊盘11相耦合的具体实现方式可以参照实施例2中对应的芯片封装方法来理解,在此不再赘述。
在本实施例中,芯片封装结构同样还可以包括填充介质层,用以填充图2所示封装结构中的延伸焊盘3之间的间隙。
在本发明实施例中,通过将延伸焊盘3的纵向截面设置为凸形,并使延伸焊盘3的横截面积自延伸焊盘3开始延伸至硅基介质层2外的位置处减小,能够使延伸焊盘3远离第一凹槽21的端部的横截面积小于第一凹槽21的槽底面积,延伸焊盘3之间的间距大于焊盘11之间的间距,从而能够解决芯片的焊盘11之间的间距较小,可能导致的后续制备工艺的操作难度较大,操作容错性较小的问题,从而使基于制备精度、或者工艺能力不足的装置对焊盘11之间的间距较小的芯片分封装的良率大大提高。
实施例2
本实施例提供了一种芯片封装方法,且实施例1中的封装结构可以根据该方法及其优选实施方式制备,已经进行过说明的不再赘述。
本实施例提供的芯片封装方法,如图3所示,包括如下步骤:
S101:提供待封装芯片1。在这里,待封装芯片1具有多个焊盘11,图4中虽然仅以一个焊盘11进行示出,但是,本领域技术人员应当可以理解,该待封装芯片1的焊盘11为多个。
S102:在待封装芯片1的器件面上设置硅基介质层2。如图4所示,在待封装芯片1的器件面上设置硅基介质层2,硅基介质层2为完全覆盖器件面的薄膜层,其厚度通常为几到几十微米,具体厚度可根据实际需要进行设置。
S103:在硅基介质层2内开设与焊盘11相对应的第一凹槽21,用以显露出焊盘11。
S104:在第一凹槽21内填充延伸焊盘3,并使得延伸焊盘3延伸至硅基介质层2外。在这里,如图1或图2所示,延伸焊盘3与焊盘11相耦合,且延伸焊盘3远离第一凹槽21的端部的横截面积大于或小于第一凹槽21的槽底面积。
在可选的实施例中,芯片封装方法还包括:
S105:在硅基介质层2上制备延伸介质层,用以填充延伸焊盘3之间的间隙。
具体地,为了防止对图1或图2所示的封装结构上进行重布线制备或者通过延伸焊盘3将其键合到其他结构的焊盘11上时,图1或图2中的封装结构与其他结构之间存在间隙,因而预先在硅基介质层2上制备用以填充延伸焊盘3之间的间隙的填充延伸层。
在可选的实施例中,如图5所示,步骤S103可以包括如下步骤:
S201:在硅基介质层2上形成第一延伸介质层5。在这里,第一延伸介质层5可以为光阻层。
S202:在硅基介质层2和第一延伸介质层5内形成纵向截面为梯形的凹槽51。在这里,如图6所示,纵向截面为梯形凹槽51处于硅基介质层2中的部分即为第一凹槽21。在这里,延伸焊盘3设置于凹槽51内。具体地,以第一延伸介质层5为光阻层为例,可以先对光阻层进行曝光显影,然后刻蚀硅基介质层2,从而形成纵向截面为梯形的凹槽51。
在本实施例中,若延伸焊盘3通过导电粘附与金属种子层4与对应的焊盘11相耦合,则步骤S104可以包括如下步骤:
S203:去除第一延伸介质层5。
S204:在硅基介质层2以及焊盘11上形成导电粘附与金属种子层4。在这里,如图7所示,导电粘附与金属种子层4覆盖第一凹槽21的侧壁以及底部,具体地,导电粘附与金属种子层4包括导电粘附层和金属种子层两个层结构(图7中简化为一个层结构进行示出),在硅基介质层2以及焊盘11上形成导电粘附与金属种子层4时,首先在硅基介质层2以及焊盘11上形成导电粘附层,该导电粘附层用以使后续制备的延伸焊盘3与硅基介质层2之间具有良好的粘附性,然后,再在导电粘附层上形成种子层。
S205:在导电粘附与金属种子层4上形成第二延伸介质层6。在这里,第二延伸介质层6同样可以为光阻层。
S206:在第二延伸介质层6中形成与第一凹槽21相对应的纵向截面为梯形的第二凹槽61,用以显露第一凹槽21侧壁和底部的导电粘附与金属种子层4。在这里,如图8所示,第二凹槽61的槽底面积与第一凹槽21的槽顶面积相等,第二凹槽61的具体形成方式可以参照步骤S202中的凹槽51的形成方式来理解。
S207:在第一凹槽21内的导电粘附与金属种子层4上以及第二凹槽61层内形成填充第一凹槽21和第二凹槽61的延伸焊盘3。
S208:去除第二延伸介质层6以及第二延伸介质层6被去除后显露的导电粘附与金属种子层4。在这里,去除第二延伸介质层6以及第二延伸介质层6被去除后显露的导电粘附与金属种子层4后的结构如图1所示。
在可选的实施例中,如图9所示,步骤S104还可以为包括如下步骤:
S301:在第一凹槽21内设置第一延伸焊盘部22。在这里,如图10所示,第一凹槽21的纵向截面可以为矩形。在实际应用中,第一凹槽21(也即第一延伸焊盘部22)的横截面积可以与焊盘11的横截面积相等,此外,若需要通过延伸焊盘3对焊盘11的尺寸做较大幅度的减小,也即,若第二延伸焊盘部72的横截面积相对于焊盘11的横截面积有较大的减小,也可以先将第一延伸焊盘部22的横截面积也设置为小于焊盘11的横截面积。
S302:在硅基介质层2以及第一延伸焊盘部22上设置第三延伸介质层7。在这里,第三延伸介质层7也可以为光阻层。
S303:在第三延伸介质层7内形成与第一延伸焊盘部22相对应的第三凹槽71。在这里,如图11所示,第三凹槽71的槽底面积小于第一凹槽21的槽底面积。在这里,第三凹槽71的纵向截面也可以为矩形,且第三凹槽71的具体形成方式同样可以参照步骤S202中的凹槽51的形成方式来理解。
S304:在第三凹槽71内设置第二延伸焊盘部72。在这里,如图12所示,第二延伸焊盘部72与第一延伸焊盘部22相耦合。
S305:去除第三延伸介质层7。在这里,去除第三延伸介质层7的封装结构如图2所示。
在本实施例中,通过上述步骤S301-S305形成的延伸焊盘3的纵向截面为如图所示的凸形,且延伸焊盘3的横截面积自延伸焊盘3开始延伸至硅基介质层2外的位置处(也即第一延伸焊盘部22和第二延伸焊盘部72的耦合处)减小。
在本实施例中,若延伸焊盘3通过导电粘附与金属种子层4与对应的焊盘11相耦合,则步骤S301可以包括如下步骤:
S401:在硅基介质层2以及焊盘11上形成导电粘附与金属种子层4。在这里,如图10所示,导电粘附与金属种子层4覆盖第一凹槽21的侧壁以及底部,导电粘附与金属种子层4的具体地形成过程可以参照步骤S204来理解,在此不再赘述。
S402:在第一凹槽21内的导电粘附与金属种子层4上形成填充所述第一凹槽21的第一延伸焊盘部22。
S403:去除硅基介质层2上的导电粘附与金属种子层4。在这里,剩余的导电粘附与金属种子层4的结构以及位置可参见图11来理解。
本发明实施例中提供了一种制备待封装芯片的延伸焊盘的方法,且该延伸焊盘3与待封装芯片1的焊盘11对应耦合,远离第一凹槽21的槽底的端部的横截积大于或小于第一凹槽21的槽底面积,从而实现对待封装芯片1的焊盘11的尺寸以及焊盘11之间的间距的调节,从而能够解决多引脚芯片可能存在的焊盘11之间的间距较小或者焊盘的尺寸较小,无法满足相应的封装结构的制备要求的问题。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种芯片封装结构,其特征在于,包括:
待封装芯片,具有多个焊盘;
硅基介质层,设置于所述待封装芯片的器件面上;所述硅基介质层内开设有与所述焊盘相对应的第一凹槽,所述焊盘通过所述第一凹槽显露于所述硅基介质层外;
与所述焊盘一一对应的延伸焊盘,所述延伸焊盘填充所述第一凹槽并延伸至所述硅基介质层外,所述延伸焊盘与所述焊盘相耦合;所述延伸焊盘远离所述第一凹槽的槽底的端部的横截面积大于或小于所述第一凹槽的槽底面积。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述延伸焊盘的纵向截面为梯形,且所述延伸焊盘远离所述第一凹槽的槽底的端部的横截面积大于所述第一凹槽的槽底面积。
3.根据权利要求1所述的芯片封装结构,其特征在于,所述延伸焊盘的纵向截面为凸形,所述延伸焊盘的横截面积自所述延伸焊盘开始延伸至所述硅基介质层外的位置处减小。
4.根据权利要求1所述的芯片封装结构,其特征在于,还包括:
填充介质层,设置于所述硅基介质层上,用以填充所述延伸焊盘之间的间隙。
5.根据权利要求1-4任一项所述的芯片封装结构,其特征在于,所述延伸焊盘通过导电粘附与金属种子层与所述对应的焊盘相耦合。
6.一种芯片封装方法,其特征在于,包括如下步骤:
提供待封装芯片;所述待封装芯片具有多个焊盘;
在所述待封装芯片的器件面上设置硅基介质层;
在所述硅基介质层内开设与所述焊盘相对应的第一凹槽,用以显露出所述焊盘;
在所述第一凹槽内填充延伸焊盘,并使得所述延伸焊盘延伸至所述硅基介质层外;所述延伸焊盘与所述焊盘相耦合;所述延伸焊盘远离所述第一凹槽的端部的横截面积大于或小于所述第一凹槽的槽底面积。
7.根据权利要求6所述的芯片封装方法,其特征在于,所述在所述硅基介质层内开设与所述焊盘相对应的第一凹槽,用以显露出所述焊盘的步骤,包括:
在所述硅基介质层上形成第一延伸介质层;
在所述硅基介质层和所述第一延伸介质层内形成纵向截面为梯形的凹槽;所述凹槽处于所述硅基介质层中的部分为所述第一凹槽;所述延伸焊盘设置于所述凹槽内。
8.根据权利要求7所述的芯片封装方法,其特征在于,所述在所述第一凹槽内填充延伸焊盘,并使得所述延伸焊盘延伸至所述硅基介质层外的步骤,包括:
去除所述第一延伸介质层;
在所述硅基介质层以及所述焊盘上形成导电粘附与金属种子层;
在所述导电粘附与金属种子层上形成第二延伸介质层;
在所述第二延伸介质层中形成与所述第一凹槽相对应的纵向截面为梯形的第二凹槽,用以显露所述第一凹槽侧壁和底部的导电粘附与金属种子层;
在所述第一凹槽内的导电粘附与金属种子层上以及所述第二凹槽层内形成填充所述第一凹槽和所述第二凹槽的所述延伸焊盘;
去除所述第二延伸介质层以及所述第二延伸介质层被去除后显露的导电粘附与金属种子层。
9.根据权利要求6所述的芯片封装方法,其特征在于,所述在所述第一凹槽内填充延伸焊盘,并使得所述延伸焊盘延伸至所述硅基介质层外的步骤,包括:
在所述第一凹槽内设置第一延伸焊盘部;
在所述硅基介质层以及所述第一延伸焊盘部上设置第三延伸介质层;
在所述第三延伸介质层内形成与所述第一延伸焊盘部相对应的第三凹槽;所述第三凹槽的槽底面积小于所述第一凹槽的槽底面积;
在所述第三凹槽内设置第二延伸焊盘部;所述第二延伸焊盘部与所述第一延伸焊盘部相耦合;
去除所述第三延伸介质层。
10.根据权利要求6-9任一项所述的芯片封装方法,其特征在于,还包括:
在所述硅基介质层上制备延伸介质层,用以填充所述延伸焊盘之间的间隙。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911156937.7A CN110854085A (zh) | 2019-11-22 | 2019-11-22 | 一种芯片封装结构及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911156937.7A CN110854085A (zh) | 2019-11-22 | 2019-11-22 | 一种芯片封装结构及封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110854085A true CN110854085A (zh) | 2020-02-28 |
Family
ID=69603648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911156937.7A Pending CN110854085A (zh) | 2019-11-22 | 2019-11-22 | 一种芯片封装结构及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110854085A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5753973A (en) * | 1993-02-18 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package |
US20030136814A1 (en) * | 2002-01-18 | 2003-07-24 | International Business Machines Corporation | High density raised stud microjoining system and methods of fabricating the same |
US7615478B2 (en) * | 2001-09-07 | 2009-11-10 | Hynix Semiconductor Inc. | Fabrication method for electronic system modules |
CN102842531A (zh) * | 2011-06-23 | 2012-12-26 | 新科金朋有限公司 | 在种子层之上形成互连结构的半导体器件和方法 |
US20130277830A1 (en) * | 2012-04-18 | 2013-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-Trace Interconnect |
US20150325540A1 (en) * | 2013-09-13 | 2015-11-12 | International Business Machines Corporation | Plug via formation by patterned plating and polishing |
-
2019
- 2019-11-22 CN CN201911156937.7A patent/CN110854085A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5753973A (en) * | 1993-02-18 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package |
US7615478B2 (en) * | 2001-09-07 | 2009-11-10 | Hynix Semiconductor Inc. | Fabrication method for electronic system modules |
US20030136814A1 (en) * | 2002-01-18 | 2003-07-24 | International Business Machines Corporation | High density raised stud microjoining system and methods of fabricating the same |
CN102842531A (zh) * | 2011-06-23 | 2012-12-26 | 新科金朋有限公司 | 在种子层之上形成互连结构的半导体器件和方法 |
US20130277830A1 (en) * | 2012-04-18 | 2013-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-Trace Interconnect |
US20150325540A1 (en) * | 2013-09-13 | 2015-11-12 | International Business Machines Corporation | Plug via formation by patterned plating and polishing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI402941B (zh) | 半導體結構及其製造方法 | |
EP4266369A1 (en) | Three-dimensional memory device and manufacturing method therefor, and three-dimensional memory | |
TWI436458B (zh) | 晶圓級封裝結構及其製作方法 | |
CN102569228A (zh) | 集成电路装置及其制备方法 | |
JP2012501077A (ja) | チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。 | |
KR20210076990A (ko) | 웨이퍼들의 접합 조립체로부터 벌크 기판을 제거하기 위한 방법 | |
TW201705395A (zh) | 具有底部填充控制腔之半導體裝置總成 | |
TW202137423A (zh) | 具有模制金屬互連基板的功率模組及其製造方法 | |
CN113410216A (zh) | 半导体元件及其制备方法 | |
CN110517992B (zh) | 一种扇出芯片封装结构及封装方法 | |
WO2021233111A1 (zh) | 存储器的形成方法及存储器 | |
CN114388472A (zh) | 半导体元件、半导体组件及其制备方法 | |
CN110854085A (zh) | 一种芯片封装结构及封装方法 | |
CN101359618B (zh) | 通孔填充方法、通孔填充结构及通孔制作方法 | |
CN105097720A (zh) | 封装结构的形成方法 | |
CN102683264B (zh) | 半导体结构的制作方法 | |
CN104037134A (zh) | 电子元件的扇出和异构性封装 | |
CN112151368A (zh) | 晶圆及其制作方法、半导体器件 | |
WO2023050648A1 (zh) | 一种封装结构以及封装方法 | |
CN115332187A (zh) | 一种基于中介层的封装 | |
EP4184573A1 (en) | Multichip stacked package, electronic device, and manufacturing method | |
CN210110749U (zh) | 晶圆及半导体器件 | |
CN113800463A (zh) | 一种芯片间导电桥结构及制造方法 | |
CN102024897A (zh) | 发光二极管的晶圆级封装结构及其制造方法 | |
CN111668170A (zh) | 固晶结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200228 |
|
RJ01 | Rejection of invention patent application after publication |