CN110808245B - 一种低电磁干扰功率器件终端结构 - Google Patents
一种低电磁干扰功率器件终端结构 Download PDFInfo
- Publication number
- CN110808245B CN110808245B CN202010013601.1A CN202010013601A CN110808245B CN 110808245 B CN110808245 B CN 110808245B CN 202010013601 A CN202010013601 A CN 202010013601A CN 110808245 B CN110808245 B CN 110808245B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- dielectric layer
- conductive
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000010521 absorption reaction Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000008040 ionic compounds Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种低电磁干扰功率器件终端结构，所述终端结构包括：从下至上依次层叠设置的金属化漏极、第一导电类型半导体衬底和第一导电类型半导体外延层，以及第二导电类型半导体主结、第二导电类型半导体等位环、第一导电类型截止环、第二导电类型半导体场限环、第一介质层、第二介质层、第三介质层、导电场板、电阻和金属化源极。本发明能够在场限环和场板之间引入HK介质层，由半导体场限环、HK介质层和场板构成MIS电容结构，并与相邻的多晶硅电阻串联，从而在源极和漏极高电位之间形成了RC吸收网络，能够有效抑制功率器件在快速开关中产生的dv/dt和di/dt，缓解EMI噪声。
Description
技术领域
本发明涉及功率半导体器件领域，具体来讲，涉及一种功率器件终端结构。
背景技术
通常，功率器件的典型应用环境是开关电源，为满足开关电源小型化需求，其本身的开关频率和功率密度不断提高，模块化和功能集成可以提高电子元器件的功率密度，但也会产生越来越复杂的内部电磁境。功率器件在快速开关转换状态下，其电压和电流在短时间内急剧变化，产生高的dv/dt和di/dt，成为一个很强的电磁干扰源。
在电磁干扰（EMI）抑制技术方面，一是从电路传导途径方面来减弱高频高幅值的电磁干扰，例如通过EMI滤波器的设计，可有效抑制共模干扰和差模干扰，但只能局限于滤除某一频段内的高频杂波。二是从器件设计方面改善寄生电容，但容易增大器件开关损耗或增加器件工艺步骤。
发明内容
本发明的目的在于解决现有技术存在的上述不足中的至少一项。
为了实现上述目的，本发明的目的之一在于提供一种能够降低电磁干扰的功率器件终端结构。
为了实现上述目的，本发明提供了一种低电磁干扰功率器件终端结构，所述低电磁干扰功率器件终端结构包括：从下至上依次层叠设置的金属化漏极、第一导电类型半导体衬底和第一导电类型半导体外延层，以及第二导电类型半导体主结、第二导电类型半导体等位环、第一导电类型截止环、第二导电类型半导体场限环、第一介质层、第二介质层、第三介质层、导电场板、电阻和金属化源极，其中，第二导电类型半导体主结、第二导电类型半导体等位环和第一导电类型截止环设置在所述第一导电类型半导体外延层上部，且所述第二导电类型半导体主结与位于其正上方的金属化源极直接接触，所述第二导电类型半导体等位环与所述第二导电类型半导体主结相接触，所述第一导电类型截止环位于远离第二导电类型半导体主结的远端一侧；所述第二导电类型半导体场限环设置在第一导电类型半导体外延层上部且位于所述第二导电类型半导体等位环与第一导电类型截止环之间；多个彼此相隔的第一介质层分别覆盖第二导电类型半导体等位环、第一导电类型截止环、以及第二导电类型半导体场限环的上表面，且每个第一介质层上表面上相应覆盖有一个导电场板，同时所述多个彼此相隔的第一介质层中每两个第一介质层之间设置有一个所述第二介质层，每个第二介质层上表面相应形成一个电阻，以在每两个相邻的所述导电场板之间形成一个电阻，并且，彼此相邻的电阻与导电场板之间串联电连接；第三介质层覆盖所有电阻的上表面和所有导电场板的上表面。
与现有技术相比，本发明的有益效果包括：能够在第二导电类型半导体场限环和导电场板之间引入HK介质层，由第二导电类型半导体场限环、HK介质层和导电场板构成MIS电容结构，并与相邻的多晶硅电阻串联，从而在源极和漏极高电位之间形成了RC吸收网络，能够有效抑制功率器件在快速开关中产生的dv/dt和di/dt，缓解EMI噪声。
附图说明
图1示出了本发明低电磁干扰功率器件终端结构的一个示例性实施例的结构示意图。
图2示出了本发明低电磁干扰功率器件终端结构的一个示例性实施例的RC网络等效电路图。
图3～图10分别示出了本发明低电磁干扰功率器件终端结构的一个示例性实施例的制造工艺的流程示意图。
附图标记说明如下：
金属化漏极1，第一导电类型半导体衬底2，第一导电类型半导体外延层3，第二导电类型半导体主结4，第二导电类型半导体等位环5，第二导电类型半导体场限环61和62，第一导电类型截止环7，第一介质层81、82、805和807，导电场板91、92、905和907，电阻101、102和103，第二介质层11，金属化源极12和第三介质层13。
具体实施方式
在下文中，将结合示例性实施例来详细说明本发明的低电磁干扰功率器件终端结构。
在本发明的一个示例性实施例中，低电磁干扰功率器件终端结构由从下至上依次层叠设置的金属化漏极（下文可简称为漏极）、第一导电类型半导体衬底（下文可简称为衬底）和第一导电类型半导体外延层（下文可简称为外延层），以及第二导电类型半导体主结（下文可简称为主结）、第二导电类型半导体等位环（下文可简称为等位环）、第一导电类型截止环（下文可简称为截止环）、第二导电类型半导体场限环（下文可简称为场限环）、第一介质层、第二介质层、第三介质层、导电场板（下文可简称为场板）、电阻和金属化源极（下文可简称为源极）构成。
具体来讲，第二导电类型半导体主结、第二导电类型半导体等位环和第一导电类型截止环可设置在所述第一导电类型半导体外延层上部；且第二导电类型半导体主结与位于其正上方的金属化源极直接接触，且第二导电类型半导体主结与金属化源极可共同位于第一导电类型半导体外延层上部的左侧。第二导电类型半导体等位环与第二导电类型半导体主结相接触；第一导电类型截止环可位于远离第二导电类型半导体主结的一侧（例如，位于第一导电类型半导体外延层上部的右侧）。这里，第一导电类型半导体衬底的掺杂程度大于第一导电类型半导体外延层。例如，第一导电类型半导体衬底为重掺杂，第一导电类型半导体外延层为轻掺杂。其中，第一导电类型离子可以为磷、砷、锑等，重掺杂的第一导电类型半导体衬底的典型浓度为1×1019cm-3~1×1020cm-3，轻掺杂的第一导电类型半导体外延层的典型浓度范围为1×1015cm-3~1×1016cm-3。
第二导电类型半导体场限环可设置在第一导电类型半导体外延层上部，并且位于第二导电类型半导体等位环与第一导电类型截止环之间。此外，第二导电类型半导体场限环的数量可以为一个或者为彼此相隔开的两个以上。
多个彼此相隔的第一介质层可分别覆盖等位环、截止环、以及第二导电类型半导体场限环的上表面。第一介质层的数量可以为第二导电类型半导体场限环数量加上二。也就是说，在等位环、截止环、以及每个第二导电类型半导体场限环的上表面上都形成一个第一介质层，各个第一介质层彼此相隔开。每个第一介质层上表面上可相应覆盖有一个导电场板；同时所述多个彼此相隔的第一介质层中的每两个第一介质层之间设置有一个第二介质层。每个第二介质层上表面可相应设置一个电阻（例如，多晶硅电阻），以在每两个相邻的导电场板之间形成一个电阻，且这两个相邻的导电场板与该电阻物理上处于相隔开的状态，但三者之间通过诸如金属互连线或多晶互连线实现串联电连接。也就是说，电阻的数量与第二介质层的数量相等，导电场板的数量与第一介质层的数量相等。这里，第一介质层的介电常数可高于二氧化硅，从而可以在介质层厚度不变的情况下增大电容的大小，缓解器件的开关振荡。第二介质层的厚度可大于第一介质层。
第三介质层覆盖所有电阻的上表面和所有导电场板的上表面。此外，第三介质层还可覆盖第一介质层的外漏的上表面和第二介质层的外漏的上表面。
图1示出了本发明低电磁干扰功率器件终端结构的一个示例性实施例的结构示意图。
如图1所示，在本发明的另一个示例性实施例中，低电磁干扰功率器件终端结构由金属化漏极1、第一导电类型半导体衬底2、第一导电类型半导体外延层3、第二导电类型半导体主结4、第二导电类型半导体等位环5、第二导电类型半导体场限环61和62、第一导电类型截止环7、第一介质层81、82、805和807、导电场板91、92、905和907、电阻101、102和103、第二介质层11、金属化源极12和第三介质层13构成。
具体来讲，低电磁干扰功率器件终端结构包括从下至上依次层叠设置的金属化漏极1、第一导电类型半导体衬底2、第一导电类型半导体外延层3、金属化源极12。所述第一导电类型半导体外延层3上部具有第二导电类型半导体主结4、第二导电类型半导体等位环5和第一导电类型截止环7。所述第二导电类型半导体主结4与位于其正上方的金属化源极12直接接触。
所述第二导电类型半导体等位环5与所述第二导电类型半导体主结4相接触，所述第一导电类型截止环7位于远离第二导电类型半导体主结4的远端一侧。所述第二导电类型半导体等位环5和第一导电类型截止环7之间具有一个或两个以上的第二导电类型半导体场限环（记为：61、62、……6n，n为自然数，n≥1）。
在所述等位环5和截止环7的上表面分别覆盖第一介质层（例如，HK介质层（记为805和807），在所述第二导电类型半导体场限环的上表面分别覆盖第一介质层（例如，HK介质层）（记为：81、82、……8n，n为自然数，且n≥1），所述HK介质层上表面具有导电能力良好的场板（记为：905、907、91、92……9n，n为自然数，且n≥1）。HK介质是介电常数大于二氧化硅（K =3.9）的介电材料的泛称，常用的HK介质（高 K 材料）包括氮化物、铁电材料、金属氧化物等。
在相邻第一介质层之间具有第二介质层11（例如，可以为厚介质层），第二介质层11上表面具有电阻（记为：101、102……10n，n为自然数且n≥1）。相邻电阻与场板通过金属互连线或多晶互连线实现电学上的连接。电阻与场板上表面覆盖第三介质层13。第一介质层的介电常数高于二氧化硅。这里，第二介质层（例如，厚介质层）的厚度范围可以为0.5um~2um。
图3～图10分别示出了本发明低电磁干扰功率器件终端结构的一个示例性实施例的制造工艺的流程示意图。
如图3～10所示，在本发明的一个示例性实施例中，低电磁干扰功率器件终端结构的制造方法可通过以下过程实现。
首先，如图3所示，在第一导电类型半导体衬底2（例如，第一导电类型的重掺杂半导体衬底）上通过外延工艺，生长一层满足预定耐压要求且具有预定厚度的第一导电类型半导体外延层3（例如，第一导电类型的轻掺杂半导体外延层）。例如，该衬底和外延层材料可以为硅（Si）。例如，预定耐压要求可以为耐600V甚至更高；预定厚度可以为30um~40um范围的厚度。
如图4所示，旋转涂光刻胶，曝光显影，带胶注入第二导电类型离子（例如硼或铟）或该种离子化合物，去胶清洗后在扩散炉中通过高温扩散推结，杂质激活形成第二导电类型半导体主结4。
如图5所示，旋转涂光刻胶，曝光显影后带胶注入第二导电类型离子或该种离子化合物，去胶，清洗后在扩散炉中通过高温扩散推结，激活杂质形成第二导电类型等位环5和场限环61、62……6n，n≥1。
如图6所示，去胶清洗，再旋转涂光刻胶，曝光显影，带胶注入第一导电类型离子（例如磷、砷、锑等）或该种离子化合物，去胶清洗后在扩散炉中通过高温扩散推结，杂质激活形成第一导电类型截止环7（例如，第一导电类型半导体截止环）。
淀积形成预定厚度的HK栅介质薄膜。例如，HK栅介质薄膜的厚度可以为0.2um ~0.5um或更小。所述薄膜可以由稀土靶材和钛靶材在含氧气体中溅射在衬底上得到。低压化学气相沉积预定厚度的多晶硅场板，使用补偿掺杂制造多晶硅场板。例如，用诸如硼等对多晶硅膜进行p型的本底掺杂，用诸如磷等进行n型补偿掺杂后，多晶硅场板材料得到净p型掺杂。其中，用硼进行的本底掺杂浓度不超过5×1019cm-3，n型补偿掺杂浓度不超过3×1018cm-3。例如，多晶硅场板的所述预定厚度可以在0.5um~1um的范围。
如图7所示，光刻、腐蚀，分别去掉多余的HK介质层和多晶硅场板；淀积介质层11。
如图8所示，在介质层11上形成多晶硅电阻，并实现其与重掺杂多晶硅场板的连接。
如图9所示，在多晶硅场板和多晶硅电阻上表面覆盖介质层13。
最后，如图10所示，通过金属溅射，硅片背面减薄工艺，金属化形成源极金属12和漏极金属1。
下面以第一导电类型半导体为n型硅，第二导电类型半导体为p型硅，来说明本发明图1或图10中的示例性实施例的工作机理。
平面型终端结构中，结深较浅，结曲率半径小，导致耐压降低。场限环可以有效地降低平面结表面曲率效应引起的高电场，提高击穿电压，场板可以有效地抑制表面电荷引起的低击穿。采用场限环与场板相结合的复合终端结构，有效减小了终端长度，增大了终端面积利用率，提高了终端结构的稳定性和可靠性。如图2所示，第二导电类型半导体等位环5与第二导电类型半导体主结4等电位，而第二导电类型半导体主结与源极12直接接触，因此第二导电类型半导体等位环5的电位即为源极电位；而当漏极承受高压时，第一导电类型截止环7位于耗尽区之外，因此第一导电类型截止环7的电位即为漏极电位。在第二导电类型半导体等位环5的上表面覆盖第一介质层和导电场板，由半导体场限环、第一介质层和导电场板构成了金属-绝缘层-半导体结构（MIS电容结构）。该MIS结构与在右侧多晶硅电阻相连，形成了一个电阻-电容（RC）吸收单元；并在场限环（61、62、……6n，n≥1）以及截止环上方重复该RC单元，形成了RC吸收网络，该RC吸收网络放置于漏极电位和源极电位之间，因此实现了对漏端开关电压、电流振荡的有效缓解。因此，本发明提出的复合终端结构，在提高器件耐压的基础，有效缓解了器件的电磁干扰问题；且制作方法兼容性强，没有增加额外掩膜与过多工艺步骤。
综上所示，本发明能够在场限环和场板之间引入HK介质层，由半导体场限环、HK介质层和场板构成MIS电容结构，并与相邻的多晶硅电阻串联，从而在源极和漏极高电位之间形成了RC吸收网络，能够有效抑制功率器件在快速开关中产生的dv/dt和di/dt，缓解EMI噪声。此外，本发明的场限环可与主结同时扩散形成，且主结和场限环电场强度同时达到临界电场可获得较高的击穿电压，从而一方面增强了器件的耐压，一方面有效抑制了EMI噪声。
尽管上面已经结合示例性实施例及附图描述了本发明，但是本领域普通技术人员应该清楚，在不脱离权利要求的精神和范围的情况下，可以对上述实施例进行各种修改。
Claims (7)
1.一种低电磁干扰功率器件终端结构，其特征在于，所述低电磁干扰功率器件终端结构包括：从下至上依次层叠设置的金属化漏极、第一导电类型半导体衬底和第一导电类型半导体外延层，以及第二导电类型半导体主结、第二导电类型半导体等位环、第一导电类型截止环、第二导电类型半导体场限环、第一介质层、第二介质层、第三介质层、导电场板、电阻和金属化源极，其中，
第二导电类型半导体主结、第二导电类型半导体等位环和第一导电类型截止环设置在所述第一导电类型半导体外延层上部，且所述第二导电类型半导体主结与位于其正上方的金属化源极直接接触，所述第二导电类型半导体等位环与所述第二导电类型半导体主结相接触，所述第一导电类型截止环位于远离第二导电类型半导体主结的远端一侧；
所述第二导电类型半导体场限环设置在第一导电类型半导体外延层上部且位于所述第二导电类型半导体等位环与第一导电类型截止环之间；
多个彼此相隔的第一介质层分别覆盖第二导电类型半导体等位环、第一导电类型截止环、以及第二导电类型半导体场限环的上表面，且每个第一介质层上表面上相应覆盖有一个导电场板，同时所述多个彼此相隔的第一介质层中每两个第一介质层之间设置有一个所述第二介质层，每个第二介质层上表面相应形成一个电阻，以在每两个相邻的所述导电场板之间形成一个电阻，并且，彼此相邻的电阻与导电场板之间串联电连接；
第三介质层覆盖所有电阻的上表面和所有导电场板的上表面。
2.根据权利要求1所述的低电磁干扰功率器件终端结构，其特征在于，所述第二导电类型半导体场限环的数量为一个或彼此相隔的两个以上。
3.根据权利要求1所述的低电磁干扰功率器件终端结构，其特征在于，所述第三介质层还覆盖第一介质层的外漏的上表面和第二介质层的外漏的上表面。
4.根据权利要求1所述的低电磁干扰功率器件终端结构，其特征在于，所述第一导电类型半导体衬底的掺杂程度大于第一导电类型半导体外延层。
5.根据权利要求1所述的低电磁干扰功率器件终端结构，其特征在于，所述电阻为多晶硅电阻。
6.根据权利要求1所述的低电磁干扰功率器件终端结构，其特征在于，所述第一介质层的介电常数高于二氧化硅。
7.根据权利要求1所述的低电磁干扰功率器件终端结构，其特征在于，所述串联电连接通过金属互连线或多晶互连线实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010013601.1A CN110808245B (zh) | 2020-01-07 | 2020-01-07 | 一种低电磁干扰功率器件终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010013601.1A CN110808245B (zh) | 2020-01-07 | 2020-01-07 | 一种低电磁干扰功率器件终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110808245A CN110808245A (zh) | 2020-02-18 |
| CN110808245B true CN110808245B (zh) | 2020-04-21 |
Family
ID=69493415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010013601.1A Active CN110808245B (zh) | 2020-01-07 | 2020-01-07 | 一种低电磁干扰功率器件终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110808245B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838905B (zh) * | 2020-06-23 | 2024-07-30 | 芯恩（青岛）集成电路有限公司 | 含铁电材料的混合结终端保护结构的高压器件及制备方法 |
| CN115312586B (zh) * | 2022-09-01 | 2023-10-17 | 江苏长晶科技股份有限公司 | 一种碳化硅功率器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779840A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有终端深能级杂质层的igbt |
| CN107425054A (zh) * | 2017-08-07 | 2017-12-01 | 电子科技大学 | 一种功率半导体器件的终端结构 |
| CN107768427A (zh) * | 2013-06-12 | 2018-03-06 | 三菱电机株式会社 | 半导体装置 |
| CN108767009A (zh) * | 2018-05-29 | 2018-11-06 | 苏州捷芯威半导体有限公司 | 半导体器件及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339288A (ja) * | 2000-05-29 | 2001-12-07 | Fujitsu Ltd | ノイズ低減回路及びそれを備えた半導体装置 |
-
2020
- 2020-01-07 CN CN202010013601.1A patent/CN110808245B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779840A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有终端深能级杂质层的igbt |
| CN107768427A (zh) * | 2013-06-12 | 2018-03-06 | 三菱电机株式会社 | 半导体装置 |
| CN107425054A (zh) * | 2017-08-07 | 2017-12-01 | 电子科技大学 | 一种功率半导体器件的终端结构 |
| CN108767009A (zh) * | 2018-05-29 | 2018-11-06 | 苏州捷芯威半导体有限公司 | 半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110808245A (zh) | 2020-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110854072B (zh) | 低电磁干扰功率器件终端结构的制造工艺 | |
| US7589392B2 (en) | Filter having integrated floating capacitor and transient voltage suppression structure and method of manufacture | |
| TWI411227B (zh) | 具有改善之通道間絕緣的積體濾波器結構 | |
| CN110808245B (zh) | 一种低电磁干扰功率器件终端结构 | |
| TWI523117B (zh) | 製造半導體元件的方法、電容器以及電阻器結構 | |
| CN1318869A (zh) | 制作多晶硅－多晶硅/mos叠层电容器的方法 | |
| US11901432B2 (en) | And manufacture of self-aligned power devices | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| CN112382613B (zh) | 一种沟槽功率器件与源极电容集成及其制造方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| WO1990016081A1 (en) | HIGH DENSITY BiCMOS CIRCUITS AND METHODS OF MAKING SAME | |
| US7466212B2 (en) | Semiconductor filter structure and method of manufacture | |
| CN111554677B (zh) | 电磁干扰低的功率器件终端结构 | |
| CN112133750A (zh) | 深沟槽功率器件及其制备方法 | |
| CN111509044A (zh) | 半导体结构及其形成方法 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN101533766B (zh) | 高压电容结构及其制造方法 | |
| CN113937098A (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| CN113257806A (zh) | 一种骤回瞬态电压抑制器 | |
| JPH01220856A (ja) | 半導体装置 | |
| CN218101271U (zh) | 一种阈值电压与击穿电压自由可调的、抗热载流子效应的ldmos器件结构设计 | |
| CN116504819B (zh) | 一种沟槽型功率半导体芯片制备方法及芯片 | |
| KR100970923B1 (ko) | 반도체 필터 디바이스 및 그의 제조방법 | |
| TW548819B (en) | Drain-doped electrostatic discharge protection circuit structure | |
| CN116314150A (zh) | 电容器及其制造方法、工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20200218 Assignee: Sichuan mincheng Electronics Co.,Ltd. Assignor: SICHUAN LIPTAI ELECTRONIC Co.,Ltd. Contract record no.: X2020980009846 Denomination of invention: A low EMI power device terminal structure Granted publication date: 20200421 License type: Common License Record date: 20201223 |
|
| EE01 | Entry into force of recordation of patent licensing contract |