JP2001339288A - ノイズ低減回路及びそれを備えた半導体装置 - Google Patents
ノイズ低減回路及びそれを備えた半導体装置Info
- Publication number
- JP2001339288A JP2001339288A JP2000158654A JP2000158654A JP2001339288A JP 2001339288 A JP2001339288 A JP 2001339288A JP 2000158654 A JP2000158654 A JP 2000158654A JP 2000158654 A JP2000158654 A JP 2000158654A JP 2001339288 A JP2001339288 A JP 2001339288A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- internal circuit
- semiconductor device
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】本発明は、本発明は、ＥＭＩ対策が必要な車載
用電装機器に用いて好適なノイズ低減回路及びそれを備
えた半導体装置に関し、半導体装置から発生する不要輻
射ノイズを低減できるノイズ低減回路及びそれを備えた
半導体装置を提供することを目的とする。 【解決手段】ＬＳＩチップ１は、クロックに同期して動
作する回路を有する内部回路２に外部電源電圧を供給す
る電源端子４と、接地電位を与えるグランド端子６とを
備えている。さらにＬＳＩチップ１は、電源端子４及び
内部回路２間とグランド端子６及び内部回路２間とに挿
入され、抵抗素子ＲＳ１〜ＲＳｎ及びＲＧ１〜ＲＧｎと
ＭＯＳ容量ＣＳ１〜ＣＳｎ及びＣＧ１〜ＣＧｎとで構成
される複数のローパスフィルタＬＰＦを備え、内部回路
２から伝導する輻射ノイズを低減させるノイズ低減回路
を有している。
用電装機器に用いて好適なノイズ低減回路及びそれを備
えた半導体装置に関し、半導体装置から発生する不要輻
射ノイズを低減できるノイズ低減回路及びそれを備えた
半導体装置を提供することを目的とする。 【解決手段】ＬＳＩチップ１は、クロックに同期して動
作する回路を有する内部回路２に外部電源電圧を供給す
る電源端子４と、接地電位を与えるグランド端子６とを
備えている。さらにＬＳＩチップ１は、電源端子４及び
内部回路２間とグランド端子６及び内部回路２間とに挿
入され、抵抗素子ＲＳ１〜ＲＳｎ及びＲＧ１〜ＲＧｎと
ＭＯＳ容量ＣＳ１〜ＣＳｎ及びＣＧ１〜ＣＧｎとで構成
される複数のローパスフィルタＬＰＦを備え、内部回路
２から伝導する輻射ノイズを低減させるノイズ低減回路
を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、電磁波干渉（Ｅｌ
ｅｃｔｒｏＭａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃ
ｅ；ＥＭＩ）における不要輻射ノイズを減少させるため
に用いられるノイズ低減回路及びそれを備えた半導体装
置に関し、特に、ＥＭＩ対策が必要な車載用電装機器に
用いて好適なノイズ低減回路及びそれを備えた半導体装
置に関する。
ｅｃｔｒｏＭａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃ
ｅ；ＥＭＩ）における不要輻射ノイズを減少させるため
に用いられるノイズ低減回路及びそれを備えた半導体装
置に関し、特に、ＥＭＩ対策が必要な車載用電装機器に
用いて好適なノイズ低減回路及びそれを備えた半導体装
置に関する。
【０００２】
【従来の技術】近年、マイコンやＡＳＩＣ（特定用途向
けＩＣ）等の、クロックに同期して動作するＬＳＩ（大
規模集積回路）を搭載したＬＳＩチップ（半導体装置）
が種々の装置に用いられるようになってきている。例え
ば、車載用電子機器であるカーナビゲーションシステム
には、基本クロック周波数が数十ＭＨｚで動作するマイ
コンやＡＳＩＣを搭載したＬＳＩチップが内蔵されてい
る。ところが、これらマイコンやＡＳＩＣを動作させる
クロックパルスの基本クロック周波数の高調波成分は、
例えば車載ラジオで使用されるＦＭ帯域（６６ＭＨｚ〜
１０８ＭＨｚ）の周波数と重なるため、車載ラジオの品
質を維持するには当該高周波成分の不要輻射ノイズを低
減させるＥＭＩ対策が必要になる。
けＩＣ）等の、クロックに同期して動作するＬＳＩ（大
規模集積回路）を搭載したＬＳＩチップ（半導体装置）
が種々の装置に用いられるようになってきている。例え
ば、車載用電子機器であるカーナビゲーションシステム
には、基本クロック周波数が数十ＭＨｚで動作するマイ
コンやＡＳＩＣを搭載したＬＳＩチップが内蔵されてい
る。ところが、これらマイコンやＡＳＩＣを動作させる
クロックパルスの基本クロック周波数の高調波成分は、
例えば車載ラジオで使用されるＦＭ帯域（６６ＭＨｚ〜
１０８ＭＨｚ）の周波数と重なるため、車載ラジオの品
質を維持するには当該高周波成分の不要輻射ノイズを低
減させるＥＭＩ対策が必要になる。
【０００３】不要輻射ノイズの伝導ルートとしては、
（１）ＬＳＩチップ上の配線や、リードフレームを介し
てＬＳＩに接続された配線、あるいは、（２）ＬＳＩに
電力を供給する電源ラインや接地ラインがある。これら
のうち（１）については、従来から基板上の配線パター
ンの配置を工夫したり、配線にローパスフィルタ（低域
通過フィルタ）等を設けたりして、そこからの不要輻射
ノイズを低減する改良がなされてきている。しかしなが
ら、近年のＬＳＩの回路パターンの微細化と動作クロッ
ク周波数の上昇に伴い、（１）についてのＥＭＩ対策だ
けでは所期のノイズ低減を達成できない事態が生じてい
る。このため、ＬＳＩチップを搭載した基板全体を金属
板でシールドすることも考えられるがコスト高につなが
るため採用し難いという問題がある。
（１）ＬＳＩチップ上の配線や、リードフレームを介し
てＬＳＩに接続された配線、あるいは、（２）ＬＳＩに
電力を供給する電源ラインや接地ラインがある。これら
のうち（１）については、従来から基板上の配線パター
ンの配置を工夫したり、配線にローパスフィルタ（低域
通過フィルタ）等を設けたりして、そこからの不要輻射
ノイズを低減する改良がなされてきている。しかしなが
ら、近年のＬＳＩの回路パターンの微細化と動作クロッ
ク周波数の上昇に伴い、（１）についてのＥＭＩ対策だ
けでは所期のノイズ低減を達成できない事態が生じてい
る。このため、ＬＳＩチップを搭載した基板全体を金属
板でシールドすることも考えられるがコスト高につなが
るため採用し難いという問題がある。
【０００４】そこで近年、（２）の電源ラインからのノ
イズ伝導を低減することが注目されてきている。ＬＳＩ
チップは電源ラインを介して外部電源と接続されてお
り、その電源ラインは本質的に低インピーダンスであ
る。このため、電源ラインには不要輻射ノイズの伝導ル
ートとして都合のよい条件が揃っており、改善すべきノ
イズ伝導ルートとして無視できない。そこで、ＬＳＩチ
ップの電源端子と内部回路との間にローパスフィルタを
挿入することにより、ＬＳＩチップの電源端子から発生
する高周波ノイズを低減させるようにしている。
イズ伝導を低減することが注目されてきている。ＬＳＩ
チップは電源ラインを介して外部電源と接続されてお
り、その電源ラインは本質的に低インピーダンスであ
る。このため、電源ラインには不要輻射ノイズの伝導ル
ートとして都合のよい条件が揃っており、改善すべきノ
イズ伝導ルートとして無視できない。そこで、ＬＳＩチ
ップの電源端子と内部回路との間にローパスフィルタを
挿入することにより、ＬＳＩチップの電源端子から発生
する高周波ノイズを低減させるようにしている。
【０００５】図６は、従来のＬＳＩチップ１００の電源
端子１０４及びグランド端子１０６近傍を概略的に示し
ている。内部回路１０２は、不図示のクロック発生器
（発振器）を内蔵し、クロックに同期して動作する回路
を有している。電源線１０８は、内部回路１０２から引
き出されて電源端子１０４に接続されている。グランド
線１１０は、内部回路１０２から引き出されてグランド
端子１０６に接続されている。
端子１０４及びグランド端子１０６近傍を概略的に示し
ている。内部回路１０２は、不図示のクロック発生器
（発振器）を内蔵し、クロックに同期して動作する回路
を有している。電源線１０８は、内部回路１０２から引
き出されて電源端子１０４に接続されている。グランド
線１１０は、内部回路１０２から引き出されてグランド
端子１０６に接続されている。
【０００６】電源線１０８には、ｎ個の抵抗Ｒ１〜Ｒｎ
が直列に接続されている。また、抵抗Ｒ１、Ｒ２の接続
点とグランド線１１０との間には、ＭＯＳＦＥＴ（金属
酸化物半導体型電界効果トランジスタ）のゲート容量を
用いて形成されるキャパシタ（以下、ＭＯＳ容量とい
う）Ｃ１が配置されている。ＭＯＳ容量Ｃ１のゲート電
極は抵抗Ｒ１、Ｒ２の接続点に接続され、ＭＯＳ容量Ｃ
１のソース／ドレイン電極は短絡されてグランド線１１
０に接続されている。抵抗Ｒ１とＭＯＳ容量Ｃ１とのＣ
Ｒ回路でローパスフィルタＬＰＦ１が構成されている。
同様にして、抵抗Ｒ２とＭＯＳ容量Ｃ２、乃至抵抗Ｒｎ
とＭＯＳ容量ＣｎとでローパスフィルタＬＰＦ２〜ＬＰ
Ｆｎが構成されている。
が直列に接続されている。また、抵抗Ｒ１、Ｒ２の接続
点とグランド線１１０との間には、ＭＯＳＦＥＴ（金属
酸化物半導体型電界効果トランジスタ）のゲート容量を
用いて形成されるキャパシタ（以下、ＭＯＳ容量とい
う）Ｃ１が配置されている。ＭＯＳ容量Ｃ１のゲート電
極は抵抗Ｒ１、Ｒ２の接続点に接続され、ＭＯＳ容量Ｃ
１のソース／ドレイン電極は短絡されてグランド線１１
０に接続されている。抵抗Ｒ１とＭＯＳ容量Ｃ１とのＣ
Ｒ回路でローパスフィルタＬＰＦ１が構成されている。
同様にして、抵抗Ｒ２とＭＯＳ容量Ｃ２、乃至抵抗Ｒｎ
とＭＯＳ容量ＣｎとでローパスフィルタＬＰＦ２〜ＬＰ
Ｆｎが構成されている。
【０００７】
【発明が解決しようとする課題】このように、電源端子
１０４と内部回路１０２の間に複数のローパスフィルタ
ＬＰＦ１〜ＬＰＦｎを挿入することにより、内部回路１
０２で用いられるクロックパルスの基本クロック周波数
の高調波成分による不要輻射ノイズを低減させることが
できる。しかしながらその低減効果には限界がある。こ
れは内部回路で発生した不要輻射ノイズが電源端子１０
４だけでなくグランド端子１０６にも伝播しているのが
原因である。ところが、グランド電位は回路内電位の基
準であって回路の動作状態によらず一定であることが要
求されており、そのために現状ではグランド側に不要輻
射ノイズ低減対策を施すに至っていない。
１０４と内部回路１０２の間に複数のローパスフィルタ
ＬＰＦ１〜ＬＰＦｎを挿入することにより、内部回路１
０２で用いられるクロックパルスの基本クロック周波数
の高調波成分による不要輻射ノイズを低減させることが
できる。しかしながらその低減効果には限界がある。こ
れは内部回路で発生した不要輻射ノイズが電源端子１０
４だけでなくグランド端子１０６にも伝播しているのが
原因である。ところが、グランド電位は回路内電位の基
準であって回路の動作状態によらず一定であることが要
求されており、そのために現状ではグランド側に不要輻
射ノイズ低減対策を施すに至っていない。
【０００８】本発明の目的は、半導体装置から発生する
不要輻射ノイズを低減できるノイズ低減回路及びそれを
備えた半導体装置を提供することにある。
不要輻射ノイズを低減できるノイズ低減回路及びそれを
備えた半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的は、クロックに
同期して動作する回路を有する内部回路と、前記内部回
路に外部電源電圧を供給する電源端子と、前記内部回路
に接地電位を与えるグランド端子とを備えた半導体装置
に用いられ、前記内部回路から伝導する輻射ノイズを低
減するように、前記電源端子及び前記内部回路間と、前
記グランド端子及び前記内部回路間とに挿入される、抵
抗及び容量からなる複数のローパスフィルタを備えてい
ることを特徴とするノイズ低減回路によって達成され
る。
同期して動作する回路を有する内部回路と、前記内部回
路に外部電源電圧を供給する電源端子と、前記内部回路
に接地電位を与えるグランド端子とを備えた半導体装置
に用いられ、前記内部回路から伝導する輻射ノイズを低
減するように、前記電源端子及び前記内部回路間と、前
記グランド端子及び前記内部回路間とに挿入される、抵
抗及び容量からなる複数のローパスフィルタを備えてい
ることを特徴とするノイズ低減回路によって達成され
る。
【００１０】本発明のノイズ低減回路によれば、電源端
子及び内部回路間だけでなく、グランド端子及び内部回
路間にも複数のローパスフィルタを挿入しているので、
内部回路から伝導する輻射ノイズを確実に低減すること
ができる。
子及び内部回路間だけでなく、グランド端子及び内部回
路間にも複数のローパスフィルタを挿入しているので、
内部回路から伝導する輻射ノイズを確実に低減すること
ができる。
【００１１】また、上記目的は、クロックに同期して動
作する回路を有する内部回路と、前記内部回路に外部電
源電圧を供給する電源端子と、前記内部回路に接地電位
を与えるグランド端子と、前記電源端子及び前記内部回
路間の電源線と、前記グランド端子及び前記内部回路間
のグランド線とに挿入される、抵抗及び容量からなる複
数のローパスフィルタを有するノイズ低減回路とを備え
ることを特徴とする半導体装置によって達成される。
作する回路を有する内部回路と、前記内部回路に外部電
源電圧を供給する電源端子と、前記内部回路に接地電位
を与えるグランド端子と、前記電源端子及び前記内部回
路間の電源線と、前記グランド端子及び前記内部回路間
のグランド線とに挿入される、抵抗及び容量からなる複
数のローパスフィルタを有するノイズ低減回路とを備え
ることを特徴とする半導体装置によって達成される。
【００１２】本発明の構成は、クロックに同期して動作
する回路を有する内部回路を備えた半導体装置全般に適
用可能であり、内部回路から伝導するクロック周波数の
高調波成分を含む不要輻射ノイズをノイズ低減回路によ
り確実に低減できる。
する回路を有する内部回路を備えた半導体装置全般に適
用可能であり、内部回路から伝導するクロック周波数の
高調波成分を含む不要輻射ノイズをノイズ低減回路によ
り確実に低減できる。
【００１３】上記本発明の半導体装置において、前記ノ
イズ低減回路の前記容量は、ＭＯＳＦＥＴのゲート容量
を用いたＭＯＳ容量であることを特徴とする。こうする
ことにより、通常の半導体装置の製造方法を用いて容易
に形成できるだけでなく、薄いゲート酸化膜を誘電体と
して用いるため比較的小面積で所望の容量を形成するこ
とができる。
イズ低減回路の前記容量は、ＭＯＳＦＥＴのゲート容量
を用いたＭＯＳ容量であることを特徴とする。こうする
ことにより、通常の半導体装置の製造方法を用いて容易
に形成できるだけでなく、薄いゲート酸化膜を誘電体と
して用いるため比較的小面積で所望の容量を形成するこ
とができる。
【００１４】また、上記本発明の半導体装置において、
前記電源線に挿入される前記ローパスフィルタの前記容
量のグランド側は前記グランド端子に接続され、前記グ
ランド線に挿入される前記ローパスフィルタの前記容量
の電源側は前記電源端子に接続されていることを特徴と
する。こうすることにより、電源端子及び内部回路間だ
けでなく、グランド端子及び内部回路間に複数のローパ
スフィルタを挿入することができる。
前記電源線に挿入される前記ローパスフィルタの前記容
量のグランド側は前記グランド端子に接続され、前記グ
ランド線に挿入される前記ローパスフィルタの前記容量
の電源側は前記電源端子に接続されていることを特徴と
する。こうすることにより、電源端子及び内部回路間だ
けでなく、グランド端子及び内部回路間に複数のローパ
スフィルタを挿入することができる。
【００１５】また、上記本発明の半導体装置において、
前記電源線に挿入される前記ローパスフィルタの前記容
量のグランド側は前記内部回路側の前記グランド線に接
続され、前記グランド線に挿入される前記ローパスフィ
ルタの前記容量の電源側は前記内部回路側の前記電源線
に接続されていることを特徴とする。この構成によって
も、電源端子及び内部回路間だけでなく、グランド端子
及び内部回路間に複数のローパスフィルタを挿入するこ
とができる。
前記電源線に挿入される前記ローパスフィルタの前記容
量のグランド側は前記内部回路側の前記グランド線に接
続され、前記グランド線に挿入される前記ローパスフィ
ルタの前記容量の電源側は前記内部回路側の前記電源線
に接続されていることを特徴とする。この構成によって
も、電源端子及び内部回路間だけでなく、グランド端子
及び内部回路間に複数のローパスフィルタを挿入するこ
とができる。
【００１６】さらに、上記本発明の半導体装置におい
て、前記電源線に配置された複数の抵抗と、前記グラン
ド線に配置された複数の抵抗との間に前記容量が配置さ
れていることを特徴とする。この構成によっても、電源
端子及び内部回路間だけでなく、グランド端子及び内部
回路間に複数のローパスフィルタを挿入することができ
る。
て、前記電源線に配置された複数の抵抗と、前記グラン
ド線に配置された複数の抵抗との間に前記容量が配置さ
れていることを特徴とする。この構成によっても、電源
端子及び内部回路間だけでなく、グランド端子及び内部
回路間に複数のローパスフィルタを挿入することができ
る。
【００１７】またさらに、上記本発明の半導体装置にお
いて、前記電源端子及び前記グランド端子間に前記ＭＯ
Ｓ容量より大きい容量値を有する端子間容量を設けるこ
とを特徴とする。こうすることにより、ノイズ低減回路
全体を一つのローパスフィルタとした場合のカットオフ
周波数を下げて、フィルタの周波数−ゲイン特性を向上
させることができる。
いて、前記電源端子及び前記グランド端子間に前記ＭＯ
Ｓ容量より大きい容量値を有する端子間容量を設けるこ
とを特徴とする。こうすることにより、ノイズ低減回路
全体を一つのローパスフィルタとした場合のカットオフ
周波数を下げて、フィルタの周波数−ゲイン特性を向上
させることができる。
【００１８】また、上記目的は、クロックに同期して動
作する回路を有する内部回路と、前記内部回路に外部電
源電圧を供給する電源端子と、前記内部回路に接地電位
を与えるグランド端子と、前記電源端子及び前記内部回
路間の電源線と前記グランド端子及び前記内部回路間の
グランド線とにそれぞれ挿入される抵抗と、前記電源端
子及び前記グランド端子間に設けられた端子間容量とで
構成されるローパスフィルタを有するノイズ低減回路と
を備えることを特徴とする半導体装置によって達成され
る。
作する回路を有する内部回路と、前記内部回路に外部電
源電圧を供給する電源端子と、前記内部回路に接地電位
を与えるグランド端子と、前記電源端子及び前記内部回
路間の電源線と前記グランド端子及び前記内部回路間の
グランド線とにそれぞれ挿入される抵抗と、前記電源端
子及び前記グランド端子間に設けられた端子間容量とで
構成されるローパスフィルタを有するノイズ低減回路と
を備えることを特徴とする半導体装置によって達成され
る。
【００１９】本発明の構成によれば、電源端子及び内部
回路間の電源線に１つの抵抗を形成し、グランド端子及
び内部回路間のグランド線に１つの抵抗を形成し、電源
端子及びグランド端子間に１つの端子間容量を形成する
ことにより、簡易な構成のノイズ低減回路を実現でき
る。
回路間の電源線に１つの抵抗を形成し、グランド端子及
び内部回路間のグランド線に１つの抵抗を形成し、電源
端子及びグランド端子間に１つの端子間容量を形成する
ことにより、簡易な構成のノイズ低減回路を実現でき
る。
【００２０】上記本発明の半導体装置において、前記端
子間容量は、前記ノイズ低減回路全体としてのローパス
フィルタのカットオフ周波数をＦＭ帯域より低くさせる
容量値を有していることを特徴とする。こうすることに
より、半導体装置から発生するＦＭ帯域の輻射ノイズを
低減させることができ、例えば車載ラジオのオートチュ
ーニングにおける誤認選局を防止することができる。
子間容量は、前記ノイズ低減回路全体としてのローパス
フィルタのカットオフ周波数をＦＭ帯域より低くさせる
容量値を有していることを特徴とする。こうすることに
より、半導体装置から発生するＦＭ帯域の輻射ノイズを
低減させることができ、例えば車載ラジオのオートチュ
ーニングにおける誤認選局を防止することができる。
【００２１】
【発明の実施の形態】本発明の一実施の形態によるノイ
ズ低減回路及びそれを備えた半導体装置を図１乃至図５
を用いて説明する。まず、本実施の形態によるノイズ低
減回路及びそれを用いた半導体装置の概略の構成を図１
を用いて説明する。
ズ低減回路及びそれを備えた半導体装置を図１乃至図５
を用いて説明する。まず、本実施の形態によるノイズ低
減回路及びそれを用いた半導体装置の概略の構成を図１
を用いて説明する。
【００２２】図１は、本実施の形態による半導体装置と
してのＬＳＩチップ１の電源端子４及びグランド端子６
近傍を概略的に示している。内部回路２は、不図示のク
ロック発生器（発振器）を内蔵し、クロックに同期して
動作する回路を有している。本実施の形態において、内
部回路２としては、マイコンやＡＳＩＣ、あるいはＭＣ
Ｕ（メモリ・コントロール・ユニット）やＳＤＲＡＭを
初めとする各種ＤＲＡＭ等、種々のデジタル集積回路で
ある。内部回路２に対して、電源端子４から外部電源電
圧が供給され、グランド端子６から回路の接地電位が与
えられる。
してのＬＳＩチップ１の電源端子４及びグランド端子６
近傍を概略的に示している。内部回路２は、不図示のク
ロック発生器（発振器）を内蔵し、クロックに同期して
動作する回路を有している。本実施の形態において、内
部回路２としては、マイコンやＡＳＩＣ、あるいはＭＣ
Ｕ（メモリ・コントロール・ユニット）やＳＤＲＡＭを
初めとする各種ＤＲＡＭ等、種々のデジタル集積回路で
ある。内部回路２に対して、電源端子４から外部電源電
圧が供給され、グランド端子６から回路の接地電位が与
えられる。
【００２３】電源線８は、内部回路２から引き出されて
電源端子４に接続されている。電源線８には、ｎ個の抵
抗ＲＳ１〜ＲＳｎが直列に接続されている。また、抵抗
ＲＳ１、ＲＳ２の接続点とグランド端子６との間には、
ＮチャネルＭＯＳＦＥＴのゲート容量を用いて形成され
るＮチャネルＭＯＳ容量ＣＳ１が配置されている。ＭＯ
Ｓ容量ＣＳ１のゲート電極は抵抗ＲＳ１及びＲＳ２の接
続点に接続され、ＭＯＳ容量ＣＳ１のソース／ドレイン
電極は短絡されてグランド端子６に接続されている。抵
抗ＲＳ１とＮチャネルＭＯＳ容量ＣＳ１とのＣＲ回路で
ローパスフィルタＬＰＦ−Ｓ１が構成されている。
電源端子４に接続されている。電源線８には、ｎ個の抵
抗ＲＳ１〜ＲＳｎが直列に接続されている。また、抵抗
ＲＳ１、ＲＳ２の接続点とグランド端子６との間には、
ＮチャネルＭＯＳＦＥＴのゲート容量を用いて形成され
るＮチャネルＭＯＳ容量ＣＳ１が配置されている。ＭＯ
Ｓ容量ＣＳ１のゲート電極は抵抗ＲＳ１及びＲＳ２の接
続点に接続され、ＭＯＳ容量ＣＳ１のソース／ドレイン
電極は短絡されてグランド端子６に接続されている。抵
抗ＲＳ１とＮチャネルＭＯＳ容量ＣＳ１とのＣＲ回路で
ローパスフィルタＬＰＦ−Ｓ１が構成されている。
【００２４】また、抵抗ＲＳ２と抵抗ＲＳ３（図示せ
ず）の接続点とグランド端子６との間には、Ｎチャネル
ＭＯＳ容量ＣＳ２が配置されている。ＭＯＳ容量ＣＳ２
のゲート電極は抵抗ＲＳ２、ＲＳ３の接続点に接続さ
れ、ＭＯＳ容量ＣＳ２のソース／ドレイン電極は短絡さ
れてグランド端子６に接続されている。抵抗ＲＳ２とＮ
チャネルＭＯＳ容量ＣＳ２とのＣＲ回路でローパスフィ
ルタＬＰＦ−Ｓ２が構成されている。
ず）の接続点とグランド端子６との間には、Ｎチャネル
ＭＯＳ容量ＣＳ２が配置されている。ＭＯＳ容量ＣＳ２
のゲート電極は抵抗ＲＳ２、ＲＳ３の接続点に接続さ
れ、ＭＯＳ容量ＣＳ２のソース／ドレイン電極は短絡さ
れてグランド端子６に接続されている。抵抗ＲＳ２とＮ
チャネルＭＯＳ容量ＣＳ２とのＣＲ回路でローパスフィ
ルタＬＰＦ−Ｓ２が構成されている。
【００２５】以下同様にして、不図示の抵抗ＲＳ（ｎ−
１）及び抵抗ＲＳｎの接続点とグランド端子６との間に
不図示のＮチャネルＭＯＳ容量ＣＳ（ｎ−１）が接続さ
れてローパスフィルタＬＰＦ−Ｓ（ｎ−１）が構成さ
れ、抵抗ＲＳｎ及び内部回路２端部の接続点とグランド
端子６との間にＮチャネルＭＯＳ容量ＣＳｎが接続され
てローパスフィルタＬＰＦ−Ｓｎが構成されている。本
実施の形態ではｎ＝４２であり、電源線８側に４２個の
ローパスフィルタＬＰＦ−Ｓ１〜ＬＰＦ−Ｓ４２が形成
されている。
１）及び抵抗ＲＳｎの接続点とグランド端子６との間に
不図示のＮチャネルＭＯＳ容量ＣＳ（ｎ−１）が接続さ
れてローパスフィルタＬＰＦ−Ｓ（ｎ−１）が構成さ
れ、抵抗ＲＳｎ及び内部回路２端部の接続点とグランド
端子６との間にＮチャネルＭＯＳ容量ＣＳｎが接続され
てローパスフィルタＬＰＦ−Ｓｎが構成されている。本
実施の形態ではｎ＝４２であり、電源線８側に４２個の
ローパスフィルタＬＰＦ−Ｓ１〜ＬＰＦ−Ｓ４２が形成
されている。
【００２６】一方、グランド線１０は、内部回路２から
引き出されてグランド端子６に接続されている。グラン
ド線１０には、ｎ個の抵抗ＲＧ１〜ＲＧｎが直列に接続
されている。また、抵抗ＲＧ１及びＲＧ２の接続点と電
源端子４との間には、ＰチャネルＭＯＳＦＥＴのゲート
容量を用いて形成されるＰチャネルＭＯＳ容量ＣＧ１が
配置されている。ＭＯＳ容量ＣＧ１のゲート電極は抵抗
ＲＧ１及びＲＧ２の接続点に接続され、ＭＯＳ容量ＣＧ
１のソース／ドレイン電極は短絡されて電源端子４に接
続されている。抵抗ＲＧ１とＰチャネルＭＯＳ容量ＣＧ
１とのＣＲ回路でローパスフィルタＬＰＦ−Ｇ１が構成
されている。
引き出されてグランド端子６に接続されている。グラン
ド線１０には、ｎ個の抵抗ＲＧ１〜ＲＧｎが直列に接続
されている。また、抵抗ＲＧ１及びＲＧ２の接続点と電
源端子４との間には、ＰチャネルＭＯＳＦＥＴのゲート
容量を用いて形成されるＰチャネルＭＯＳ容量ＣＧ１が
配置されている。ＭＯＳ容量ＣＧ１のゲート電極は抵抗
ＲＧ１及びＲＧ２の接続点に接続され、ＭＯＳ容量ＣＧ
１のソース／ドレイン電極は短絡されて電源端子４に接
続されている。抵抗ＲＧ１とＰチャネルＭＯＳ容量ＣＧ
１とのＣＲ回路でローパスフィルタＬＰＦ−Ｇ１が構成
されている。
【００２７】また、抵抗ＲＧ２及びＲＧ３（図示せず）
の接続点と電源端子４との間には、ＰチャネルＭＯＳ容
量ＣＧ２が配置されている。ＭＯＳ容量ＣＧ２のゲート
電極は抵抗ＲＧ２及びＲＧ３の接続点に接続され、ＭＯ
Ｓ容量ＣＧ２のソース／ドレイン電極は短絡されて電源
端子４に接続されている。抵抗ＲＧ２とＰチャネルＭＯ
Ｓ容量ＣＧ２とのＣＲ回路でローパスフィルタＬＰＦ−
Ｇ２が構成されている。
の接続点と電源端子４との間には、ＰチャネルＭＯＳ容
量ＣＧ２が配置されている。ＭＯＳ容量ＣＧ２のゲート
電極は抵抗ＲＧ２及びＲＧ３の接続点に接続され、ＭＯ
Ｓ容量ＣＧ２のソース／ドレイン電極は短絡されて電源
端子４に接続されている。抵抗ＲＧ２とＰチャネルＭＯ
Ｓ容量ＣＧ２とのＣＲ回路でローパスフィルタＬＰＦ−
Ｇ２が構成されている。
【００２８】以下同様にして、不図示の抵抗ＲＧ（ｎ−
１）及び抵抗ＲＧｎの接続点と電源端子４との間に不図
示のＰチャネルＭＯＳ容量ＣＧ（ｎ−１）が接続されて
ローパスフィルタＬＰＦ−Ｇ（ｎ−１）が構成され、抵
抗ＲＧｎ及び内部回路２端部の接続点と電源端子４との
間にＰチャネルＭＯＳ容量ＣＧｎが接続されてローパス
フィルタＬＰＦ−Ｇｎが構成されている。本実施の形態
ではｎ＝４２であり、グランド側に４２個のローパスフ
ィルタＬＰＦ−Ｇ２〜ＬＰＦ−Ｇ４２が形成されてい
る。
１）及び抵抗ＲＧｎの接続点と電源端子４との間に不図
示のＰチャネルＭＯＳ容量ＣＧ（ｎ−１）が接続されて
ローパスフィルタＬＰＦ−Ｇ（ｎ−１）が構成され、抵
抗ＲＧｎ及び内部回路２端部の接続点と電源端子４との
間にＰチャネルＭＯＳ容量ＣＧｎが接続されてローパス
フィルタＬＰＦ−Ｇｎが構成されている。本実施の形態
ではｎ＝４２であり、グランド側に４２個のローパスフ
ィルタＬＰＦ−Ｇ２〜ＬＰＦ−Ｇ４２が形成されてい
る。
【００２９】このように本実施の形態では、電源端子４
と内部回路２の間に複数のローパスフィルタＬＰＦ−Ｓ
１〜ＬＰＦ−Ｓｎを挿入するだけでなく、グランド端子
６と内部回路２の間に複数のローパスフィルタＬＰＦ−
Ｇ１〜ＬＰＦ−Ｇｎを挿入している。そして、これら複
数のローパスフィルタＬＰＦ−Ｓ１〜ＬＰＦ−Ｓｎ及び
ＬＰＦ−Ｇ１〜ＬＰＦ−Ｇｎでノイズ低減回路が構成さ
れている。
と内部回路２の間に複数のローパスフィルタＬＰＦ−Ｓ
１〜ＬＰＦ−Ｓｎを挿入するだけでなく、グランド端子
６と内部回路２の間に複数のローパスフィルタＬＰＦ−
Ｇ１〜ＬＰＦ−Ｇｎを挿入している。そして、これら複
数のローパスフィルタＬＰＦ−Ｓ１〜ＬＰＦ−Ｓｎ及び
ＬＰＦ−Ｇ１〜ＬＰＦ−Ｇｎでノイズ低減回路が構成さ
れている。
【００３０】このノイズ低減回路により、内部回路２で
用いられるクロックパルスの基本クロック周波数の高調
波成分による不要輻射ノイズを、電源端子４側だけでな
くグランド端子６からも低減させることができる。これ
により、半導体装置から発生する不要輻射ノイズを確実
に低減できるようになる。
用いられるクロックパルスの基本クロック周波数の高調
波成分による不要輻射ノイズを、電源端子４側だけでな
くグランド端子６からも低減させることができる。これ
により、半導体装置から発生する不要輻射ノイズを確実
に低減できるようになる。
【００３１】具体的には、ローパスフィルタＬＰＦ−Ｓ
１〜ＬＰＦ−Ｓ４２及びＬＰＦ−Ｇ１〜ＬＰＦ−Ｇ４２
における抵抗ＲＳ１〜ＲＳ４２及びＲＧ１〜ＲＧ４２の
各抵抗値を２４４ｍΩとし、ＭＯＳ容量ＣＳ１〜ＣＳ４
２及びＣＧ１〜ＣＧ４２の各容量値を７．３８ｐＦとす
ると、ＦＭ帯域での不要輻射ノイズのピークレベルを−
６２ｄＢから−６７ｄＢまでほぼ半減させることができ
る。
１〜ＬＰＦ−Ｓ４２及びＬＰＦ−Ｇ１〜ＬＰＦ−Ｇ４２
における抵抗ＲＳ１〜ＲＳ４２及びＲＧ１〜ＲＧ４２の
各抵抗値を２４４ｍΩとし、ＭＯＳ容量ＣＳ１〜ＣＳ４
２及びＣＧ１〜ＣＧ４２の各容量値を７．３８ｐＦとす
ると、ＦＭ帯域での不要輻射ノイズのピークレベルを−
６２ｄＢから−６７ｄＢまでほぼ半減させることができ
る。
【００３２】次に、本実施の形態によるノイズ低減回路
及びそれを備えた半導体装置の変形例について図２を用
いて説明する。図２は、ローパスフィルタＬＰＦ−Ｓ１
〜ＬＰＦ−Ｓ４２のグランド側配線を内部回路２側から
供給し、且つローパスフィルタＬＰＦ−Ｇ１〜ＬＰＦ−
Ｇ４２の電源側配線を内部回路２側から供給した状態を
示している。図２において、破線で示す配線Ｌ３及びＬ
４を用いると図１に示す構成と同一になる。図２に示す
回路は、これら配線Ｌ３及びＬ４に代えて配線Ｌ１及び
Ｌ２を用いてノイズ低減回路を構成している。
及びそれを備えた半導体装置の変形例について図２を用
いて説明する。図２は、ローパスフィルタＬＰＦ−Ｓ１
〜ＬＰＦ−Ｓ４２のグランド側配線を内部回路２側から
供給し、且つローパスフィルタＬＰＦ−Ｇ１〜ＬＰＦ−
Ｇ４２の電源側配線を内部回路２側から供給した状態を
示している。図２において、破線で示す配線Ｌ３及びＬ
４を用いると図１に示す構成と同一になる。図２に示す
回路は、これら配線Ｌ３及びＬ４に代えて配線Ｌ１及び
Ｌ２を用いてノイズ低減回路を構成している。
【００３３】配線Ｌ１は、ローパスフィルタＬＰＦ−Ｓ
ｎ及び内部回路２の接続点から引き出されてＭＯＳ容量
ＣＧ１〜ＣＧｎに接続されている。配線Ｌ２は、ローパ
スフィルタＬＰＦ−Ｇｎ及び内部回路２の接続点から引
き出されてＭＯＳ容量ＣＳ１〜ＣＳｎに接続されてい
る。このような図２に示すノイズ低減回路の構成によっ
ても、図１に示したものと同様のノイズ低減効果を得る
ことができる。
ｎ及び内部回路２の接続点から引き出されてＭＯＳ容量
ＣＧ１〜ＣＧｎに接続されている。配線Ｌ２は、ローパ
スフィルタＬＰＦ−Ｇｎ及び内部回路２の接続点から引
き出されてＭＯＳ容量ＣＳ１〜ＣＳｎに接続されてい
る。このような図２に示すノイズ低減回路の構成によっ
ても、図１に示したものと同様のノイズ低減効果を得る
ことができる。
【００３４】次に、本実施の形態によるノイズ低減回路
及びそれを備えた半導体装置の他の変形例について図３
を用いて説明する。図３に示す半導体装置は、図２に示
した半導体装置において、入力側の電源端子４−グラン
ド端子６間に端子間容量（ＭＯＳ容量）１４を付加した
点に特徴を有している。付加したＭＯＳ容量１４は、ノ
イズ低減回路全体としてのローパスフィルタのカットオ
フ周波数がＦＭ帯より低くなるような、例えば８００ｐ
Ｆの容量値を有している。
及びそれを備えた半導体装置の他の変形例について図３
を用いて説明する。図３に示す半導体装置は、図２に示
した半導体装置において、入力側の電源端子４−グラン
ド端子６間に端子間容量（ＭＯＳ容量）１４を付加した
点に特徴を有している。付加したＭＯＳ容量１４は、ノ
イズ低減回路全体としてのローパスフィルタのカットオ
フ周波数がＦＭ帯より低くなるような、例えば８００ｐ
Ｆの容量値を有している。
【００３５】図３に示した構成は、例えば図２に示した
半導体装置において、内部回路２内の電源電圧降下を防
止するためにノイズ低減回路の各抵抗ＲＳ、ＲＧの抵抗
値を高くできない場合、あるいは、大きな容量を得るた
めにチップ面積が大きくなってしまうのを防止するため
に各ＭＯＳ容量ＣＳ、ＣＧの容量を大きくすることがで
きない場合等に有効である。
半導体装置において、内部回路２内の電源電圧降下を防
止するためにノイズ低減回路の各抵抗ＲＳ、ＲＧの抵抗
値を高くできない場合、あるいは、大きな容量を得るた
めにチップ面積が大きくなってしまうのを防止するため
に各ＭＯＳ容量ＣＳ、ＣＧの容量を大きくすることがで
きない場合等に有効である。
【００３６】ＭＯＳ容量１４を付加することにより、ノ
イズ低減回路全体を一つのローパスフィルタとした場合
のカットオフ周波数を下げて、フィルタの周波数−ゲイ
ン特性を向上させることができる。
イズ低減回路全体を一つのローパスフィルタとした場合
のカットオフ周波数を下げて、フィルタの周波数−ゲイ
ン特性を向上させることができる。
【００３７】図３に示した構成をさらに変形して図４に
示す構成にすることも可能である。図４に示す半導体装
置は、電源線８に実質的に１つの抵抗ＲＳが形成され、
且つグランド線１０に実質的に１つの抵抗ＲＧが形成さ
れている。また、ＭＯＳ容量ＣＳ、ＣＧは形成されてお
らず、電源端子４とグランド端子６間にＭＯＳ容量１４
が形成されている。この構成によっても図３と同様のノ
イズ低減効果を得ることができる。
示す構成にすることも可能である。図４に示す半導体装
置は、電源線８に実質的に１つの抵抗ＲＳが形成され、
且つグランド線１０に実質的に１つの抵抗ＲＧが形成さ
れている。また、ＭＯＳ容量ＣＳ、ＣＧは形成されてお
らず、電源端子４とグランド端子６間にＭＯＳ容量１４
が形成されている。この構成によっても図３と同様のノ
イズ低減効果を得ることができる。
【００３８】次に、本実施の形態によるノイズ低減回路
及びそれを備えた半導体装置のさらに他の変形例につい
て図５を用いて説明する。図５に示す半導体装置は、電
源端子４及び内部回路２間の電源線８に複数の抵抗ＲＳ
１〜ＲＳｎを配し、グランド端子６及び内部回路２間の
グランド線１０に複数の抵抗ＲＧ１〜ＲＧｎを配してい
る。そして、電源線８に配した抵抗ＲＳ１〜ＲＳｎとグ
ランド線１０に配した抵抗ＲＧ１〜ＲＧｎの間に、少な
くとも２つ以上のＭＯＳ容量Ｃを設けている点に特徴を
有している。図５においては、抵抗ＲＳ１〜ＲＳｎと抵
抗ＲＧ１〜ＲＧｎのそれぞれの間、及び抵抗ＲＳｎ及び
ＲＧｎと内部回路２との間にＭＯＳ容量Ｃ１〜Ｃｎを形
成している。
及びそれを備えた半導体装置のさらに他の変形例につい
て図５を用いて説明する。図５に示す半導体装置は、電
源端子４及び内部回路２間の電源線８に複数の抵抗ＲＳ
１〜ＲＳｎを配し、グランド端子６及び内部回路２間の
グランド線１０に複数の抵抗ＲＧ１〜ＲＧｎを配してい
る。そして、電源線８に配した抵抗ＲＳ１〜ＲＳｎとグ
ランド線１０に配した抵抗ＲＧ１〜ＲＧｎの間に、少な
くとも２つ以上のＭＯＳ容量Ｃを設けている点に特徴を
有している。図５においては、抵抗ＲＳ１〜ＲＳｎと抵
抗ＲＧ１〜ＲＧｎのそれぞれの間、及び抵抗ＲＳｎ及び
ＲＧｎと内部回路２との間にＭＯＳ容量Ｃ１〜Ｃｎを形
成している。
【００３９】この構成によっても、従来に比して優れた
ノイズ低減効果を得ることができる。なお、図５に示す
ノイズ低減回路に、図３を用いて説明したような端子間
容量（ＭＯＳ容量）１４を電源端子４−グランド端子６
間に付加してももちろんよい。
ノイズ低減効果を得ることができる。なお、図５に示す
ノイズ低減回路に、図３を用いて説明したような端子間
容量（ＭＯＳ容量）１４を電源端子４−グランド端子６
間に付加してももちろんよい。
【００４０】以上説明したように、本実施の形態によれ
ば、電源端子及び内部回路間の電源線と、グランド端子
及び内部回路間のグランド線との双方にローパスフィル
タを挿入することにより、不要輻射ノイズを確実に低減
することができ、ＥＭＩ対策が必要な車載用電装機器に
用いて好適な信頼性に優れたノイズ低減回路及びそれを
備えた半導体装置を実現できる。
ば、電源端子及び内部回路間の電源線と、グランド端子
及び内部回路間のグランド線との双方にローパスフィル
タを挿入することにより、不要輻射ノイズを確実に低減
することができ、ＥＭＩ対策が必要な車載用電装機器に
用いて好適な信頼性に優れたノイズ低減回路及びそれを
備えた半導体装置を実現できる。
【００４１】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態では、抵抗
ＲＳｎとＮチャネルＭＯＳ容量ＣＳｎが接続されてロー
パスフィルタＬＰＦ−Ｓｎが構成され、抵抗ＲＧｎとＰ
チャネルＭＯＳ容量ＣＧｎが接続されてローパスフィル
タＬＰＦ−Ｇｎが構成されている。しかしながら、本発
明はこれに限定されず、ＭＯＳ容量の導電型は逆であっ
てもよく、あるいはノイズ低減回路全体で同一導電型で
あってももちろんよい。
変形が可能である。例えば、上記実施の形態では、抵抗
ＲＳｎとＮチャネルＭＯＳ容量ＣＳｎが接続されてロー
パスフィルタＬＰＦ−Ｓｎが構成され、抵抗ＲＧｎとＰ
チャネルＭＯＳ容量ＣＧｎが接続されてローパスフィル
タＬＰＦ−Ｇｎが構成されている。しかしながら、本発
明はこれに限定されず、ＭＯＳ容量の導電型は逆であっ
てもよく、あるいはノイズ低減回路全体で同一導電型で
あってももちろんよい。
【００４２】また、上記実施の形態では、ローパスフィ
ルタを構成するＣＲ回路のキャパシタとしてＭＯＳ容量
を用いているが、本発明はこれに限らず、半導体装置内
で絶縁膜を挟んで対向するメタル層をキャパシタとして
用いるようにしてももちろんよい。
ルタを構成するＣＲ回路のキャパシタとしてＭＯＳ容量
を用いているが、本発明はこれに限らず、半導体装置内
で絶縁膜を挟んで対向するメタル層をキャパシタとして
用いるようにしてももちろんよい。
【００４３】
【発明の効果】以上の通り、本発明によれば、半導体装
置から発生する不要輻射ノイズを低減することができ
る。また、不要輻射ノイズを低減させた信頼性の高い半
導体装置を実現できる。
置から発生する不要輻射ノイズを低減することができ
る。また、不要輻射ノイズを低減させた信頼性の高い半
導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるノイズ低減回路及
びそれを備えた半導体装置の概略構成を示す図である。
びそれを備えた半導体装置の概略構成を示す図である。
【図２】本発明の一実施の形態によるノイズ低減回路及
びそれを備えた半導体装置の変形例に係る概略構成を示
す図である。
びそれを備えた半導体装置の変形例に係る概略構成を示
す図である。
【図３】本発明の一実施の形態によるノイズ低減回路及
びそれを備えた半導体装置の他の変形例に係る概略構成
を示す図である。
びそれを備えた半導体装置の他の変形例に係る概略構成
を示す図である。
【図４】本発明の一実施の形態によるノイズ低減回路及
びそれを備えた半導体装置のさらに他の変形例に係る概
略構成を示す図である。
びそれを備えた半導体装置のさらに他の変形例に係る概
略構成を示す図である。
【図５】本発明の一実施の形態によるノイズ低減回路及
びそれを備えた半導体装置のまたさらに他の変形例に係
る概略構成を示す図である。
びそれを備えた半導体装置のまたさらに他の変形例に係
る概略構成を示す図である。
【図６】従来のノイズ低減回路及びそれを備えた半導体
装置の概略構成を示す図である。
装置の概略構成を示す図である。
１、１００ ＬＳＩチップ ２、１０２ 内部回路 ４、１０４ 電源端子 ６、１０６ グランド端子 ８、１０８ 電源線 １０、１１０ グランド線 １４ ＭＯＳ容量 Ｒ、ＲＳ、ＲＧ 抵抗 Ｃ、ＣＳ、ＣＧ ＭＯＳ容量 ＬＰＦ ローパスフィルタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 BH02 BH07 BH19 CD02 CD03 DF01 DF04 DF05 EZ20 5J024 AA01 BA05 DA01 EA01 EA08 5J032 AA05 AB02 AC16
Claims (9)
- 【請求項１】クロックに同期して動作する回路を有する
内部回路と、前記内部回路に外部電源電圧を供給する電
源端子と、前記内部回路に接地電位を与えるグランド端
子とを備えた半導体装置に用いられ、 前記内部回路から伝導する輻射ノイズを低減するよう
に、前記電源端子及び前記内部回路間と、前記グランド
端子及び前記内部回路間とに挿入される、抵抗及び容量
からなる複数のローパスフィルタを備えていることを特
徴とするノイズ低減回路。 - 【請求項２】クロックに同期して動作する回路を有する
内部回路と、 前記内部回路に外部電源電圧を供給する電源端子と、 前記内部回路に接地電位を与えるグランド端子と、 前記電源端子及び前記内部回路間の電源線と、前記グラ
ンド端子及び前記内部回路間のグランド線とに挿入され
る、抵抗及び容量からなる複数のローパスフィルタを有
するノイズ低減回路とを備えることを特徴とする半導体
装置。 - 【請求項３】請求項２記載の半導体装置において、 前記ノイズ低減回路の前記容量は、ＭＯＳＦＥＴのゲー
ト容量を用いたＭＯＳ容量であることを特徴とする半導
体装置。 - 【請求項４】請求項２又は３に記載の半導体装置におい
て、 前記電源線に挿入される前記ローパスフィルタの前記容
量のグランド側は前記グランド端子に接続され、 前記グランド線に挿入される前記ローパスフィルタの前
記容量の電源側は前記電源端子に接続されていることを
特徴とする半導体装置。 - 【請求項５】請求項２又は３に記載の半導体装置におい
て、 前記電源線に挿入される前記ローパスフィルタの前記容
量のグランド側は前記内部回路側の前記グランド線に接
続され、 前記グランド線に挿入される前記ローパスフィルタの前
記容量の電源側は前記内部回路側の前記電源線に接続さ
れていることを特徴とする半導体装置。 - 【請求項６】請求項２又は３に記載の半導体装置におい
て、 前記電源線に配置された複数の抵抗と、前記グランド線
に配置された複数の抵抗との間に前記容量が配置されて
いることを特徴とする半導体装置。 - 【請求項７】請求項５又は６に記載の半導体装置におい
て、 前記電源端子及び前記グランド端子間に前記ＭＯＳ容量
より大きい容量値を有する端子間容量を設けることを特
徴とする半導体装置。 - 【請求項８】クロックに同期して動作する回路を有する
内部回路と、 前記内部回路に外部電源電圧を供給する電源端子と、 前記内部回路に接地電位を与えるグランド端子と、 前記電源端子及び前記内部回路間の電源線と前記グラン
ド端子及び前記内部回路間のグランド線とにそれぞれ挿
入される抵抗と、前記電源端子及び前記グランド端子間
に設けられた端子間容量とで構成されるローパスフィル
タを有するノイズ低減回路とを備えることを特徴とする
半導体装置。 - 【請求項９】請求項７又は８に記載の半導体装置におい
て、 前記端子間容量は、前記ノイズ低減回路全体としてのロ
ーパスフィルタのカットオフ周波数をＦＭ帯域より低く
させる容量値を有していることを特徴とする半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158654A JP2001339288A (ja) | 2000-05-29 | 2000-05-29 | ノイズ低減回路及びそれを備えた半導体装置 |
| US09/774,688 US20010045873A1 (en) | 2000-05-29 | 2001-02-01 | Noise reduction circuit and semiconductor device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158654A JP2001339288A (ja) | 2000-05-29 | 2000-05-29 | ノイズ低減回路及びそれを備えた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001339288A true JP2001339288A (ja) | 2001-12-07 |
Family
ID=18663090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000158654A Withdrawn JP2001339288A (ja) | 2000-05-29 | 2000-05-29 | ノイズ低減回路及びそれを備えた半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010045873A1 (ja) |
| JP (1) | JP2001339288A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102361A (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Ltd | クロックジッタ抑圧回路およびクロックジッタ抑圧方法 |
| US7719310B2 (en) | 2008-03-31 | 2010-05-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and method for manufacturing the same |
| JP2014241497A (ja) * | 2013-06-11 | 2014-12-25 | ローム株式会社 | 半導体集積回路 |
| WO2018079279A1 (ja) * | 2016-10-31 | 2018-05-03 | 株式会社オートネットワーク技術研究所 | 通信装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657484B1 (en) * | 2002-05-30 | 2003-12-02 | Texas Instruments Incorporated | System and method for decoupling capacitance for an integrated circuit chip |
| JP2006165696A (ja) * | 2004-12-02 | 2006-06-22 | Sony Corp | 遅延安定化回路および半導体集積回路 |
| WO2010056312A2 (en) * | 2008-11-14 | 2010-05-20 | Amphenol Corporation | Filtered power connector |
| CN103548262A (zh) * | 2011-05-16 | 2014-01-29 | 松下电器产业株式会社 | 参考电压稳定化电路及具备该电路的集成电路 |
| US10164599B2 (en) | 2016-09-06 | 2018-12-25 | Mediatek Singapore Pte. Ltd. | Circuitry with a noise attenuation circuit to reduce noise generated by an aggressor circuit |
| US10541726B1 (en) * | 2018-07-02 | 2020-01-21 | Google Llc | Data over power line design |
| CN110808245B (zh) * | 2020-01-07 | 2020-04-21 | 四川立泰电子有限公司 | 一种低电磁干扰功率器件终端结构 |
-
2000
- 2000-05-29 JP JP2000158654A patent/JP2001339288A/ja not_active Withdrawn
-
2001
- 2001-02-01 US US09/774,688 patent/US20010045873A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102361A (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Ltd | クロックジッタ抑圧回路およびクロックジッタ抑圧方法 |
| US7719310B2 (en) | 2008-03-31 | 2010-05-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and method for manufacturing the same |
| JP2014241497A (ja) * | 2013-06-11 | 2014-12-25 | ローム株式会社 | 半導体集積回路 |
| WO2018079279A1 (ja) * | 2016-10-31 | 2018-05-03 | 株式会社オートネットワーク技術研究所 | 通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010045873A1 (en) | 2001-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3265669B2 (ja) | プリント基板 | |
| KR100527223B1 (ko) | 고주파 전력 증폭 회로 및 고주파 전력 증폭 모듈 | |
| US8199522B2 (en) | Printed circuit board | |
| DE60011349T2 (de) | Kondensator-mikrofongerät und Verbindungsvorrichtung | |
| KR0185252B1 (ko) | 반도체 집적회로장치 | |
| JP2001339288A (ja) | ノイズ低減回路及びそれを備えた半導体装置 | |
| US6727564B2 (en) | Solid image pickup apparatus | |
| DE102004011719A1 (de) | Halbleitervorrichtung mit symmetrischer Schaltung zur Verwendung in einem Hochfrequenzband | |
| JP3509713B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法 | |
| JPH02187093A (ja) | 印刷配線板 | |
| JP2007128939A (ja) | 高周波モジュール | |
| EP1128434A2 (en) | Multi-layered multi-chip module for high frequencies | |
| CN108463048B (zh) | 基板电路装置 | |
| JPH10242601A (ja) | プリント配線板と筐体の接続方法、および電子機器 | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| JP2006121377A (ja) | 入力回路及び半導体装置 | |
| US5912581A (en) | Spurious-emission-reducing terminal configuration for an integrated circuit | |
| JP2000357771A (ja) | 高周波多層回路部品 | |
| JP2009010273A (ja) | プリント配線板の電源ノイズフィルタ構造 | |
| US20090058559A1 (en) | Microprocessor common-mode emissions reduction circuit | |
| JP2004104420A (ja) | 信号伝送回路および電子機器 | |
| JP2968035B2 (ja) | 液晶パネル | |
| JP2002083920A (ja) | 電源変動低減回路基板 | |
| US8405454B2 (en) | Output circuit of semiconductor apparatus having two different types of decoupling capacitors | |
| JPH05235679A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |