CN110741542A - 半导体元件的驱动电路 - Google Patents
半导体元件的驱动电路 Download PDFInfo
- Publication number
- CN110741542A CN110741542A CN201780091742.1A CN201780091742A CN110741542A CN 110741542 A CN110741542 A CN 110741542A CN 201780091742 A CN201780091742 A CN 201780091742A CN 110741542 A CN110741542 A CN 110741542A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- semiconductor element
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
驱动电路(100)具有信号生成电路(50)、比较器(6a)、比较器(6b)和短路判定部(8)。信号生成电路(50)生成表示半导体元件(1)的栅极电压的电压检测信号(Vg)和电压检测信号(Vg)的延迟信号(Sd1)之间的差分放大信号(Sa)而作为输出信号。比较器(6a)对差分放大信号(Sa)的值和第1基准电压值(Vref1)进行比较。比较器(6b)对表示栅极电流的电压值(E)和第2基准电压值(Vref2)进行比较。短路判定部(8)根据比较器(6a、6b)各自的比较结果,判定半导体元件(1)是否为短路状态,生成表示判定结果的判定信号(Sj)。
Description
技术领域
本发明涉及半导体元件的驱动电路,特别涉及具有对半导体元件的短路状态进行判定的功能的驱动电路。
背景技术
就IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal OxideSemiconductor Field Effect Transistor)等功率用半导体元件而言,如果发生短路状态,则流过大电流,半导体元件有可能发生热破坏。因此,需要对半导体元件的短路状态进行判定的功能。
日本特开2013-123329号公报(专利文献1)所记载的驱动电路在半导体元件的集电极电流比预先设定的基准值大且流过半导体元件的栅极电流比预先设定的基准值小的情况下,判定为半导体元件发生短路。特别地,通过根据与半导体元件的感测单元连接的分流电阻的两端电压对流过半导体元件的集电极电流进行检测,从而即使在半导体元件的正极侧的端子和负极侧的端子之间被施加了高电压的情况下,也能够在不提高电路的耐压的状态下进行短路状态的判定。
日本特开2009-225506号公报(专利文献2)所记载的驱动电路对从驱动电路流过半导体元件的栅极电流进行检测,当从栅极电流变得大于正的基准值的瞬间起,在短路检测期间内栅极电流变得小于负的基准值的情况下,判定为半导体元件发生短路。如果在半导体元件流过短路电流这样的大电流,则栅极电压变得比由驱动电路控制出的电压大,电流从半导体元件流向驱动电路。即,电流在与用于使半导体元件导通的栅极电流相反的方向上流动。因此,通过确认导通时的栅极电流是否正负地摆动,能够进行短路状态的判定。
专利文献1:日本特开2013-123329号公报
专利文献2:日本特开2009-225506号公报
发明内容
但是,在日本特开2013-123329号公报所记载的驱动电路中,为了在不提高驱动电路的耐压的情况下判定半导体元件的短路,使用半导体元件的感测单元和分流电阻。因此,在半导体元件没有设置感测单元的情况下不能应用。
在日本特开2009-225506号公报所记载的驱动电路中,在大电流流过半导体元件的情况下,在与用于使半导体元件导通的栅极电流相反的方向流动的电流通常小。并且,需要对在短路检测期间内栅极电流变得比负的基准值小这一情况进行检测。因此,难以进行短路状态的判定。
本发明是为了解决上述课题而提出的,其目的在于提供一种半导体元件的驱动电路,该半导体元件的驱动电路不需要半导体元件的感测单元,能够应用于广范围的半导体元件,能够容易且高速地判定半导体元件的短路状态。
本发明的半导体元件的驱动电路具有控制部、栅极电压检测部、栅极电流检测部、信号生成电路、第1比较器、第2比较器以及短路判定部。控制部基于从外部接收的指令而控制半导体元件的通断状态。栅极电压检测部检测半导体元件的栅极电压,生成表示检测出的栅极电压的电压检测信号。栅极电流检测部对流入至半导体元件的栅极电极的电流进行检测。信号生成电路生成电压检测信号和电压检测信号的第1延迟信号之间的第1差分放大信号、第1延迟信号和电压检测信号的第2延迟信号之间的第2差分放大信号以及电压检测信号的微分信号的任意者而作为输出信号。第1比较器对输出信号的值和第1基准值进行比较。第2比较器对由栅极电流检测部检测出的电流检测值和第2基准值进行比较。短路判定部基于第1比较器的比较结果和第2比较器的比较结果,判定半导体元件是否为短路状态,生成表示判定结果的判定信号。
发明的效果
根据本发明,不需要半导体元件的感测单元,能够应用于广范围的半导体元件,能够容易且高速地判定半导体元件的短路状态。
附图说明
图1是表示实施方式1涉及的半导体元件的驱动电路的结构的图。
图2是表示延迟电路的结构的一个例子的图。
图3是表示差分放大电路的结构的一个例子的图。
图4是表示将半导体元件导通的情况下的电压检测信号Vg的概略图。
图5是表示电压值E的随时间的变化的概略图,该电压值E表示将半导体元件1导通的情况下的栅极电流值Ig。
图6是表示由栅极电压检测部生成的电压检测信号Vg和由延迟电路生成的延迟信号Sd1的概略图。
图7是表示由差分放大电路生成的差分放大信号Sa的概略图。
图8是表示从接收到导通指令的时刻t0至差分放大信号Sa收敛为0为止的期间的各时刻的电压值E与差分放大信号Sa的值的随时间的推移的图。
图9是表示实施方式2涉及的驱动电路的结构的图。
图10是表示实施方式3涉及的驱动电路的结构的图。
图11是表示实施方式4涉及的驱动电路的结构的图。
图12是表示针对图4所示的电压检测信号Vg的微分信号Sdi的图。
图13是表示在从接收到导通指令的时刻t0至微分信号Sdi收敛为0为止的期间的电压值E和微分信号Sdi的值的随时间的推移的图。
图14是表示实施方式5的栅极电流检测部的结构的电路图。
图15是表示实施方式6的栅极电流检测部的结构的电路图。
图16是表示实施方式7的栅极电流检测部的结构的电路图。
图17是表示将实施方式4的微分电路与实施方式5的栅极电流检测部组合而成的驱动电路的结构的图。
具体实施方式
参照附图对本发明的实施方式进行详细说明。此外,对于图中相同或者相当的部分标注相同的标号,不重复其说明。另外,下面说明的各实施方式或者变形例也可以适当地组合。
实施方式1.
图1是表示实施方式1涉及的半导体元件1的驱动电路100的结构的图。半导体元件1是IGBT,栅极电极与驱动电路100连接。在本实施方式1中,半导体元件1的集电极(collector)电极(electrode)经由周边电路而接收正电压,成为正极。半导体元件1的发射极电极与接地连接,成为负极。此外,半导体元件1也可以是功率MOSFET等其他功率用半导体元件。
驱动电路100与半导体元件1的栅极电极连接,对半导体元件1进行驱动。驱动电路100具有栅极电压检测部2、信号生成电路50、栅极电流检测部5、比较器6a、6b、短路判定部8、信号保持部9以及控制部10。
控制部10基于从外部接收到的输入指令,控制半导体元件1的通断状态。如果从外部接收到截止指令,则控制部10将用于使半导体元件1成为截止状态(断开状态)的截止栅极电压输出至半导体元件1的栅极电极。此外,如果从外部接收到导通指令,则控制部10将用于使半导体元件1成为导通状态(闭合状态)的导通栅极电压输出至半导体元件1的栅极电极。
栅极电压检测部2对半导体元件1的栅极电压(栅极电极的电压)进行检测,生成表示检测出的栅极电压的电压检测信号Vg。电压检测信号Vg由电压值的变化表示。栅极电压检测部2可以将半导体元件1的栅极电压的值直接生成为电压检测信号Vg,也可以将栅极电压的值的常数倍生成为电压检测信号Vg。栅极电压检测部2将生成的电压检测信号Vg输出至信号生成电路50。
信号生成电路50生成、输出与半导体元件1的栅极电压相关联的输出信号。在本实施方式中,信号生成电路50生成电压检测信号Vg和电压检测信号Vg的延迟信号Sd1之间的差分放大信号Sa而作为输出信号。信号生成电路50包含延迟电路3a和差分放大电路4a。
延迟电路3a接收电压检测信号Vg,生成电压检测信号Vg的延迟信号Sd1。延迟电路3a将生成的延迟信号Sd1输出至差分放大电路4a。
图2是表示延迟电路3a的结构的一个例子的图。如图2所示,延迟电路3a例如包括电阻R0和电容器C0。电阻R0连接于延迟电路3a的输入端子31和输出端子32之间。电容器C0的一端与接地15连接,与作为半导体元件1的负极的发射极电极成为相同电位。电容器C0的另一端与输出端子32连接。图2所示的结构通常作为滤波器的一种而被知晓。相对于输入端子31接收到的输入信号A,从输出端子32输出的延迟信号A’能够表示为下面的公式(1)。这里,将电阻R0的电阻值设为r0、将电容器C0的电容值设为c0、将从接收到输入信号A的时刻起的时间设为t。
【公式1】
此外,延迟电路3a不限于图2所示的结构,也可以由多个电阻和多个电容器构成。
返回图1,差分放大电路4a生成由栅极电压检测部2生成的电压检测信号Vg和从延迟电路3a输出的延迟信号Sd1之间的差分放大信号Sa,将生成的差分放大信号Sa输出至比较器6a。
图3是表示差分放大电路4a的结构的一个例子的图。如图3所示,差分放大电路4a例如包含电阻R1~R4、运算放大器20、输入端子41、42和输出端子43。
输出端子43与运算放大器20的输出端子连接。电阻R1连接于运算放大器20的反相输入端子和输入端子41之间。电阻R2连接于运算放大器20的反相输入端子和输出端子43之间。电阻R3连接于运算放大器20的非反相输入端子和输入端子42之间。电阻R4连接于运算放大器20的非反相输入端子和接地15之间。在将输入端子41的电压值设为Va、将输入端子42的电压值设为Vb时,输出端子43的电压值Vc由下面的公式(2)表示。这里,将电阻R1~R4的电阻值分别设为R1~R4。
【公式2】
并且,在电阻R1和电阻R3的电阻值相同并且电阻R2和电阻R4的电阻值相同的情况下,输出端子43的电压值Vc由下面的公式(3)表示。
【公式3】
通过将电压检测信号Vg的延迟信号Sd1输入至输入端子41,将电压检测信号Vg输入至输入端子42,从而能够从输出端子43得到使从电压检测信号Vg减去延迟信号Sd1所得的差值放大后的差分放大信号Sa。
比较器6a将差分放大电路4a生成的差分放大信号Sa的值和第1基准电压值Vref1进行比较,生成表示比较结果的信号Sc1。在差分放大信号Sa的值大于第1基准电压值Vref1的情况下,比较器6a生成高电平的信号Sc1。在差分放大信号Sa小于或等于第1基准电压值Vref1的情况下,比较器6a生成低电平的信号Sc1。比较器6a将生成的信号Sc1输出至短路判定部8。
栅极电流检测部5检测从控制部10向半导体元件1的栅极电极流入的电流(栅极电流),将与检测出的栅极电流值Ig对应的电压(电压值E(电流检测值))输出至比较器6b。这里,电压值E能够使用比例系数k而表示为E=k×Ig。
比较器6b将从栅极电流检测部5接收到的电压值E与第2基准电压值Vref2进行比较,生成与比较结果相应的信号Sc2。在电压值E小于第2基准电压值Vref2的情况下,比较器6b生成高电平的信号Sc2。在电压值E大于或等于第2基准电压值Vref2的情况下,比较器6b生成低电平的信号Sc2。比较器6b将生成的信号Sc2输出至短路判定部8。
短路判定部8通过取得从比较器6a接收到的信号Sc1和从比较器6b接收到的信号Sc2的逻辑与,从而判定半导体元件1是否为短路状态。这里,“短路状态”是指由于半导体元件1的周边部件的故障、误动作等原因,半导体元件1以低电阻与电压源连接,流过过大的短路电流的状态。在从比较器6a接收到的信号Sc1为高电平且从比较器6b接收到的信号Sc2为高电平的情况下,短路判定部8判定为半导体元件1为短路状态,输出高电平的判定信号Sj。在除此以外的情况下,短路判定部8输出低电平的判定信号Sj。换言之,在从差分放大电路4a接收到的差分放大信号Sa的值大于第1基准电压值Vref1且从栅极电流检测部5接收到的电压值E小于第2基准电压值Vref2的情况下,短路判定部8判定为半导体元件1为短路状态。
在短路判定部8判定为半导体元件1为短路状态时,信号保持部9保持高电平的判定信号Sj。具体而言,信号保持部9在从短路判定部8接收到表示半导体元件1不是短路状态的低电平的判定信号Sj的情况下,将该判定信号Sj直接输出至控制部10。信号保持部9在从短路判定部8接收到表示半导体元件1为短路状态的高电平的判定信号Sj的情况下,在直至从外部接收到复位指令为止的期间,保持高电平的判定信号Sj,将高电平的判定信号Sj输出至控制部10。信号保持部9在保持高电平的判定信号Sj的期间从外部接收到复位指令的情况下,停止高电平的判定信号Sj的保持,将从短路判定部8接收到的判定信号Sj直接输出至控制部10。
控制部10在从信号保持部9接收到低电平的判定信号Sj的期间,与来自外部的输入指令相应地,控制半导体元件1的通断状态。控制部10在从信号保持部9接收到高电平的判定信号Sj的期间,为了与来自外部的输入指令无关地使半导体元件1成为截止状态(断开状态),而将截止栅极电压输出至半导体元件1的栅极电极。
图4是表示将半导体元件1导通的情况下的电压检测信号Vg的概略图。图5是表示电压值E的随时间的变化的概略图,该电压值E表示将半导体元件1导通的情况下的栅极电流值Ig。在图4以及图5中,通过实线表示正常时的波形,通过虚线表示产生了短路状态时(下面称为“短路时”)的波形。
首先,说明正常时的电压检测信号Vg和电压值E。在从外部向控制部10输入的输入指令从截止指令变化为导通指令的时刻t0,电压检测信号Vg开始从截止栅极电压Vg_off向导通栅极电压Vg_on的转变。此时,从控制部10向半导体元件1的栅极电极流入栅极电流。在半导体元件1正常动作的情况下,在从截止栅极电压Vg_off向导通栅极电压Vg_on的转变过程中出现栅极电压恒定的期间。通常,该期间被称为米勒期间,米勒期间的栅极电压被称为米勒电压Vm。这是用于对在半导体元件1的栅极电极与作为正极的集电极电极之间存在的电容进行充电的期间。通常,在栅极电极与作为正极的集电极电极之间存在的电容被称为反馈电容。在半导体元件1正常动作的情况下,由于栅极电极的电位高于半导体元件1的集电极电极的电位,所以在米勒期间中,对反馈电容进行充电的大致恒定的栅极电流从栅极电极流向半导体元件1的集电极电极。米勒期间的长度和米勒电压Vm根据半导体元件1的正极(这里为集电极电极)-负极(这里为发射极电极)间的电压、导通电流等动作条件而变化。如果反馈电容的充电结束,则电压检测信号Vg再次上升,到达由控制部10控制出的导通栅极电压Vg_on。如果到达导通栅极电压Vg_on(即,如果向导通状态的转变完成),则表示栅极电流值Ig的电压值E收敛为零。
接下来,说明短路时的电压检测信号Vg和电压值E。在从外部向控制部10输入的输入指令从截止指令变化为导通指令的时刻t0,电压检测信号Vg开始从截止栅极电压Vg_off向导通栅极电压Vg_on的转变。此时,从控制部10向半导体元件1的栅极电极流入栅极电流。在半导体元件1为短路状态的情况下,电压检测信号Vg到达由控制部10控制出的导通栅极电压Vg_on而不出现米勒期间。在短路状态的情况下,与半导体元件1的正极(这里为集电极电极)连接的周边电路发生短路,由此,在半导体元件1的正极(这里为集电极电极)-负极(这里为发射极电极)间被施加大电压。由此,半导体元件1的集电极电极的电位变得比栅极电极的电位大,反馈电容不被充电,因此,不出现米勒期间。因此,也不流过用于对反馈电容进行充电的栅极电流,表示栅极电流值Ig的电压值E在紧接时刻t0后上升之后,在比正常时提前的阶段收敛为零。
图6是表示由栅极电压检测部2生成的电压检测信号Vg和由延迟电路3a生成的延迟信号Sd1的概略图。图7是表示由差分放大电路4a生成的差分放大信号Sa的概略图。在图6以及图7中,通过实线表示正常时的波形,通过虚线表示短路时的波形。图6和图7所示的波形是将延迟电路3a设为图2所示的结构、将差分放大电路4a设为图3所示的结构、将延迟信号Sd1输入至差分放大电路4a的输入端子41、将电压检测信号Vg输入至差分放大电路4a的输入端子42的情况下的波形。
如图6和图7所示,在短路时,由于不出现米勒期间,所以电压检测信号Vg单调地上升,电压检测信号Vg与延迟信号Sd1之差变大。另一方面,在正常时,电压检测信号Vg的上升在米勒期间受到限制。因此,正常时的电压检测信号Vg和延迟信号Sd1之差比短路时的电压检测信号Vg和延迟信号Sd1之差小。由此,短路时的差分放大信号Sa能够取的值的最大值比正常时的差分放大信号Sa能够取的值的最大值大。并且,短路时的电压检测信号Vg和延迟信号Sd1比正常时提前到达由控制部10控制出的导通栅极电压Vg_on。
图8是表示从接收到导通指令的时刻t0至差分放大信号Sa收敛为0为止的期间的电压值E与差分放大信号Sa的值的随时间的推移的图。在图8中示出将电压值E设为横轴、将差分放大信号Sa的值设为纵轴,对从时刻t0至差分放大信号Sa收敛为零为止的期间的各时刻的电压值E和差分放大信号Sa的值进行了标绘的曲线图。在图8中,通过实线表示正常时的绘制点的随时间的推移,通过虚线表示短路时的绘制点的随时间的推移。
如图8所示,根据米勒期间的有无,在正常时和短路时的绘制点的随时间的推移出现差异。具体而言,由短路时的绘制点的随时间的推移得到的虚线相对于由正常时的绘制点的随时间的推移得到的实线向左上方凸出。这里,纵轴的坐标值是第1基准电压值Vref1,并且将与横轴平行的直线设为第1直线L1。并且,横轴的坐标值是第2基准电压值Vref2,并且将与纵轴平行的直线设为第2直线L2。此时,在由第1直线L1和第2直线L2分割成4部分的坐标平面的区域中的左上的分割区域B1,存在短路时的绘制点,不存在正常时的绘制点。因此,在差分放大信号Sa的值大于第1基准电压值Vref1且表示栅极电流值Ig的电压值E小于第2基准电压值Vref2的情况下,短路判定部8能够容易地判定为半导体元件1为短路状态。
并且,由于在短路时不存在米勒期间,所以电压值E在暂时上升之后立即收敛为零。因此,通过短路判定部8高速地判定半导体元件1为短路状态,半导体元件1由控制部10高速地控制为断开状态。由此,能够高速地保护半导体元件1。
如上所述,本实施方式1的驱动电路100具有控制部10、栅极电压检测部2、栅极电流检测部5、信号生成电路50、比较器(第1比较器)6a、比较器(第2比较器)6b以及短路判定部8。信号生成电路50生成电压检测信号Vg和电压检测信号Vg的延迟信号(第1延迟信号)Sd1之间的差分放大信号(第1差分放大信号)Sa而作为输出信号。比较器6a将差分放大信号Sa的值与第1基准电压值(第1基准值)Vref1进行比较。比较器6b将由栅极电流检测部5生成的电压值(电流检测值)E与第2基准电压值(第2基准值)Vref2进行比较。短路判定部8基于比较器6a、6b各自的比较结果,判定半导体元件1是否为短路状态,生成表示判定结果的判定信号Sj。
这样,基于差分放大信号Sa的值与第1基准电压值Vref1的比较结果、以及从栅极电流检测部5接收到的电压值E与第2基准电压值Vref2的比较结果,能够判定半导体元件1是否为短路状态。因此,驱动电路100也能够应用于没有附加感测单元以及分流电阻的半导体元件。并且,由于不需要如日本特开2009-225506号公报所记载的技术那样对短路检测期间进行设定,因此能够容易地对半导体元件1的短路状态进行判定。并且,在半导体元件1发生短路的情况下,由于在将半导体元件1导通时不存在米勒期间,因此立即出现差分放大信号Sa的值大于第1基准电压值Vref1且电压值E小于第2基准电压值Vref2的状态。因此,能够高速地对半导体元件1的短路状态进行判定。由此,驱动电路100不需要半导体元件的感测单元,能够应用于广范围的半导体元件,能够容易且高速地对半导体元件1的短路状态进行判定。
信号生成电路50包含延迟电路(第1延迟电路)3a和差分放大电路(第1差分放大电路)4a,该延迟电路3a接收电压检测信号Vg而生成延迟信号Sd1,该差分放大电路4a接收电压检测信号Vg和延迟信号Sd1而生成差分放大信号Sa。由此,信号生成电路50能够容易地生成差分放大信号Sa。
驱动电路100还具有信号保持部9,该信号保持部9用于在短路判定部8判定为半导体元件1为短路状态时对判定信号Sj进行保持。因此,即使在电压值E与差分放大信号Sa的值的标绘点从图8所示的分割区域B1内推移到分割区域B1外的情况下,也对表示半导体元件1为短路状态的判定信号Sj进行保持。其结果,驱动电路100能够更可靠地对半导体元件1的短路状态进行判定。
并且,控制部10在判定信号Sj表示半导体元件1为短路状态的情况下,使半导体元件1成为截止状态(断开状态)。由此,在半导体元件1为短路状态的情况下,能够保护半导体元件1。
实施方式2.
参照图9对实施方式2涉及的半导体元件的驱动电路进行说明。图9是表示实施方式2涉及的驱动电路101的结构的图。如图9所示,驱动电路101与实施方式1的驱动电路100的不同点在于:将第1基准电压值Vref1的电压输入至比较器6a、6b这两者。
在本实施方式2中,比较器6b所用的第2基准电压值Vref2与比较器6a所用的第1基准电压值Vref1相同。即,使输入至比较器6a和比较器6b的基准电压共通化。由此,能够缩小驱动电路101的电路规模。其结果,与实施方式1相比,能够实现更低成本且小型的驱动电路101。
如上所述,栅极电流检测器5将使栅极电流值Ig乘以比例系数k而获得的电压值E输出。因此,通过调整该比例系数k,从而能够变更电压值E的电平。另外,通过调整差分放大电路4a的放大率或者延迟电路3a的延迟时间,从而能够变更从差分放大电路4a输出的差分放大信号Sa的振幅。通过适当地调整比例系数k、差分放大电路4a的放大率以及延迟电路3a的延迟时间中的至少一个,从而即使对比较器6a、6b输入共通的第1基准电压值Vref1的电压,也能够判定半导体元件1是否为短路状态。
实施方式3.
参照图10对实施方式3涉及的半导体元件的驱动电路进行说明。图10是表示实施方式3涉及的驱动电路102的结构的图。如图10所示,驱动电路102与实施方式1的驱动电路100(参照图1)的不同点在于:具有信号生成电路50a而取代信号生成电路50。信号生成电路50a与实施方式1的信号生成电路50的不同点在于:还具有延迟电路3b。
延迟电路3b接收从栅极电压检测部2输出的电压检测信号Vg,生成使电压检测信号Vg延迟后的延迟信号(第2延迟信号)Sd2。此外,延迟电路3b的延迟时间与延迟电路3a的延迟时间不同。
差分放大电路4a生成使由延迟电路3a生成的延迟信号Sd1和由延迟电路3b生成的延迟信号Sd2的差值放大后的差分放大信号Sa。
根据本实施方式3,通过适当设定延迟电路3a、3b的延迟时间,从而能够提高抗噪性,并且能够进行差分放大信号Sa的振幅调整。其结果,能够更容易地判定半导体元件1是否为短路状态。此外,也可以在差分放大电路4a和比较器6a之间进一步追加其他延迟电路。
实施方式4.
参照图11对实施方式4涉及的半导体元件的驱动电路进行说明。图11是表示实施方式4涉及的驱动电路103的结构的图。如图11所示,驱动电路103与实施方式1的驱动电路100(参照图1)的不同点在于:具有信号生成电路50b而取代信号生成电路50。信号生成电路50b与实施方式1的信号生成电路50的不同点在于:具有微分电路40而取代延迟电路3a以及差分放大电路4a。
微分电路40从栅极电压检测部2接收电压检测信号Vg,生成电压检测信号Vg的微分信号Sdi。微分电路40将生成的微分信号Sdi输出至比较器6a。
比较器6a并非将差分放大信号Sa而是将微分信号Sdi的值与第1基准电压值Vref1进行比较,在微分信号Sdi的值大于第1基准电压值Vref1的情况下,输出高电平的信号Sc1,在微分信号Sdi的值小于或等于第1基准电压值Vref1的情况下,输出低电平的信号Sc1。
图12是表示针对图4所示的电压检测信号Vg的微分信号Sdi的图。在图12中,通过实线表示正常时的波形,通过虚线表示短路时的波形。如图4所示,短路时的电压检测信号Vg在接收到导通指令的时刻t0之后单调地增大,到达导通栅极电压Vg_on。因此,如图12所示,短路时的电压检测信号Vg的微分信号Sdi从紧接时刻t0之后保持恒定的值,之后收敛为零。
另一方面,在正常时的电压检测信号Vg可看到米勒期间(参照图4)。因此,正常时的电压检测信号Vg的微分信号Sdi从时刻t0至米勒期间的开始前为止维持恒定的值,之后在米勒期间中暂时变成零。然后,微分信号DI在米勒期间结束后再次上升,然后收敛为零。
图13是表示在从接收到导通指令的时刻t0至微分信号Sdi收敛为零为止的期间的电压值E和微分信号Sdi的值的随时间的推移的图。在图13中,示出了将电压值E设为横轴、将微分信号Sdi的值设为纵轴,对从时刻t0至差分放大信号Sa收敛为零为止的期间的各时刻的电压值E和微分信号Sdi的值进行了标绘的曲线图。在图13中,通过实线表示正常时的绘制点的随时间的推移,通过虚线表示短路时的绘制点的随时间的推移。
如图13所示,根据米勒期间的有无,在正常时和短路时的绘制点的随时间的推移出现差异。具体而言,由短路时的绘制点的随时间的推移得到的虚线相对于由正常时的绘制点的随时间的推移得到的实线向左上方凸出。这里,纵轴的坐标值是第1基准电压值Vref1,并且将与横轴平行的直线设为第1直线L1。并且,横轴的坐标值是第2基准电压值Vref2,并且将与纵轴平行的直线设为第2直线L2。此时,在由第1直线L1和第2直线L2分割成4部分的坐标平面的区域中的左上的分割区域B2,存在短路时的绘制点,不存在正常时的绘制点。因此,短路判定部8在微分信号Sdi的值大于第1基准电压值Vref1且表示栅极电流值Ig的电压值E小于第2基准电压值Vref2的情况下,能够容易地判定为半导体元件1为短路状态。
实施方式5.
本实施方式5涉及的驱动电路与实施方式1的驱动电路100相比,不同点在于:取代栅极电流检测部5而具有图14所示的栅极电流检测部5a。图14是表示实施方式5的栅极电流检测部5a的结构的电路图。
如图14所示,栅极电流检测部5a具有栅极电阻11和差分放大电路(第2差分放大电路)4b,该栅极电阻11连接于控制部10与半导体元件1的栅极电极之间。
差分放大电路4b接收栅极电阻11的两端间的电压,生成将该电压放大后的差分放大信号。差分放大电路4b将所生成的差分放大信号输出至比较器6b。这里,在将流入至半导体元件1的栅极电流值设为Ig、将栅极电阻11的电阻值设为Rg_on、将差分放大电路4b的放大率设为h时,通过差分放大电路4b生成的差分放大信号的值为Rg_on×h×Ig。即,通过差分放大电路4b生成的差分放大信号的值能够用作表示栅极电流值Ig的电压值(电流检测值)E。
这样,根据本实施方式5,作为表示栅极电流值Ig的电压值E,能够使用通过差分放大电路4b生成的差分放大信号(第3差分放大信号)的值,其中,栅极电流值Ig是从控制部10流入至半导体元件1的栅极电极的栅极电流值。
实施方式6.
本实施方式6涉及的驱动电路与实施方式5的驱动电路相比,不同点在于:取代栅极电流检测部5a而具有图15所示的栅极电流检测部5b。图15是表示实施方式6的栅极电流检测部5b的结构的电路图。如图15所示,栅极电流检测部5b与图14所示的栅极电流检测部5a相比,不同点在于还具有延迟电路(第3延迟电路)3c。
延迟电路3c接收由差分放大电路4b生成的差分放大信号(第3差分放大信号),生成使该差分放大信号延迟后的延迟信号(第3延迟信号)。延迟电路3c将生成的延迟信号输出至比较器6b。如上所述,由差分放大电路4b生成的差分放大信号的值表示栅极电流值Ig。因此,仅使该差分放大信号延迟后的延迟信号的值能够用作表示栅极电流值Ig的电压值E。
这样,根据本实施方式6,能够使用由延迟电路3c生成的延迟信号的值作为表示栅极电流值Ig的电压值(电流检测值)E。由此,能够抑制噪声的影响,并且容易进行与第2基准电压值Vref2相应的电压值E的调整,以使得容易进行半导体元件1是否为短路状态的判定。
实施方式7.
本实施方式7涉及的驱动电路与实施方式5的驱动电路相比,不同点在于:取代栅极电流检测部5a而具有图16所示的栅极电流检测部5c。图16是表示本实施方式7的栅极电流检测部5c的结构的电路图。如图16所示,栅极电流检测部5c与栅极电流检测部5a相比,不同点在于还具有延迟电路3d、3e。
延迟电路(第4延迟电路)3d接收栅极电阻11的半导体元件1侧的一端的电压信号,生成使该电压信号延迟后的延迟信号(第4延迟信号)。延迟电路(第5延迟电路)3e接收栅极电阻11的控制部10侧的另一端的电压信号,生成使该电压信号延迟后的延迟信号(第5延迟信号)。
差分放大电路(第2差分放大电路)4b接收由延迟电路3d生成的延迟信号和由延迟电路3e生成的延迟信号,生成对上述延迟信号的差值进行放大后的差分放大信号(第3差分放大信号)。由延迟电路3d生成的延迟信号和由延迟电路3e生成的延迟信号之间的差值与栅极电阻11两端间的电压,即,栅极电流值Ig具有相关性。因此,由差分放大电路4b生成的差分放大信号的值能够用作表示栅极电流值Ig的电压值(电流检测值)E。
根据本实施方式7,通过具有延迟电路3d、3e,从而能够进一步抑制噪声的影响,并且容易进行与第2基准电压值Vref2相应的电压值E的调整,以使得容易进行半导体元件1是否为短路状态的判定。
此外,也可以与实施方式6同样地在差分放大电路4b的后级连接延迟电路3c。
如上所述,对各实施方式进行了说明,但也可以对上述各实施方式的结构适当地进行组合,或者进行各种变形。例如,图17是表示将实施方式4的微分电路40与实施方式5的栅极电流检测部5a进行组合而成的驱动电路104的结构的图。通过图17所示的驱动电路104,也能够容易且高速地进行半导体元件1是否为短路状态的判定。并且,驱动电路104不需要半导体元件的感测单元,能够应用于广范围的半导体元件。
应该认为本次公开的实施方式在所有方面都是例示而不是限制性的内容。本发明的范围不是由上述实施方式的说明表示,而是由权利要求书表示,包含与权利要求书等同的含义以及范围内的所有变更。
标号的说明
1半导体元件,2栅极电压检测部,3a~3e延迟电路,4a、4b差分放大电路,5、5a~5c栅极电流检测部,6a、6b比较器,8短路判定部,9信号保持部,10控制部,11栅极电阻,15接地,20运算放大器,31、41、42输入端子,32、43输出端子,40微分电路,50、50a、50b信号生成电路,100~104驱动电路,C0电容器,R0~R4电阻。
Claims (10)
1.一种半导体元件的驱动电路,其具有:
控制部,其用于基于从外部接收的指令而控制半导体元件的通断状态;
栅极电压检测部,其用于检测所述半导体元件的栅极电压,生成表示检测出的栅极电压的电压检测信号;
栅极电流检测部,其用于检测流入至所述半导体元件的栅极电极的电流;
信号生成电路,其用于生成所述电压检测信号和所述电压检测信号的第1延迟信号之间的第1差分放大信号、所述第1延迟信号和所述电压检测信号的第2延迟信号之间的第2差分放大信号、以及所述电压检测信号的微分信号的任意者而作为输出信号;
第1比较器,其用于对所述输出信号的值和第1基准值进行比较;
第2比较器,其用于对由所述栅极电流检测部检测出的电流检测值和第2基准值进行比较;以及
短路判定部,其用于基于所述第1比较器的比较结果和所述第2比较器的比较结果,判定所述半导体元件是否为短路状态,生成表示判定结果的判定信号。
2.根据权利要求1所述的半导体元件的驱动电路,其中,
所述信号生成电路包含:
第1延迟电路,其接收所述电压检测信号,生成所述第1延迟信号;以及
第1差分放大电路,其接收所述电压检测信号和所述第1延迟信号,生成所述第1差分放大信号。
3.根据权利要求1所述的半导体元件的驱动电路,其中,
所述信号生成电路包含:
第1延迟电路,其接收所述电压检测信号,输出所述第1延迟信号;
第2延迟电路,其接收所述电压检测信号,输出所述第2延迟信号;以及
第1差分放大电路,其接收所述第1延迟信号和所述第2延迟信号,生成所述第2差分放大信号。
4.根据权利要求1所述的半导体元件的驱动电路,其中,
所述信号生成电路包含微分电路,该微分电路接收所述电压检测信号而生成所述微分信号。
5.根据权利要求1至4中任一项所述的半导体元件的驱动电路,其中,
所述栅极电流检测部包含:
栅极电阻,其连接于所述控制部与所述栅极电极之间;以及
第2差分放大电路,其通过对所述栅极电阻的两端间的电压进行放大而生成第3差分放大信号,
所述电流检测值是第3差分放大信号的值。
6.根据权利要求1至4中任一项所述的半导体元件的驱动电路,其中,
所述栅极电流检测部包含:
栅极电阻,其连接于所述控制部与所述半导体元件的栅极电极之间;
第2差分放大电路,其通过对所述栅极电阻的两端间的电压进行放大而生成第3差分放大信号;以及
第3延迟电路,其接收所述第3差分放大信号,生成使该第3差分放大信号延迟后的第3延迟信号,
所述电流检测值是所述第3延迟信号的值。
7.根据权利要求1至4中任一项所述的半导体元件的驱动电路,其中,
所述栅极电流检测部包含:
栅极电阻,其连接于所述控制部与所述半导体元件的栅极电极之间;
第4延迟电路,其接收所述栅极电阻的所述半导体元件侧的一端的电压信号,生成使该电压信号延迟后的第4延迟信号;
第5延迟电路,其接收所述栅极电阻的所述控制部侧的另一端的电压信号,生成使该电压信号延迟后的第5延迟信号;以及
第2差分放大电路,其接收所述第4延迟信号和所述第5延迟信号,通过对所述第4延迟信号与所述第5延迟信号的差值进行放大而生成第3差分放大信号,
所述电流检测值是所述第3差分放大信号的值。
8.根据权利要求1至7中任一项所述的半导体元件的驱动电路,其中,
还具有信号保持部,该信号保持部用于在所述短路判定部判定为所述半导体元件为短路状态时对所述判定信号进行保持。
9.根据权利要求1至8中任一项所述的半导体元件的驱动电路,其中,
在所述判定信号表示所述半导体元件为短路状态的情况下,所述控制部使所述半导体元件成为断开状态。
10.根据权利要求1至9中任一项所述的半导体元件的驱动电路,其中,
所述第1基准值与所述第2基准值相同。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/021762 WO2018229856A1 (ja) | 2017-06-13 | 2017-06-13 | 半導体素子の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110741542A true CN110741542A (zh) | 2020-01-31 |
CN110741542B CN110741542B (zh) | 2021-12-14 |
Family
ID=61756585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780091742.1A Active CN110741542B (zh) | 2017-06-13 | 2017-06-13 | 半导体元件的驱动电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10917083B2 (zh) |
JP (1) | JP6301028B1 (zh) |
CN (1) | CN110741542B (zh) |
DE (1) | DE112017007641T5 (zh) |
WO (1) | WO2018229856A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117572288A (zh) * | 2024-01-15 | 2024-02-20 | 安徽大学 | 一种短路故障检测电路与检测方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019008817A1 (ja) * | 2017-07-03 | 2019-01-10 | 三菱電機株式会社 | 半導体スイッチング素子の短絡保護回路 |
US10790813B2 (en) * | 2017-07-28 | 2020-09-29 | Mitsubishi Electric Corporation | Drive circuit for power semiconductor element |
JP6958499B2 (ja) * | 2018-07-09 | 2021-11-02 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
US11183835B2 (en) * | 2019-07-16 | 2021-11-23 | Infineon Technologies Austria Ag | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis |
JPWO2022091264A1 (zh) * | 2020-10-28 | 2022-05-05 | ||
US11362646B1 (en) | 2020-12-04 | 2022-06-14 | Skyworks Solutions, Inc. | Variable current drive for isolated gate drivers |
JP2022093994A (ja) * | 2020-12-14 | 2022-06-24 | 株式会社東芝 | 電力変換装置 |
US11641197B2 (en) | 2021-04-28 | 2023-05-02 | Skyworks Solutions, Inc. | Gate driver output protection circuit |
FR3138588A1 (fr) * | 2022-07-27 | 2024-02-02 | Safran | Dispositif de commande, de protection et de surveillance de l’etat de sante d’un transistor de puissance |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120787A (ja) * | 1992-10-09 | 1994-04-28 | Mitsubishi Electric Corp | パワーデバイスの過電流保護回路及び半導体集積回路装置 |
JPH11214972A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 半導体回路装置及びレシーバ回路 |
CN102200558A (zh) * | 2010-03-25 | 2011-09-28 | 鸿富锦精密工业(深圳)有限公司 | 开/关机检测电路 |
JP2012244365A (ja) * | 2011-05-18 | 2012-12-10 | Kyushu Institute Of Technology | 半導体装置の短絡保護装置 |
WO2014128951A1 (ja) * | 2013-02-25 | 2014-08-28 | 株式会社 日立製作所 | 電力変換装置 |
JP2015053749A (ja) * | 2013-09-05 | 2015-03-19 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
CN204835517U (zh) * | 2015-06-20 | 2015-12-02 | 南京飞洋汽车电子有限责任公司 | 一种汽车电动压缩机控制器电流保护电路 |
WO2016203937A1 (ja) * | 2015-06-16 | 2016-12-22 | 三菱電機株式会社 | 電力用半導体素子の駆動制御回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3931627B2 (ja) * | 2001-11-01 | 2007-06-20 | 株式会社日立製作所 | 半導体スイッチング素子のゲート駆動装置 |
JP4740320B2 (ja) * | 2006-04-06 | 2011-08-03 | 三菱電機株式会社 | 半導体素子の駆動回路 |
JP2009225506A (ja) | 2008-03-13 | 2009-10-01 | Toshiba Corp | 電力変換器 |
JP5780145B2 (ja) | 2011-12-12 | 2015-09-16 | トヨタ自動車株式会社 | スイッチング素子駆動回路及びそれを備える駆動装置 |
-
2017
- 2017-06-13 DE DE112017007641.2T patent/DE112017007641T5/de active Pending
- 2017-06-13 WO PCT/JP2017/021762 patent/WO2018229856A1/ja active Application Filing
- 2017-06-13 JP JP2017553273A patent/JP6301028B1/ja active Active
- 2017-06-13 CN CN201780091742.1A patent/CN110741542B/zh active Active
- 2017-06-13 US US16/605,219 patent/US10917083B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120787A (ja) * | 1992-10-09 | 1994-04-28 | Mitsubishi Electric Corp | パワーデバイスの過電流保護回路及び半導体集積回路装置 |
JPH11214972A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 半導体回路装置及びレシーバ回路 |
CN102200558A (zh) * | 2010-03-25 | 2011-09-28 | 鸿富锦精密工业(深圳)有限公司 | 开/关机检测电路 |
JP2012244365A (ja) * | 2011-05-18 | 2012-12-10 | Kyushu Institute Of Technology | 半導体装置の短絡保護装置 |
WO2014128951A1 (ja) * | 2013-02-25 | 2014-08-28 | 株式会社 日立製作所 | 電力変換装置 |
JP2015053749A (ja) * | 2013-09-05 | 2015-03-19 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
WO2016203937A1 (ja) * | 2015-06-16 | 2016-12-22 | 三菱電機株式会社 | 電力用半導体素子の駆動制御回路 |
CN204835517U (zh) * | 2015-06-20 | 2015-12-02 | 南京飞洋汽车电子有限责任公司 | 一种汽车电动压缩机控制器电流保护电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117572288A (zh) * | 2024-01-15 | 2024-02-20 | 安徽大学 | 一种短路故障检测电路与检测方法 |
CN117572288B (zh) * | 2024-01-15 | 2024-04-16 | 安徽大学 | 一种短路故障检测电路与检测方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2018229856A1 (ja) | 2018-12-20 |
CN110741542B (zh) | 2021-12-14 |
US20200127657A1 (en) | 2020-04-23 |
DE112017007641T5 (de) | 2020-04-02 |
US10917083B2 (en) | 2021-02-09 |
JPWO2018229856A1 (ja) | 2019-06-27 |
JP6301028B1 (ja) | 2018-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110741542B (zh) | 半导体元件的驱动电路 | |
CN107636968B (zh) | 功率用半导体元件的驱动控制电路 | |
JP2020036530A (ja) | スイッチング素子の駆動制御装置 | |
US6967519B2 (en) | Drive circuit for a power semiconductor device | |
US7948277B2 (en) | Drive circuit for semiconductor element | |
CN109417386B (zh) | 驱动电路以及使用该驱动电路的功率模块 | |
US8810984B2 (en) | Gate circuit | |
US10181847B2 (en) | Ring amplitude measurement and mitigation | |
JP2015053749A (ja) | 電力用半導体素子の駆動回路 | |
WO2017199949A1 (ja) | スイッチング素子の駆動制御装置 | |
US11334102B2 (en) | Power supply circuitry | |
WO2021124644A1 (ja) | ゲート駆動回路 | |
JP4147965B2 (ja) | Mosトランジスタによりpwm電圧制御する単相負荷の過電流検出回路 | |
EP3306767A1 (en) | A circuit protection arrangement | |
CN106797214B (zh) | 驱动电路及半导体模块 | |
JP2008011585A (ja) | スイッチングレギュレータ | |
US11784612B2 (en) | Signal detection circuit | |
US20210288571A1 (en) | Power conversion device | |
US11217992B2 (en) | High-speed short-to-ground protection circuit for pass field-effect transistor (FET) | |
JP6642074B2 (ja) | スイッチング素子の駆動装置 | |
JP6024498B2 (ja) | 半導体駆動装置 | |
WO2022255008A1 (ja) | ゲート駆動装置 | |
WO2022255009A1 (ja) | ゲート駆動装置 | |
CN116073631A (zh) | 驱动装置、驱动方法以及电力转换装置 | |
JP2005086872A (ja) | パワーウインド挟み込み防止装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |