CN110706728A - 芯片存储区域失效地址物理位置的确认方法及装置 - Google Patents

芯片存储区域失效地址物理位置的确认方法及装置 Download PDF

Info

Publication number
CN110706728A
CN110706728A CN201910931028.XA CN201910931028A CN110706728A CN 110706728 A CN110706728 A CN 110706728A CN 201910931028 A CN201910931028 A CN 201910931028A CN 110706728 A CN110706728 A CN 110706728A
Authority
CN
China
Prior art keywords
word line
abnormal
area
chip
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910931028.XA
Other languages
English (en)
Other versions
CN110706728B (zh
Inventor
林万建
张顺勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910931028.XA priority Critical patent/CN110706728B/zh
Publication of CN110706728A publication Critical patent/CN110706728A/zh
Application granted granted Critical
Publication of CN110706728B publication Critical patent/CN110706728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种芯片存储区域失效地址物理位置的确认方法及装置，所述方法对所述存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址后，找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。本发明方法提高了物理位置标记的准确性。

Description

芯片存储区域失效地址物理位置的确认方法及装置
技术领域
本发明涉及半导体制作领域，尤其涉及一种芯片存储区域失效地址物理位置的确认方法及装置。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3D NAND存储器。
现有的3D NAND存储器的制作过程包括：提供衬底，所述衬底上形成有隔离层和牺牲层交替层叠的堆叠结构；刻蚀所述堆叠结构，在堆叠结构中形成暴露出衬底表面的沟道通孔；在沟道通孔中形成存储结构；形成存储结构后，刻蚀所述堆叠结构，在堆叠结构中形成栅极隔槽；去除所述牺牲层，在去除牺牲层的位置形成控制栅；在所述栅极隔槽中填充导电材料，形成阵列共源极；在堆叠结构上形成与若干控制栅连接的若干字线；形成与若干存储结构连接的若干位线。
在3D NAND存储器制作过程中，需要进行各种性能参数的测试，如果某一性能参数存在失效，就需要进行不良分析，3D NAND存储器不良分析时离不开数地址，3D NAND存储器中某一存储单元失效时一般会有对应的失效行地址和失效列地址，在进行不良分析时，需要根据失效行地址和失效列地址找到失效的存储单元的物理位置，然后进行切片处理。
但是现有方法找到的失效的存储单元的物理位置的精度有限，容易造成不良分析失败。
发明内容
本发明所要解决的技术问题是在怎样提高找到的失效的存储单元的物理位置的精度。
为此，本发明提供了芯片存储区域失效地址物理位置的确认方法，包括：
提供存储芯片，所述存储芯片包括多层层叠的控制栅、贯穿所述控制栅的若干沟道孔存储结构、与相应层的控制栅连接的若干字线以及与相应的沟道孔存储结构连接的若干位线；
对所述存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址；
找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；
将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；
将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；
在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。
可选的，所述若干字线包括边缘区域，所述边缘区域一侧具有若干第一版图特征图形，根据第一版图特征图形，找到所述失效行地址对应的异常字线。
可选的，将异常字线两侧与异常字线相邻的若干字线与异常字线电连接一起，形成字线连接区域的过程包括：去除边缘区域中部分所述异常字线以及所述异常字线两侧与异常字线相邻的部分若干字线，形成凹槽；在凹槽中填充金属，形成金属层，所述金属层将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域。
可选的，所述去除边缘区域中部分所述异常字线以及所述异常字线两侧与异常字线相邻的部分若干字线以及在凹槽中填充金属，形成金属层在电镜中进行。
可选的，所述电镜为双束聚焦离子束电镜。
可选的，将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域的过程包括：通过电镜扫描获得存储芯片表面的图像，所述字线连接区域对应图像的亮度大于字线连接区域两侧的其他字线对应图像的亮度，通过亮度的不同，识别出字线连接区域。
可选的，所述若干字线之间还具有贯穿所述控制栅的阵列共源极，所述字线连接区域与阵列共源极电连接。
可选的，所述字线连接区域的电容大于其他字线的电容。
可选的，所述若干列地址一侧具有第二版图特征图形，根据第二版图特征图形，找到所述失效列地址对应的异常位线。
可选的，所述电镜为聚焦离子束电镜或者扫描电镜。
本发明还提供了一种芯片存储区域失效地址物理位置的确认装置，包括：
电性验证单元，用于对存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址，所述存储芯片包括多层层叠的控制栅、贯穿所述控制栅的若干沟道孔存储结构、与相应层的控制栅连接的若干字线以及与相应的沟道孔存储结构连接的若干位线；
异常字线标记单元，用于找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；
连接单元，用于将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；
扫描单元，用于对所述存储芯片进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；
物理位置标记单元，用于沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。
可选的，所述若干字线包括边缘区域，所述边缘区域一侧具有若干第一版图特征图形，根据第一版图特征图形，找到所述失效行地址对应的异常字线。
可选的，所述连接单元将异常字线两侧与异常字线相邻的若干字线与异常字线电连接一起，形成字线连接区域的过程包括：去除边缘区域中部分所述异常字线以及所述异常字线两侧与异常字线相邻的部分若干字线，形成凹槽；在凹槽中填充金属，形成金属层，所述金属层将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域。
可选的，所述扫描单元将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域的过程包括：通过扫描获得存储芯片表面的图像，所述字线连接区域对应图像的亮度大于字线连接区域两侧的其他字线对应图像的亮度，通过亮度的不同，识别出字线连接区域。
可选的，所述若干字线之间还具有贯穿所述控制栅的阵列共源极，所述字线连接区域与阵列共源极电连接。
可选的，所述字线连接区域的电容大于其他字线的电容。
可选的，所述若干列地址一侧具有第二版图特征图形，根据第二版图特征图形，找到所述失效列地址对应的异常位线。
与现有技术相比，本发明技术方案具有以下优点：
本发明的芯片存储区域失效地址物理位置的确认方法，对所述存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址后，找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。通过将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域，由于字线连接区域是由异常字线与异常字线两侧相邻的若干字线电连接一起形成，因而字线连接区域的电容会大于其他单根字线的电容，后续在将所述存储芯片置于电镜中进行扫描时，获得存储芯片的表面的图像会呈现很明显的明暗对比度(具体的字线连接区域对应图像的亮度远大于字线连接区域两侧的其他字线的亮度)，因而通过图像明暗对比度的不同，可以快速的识别出字线连接区域，由于异常字线在字线连接区域中的位置是已知的，在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，就可以对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。并且由于字线连接区域的面积很大，且异常字线在异常字线中的位置是固定的，因而存储芯片在(电镜中的载台上)移动时，电镜仍能准确的找到异常字线的位置，在找到所述失效列地址对应的异常位线时，电镜就可以对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记，从而避免电镜(的载台)的长距离移动产生偏差带来的对异常沟道存储单元进行物理位置标记不准确的问题，避免不良分析失败。
进一步，所述若干字线包括边缘区域和位于边缘区域一侧的中心区域，所述边缘区域一侧具有若干第一版图特征图形，所述第一版图特征图形与字线不相同，根据第一版图特征图形，找到所述失效行地址对应的异常字线。由于字线均是重复的图形，如果通过一根一根数字线来确定行地址对应字线效率就非常低，通过在边缘区域的一侧设置若干第一版图特征图形，由于第一版图特征图形在3D NAND制作过程中位置是固定的形状也是固定的，第一版图特征图形与附近的字线的相对位置是固定的，使得第一版图特征图形与附近的每一根字线的地址具有相应的联系，因而通过识别第一版图特征图形，就可以很快的获知第一版图特征图形附近的字线为哪一根字线或者获得某一字线对应的行地址，反过来也一样，如果知道行地址，通过识别第一版图特征图形，也可以很快的获知该行地址对应的字线为哪一根，从而提高了根据行地址获得字线的具体位置的效率和速率。
进一步，所述去除边缘区域中部分所述异常字线以及所述异常字线两侧与异常字线相邻的部分若干字线以及在凹槽中填充金属，形成金属层在双束聚焦离子束电镜中进行，以简化金属层的形成工艺。
进一步，当所述若干字线之间还具有贯穿所述控制栅的阵列共源极时，所述字线连接区域与阵列共源极电连接，即字线连接区域通过阵列共源极可以与衬底连接，这种情况下字线连接区域与字线连接区域两侧其他字线的电容差异值更明显，在采用电镜进行扫描时，字线连接区域对应图像与其他字线的明暗对比度能更大，能更进一步提高电镜对字线连接区域以及字线连接区域中的异常字线的识别能力，进一步提高异常字线位置的识别精度。
本发明的芯片存储区域失效地址物理位置的确认装置，可以高效准确的对异常沟道存储单元进行物理位置标记。
附图说明
图1为本发明实施例芯片存储区域失效地址物理位置的确认方法的流程示意图；
图2-图5为本发明实施例芯片存储区域失效地址物理位置的确认过程的结构示意图；
图6为本发明实施例芯片存储区域失效地址物理位置的确认装置的结构示意图。
具体实施方式
如背景技术所言，现有方法找到的失效的存储单元的物理位置的精度有限，容易造成不良分析失败。
研究发现，失效的行地址一般在存储区域边缘进行分辨,然后通过在电镜设备里平行移动到相应的失效列地址,最终将失效的存储单元物理地址找出并做好标记后进行切片分析。但是当目标区域离存储区域边缘较远时，需要电镜设备的载台进行长距离移动，电镜设备载台的长距离移动时容易产生偏差，导致地址不正确而分析失败。
为此，本发明提供了一种本发明的芯片存储区域失效地址物理位置的确认方法及装置，所述方法对所述存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址后，找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。提高了物理位置标记的准确性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明实施例芯片存储区域失效地址物理位置的确认方法的流程示意图；图2-图5为本发明实施例芯片存储区域失效地址物理位置的确认过程的结构示意图；图6为本发明实施例芯片存储区域失效地址物理位置的确认装置的结构示意图。
本发明实施例提供了一种芯片存储区域失效地址物理位置的确认方法，请参考图1，包括步骤：
步骤S101，提供存储芯片，所述存储芯片包括多层层叠的控制栅、贯穿所述控制栅的若干沟道孔存储结构、与相应层的控制栅连接的若干字线、与相应的沟道孔存储结构连接的若干位线；
步骤S102，对所述存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址；
步骤S103，找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；
步骤S104，将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；
步骤S105，将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；
步骤S106，在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。
下面结合附图对前述过程进行详细描述。
步骤S101，提供存储芯片，所述存储芯片包括多层层叠的控制栅、贯穿所述控制栅的若干沟道孔存储结构、与相应层的控制栅连接的若干字线、与相应的沟道孔存储结构连接的若干位线。
本实施例中，所述存储芯片为3D NAND存储器，参考图2，所处存储芯片包括多层层叠的控制栅(图中未示出)、贯穿所述控制栅的若干沟道孔存储结构(图中未示出)、与相应层的控制栅连接的若干字线201、与相应的沟道孔存储结构连接的若干位线(图中未示出)。
在具体的实施例中，所述存储芯片包括，包括：半导体衬底；位于半导体衬底上控制栅和隔离层相互层叠的堆叠结构，所述堆叠结构包括核心区和位于核心区一侧的台阶区；贯穿核心区的堆叠结构的若干通道孔；位于沟道孔的中的沟道孔存储结构，所述沟道孔存储结构包括位于所述沟道孔侧壁表面上的电荷存储层和位于电荷存储侧壁表面上的沟道层；贯穿核心区和台阶区的堆叠结构的若干阵列共源极；覆盖所述堆叠结构的介质层；位于介质层中与不同台阶区连接的若干接触插塞；位于介质层上与相应的接触插塞连接的若干字线；相应的与每一个沟道孔中的沟道孔存储结构(沟道层)连接的若干位线。
所述电荷存储层包括位于沟道孔侧壁表面上的阻挡氧化层、位于阻挡氧化层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿氧化层；所述沟道层填充满剩余的沟道孔。
所述半导体衬底的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中，所述半导体衬底的材料为单晶硅(Si)。
所述隔离层的材料可以为氧化硅、氮化硅、氮氧化硅、氮碳化硅中的一种。本实施例中，所述隔离层的材料为氧化硅。
所述控制栅包括高K介质层和位于高K介质层表面的金属栅极，所述金属栅极的材料可以为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。所述高K介质层的材料HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。在其他实施例中，所述控制栅可以包括氧化硅介质层和位于介质层上的多晶硅栅极。
在一实施例中，所述若干字线包括边缘区域21和位于边缘区域21一侧的中心区域，所述边缘区域21一侧具有若干第一版图特征图形，所述第一版图特征图形与字线不相同，根据第一版图特征图形，找到所述失效行地址对应的异常字线。由于字线201均是重复的图形，如果通过一根一根数字线来确定行地址对应字线效率就非常低，通过在边缘区域21的一侧设置若干第一版图特征图形，由于第一版图特征图形在3D NAND制作过程中位置是固定的形状也是固定的，第一版图特征图形与附近的字线的相对位置是固定的，使得第一版图特征图形与附近的每一根字线的地址具有相应的联系，因而通过识别第一版图特征图形，就可以很快的获知第一版图特征图形附近的字线为哪一根字线或者获得某一字线对应的行地址，反过来也一样，如果知道行地址，通过识别第一版图特征图形，也可以很快的获知该行地址对应的字线为哪一根，从而提高了根据行地址获得字线的具体位置的效率和速率。
在具体的实施例中，若干第一版图特征图形的位置和/或形状不相同。
本实施例中，进行电性验证之前，所述字线和位线均已形成。
进行步骤S102，对所述存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址。
所述电性验证为现有常规的电学参数测试。本实施例中所述电性验证为芯片存储功能验证。在进行电性验证时，对每一根字线和对应的位线均要进行相应的测试。
根据电性验证的结果，可以获得异常沟道存储单元对应的失效行地址和失效列地址。所述异常沟道存储单元为电学参数异常的沟道存储单元。
在具体的实施例中，所述电性验证可以在电性测试机台中完成进行步骤S103，找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记。
在存储器中，每一个字线均对应一个行地址，相应的每一个位线对应一个列地址。
本实施例中，根据第一版图特征图形，找到所述失效行地址对应的异常字线。在一实施例中，找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记可以在电镜中，具体为双束聚焦离子束电镜中完成。继续参考图2，以图2中某一根字线为异常字线作为示例，在找到所述失效行地址对应的异常字线201a后，在异常字线201a的边缘区域一侧对所述异常字线201a进行位置标记23，在一实施例中，所述位置标记23为通过双束聚焦离子束电镜中的聚焦离子束在相应的位置刻蚀出的一细坑。
在一实施例中，步骤S103-步骤S106均是在同一电镜(具体可以为双束聚焦离子束电镜)中进行，以使得物理位置的确认过程的效率提高并且精度较高。
进行步骤S104，将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域。
具体的，参考图3，在对异常字线201a进行位置标记23后，将所述异常字线201a与异常字线201a两侧相邻的若干字线201电连接一起，形成字线连接区域205。在一实施例中，通过金属层202将所述异常字线201a与异常字线201a两侧相邻的若干字线201电连接一起，形成字线连接区域205。
在一实施例中，将所述异常字线201a与异常字线201a两侧相邻的若干字线201电连接一起，形成字线连接区域205的过程包括：去除边缘区域21中部分所述异常字线201a以及所述异常字线201a两侧与异常字线201a相邻的部分若干字线201，形成凹槽；在凹槽中填充金属，形成金属层202，所述金属层202的材料可以为W，所述金属层202将所述异常字线201a与异常字线201a两侧相邻的若干字线201电连接一起，形成字线连接区域205。
本实施例中，将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域的步骤在电镜(具体可以为双束聚焦离子束电镜)中进行，通过双束聚焦离子束电镜中的聚焦离子束去除边缘区域21中部分所述异常字线201a以及所述异常字线201a两侧与异常字线相邻的部分若干字线201形成凹槽以及通过双束聚焦离子束电镜在凹槽中填充(沉积)金属，以简化金属层的形成工艺。
在其他实施例中，所述凹槽可以通过现有的刻蚀工艺形成，所述金属层也可以通过沉积和研磨工艺形成。
所述与异常字线201a相连的字线201的数量可以为2根、4根、6根、8根或者其他的数量。
本申请中，通过将所述异常字线201a与异常字线201a两侧相邻的若干字线201电连接一起，形成字线连接区域205，由于字线连接区域205是由异常字线201a与异常字线201a两侧相邻的若干字线201电连接一起形成，因而字线连接区域205的电容会大于其他单根字线的电容，后续在将所述存储芯片置于电镜中进行扫描时，获得存储芯片的表面的图像会呈现很明显的明暗对比度(具体的字线连接区域205对应图像的亮度远大于字线连接区域205两侧的其他字线的亮度)，因而通过图像明暗对比度的不同，可以快速的识别出字线连接区域，由于异常字线201a在字线连接区域205中的位置是已知的，后续在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，就可以对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。并且由于字线连接区域205的面积很大，且异常字线201a在异常字线201a中的位置是固定的(比如图3中字线连接区域205中间的一根位线即为异常位线201a)，因而存储芯片在(电镜中的载台上)移动时，电镜仍能准确的找到异常字线201a的位置，在找到所述失效列地址对应的异常位线时，电镜就可以对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记，从而避免电镜(的载台)的长距离移动产生偏差带来的对异常沟道存储单元进行物理位置标记不准确的问题。
在其他实施例中，当所述若干字线之间还具有贯穿所述控制栅的阵列共源极时，所述字线连接区域与阵列共源极电连接，即字线连接区域通过阵列共源极可以与衬底连接，这种情况下字线连接区域与字线连接区域两侧其他字线的电容差异值更明显，在采用电镜进行扫描时，字线连接区域对应图像与其他字线的明暗对比度能更大，能更进一步提高电镜对字线连接区域以及字线连接区域中的异常字线的识别能力，进一步提高异常字线位置的识别精度。
进行步骤S105，将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域。
本实施例中，所述电镜为双束聚焦离子束电镜。所述电镜对存储芯片进行扫描时，能获得存储芯片表面对应的图像，所述图像包括与字线连接区域对应的图像以及与字线连接区域两侧的其他字线对应的图像，通过图像明暗对比度的不同，识别出字线连接区域。
电镜的一般工作原理为：电子枪发射的高能电子束轰击存储芯片表面，存储芯片表面被轰击的区域激发产生二次电子，检测二次电子并利用二次电子信号成像来观察存储芯片的表面形态。参考图4，采用电镜进行扫描时，由于存储芯片表面的字线连接区域205的电容要大于字线连接区域205两侧的其他字线201的电容，字线连接区域205产生的二次电子的数量多于字线连接区域205两侧的其他字线201产生的二次电子的数量，使得字线连接区域205对应图像的亮度大于字线连接区域205两侧的其他字线201对应图像的亮度。
本实施例中，将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域205的过程包括：通过电镜扫描获得存储芯片表面的图像，所述字线连接区域205对应图像的亮度大于字线连接区域205两侧的其他字线201对应图像的亮度，通过亮度的不同，识别出字线连接区域205。
进行步骤S106，在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。
在一实施例中，所述物理位置标记具体可以通过双束聚焦离子束电镜在异常沟道存储单元的正上方沉积一块氧化硅薄膜形成。
电镜在进行物理位置标记时，需要沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，即使电镜定位到异常字线201a和异常位线的交叉点处，异常字线201a和异常位线的交叉点处的沟道存储单元即为异常沟道存储单元，对异常沟道存储单元进行物理位置标记。
还包括，对所述失效行地址和所述失效列地址对应的异常沟道存储单元进行物理位置标记后，对所述物理位置标记处的异常沟道存储单元进行切片分析。
在一实施例中，所述若干列地址一侧具有第二版图特征图形，根据第二版图特征图形，找到所述失效列地址对应的异常位线。
所述第二版图特征图形与位线不相同，根据第二版图特征图形，找到所述失效列地址对应的异常位线。由于第二版图特征图形在3D NAND制作过程中位置是固定的形状也是固定的，第二版图特征图形与附近的位线的相对位置是固定的，使得第二版图特征图形与附近的每一根位线的地址具有相应的联系，因而通过识别第二版图特征图形，就可以很快的获知第二版图特征图形附近的位线为哪一根位线或者获得某一位线对应的列地址，反过来也一样，如果知道列地址，通过识别第二版图特征图形，也可以很快的获知该列地址对应的位线为哪一根，从而提高了根据失效位地址获得异常位线的具体位置的效率和速率。
参考图6，本发明实施例还提供了一种芯片存储区域失效地址物理位置的确认装置，包括：
电性验证单元301，用于对存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址，所述存储芯片包括多层层叠的控制栅、贯穿所述控制栅的若干沟道孔存储结构、与相应层的控制栅连接的若干字线以及与相应的沟道孔存储结构连接的若干位线；
异常字线标记单元302，用于找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；
连接单元303，用于将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；
扫描单元304，用于对所述存储芯片进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；
物理位置标记单元305，用于沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。
在一实施例，所述若干字线包括边缘区域，所述边缘区域一侧具有若干第一版图特征图形，根据第一版图特征图形，找到所述失效行地址对应的异常字线。
在一实施例，所述连接单元303将异常字线两侧与异常字线相邻的若干字线与异常字线电连接一起，形成字线连接区域的过程包括：去除边缘区域中部分所述异常字线以及所述异常字线两侧与异常字线相邻的部分若干字线，形成凹槽；在凹槽中填充金属，形成金属层，所述金属层将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域。
在一实施例，所述扫描单元304将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域的过程包括：通过扫描获得存储芯片表面的图像，所述字线连接区域对应图像的亮度大于字线连接区域两侧的其他字线对应图像的亮度，通过亮度的不同，识别出字线连接区域。
在一实施例，所述若干字线之间还具有贯穿所述控制栅的阵列共源极，所述字线连接区域与阵列共源极电连接。
所述字线连接区域的电容大于其他字线的电容。
在一实施例中，所述物理位置标记单元305可以通过在异常沟道存储单元的正上方沉积一块氧化硅薄膜形成。异常字线标记单元形成的位置标记具体可以玩为通过聚焦离子束在相应的位置刻蚀出的一细坑。
在一实施例，所述若干列地址一侧具有第二版图特征图形，根据第二版图特征图形，找到所述失效列地址对应的异常位线。
在一实施例，还包括，切片单元306，用于对所述失效行地址和所述失效列地址对应的异常沟道存储单元进行物理位置标记后，对所述物理位置标记处的异常沟道存储单元进行切片分析。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种芯片存储区域失效地址物理位置的确认方法，其特征在于，包括：
提供存储芯片，所述存储芯片包括多层层叠的控制栅、贯穿所述控制栅的若干沟道孔存储结构、与相应层的控制栅连接的若干字线以及与相应的沟道孔存储结构连接的若干位线；
对所述存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址；
找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；
将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；
将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；
在电镜中沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。
2.如权利要求1所述的芯片存储区域失效地址物理位置的确认方法，其特征在于，所述若干字线包括边缘区域，所述边缘区域一侧具有若干第一版图特征图形，根据第一版图特征图形，找到所述失效行地址对应的异常字线。
3.如权利要求2所述的芯片存储区域失效地址物理位置的确认方法，其特征在于，将异常字线两侧与异常字线相邻的若干字线与异常字线电连接一起，形成字线连接区域的过程包括：去除边缘区域中部分所述异常字线以及所述异常字线两侧与异常字线相邻的部分若干字线，形成凹槽；在凹槽中填充金属，形成金属层，所述金属层将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域。
4.如权利要求3所述的芯片存储区域失效地址物理位置的确认方法，其特征在于，所述去除边缘区域中部分所述异常字线以及所述异常字线两侧与异常字线相邻的部分若干字线以及在凹槽中填充金属，形成金属层在电镜中进行。
5.如权利要求1或4所述的芯片存储区域失效地址物理位置的确认方法，其特征在于，所述电镜为双束聚焦离子束电镜。
6.如权利要求1所述的芯片存储区域失效地址物理位置的确认方法，其特征在于，将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域的过程包括：通过电镜扫描获得存储芯片表面的图像，所述字线连接区域对应图像的亮度大于字线连接区域两侧的其他字线对应图像的亮度，通过亮度的不同，识别出字线连接区域。
7.如权利要求1所述的芯片存储区域失效地址物理位置的确认方法，其特征在于，所述若干字线之间还具有贯穿所述控制栅的阵列共源极，所述字线连接区域与阵列共源极电连接。
8.如权利要求7所述的芯片存储区域失效地址物理位置的确认方法，其特征在于，所述字线连接区域的电容大于其他字线的电容。
9.如权利要求1所述的芯片存储区域失效地址物理位置的确认方法，其特征在于，所述若干列地址一侧具有第二版图特征图形，根据第二版图特征图形，找到所述失效列地址对应的异常位线。
10.一种芯片存储区域失效地址物理位置的确认装置，其特征在于，包括：
电性验证单元，用于对存储芯片进行电性验证，获得异常沟道存储单元对应的失效行地址和失效列地址，所述存储芯片包括多层层叠的控制栅、贯穿所述控制栅的若干沟道孔存储结构、与相应层的控制栅连接的若干字线以及与相应的沟道孔存储结构连接的若干位线；
异常字线标记单元，用于找到所述失效行地址对应的异常字线，对所述异常字线进行位置标记；
连接单元，用于将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域；
扫描单元，用于对所述存储芯片进行扫描，通过图像明暗对比度的不同，识别出字线连接区域；
物理位置标记单元，用于沿着所述对比度不同的字线连接区域移动存储芯片，找到所述失效列地址对应的异常位线，对所述异常字线和所述异常位线交叉处对应的异常沟道存储单元进行物理位置标记。
11.如权利要求10所述的芯片存储区域失效地址物理位置的确认装置，其特征在于，所述若干字线包括边缘区域，所述边缘区域一侧具有若干第一版图特征图形，根据第一版图特征图形，找到所述失效行地址对应的异常字线。
12.如权利要求11所述的芯片存储区域失效地址物理位置的确认装置，其特征在于，所述连接单元将异常字线两侧与异常字线相邻的若干字线与异常字线电连接一起，形成字线连接区域的过程包括：去除边缘区域中部分所述异常字线以及所述异常字线两侧与异常字线相邻的部分若干字线，形成凹槽；在凹槽中填充金属，形成金属层，所述金属层将所述异常字线与异常字线两侧相邻的若干字线电连接一起，形成字线连接区域。
13.如权利要求10所述的芯片存储区域失效地址物理位置的确认装置，其特征在于，所述扫描单元将所述存储芯片置于电镜中进行扫描，通过图像明暗对比度的不同，识别出字线连接区域的过程包括：通过扫描获得存储芯片表面的图像，所述字线连接区域对应图像的亮度大于字线连接区域两侧的其他字线对应图像的亮度，通过亮度的不同，识别出字线连接区域。
14.如权利要求10所述的芯片存储区域失效地址物理位置的确认装置，其特征在于，所述若干字线之间还具有贯穿所述控制栅的阵列共源极，所述字线连接区域与阵列共源极电连接。
15.如权利要求14所述的芯片存储区域失效地址物理位置的确认装置，其特征在于，所述字线连接区域的电容大于其他字线的电容。
16.如权利要求10所述的芯片存储区域失效地址物理位置的确认装置，其特征在于，所述若干列地址一侧具有第二版图特征图形，根据第二版图特征图形，找到所述失效列地址对应的异常位线。
CN201910931028.XA 2019-09-29 2019-09-29 芯片存储区域失效地址物理位置的确认方法及装置 Active CN110706728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910931028.XA CN110706728B (zh) 2019-09-29 2019-09-29 芯片存储区域失效地址物理位置的确认方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910931028.XA CN110706728B (zh) 2019-09-29 2019-09-29 芯片存储区域失效地址物理位置的确认方法及装置

Publications (2)

Publication Number Publication Date
CN110706728A true CN110706728A (zh) 2020-01-17
CN110706728B CN110706728B (zh) 2021-08-31

Family

ID=69196296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910931028.XA Active CN110706728B (zh) 2019-09-29 2019-09-29 芯片存储区域失效地址物理位置的确认方法及装置

Country Status (1)

Country Link
CN (1) CN110706728B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113486622A (zh) * 2021-06-29 2021-10-08 海光信息技术股份有限公司 一种芯片的失效分析方法及装置、电子设备、存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050344B1 (en) * 2004-11-04 2006-05-23 Promos Technologies Inc. Failure test method for split gate flash memory
US20070019456A1 (en) * 2005-07-19 2007-01-25 Fujitsu Limited Semiconductor device and short circuit detecting method
US7474107B2 (en) * 2006-03-22 2009-01-06 International Business Machines Corporation Buried short location determination using voltage contrast inspection
CN101350226A (zh) * 2007-07-20 2009-01-21 中芯国际集成电路制造(上海)有限公司 验证检测设备检测结果是否正确的方法
CN102253328A (zh) * 2010-05-21 2011-11-23 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
CN105842264A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 失效点的定位方法及芯片的失效分析方法
CN106154133A (zh) * 2015-04-24 2016-11-23 中芯国际集成电路制造(上海)有限公司 芯片的地址测试方法及芯片的失效分析方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法
CN108170908A (zh) * 2017-12-13 2018-06-15 上海华虹宏力半导体制造有限公司 扰码验证方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050344B1 (en) * 2004-11-04 2006-05-23 Promos Technologies Inc. Failure test method for split gate flash memory
US20070019456A1 (en) * 2005-07-19 2007-01-25 Fujitsu Limited Semiconductor device and short circuit detecting method
US7474107B2 (en) * 2006-03-22 2009-01-06 International Business Machines Corporation Buried short location determination using voltage contrast inspection
CN101350226A (zh) * 2007-07-20 2009-01-21 中芯国际集成电路制造(上海)有限公司 验证检测设备检测结果是否正确的方法
CN102253328A (zh) * 2010-05-21 2011-11-23 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
CN105842264A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 失效点的定位方法及芯片的失效分析方法
CN106154133A (zh) * 2015-04-24 2016-11-23 中芯国际集成电路制造(上海)有限公司 芯片的地址测试方法及芯片的失效分析方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法
CN108170908A (zh) * 2017-12-13 2018-06-15 上海华虹宏力半导体制造有限公司 扰码验证方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113486622A (zh) * 2021-06-29 2021-10-08 海光信息技术股份有限公司 一种芯片的失效分析方法及装置、电子设备、存储介质
CN113486622B (zh) * 2021-06-29 2023-02-28 海光信息技术股份有限公司 一种芯片的失效分析方法及装置、电子设备、存储介质

Also Published As

Publication number Publication date
CN110706728B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
TW460999B (en) Microstructure defect detection
CN109309021B (zh) 检查基板的系统和方法及使用其制造半导体器件的方法
CN104078343B (zh) 一种栅氧化层缺陷原貌的失效分析方法
CN107507787B (zh) 一种沟道孔的检测方法
CN107863305B (zh) 一种sono刻蚀工艺的检测方法
CN109872766B (zh) 三维存储器的失效分析方法
CN101097965A (zh) 非易失性存储器件及其制造方法
CN103811079B (zh) 半导体器件的测试方法和半导体测试装置
JP7248966B2 (ja) 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法
CN110706728B (zh) 芯片存储区域失效地址物理位置的确认方法及装置
JP2020136494A (ja) 半導体記憶装置および検査方法
CN112951737B (zh) 沟道孔缺陷的改进方法、检测方法及检测系统
CN116235273A (zh) 用于相似相邻材料的终点检测
US7329550B2 (en) Method for analyzing the structure of deep trench capacitors and a preparation method thereof
US10249546B2 (en) Reverse decoration for defect detection amplification
CN107346751B (zh) 测试结构及其形成方法以及测试方法
CN107991598B (zh) 一种用于三维存储器沟道导通性的测量方法
US20060175607A1 (en) Semiconductor device, device forming substrate, wiring connection testing method, and manufacturing method of the semiconductor device
CN1889242A (zh) 缺陷检测元件及其检测和制造方法
CN1774610A (zh) 确定电介质层厚度的方法和装置
KR20120099858A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20150028204A1 (en) Inspection apparatus and inspection method
CN112908882B (zh) 一种检测方法
CN111179995A (zh) 3d存储器件的失效定位方法
TW201626549A (zh) 深溝式半導體裝置的製造方法以及深溝式半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant