CN109309021B - 检查基板的系统和方法及使用其制造半导体器件的方法 - Google Patents

检查基板的系统和方法及使用其制造半导体器件的方法 Download PDF

Info

Publication number
CN109309021B
CN109309021B CN201810843480.6A CN201810843480A CN109309021B CN 109309021 B CN109309021 B CN 109309021B CN 201810843480 A CN201810843480 A CN 201810843480A CN 109309021 B CN109309021 B CN 109309021B
Authority
CN
China
Prior art keywords
focus offset
substrate
focus
image
layered structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810843480.6A
Other languages
English (en)
Other versions
CN109309021A (zh
Inventor
安正浩
吴在晚
李成实
梁裕信
任东哲
赵炯奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109309021A publication Critical patent/CN109309021A/zh
Application granted granted Critical
Publication of CN109309021B publication Critical patent/CN109309021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95692—Patterns showing hole parts, e.g. honeycomb filtering structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B21/00—Microscopes
    • G02B21/0004—Microscopes specially adapted for specific applications
    • G02B21/002—Scanning microscopes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261—Details
    • H01J37/263—Contrast, resolution or power of penetration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本公开提供了检查基板的系统和方法及使用其制造半导体器件的方法。一种基板检查系统包括：基板支撑件；光学器件，配置为照射基板上的图案化结构以及从由图案化结构反射的光捕获图案化结构的图像；焦点调整装置，操作为调整入射光在图案化结构上的焦点位置；图像处理器，配置为计算焦点偏移的最佳值，以确定用于图案化结构中的缺陷检测的光的焦点。图案化结构可以包括具有开口的第一图案以及具有相对于基板位于不同高度处的顶表面的第二图案。焦点偏移值采用在改变入射光的焦点位置的同时获得的第二图案的顶表面的图像来确定。

Description

检查基板的系统和方法及使用其制造半导体器件的方法
技术领域
本发明构思涉及一种基板检查系统、一种基板检查方法以及采用其制造半导体器件的方法，用于质量控制目的。具体地，本发明构思涉及检测基板上的图案缺陷的系统和方法以及采用其制造半导体器件的方法。
背景技术
需要检测半导体器件中的制造缺陷，使得半导体器件的可靠性和工艺产率可以被提高。为此，通常通过光学方法检测缺陷。然而，随着制造半导体器件的工艺的复杂性提高，器件的图案和特征变得更精细，并且器件的架构变得更复杂，变得越来越难以正确地检测和分类可能发生的各种类型的缺陷。
发明内容
根据本发明构思，一种基板检查系统可以包括：支撑结构，配置为支撑和移动基板；光学结构，配置为将入射光提供到基板、接收由基板反射的反射光、从反射光获得图像以及检测基板上的图案的缺陷，该图案包括具有开口的第一图案以及具有位于不同高度的顶表面的第二图案，该开口在垂直于基板的顶表面的方向上延伸；焦点调整结构，配置为调整提供到基板的入射光的焦点位置；以及图像处理结构，配置为从第二图案的顶表面的图像计算焦点偏移的最佳值，第二图案的顶表面的图像在改变提供到基板的入射光的焦点位置时获得。
根据本发明构思，一种用于半导体器件的质量控制的检查方法可以包括：确定最佳的焦点偏移值；用基于最佳焦点偏移值聚焦的入射光照射基板上的分层结构；从由分层结构反射的光捕获分层结构的图像作为分层结构的照射结果；以及采用分层结构的捕获的图像检测分层结构中的缺陷，其中分层结构包括具有顶表面和其中的开口的第一图案以及具有相对于基板的顶表面位于不同高度处的顶表面的第二图案，该开口从第一图案的顶表面在垂直于基板的顶表面的方向上延伸。最佳焦点偏移值通过如下程序确定，该程序包括：在改变入射光的焦点位置的同时捕获焦点偏移图像，每个焦点偏移图像是分层结构的包括第二图案的顶表面的区域的图像，从而在入射光的不同焦点位置捕获焦点偏移图像；以及采用焦点偏移图像计算最佳焦点偏移值。
根据本发明构思，一种制造半导体器件的方法可以包括：在基板上形成包括层的堆叠的初始结构；图案化初始结构以形成具有由所述层的端部构成的阶梯部分的分层结构以及在所述层中形成竖直孔的图案以暴露基板；以及执行基板检查过程。基板检查过程包括：确定最佳焦点偏移值；用基于最佳焦点偏移值聚焦的入射光照射分层结构；从由分层结构反射的光捕获竖直孔的图案的图像作为分层结构的照射的结果；以及采用所捕获的竖直孔的图案的图像检测竖直孔中的缺陷。最佳焦点偏移值通过如下程序确定，该程序包括：在改变入射光的焦点位置的同时捕获焦点偏移图像，每个焦点偏移图像是分层结构的包括所述层的端部的顶表面的区域的图像，从而在入射光的不同焦点位置捕获焦点偏移图像；以及采用焦点偏移图像计算最佳焦点偏移值。
根据本发明构思，一种用于半导体器件的质量控制的检查方法可以包括：提供检查对象，该检查对象包括基板和在基板上的分层结构并具有在分层结构的顶表面处暴露的开口的图案以及具有设置在相对于基板的不同高度处的暴露顶表面的台阶部分；确定最佳焦点偏移值；基于最佳焦点偏移值对分层结构成像以获得开口的图案的表征(representation)；以及分析开口的图案的表征以确定缺陷是否存在于分层结构的包括开口的图案的区域中。最佳焦点偏移值通过如下程序确定，该程序包括：用聚焦在距基板的顶表面分隔一距离的焦点位置的入射光照射分层结构的包括台阶部分的顶表面的区域；逐步改变焦点位置以改变焦点位置与基板的顶表面分隔的距离；在每次焦点位置已经逐步改变时捕获分层结构的所述区域的图像，从而获得多个焦点偏移图像；以及采用焦点偏移图像计算最佳焦点偏移值。由于分层结构已经用聚焦在各焦点位置的入射光照射，每个焦点偏移图像是从由分层结构反射的光捕获的分层结构的所述区域的图像。
附图说明
从以下结合附图对本发明构思的示例的简要描述，本发明构思将被更清楚地理解。附图表示如这里所述的非限制性的示例。
图1是根据本发明构思的基板检查系统的示例的方框图。
图2是图1所示的基板检查系统的示例的示意图。
图3是示出根据本发明构思的基板检查方法的示例的流程图。
图4A是详细地示出图3所示的方法的步骤S20的程序的流程图。
图4B是详细地示出图3的步骤S30的程序的流程图。
图5是检查对象(例如基板)的透视图。
图6是示出用于确定最佳焦点偏移值的过程的概念图。
图7是从图5的基板获得的焦点偏移图像的图。
图8是示出从焦点偏移图像选择比较区域的方法的概念图。
图9是示出根据焦点位置的焦点偏移图像的图。
图10是对应于图9的比较图像的焦点偏移值处的图像对比度值的曲线图。
图11是示出用于检测缺陷的过程的概念图。
图12是示出通过根据本发明构思的基板检查方法的示例获得的开口的图案缺陷的一系列SEM图像。
图13是根据本发明构思的制造半导体器件的方法的流程图。
图14是半导体器件的平面图。
图15、图16、图17、图18、图19、图20和图21是半导体器件在其制造过程中沿着与图14的线I-I’的方向对应的方向剖取的截面图。
应当注意，这些附图旨在示出某些示例性的示例中使用的方法、结构和/或材料的一般特性并对下面提供的书面描述进行补充。然而，这些附图没有按比例，并可以不精确地反映任何给定示例的精确结构或操作特性，而不应被解释为限制或限定本发明构思所涵盖的值或性质的范围。例如，分子、层、区域和/或结构元件的相对厚度和定位可以为了清楚而被缩小或放大。各个附图中的类似或相同的附图标记的使用旨在表示类似或相同的元件或特征的存在。
具体实施方式
现在，将参照附图更全面地描述本发明构思的示例。
图1是根据本发明构思的基板检查系统的方框图。图2是示意性地示出由图1绘出的基板检查系统的图。
参照图1和图2，基板检查系统10可以是光学检查系统，其配置为将入射光L1提供到基板100、接收从基板100反射的反射光L2、从反射光L2获得图像、以及分析由反射光L2获得的图像以确定基板100上是否存在缺陷。例如，基板检查系统10可以包括明场照明检查系统、暗场照明检查系统或激光扫描检查系统。基板100一般主要是指由检查系统检查的对象或物体，并可以是或包括半导体基板(诸如晶片)，其上形成构成半导体器件的各种图案。图案可以为三维结构，诸如孔、凹槽、沟槽和/或线和空间(line-and-space)图案。在某些示例中，基板100可以是玻璃基板，但是本发明构思不限于此。根据本发明构思的某些示例，基板检查系统10可以用于从要求三维检查过程的各种半导体器件(例如半导体封装、半导体芯片和显示面板)检测缺陷。为了简单起见，下面的描述将指的是其中基板100(即检查对象)是提供有构成半导体器件的图案的半导体基板的示例。
在某些示例中，基板检查系统10可以包括支撑结构200、光学结构300、焦点调整结构400和图像处理结构500。光学结构300可以例如包括光源部分310、光学部分320和检测部分330。这些部分可以被选择性地称为单元。
支撑结构200可以配置为支撑和移动基板100，因此可以被简称为基板支撑件。作为示例，支撑结构200可以包括其上设置基板100的工作台210以及连接到工作台210的下部并用于在水平方向和竖直方向上移动工作台210的工作台驱动部分220。例如，工作台驱动部分220可以配置为在彼此垂直的第一方向x、第二方向y和第三方向z的每个或全部上移动工作台210。焦点调整结构400和图像处理结构500可以配置为控制工作台驱动部分220的水平运动(即在x-y平面上)或竖直运动(即沿着z轴)。
光源部分310可以配置为产生入射光L1。在某些示例中，入射光L1可以通过光学部分320从光源部分310导向基板100。作为示例，光源部分310包括光源311、第一反射镜312、多个滤光片313、314和315以及第一照射透镜316。光源311可以配置为产生入射光L1。光源311可以是灯或激光器件，但是本发明构思不限于此。在某些示例中，入射光L1具有相对短的波长(例如紫外光的波长)。例如，入射光L1可以具有在从约100nm至约300nm的范围内的波长。然而，本发明构思不限于此。在某些另外的示例中，入射光L1具有从可见至近红外范围的相对长的波长。例如，入射光L1可以具有从约700nm至900nm的范围内的波长。
第一反射镜312可以取向为朝向光学部分320反射从光源311发射的入射光L1。多个滤光片313、314和315以及第一照射透镜316可以(沿着系统延伸的光轴)插设在第一反射镜312和光学部分320之间。所述多个滤光片313、314和315可以包括例如光谱滤光片313、偏振滤光片314和中性密度(ND)滤光片315。光谱滤光片313可以配置为允许具有特定波长的入射光L1从其通过。偏振滤光片314可以配置为控制入射光L1的偏振状态，即使入射光L1偏振。ND滤光片315可以配置为控制入射光L1的亮度或强度。滤光片313、314和315的每个可以配置为建立适合于所希望的工艺环境的照射条件。滤光片313、314和315中的至少一个可以是可替代的或被省略。第一照射透镜316可以配置为使入射光L1准直使得入射光L1的光线彼此平行地从滤光片313、314和315朝向光学部分320传播。
光学部分320可以配置为将入射光L1从光源部分310传输到基板100，并将从基板100反射的反射光L2朝向检测部分330或焦点调整结构400传输。作为示例，光学部分320包括第一分束器321、物镜322、第二分束器323和第二照射透镜324。第一分束器321可以定位在光源部分310和支撑结构200之间的光路上。第一分束器321可以配置为将入射在其上的光的一部分反射并透射光的其余部分。换言之，第一分束器321可以配置为将从光源部分310传输的入射光L1反射到物镜322，并透射从基板100反射且透射穿过物镜322的反射光L2。例如，第一分束器321可以是半反射镜或包括半反射镜。
物镜322可以配置为将入射光L1聚焦在基板100的顶表面上(例如在形成于基板100上的图案的顶表面上或在该图案中)。入射光L1的焦点的位置可以被称为焦点位置。入射光L1的焦点位置可以在焦点调整结构400的控制下改变。物镜322可以配置为接收从基板100反射的反射光L2并透射基板100的顶表面的放大图像。基板100的图像的放大倍数可以由物镜322的数值孔径(NA)和/或入射光L1的波长确定。物镜322可以配置为将反射光L2转换成平行光线。尽管没有示出，但是光圈(未示出)可以提供在第一分束器321和物镜322之间以调整被导向物镜322中的入射光L1的量。
第二分束器323可以(光学地)设置在第一分束器321后面。第二分束器323可以配置为将由第一分束器321透射的反射光L2的一部分朝向焦点调整结构400反射，并朝向检测部分330透射反射光L2的其余部分。例如，第二分束器323可以是半反射镜或包括半反射镜。第二照射透镜324可以光学地插设在第二分束器323和焦点调整结构400之间。第二照射透镜324可以配置为使由第二分束器323反射的反射光L2的光线彼此平行地朝向焦点调整结构400传播。
检测部分330可以配置为从由基板100反射的光获得基板100的图像(即形成在基板100上的图案的图像)。在某些示例中，检测部分330可以包括放大率调节器件331、第二反射镜332、中继透镜333、第三分束器334、第一检测器335和第二检测器336。放大率调节器件331可以配置为允许穿过第二分束器323的反射光L2在第二反射镜332上形成图像。放大率调节器件331可以包括单个变焦透镜或具有不同放大倍数的多个镜筒透镜。在放大率调节器件331是单个变焦透镜的情况下，变焦透镜的焦点可以被调整以允许检测部分330获得基板100的最佳图像。在放大率调节器件331包括多个镜筒透镜的情况下，镜筒透镜中的一个可以被选择以允许检测部分330获得基板100的最佳图像。
第二反射镜332可以(光学地)设置在放大率调节器件331后面。第二反射镜332可以配置为将反射光L2从放大率调节器件331朝向第三分束器334反射。中继透镜333可以(光学地)插设在第二反射镜332和第三分束器334之间。中继透镜333可以允许特定间隔被建立在第二反射镜332和第三分束器334之间。在中继透镜333之间，反射光L2可以传播而没有光束尺寸上的改变。在某些示例中，中继透镜333可以配置为反转反射光L2的图像。第三分束器334可以配置为将反射光L2分成分别朝向第一检测器335和第二检测器336传播的两个光束。例如，第三分束器334可以配置为将由第二反射镜332反射的反射光L2的一部分朝向第一检测器335透射，并朝向第二检测器336反射反射光L2的其余部分。例如，第三分束器334可以是半反射镜或包括半反射镜。
第一检测器335可以配置为产生基板100的图像，其将用于缺陷检查过程。在某些示例中，第一检测器335包括TDI照相机或电荷耦合器件(CCD)照相机。缺陷检查过程的图像可以是具有相对高的信号-噪声比(SNR)的数字图像，并且缺陷的存在或不存在可以通过采用检查算法分析这样的图像来确定。第二检测器336可以用于观察或察看基板100。此外，第二检测器336可以用于小的图案和/或精确的对准。在某些示例中，当完成检查缺陷的过程时，第二检测器336可以用于察看检测到的缺陷。
焦点调整结构400可以设置在支撑结构200的一侧。例如，焦点调整结构400可以设置在面对光源部分310的位置。焦点调整结构400可以配置为接收从基板100反射的反射光L2的一部分，从而收集关于入射光L1的焦点位置的信息。焦点调整结构400可以基于所收集的关于焦点位置的信息来控制导向基板100的入射光L1的焦点位置。在某些示例中，焦点调整结构400可以通过采用工作台驱动部分220改变基板100在第三方向z上的位置(即改变物镜322和基板100之间的距离)而改变入射光L1的焦点位置。然而，本发明构思不限于此。焦点调整结构400可以采用各种方法改变焦点位置。作为示例，为了改变入射光L1的焦点位置，物镜322在第三方向z上的位置可以由焦点调整结构400改变。在某些示例中，为了改变入射光L1的焦点位置，从光源311发射的光的波长或传播路径可以由焦点调整结构400调整。焦点调整结构400可以配置为将所收集的关于焦点位置的信息实时地反馈到图像处理结构500。
图像处理结构500可以配置为根据期望检测的缺陷的竖直位置来计算焦点偏移的最佳值并确定为缺陷检测过程而优化的焦点位置。例如，在形成于基板100上的图案具有位于不同高度的顶表面的情况下(即在图案形成台阶或阶梯结构的情况下)，焦点偏移的最佳值可以从台阶或阶梯结构的台阶的顶表面的图像来计算。这将参照基板检查方法更详细地描述。
根据本发明构思的某些示例，图像处理结构500包括控制器510、存储装置520、输入/输出单元530和接口单元540。控制器510可以执行用于计算焦点偏移的最佳值的各种操作(例如，选择每个焦点偏移图像中的比较区域、进行比较区域的图像分析等)。换言之，焦点偏移的最佳值的计算可以采用由控制器510执行的特定算法执行。例如，图像处理结构500可以配置为包括计算机系统，其中安装包含用于计算优化的焦点偏移的算法的程序。
存储装置520可以配置为存储各种数据(例如，关于基板100上的图案的布局的信息、关于期望检测的缺陷的竖直位置的信息、焦点偏移图像、比较区域的图像等)，其可以用于计算焦点偏移的最佳值。此外，存储装置520可以用于存储由控制器510或焦点调整结构400处理的额外数据(例如优化的焦点偏移值、关于入射光L1的焦点的信息等)。存储装置520可以包括非易失性存储装置。作为示例，存储装置520包括硬盘驱动器和/或非易失性半导体存储装置(例如闪存装置、相变存储装置、磁存储装置等)中的至少一个。
输入/输出单元530可以包括键盘、键区和/或显示装置。由光学结构300获得的图像数据可以通过接口单元540传输到图像处理结构500。此外，由图像处理结构500处理的数据可以通过接口单元540传输到焦点调整结构400或其它外部装置。接口单元540可以包括有线元件、无线元件、通用串行总线(USB)端口等。控制器510、存储装置520、输入/输出单元530和接口单元540可以通过至少一条数据总线彼此联接。在下文，将更详细地描述采用基板检查系统10的基板检查方法。
图3是总体上示出根据本发明构思的基板检查方法的流程图。图4A是详细地示出图3的步骤S20的流程图。图4B是详细地示出图3的步骤S30的流程图。图5是检查对象(例如基板)的透视图。图6是示意性地示出用于确定优化的焦点偏移值的过程的图。图7是示出从图5的基板获得的焦点偏移图像的图。图8是示出从焦点偏移图像选择比较区域的方法的图。图9是示出根据焦点位置的焦点偏移图像的图。图10是示出对应于图9的比较图像的焦点偏移值处的图像对比度值的曲线图。图11是示出用于检测缺陷的过程的图。
参照图1、图2、图3和图5，基板检查方法可以包括将其上形成分层结构TS的基板100装载在工作台210上(在S10中)、找到焦点偏移的最佳值(在S20中)以及执行缺陷检测操作(在S30中)。
分层结构TS可以包括堆叠在基板100上的多个绝缘层和/或导电层。在某些示例中，分层结构TS包括形成在基板100的第一区域R1上的第一图案P1和形成在基板100的第二区域R2上的第二图案P2。第一图案P1可以包括在垂直于基板100的顶表面的方向上延伸的开口OP，第二图案P2可以包括设置在分层结构TS中的不同高度或水平面处的第一至第四顶表面S1、S2、S3和S4。例如，开口OP可以是延伸穿过分层结构TS并暴露基板100的敞开孔，但是本发明构思不限于检查这样的结构。在某些示例中，开口OP可以是沟槽或凹槽(凹陷)。第一至第四顶表面S1、S2、S3和S4在从第一图案P1起的给定方向上的前边缘可以彼此水平地偏移，从而形成分层结构TS的第二图案P2的阶梯部分。第一图案P1的顶表面可以设置在与第二图案P2的第一顶表面S1相同的高度处。换言之，第一图案P1的顶表面可以与第二图案P2的第一顶表面S1共平面。图5示出其中第二图案P2的阶梯部分具有四个台阶的示例，但是本发明构思不限于此。第二图案P2的阶梯部分的台阶数可以为四个或更多个。
随着半导体器件按比例缩小，开口OP可以形成为具有高的高宽比(即高度与宽度或直径的高的比率)。例如，开口OP可以形成为具有在从1:5至1:100的范围内的高的高宽比。在此情况下，在用于形成开口OP的蚀刻工艺中不能容易地实现高的工艺均匀性。这会在蚀刻工艺期间导致开口OP的图案缺陷(异常形成)。开口OP的图案缺陷可以指在开口OP的形状上的不均一性。作为图案缺陷的示例，开口OP可以具有不均一的高度或深度、不均一的高宽比(诸如高度与直径的不均一的比率，在开口OP为圆形的情况下)、在不同竖直位置的开口OP的直径上的变化、开口OP之间的桥接或者开口OP中的一个或多个没有如所期望地暴露基板(“不敞开”缺陷)。根据本发明构思的某些示例的基板检查方法可以用于有效地检测开口OP的上述图案缺陷。
随着半导体器件按比例缩小，显示期望检测的缺陷(例如开口OP的图案缺陷)的区域的大小可以为大约几十纳米。当检查系统可以在几十至几百纳米的范围内改变检测光的焦点时，有可能在缺陷检查过程期间产生一系列缺陷信号。因此，为了改善缺陷检测能力，检查系统的光学部分的焦点应当位于为了期望检测的缺陷而优化的焦平面或焦点位置上。焦点可以被认为是沿着光学部分和基板之间的光轴从参考位置偏移的点，因此焦点和参考位置之间的距离可以被定义为焦点偏移值或简称为焦点偏移。根据本发明构思的一个方面，提供找到用于检测基板上的缺陷(诸如图案缺陷)而优化的焦点偏移的过程。
根据本发明构思的某些示例，找到优化的焦点偏移的过程可以采用第二图案P2的图像进行，第二图案P的顶表面位于对应于期望检测的缺陷的竖直位置的高度处。找到优化的焦点偏移的过程将参照图4A和图5至图8更详细地描述。
参照图1、图2以及图4A和图5至图8，可以对装载于工作台210上的基板100进行基板对准操作(在S21中)。基板对准操作可以包括调整物镜322或工作台210的水平位置(即在x-y平面上的位置)以允许入射光L1照射第一图案P1和第二图案P2。例如，基于预先提供的关于形成在基板100上的第一图案P1和第二图案P2的布局的信息，焦点调整结构400或图像处理结构500可以配置为在基板对准操作期间改变工作台驱动部分220在第一方向x和/或第二方向y上的位置。
随后，分层结构TS的第一图案P1和第二图案P2的图像可以例如在逐步改变焦点位置的同时获得(在S22中)，这些图像将在下文称为焦点偏移图像。例如，在分层结构TS的此成像中，入射光L1可以聚焦在与参考焦点位置不同的多个焦点位置上，并且第一图案P1和第二图案P2的焦点偏移图像可以在每个焦点位置处获得。参考焦点位置可以被预先确定，并且焦点调整结构400可以调整工作台210在第三方向z上的位置以将入射光L1聚焦在参考焦点位置和改变的焦点位置上。为了获得焦点偏移图像而对分层结构TS的成像可以采用光学结构300进行。
通常，参考焦点位置可以与形成在基板100上的图案的最上部分一致，但是本发明构思不限于此。在已知期望检测的缺陷的竖直位置的情况下，缺陷的位置可以被设定为参考焦点位置。例如，参考焦点位置可以是图6所示的焦点位置FS1、FS2…FSn之一。焦点位置FS1、FS2…FSn的数量越大并且焦点位置FS1、FS2…FSn之间的间隔越小，发现优化的焦点偏移的过程变得更精确和可靠。在参考焦点位置被选择为z＝0的点的情况下，改变的焦点位置(焦点位置通过其改变的增量之和)可以在z轴方向(即第三方向z)上在±几μm(特别地，±3μm)的范围内。这里，焦点偏移值可以被定义为参考焦点位置和改变的焦点位置之间的竖直距离(在图6中)。如果改变的焦点位置变得比参考焦点位置更靠近基板100(即物镜322和基板100之间的距离减小)，则焦点偏移值可以被定义为具有正值，否则，焦点偏移值可以被定义为具有负值。每个焦点偏移图像可以是第一图案P1和第二图案P2的顶表面S1-S4的二维图像的代表，如图7所示。
比较区域CR可以从由步骤S22获得的焦点偏移图像的每个来选择(在S23中)。比较区域CR可以是第二图案P2的焦点偏移图像的一区域。更具体地，比较区域CR可以是焦点偏移图像的示出目标表面的区域，该目标表面是第二图案P2的顶表面之一并位于最邻近期望检测的缺陷的竖直位置的水平面处。例如，如图7和图8所示，如果期望检测位于第一高度h1的第一缺陷DEF1，则焦点偏移图像的示出第四顶表面S4的区域可以被选择作为比较区域CR，该第四顶表面是顶表面S1-S4当中的位于第一高度h1处或最靠近第一高度h1的顶表面。类似地，如果期望检测位于第二高度h2的第二缺陷DEF2，则焦点偏移图像的示出第三顶表面S3的另一个区域可以被选择作为比较区域CR，该第三顶表面S3是顶表面S1-S4当中的位于第二高度h2处或最靠近第二高度h2的顶表面。如果期望检测位于第三高度h3的第三缺陷DEF3，则焦点偏移图像的示出顶表面S1-S4当中的位于第三高度h3处或最靠近第三高度h3的第二顶表面S2的区域可以被选择作为比较区域CR。对于装载于工作台210上的基板100，关于期望检测的缺陷的竖直位置的信息可以预先提供到图像处理结构500。图像处理结构500可以基于预先提供的信息来选择焦点偏移图像的一区域作为比较区域CR。比较区域CR的图像可以被称为比较图像并存储在图像处理结构500的存储装置520中。
为了检查对象(例如分层结构TS)内的期望竖直位置处的缺陷的检测而优化的焦点偏移值可以采用所选择的比较区域CR的图像(即比较图像)来计算(在S24中)。例如，焦点偏移的最佳值的计算可以包括获得在焦点位置处获得的每个比较图像的对比度的值以及选择与具有最大对比度值的比较图像对应的焦点偏移值作为焦点偏移的最佳值。
例如，如果期望检测“不敞开”的图案缺陷是否在图5所示的第一图案P1的开口OP的形成时已经发生，则焦点偏移图像可以在焦点位置FS1、FS2…和FS14处获得，如图9所示，然后，在每个焦点偏移图像中，与第四顶表面S4对应的区域可以被选择为比较区域CR。在此示例中，第四顶表面S4是第二图案P2的顶表面S1、S2、S3和S4中的最下面的一个。图像对比度值可以由比较区域CR的比较图像计算，并且图10的曲线图示出通过从此过程获得的结果。参照图10，当焦点偏移值为1.6μm时，比较图像具有最大的对比度值，因此，1.6μm的值可以被选择作为焦点偏移的最佳值。这里，参考焦点位置可以为第一图案P1和第二图案P2的最上表面的位置(例如见图6的FS1)。比较区域CR的选择和焦点偏移的最佳值的计算可以基于存储在图像处理结构500(即控制器510)中的算法执行。例如，控制器510可以对于第二图案P2的顶表面S1、S2、S3和S4的每个图像选择比较区域CR，并通过本质上公知的图像分析过程计算焦点偏移的最佳值，该图像分析过程定量了图像(在此情况下，比较区域CR的图像)的对比度。
缺陷检测过程可以采用以上述方式计算的焦点偏移的最佳值进行(在S30中)。更具体地，参照图4B，缺陷检测过程可以包括采用焦点偏移的最佳值确定检测焦点位置(在S31中)、在确定的检测焦点位置扫描基板100以检测基板上的缺陷(在S32中)、以及确定所检测到的缺陷的类型(在S33中)。
检测焦点位置可以通过将由步骤S21至S24获得的焦点偏移的最佳值加上参考焦点位置或从参考焦点位置减去该焦点偏移的最佳值来确定。所确定的检测焦点位置可以被设定为用于缺陷检测过程的焦点偏移配方(recipe)，并可以在基板100的扫描期间用作入射光L1的焦点位置。换言之，在缺陷检测过程中，入射光L1可以被控制为聚焦在检测焦点位置上，这使得可以提高缺陷检测能力。
如图11所示，基板100的整个顶表面可以被扫描。基板100可以包括多个芯片区域102，并且作为扫描基板100的结果，至少一个缺陷DEF可以在所述多个芯片区域102上被检测到。基板100的扫描可以通过移动工作台210而实现，并且各种扫描方法(诸如跳跃扫描(leap and scan)、实时扫描、TDI扫描、点扫描、多点扫描和线扫描方法)可以用于扫描基板100。
在其中缺陷通过基板100的扫描而被检测到的情况下，可以分析包含缺陷的区域的图像以确定缺陷的类型。缺陷区域的分析可以采用第二检测器336或另外的察看装置(例如基板检查系统10的扫描电子显微镜(SEM))执行。
图12包括SEM图像的某些示例，示出通过根据本发明构思的基板检查方法获得的开口的图案缺陷。基板检查方法用于检测开口OP的图案缺陷，并且如图12所示，存在各种图案缺陷，诸如单个不敞开(在图像1中)、多个不敞开(在图像2中)、小CD(在图像3中)和桥接(在图像4中)。这表明通过根据本发明构思的基板检查方法可以获得一致的结果。
根据本发明构思的一个方面，当三维结构(例如台阶或阶梯结构)形成在基板上时，基板检查系统可以从阶梯结构的顶表面的图像容易地计算焦点偏移值，该焦点偏移值对于期望检测的缺陷的竖直高度而优化。这可以最小化检查基板所花费的时间并有效地确定在制造高高宽比图案的工艺中是否存在缺陷。因此，本发明构思可以提供基板检查系统和基板检查方法的提高的缺陷检测能力。
在下文，将描述采用上述基板检查方法制造半导体器件的方法。图13是示出根据本发明构思制造半导体器件的方法的示例的流程图。图14是根据本发明构思制造的半导体器件的示例的平面图。图15至图21是该器件在其制造过程中沿着图14的线I-I'的方向剖取的截面图。
参照图13、图14和图15，可以提供具有单元阵列区域CAR和连接区域CNR的基板100。基板100可以是第一导电类型(例如p型)的半导体基板。
初始分层结构110可以形成在基板100上(S110)。初始分层结构110可以包括交替且重复地堆叠在基板100上的牺牲层SC和绝缘层ILD。牺牲层SC可以由能够用相对于绝缘层ILD的蚀刻选择性蚀刻的材料形成或包括所述材料。每个牺牲层SC可以由例如硅层、硅碳化物层、硅氮氧化物层和硅氮化物层中的至少一个形成，或包括例如硅层、硅碳化物层、硅氮氧化物层和硅氮化物层中的至少一个。每个绝缘层ILD可以由硅层、硅氧化物层、硅碳化物层、硅氮氧化物层和硅氮化物层中的至少一个形成，或包括硅层、硅氧化物层、硅碳化物层、硅氮氧化物层和硅氮化物层中的至少一个，但是可以由与牺牲层SC不同的材料形成。在某些示例中，牺牲层SC由硅氮化物层形成，并且绝缘层ILD由硅氧化物层形成。在某些示例中，牺牲层SC由硅层形成，并且绝缘层ILD由硅氧化物层形成。牺牲层SC和绝缘层ILD可以通过例如化学气相沉积法形成。绝缘层ILD可以具有基本上相同的厚度，或者绝缘层ILD中的至少一个可以具有与其它绝缘层不同的厚度。例如，绝缘层ILD中的最上面的层可以比绝缘层ILD中的其它绝缘层更厚。
缓冲绝缘层105可以在初始分层结构110之前形成在基板100上。例如，缓冲绝缘层105可以是通过化学氧化工艺形成的硅氧化物层。在某些示例中，缓冲绝缘层105是硅氧化物层或包括硅氧化物层，其可以通过沉积工艺形成。缓冲绝缘层105可以形成为比其上的牺牲层SC和绝缘层ILD的每个更薄。
参照图13、图14和图16，初始分层结构110可以被图案化以形成具有阶梯部分的分层结构115(在S120中)。例如，分层结构115可以包括被图案化以在连接区域CNR上形成阶梯结构的端部。在某些示例中，初始分层结构110的图案化包括交替且重复地执行减小掩模图案(未示出)的水平面积的步骤和各向异性地蚀刻初始分层结构110的步骤。作为交替且重复地执行所述步骤的结果，绝缘层ILD的端部可以在连接区域CNR上顺序地暴露。换言之，每个绝缘层ILD可以形成为具有在连接区域CNR上的暴露的顶表面。
绝缘间隙填充层130可以形成在基板100上以覆盖分层结构115。绝缘间隙填充层130可以通过采用沉积方法形成绝缘层以覆盖分层结构115、然后对绝缘层执行平坦化工艺而形成。因此，绝缘间隙填充层130可以具有平坦的顶表面。绝缘间隙填充层130可以由硅氧化物、硅氮化物、硅氮氧化物以及具有比硅氧化物的介电常数低的介电常数的低k绝缘材料中的至少一种形成，或包括硅氧化物、硅氮化物、硅氮氧化物以及具有比硅氧化物的介电常数低的介电常数的低k绝缘材料中的至少一种。
参照图13、图14和图17，竖直孔VH可以形成在分层结构115中以暴露基板100的单元阵列区域CAR(在S130中)。在某些示例中，竖直孔VH通过在分层结构115上形成掩模图案(未示出)以及采用该掩模图案作为蚀刻掩模执行各向异性蚀刻工艺而形成。各向异性蚀刻工艺可以被执行为以过蚀刻的方式蚀刻基板100的顶表面，因此，基板100的部分可以凹陷至特定深度。竖直孔VH可以形成为具有高的高宽比。例如，竖直孔VH可以具有在从1:5至1:100的范围内的高宽比。由于竖直孔VH的高的高宽比，在用于形成竖直孔VH的蚀刻工艺中不能容易实现高的工艺均匀性。因此，在某些情况下，蚀刻工艺可能导致竖直孔VH的图案缺陷。
在已经执行竖直孔VH的形成工艺之后，可以执行基板检查过程(在S140中)。可以执行基板检查过程以检查是否存在竖直孔VH的图案缺陷。例如，可以执行基板检查过程以检查竖直孔VH的高宽比的不均一性、竖直孔VH的直径在不同竖直位置处的变化、竖直孔VH的桥接缺陷(即竖直孔VH之间的桥接)、或竖直孔VH的不敞开缺陷。基板检查过程可以采用参照图1至图11描述的基板检查方法执行。在此情况下，用于找到优化的焦点偏移(值)的操作可以采用分层结构115的构成阶梯部分的端部的顶表面的图像执行。如上所述，如果采用根据本发明构思的基板检查方法，则可以更容易地找到优化的焦点偏移并因此最小化基板检查过程所需的时间。结果，可以有效地监测根据竖直孔VH的高度或深度的图案缺陷，并且可以以高生产率制造高质量的半导体器件。
参照图13、图14和图18，竖直绝缘层VL和竖直柱VP可以形成在竖直孔VH中(在S150中)。每个竖直绝缘层VL可以包括多个绝缘层，并且每个竖直柱VP可以包括下半导体图案LSP和上半导体图案USP。
例如，下半导体图案LSP可以通过选择性外延生长(SEG)工艺形成，其中由竖直孔VH暴露的基板100用作籽晶层。下半导体图案LSP可以由具有与基板100的导电类型相同的导电类型的半导体材料形成，并可以是填充竖直孔VH的下部区域的柱形图案。
竖直绝缘层VL和上半导体图案USP可以顺序地形成在限定其中形成下半导体图案LSP的竖直孔VH的侧面的表面上。每个竖直绝缘层VL可以包括顺序地堆叠在竖直孔VH的侧面上的隧道绝缘层、电荷存储层和阻挡绝缘层。电荷存储层可以是电荷捕获层或具有导电纳米颗粒的绝缘层。更具体地，电荷存储层可以包括例如硅氮化物层、硅氮氧化物层、富硅氮化物层和纳米晶体硅层中的至少一个。隧道绝缘层可以由具有比电荷存储层的带隙大的带隙的至少一个绝缘层形成。作为示例，隧道绝缘层可以是硅氧化物层。阻挡绝缘层可以包括第一阻挡绝缘层和第二阻挡绝缘层中的至少一个，第一阻挡绝缘层由硅氧化物形成或包括硅氧化物，第二阻挡绝缘层由高k电介质材料(例如铝氧化物或铪氧化物)形成或包括高k电介质材料(例如铝氧化物或铪氧化物)。上半导体图案USP可以形成为具有中空管或管子形状。上半导体图案USP可以具有封闭的底部。上半导体图案USP的内部空间可以用绝缘层135填充。上半导体图案USP可以具有位于比下半导体图案LSP的顶表面低的水平面处的底表面。换言之，上半导体图案USP可以具有插入到下半导体图案LSP中的部分。
导电衬垫D可以形成在竖直柱VP的顶部上或中。导电衬垫D可以通过竖直地凹陷竖直柱VP的顶部以及用导电材料填充凹陷的区域而形成。导电衬垫D可以通过用杂质掺杂竖直柱VP的顶部而形成，并且在此情况下，导电衬垫D可以形成为具有与竖直柱VP不同的导电类型(例如n型)。因此，导电衬垫D和其下的竖直柱VP可以构成二极管。
参照图13、图14和图19，牺牲层SC可以被去除以在绝缘层ILD之间形成栅极区域GR(在S160中)。栅极区域GR可以通过采用相对于绝缘层ILD和竖直柱VP具有蚀刻选择性的蚀刻配方各向同性地蚀刻牺牲层SC而形成。牺牲层SC可以通过各向同性蚀刻工艺被全部去除。例如，如果牺牲层SC由硅氮化物形成并且绝缘层ILD由硅氧化物形成，则可以采用包括磷酸的蚀刻溶液执行用于去除牺牲层SC的各向同性蚀刻工艺。尽管没有示出，但是在形成栅极区域GR之前，隔离沟槽(未示出)可以形成为穿过分层结构115以暴露基板100，并且栅极区域GR可以通过选择性去除由隔离沟槽暴露的牺牲层SC而形成。
参照图13、图14和图20，栅极电极EL可以形成在栅极区域GR中(在S170中)。例如，栅极电极EL可以通过经由隔离沟槽在栅极区域GR中形成导电层以及从隔离沟槽去除导电层而形成。导电层可以由掺杂的多晶硅、金属(例如钨)和导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)中的至少一种形成，或包括掺杂的多晶硅、金属(例如钨)和导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)中的至少一种。导电层可以通过原子层沉积方法形成。在某些示例中，在形成导电层之前，水平绝缘层HL可以形成为共形地覆盖栅极区域GR的内表面。例如，水平绝缘层HL可以由高k电介质层(例如铝氧化物和/或铪氧化物)形成。
由于栅极电极EL形成在栅极区域GR中，所以栅极电极EL和绝缘层ILD可以交替且重复地堆叠在基板100上，从而形成堆叠120。
参照图14和图21，字线接触WCT可以形成在连接区域CNR上。字线接触WCT可以形成为延伸穿过绝缘间隙填充层130，并可以连接到栅极电极EL的端部。字线接触WCT可以分别连接到位于不同水平面或高度处的栅极电极EL。换言之，由于堆叠120具有在连接区域CNR上的阶梯部分，所以字线接触WCT可以分别连接到位于不同水平面处的栅极电极EL的端部。
层间绝缘层140可以形成在绝缘间隙填充层130上，并且位线插塞BPLG可以形成为连接到单元阵列区域CAR的竖直柱VP。此外，字线插塞WPLG可以形成在连接区域CNR上以连接到字线接触WCT。接下来，位线BL和连接线CL可以形成在层间绝缘层140上。位线BL可以联接到位线插塞BPLG，并且连接线CL可以联接到字线插塞WPLG。例如，位线BL和连接线CL可以通过在层间绝缘层140上沉积导电层以及图案化该导电层而形成。
根据本发明构思的某些示例，当三维结构(例如台阶或阶梯结构)形成在基板上时，基板检查系统可以由阶梯结构的顶表面的图像容易地计算焦点偏移值，该焦点偏移值对于期望检测的缺陷的竖直高度而优化。这使得可以最小化执行检查基板的过程所需的时间并有效地确定在高的高宽比图案中是否存在缺陷。因此，本发明构思可以提供改善的检查系统和方法。
在半导体器件通过根据本发明构思的基板检查方法制造的情况下，优化的焦点偏移可以被容易地选择，这使得可以最小化执行基板检查过程所需的时间并在制造工艺期间关于图案缺陷的发生有效地检测半导体器件。结果，可以以高生产率制造高质量的半导体器件。
尽管已经具体地示出和描述了本发明构思的示例，但是本领域普通技术人员将理解，可以对其进行形式和细节上的变化，而没有脱离本发明构思的精神和范围，本发明构思的范围由权利要求书限定。
本申请要求于2017年7月28日在韩国知识产权局提交的韩国专利申请第10-2017-0096434号的优先权，其全部内容通过引用结合于此。

Claims (20)

1.一种用于半导体器件的质量控制的检查方法，包括：
确定最佳焦点偏移值；
用基于所述最佳焦点偏移值聚焦的入射光照射基板上的分层结构，所述分层结构包括具有顶表面和其中的开口的第一图案以及相对于所述基板的顶表面具有位于不同高度处的顶表面的第二图案，所述开口从所述第一图案的所述顶表面在垂直于所述基板的顶表面的方向上延伸；
作为照射所述分层结构的结果，从由所述分层结构反射的光捕获所述分层结构的图像；以及
采用所述分层结构的所捕获的图像检测所述分层结构中的缺陷，
其中所述最佳焦点偏移值的确定包括：
在改变所述入射光的焦点位置的同时捕获焦点偏移图像，每个焦点偏移图像是所述分层结构的包括所述第二图案的所述顶表面的区域的图像，从而在所述入射光的不同焦点位置捕获所述焦点偏移图像；以及
采用所述焦点偏移图像计算所述最佳焦点偏移值。
2.如权利要求1所述的方法，其中所述最佳焦点偏移值的确定包括：
分别选择所述焦点偏移图像的区域作为比较区域；
量化所述焦点偏移图像的所述比较区域的每个的对比度；
确定所述比较区域中的哪一个具有最大对比度；以及
使所述最佳焦点偏移值基于所述焦点偏移图像的所述比较区域当中的其比较区域具有最大对比度的所述焦点偏移图像的焦点偏移值。
3.如权利要求2所述的方法，其中所述焦点偏移值对应于在预定参考焦点位置和所述焦点偏移图像的所述比较区域当中的其比较区域具有最大对比度的所述焦点偏移图像的焦点位置之间沿着所述入射光沿其传播的光轴的距离。
4.如权利要求2所述的方法，其中所述焦点偏移图像的所述比较区域的每个是所述第二图案的所述顶表面中的最靠近期望检测的缺陷的竖直位置的顶表面的区域。
5.如权利要求4所述的方法，其中所述期望检测的缺陷是所述开口的图案缺陷。
6.如权利要求5所述的方法，其中所述开口的所述图案缺陷是所述开口的不敞开缺陷，并且
所述焦点偏移图像的所述比较区域的每个是所述第二图案的所述顶表面中的最下面一个顶表面的区域。
7.如权利要求1所述的方法，其中所述最佳焦点偏移值的确定还包括在所述焦点偏移图像的捕获之前执行基板对准操作，该基板对准操作调整所述基板在与所述入射光沿着其传播的光轴垂直的平面中的位置。
8.如权利要求1所述的方法，其中所述第二图案的所述顶表面构成阶梯部分，所述阶梯部分具有随着在给定方向上与所述第一图案的距离的增大而减小的高度。
9.如权利要求1所述的方法，其中检测所述基板上的所述分层结构中的缺陷包括：
采用所述最佳焦点偏移值确定检测焦点位置；以及
用聚焦在所述检测焦点位置的光扫描所述基板。
10.如权利要求9所述的方法，其中所述检测焦点位置通过将所述最佳焦点偏移值加上预定参考焦点位置或从预定参考焦点位置减去所述最佳焦点偏移值而获得。
11.一种制造半导体器件的方法，包括：
在基板上形成包括层的堆叠的初始结构；
图案化所述初始结构，以形成具有由所述层的端部构成的阶梯部分的分层结构以及在所述层中形成竖直孔的图案以暴露所述基板；以及
执行基板检查过程，
其中所述基板检查过程包括：
确定最佳焦点偏移值；
用基于所述最佳焦点偏移值聚焦的入射光照射所述分层结构；
作为照射所述分层结构的结果，从由所述分层结构反射的光捕获所述竖直孔的图案的图像；以及
采用所捕获的所述竖直孔的图案的图像来检测所述竖直孔中的缺陷；
其中所述最佳焦点偏移值的确定包括：
在改变所述入射光的焦点位置的同时捕获焦点偏移图像，每个所述焦点偏移图像是所述分层结构的包括所述层的端部的顶表面的区域的图像，从而在所述入射光的不同焦点位置捕获所述焦点偏移图像；以及
采用所述焦点偏移图案计算所述最佳焦点偏移值。
12.如权利要求11所述的方法，其中所述最佳焦点偏移值的确定包括：
分别选择所述焦点偏移图像的区域作为比较区域；
量化所述焦点偏移图像的所述比较区域的每个的对比度；
确定所述比较区域中的哪一个具有最大对比度；以及
使所述最佳焦点偏移值基于所述焦点偏移图像的所述比较区域当中的其比较区域具有最大对比度的所述焦点偏移图像的焦点偏移值。
13.如权利要求12所述的方法，其中所述焦点偏移图像的所述比较区域的每个是所述层的所述端部的所述顶表面中的最靠近期望检测的缺陷的竖直位置的顶表面的区域。
14.如权利要求11所述的方法，其中所述层包括交替且重复地堆叠在所述基板上的绝缘层和牺牲层。
15.如权利要求14所述的方法，还包括：
在所述竖直孔中形成竖直绝缘层和竖直柱；
选择性去除所述牺牲层以形成栅极区域；以及
分别在所述栅极区域中形成栅极电极。
16.一种用于半导体器件的质量控制的检查方法，包括：
提供用于检查的对象，所述对象包括基板和在所述基板上的分层结构，所述分层结构具有在所述分层结构的顶表面处暴露的开口的图案以及具有设置在相对于所述基板的不同水平面处的暴露顶表面的台阶部分；
确定最佳焦点偏移值；
基于所述最佳焦点偏移值对所述分层结构成像以获得所述开口的图案的表征；以及
分析所述开口的图案的表征以确定在所述分层结构的包括所述开口的图案的区域中是否存在缺陷，
其中所述最佳焦点偏移值的确定包括：
用聚焦在与所述基板的顶表面间隔一距离的焦点位置的入射光照射所述分层结构的包括所述台阶部分的所述顶表面的区域，
逐步改变所述焦点位置以改变所述焦点位置与所述基板的所述顶表面间隔的距离，
在每次所述焦点位置已经逐步改变时捕获所述分层结构的所述区域的图像，从而获得多个焦点偏移图像，并且作为已经用聚焦在相应焦点位置的入射光照射所述分层结构的结果，每个所述焦点偏移图像是从由所述分层结构反射的光捕获的所述分层结构的所述区域的图像，以及
采用所述焦点偏移图像计算所述最佳焦点偏移值。
17.如权利要求16所述的方法，其中所述最佳焦点偏移值的确定包括：
分别选择所述焦点偏移图像的竖直对应的部分作为比较区域；
确定所述比较区域中的哪一个具有最大对比度；以及
使所述最佳焦点偏移值基于所述焦点偏移图像的所述比较区域当中的其比较区域具有最大对比度的焦点偏移图像被捕获的所述焦点位置。
18.如权利要求16所述的方法，其中所述焦点位置的逐步变化包括：在工作台上装载用于检查的对象以及使所述工作台和物镜相对于彼此移动，所述入射光透射穿过所述物镜。
19.如权利要求16所述的方法，其中基于所述最佳焦点偏移值对所述分层结构成像包括：从所述最佳焦点偏移值得到多个检测焦点位置、使所述入射光顺序地聚焦在所述分层结构上且在所述检测焦点位置、以及在每次用聚焦在所述检测焦点位置之一处的所述入射光照射所述分层结构时捕获所述分层结构的图像。
20.一种制造半导体器件的方法，包括：
执行如权利要求16所述的检查方法；以及
随后在所述开口中的相应开口的每个中形成竖直绝缘层和半导体材料的竖直层。
CN201810843480.6A 2017-07-28 2018-07-27 检查基板的系统和方法及使用其制造半导体器件的方法 Active CN109309021B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170096434A KR102368435B1 (ko) 2017-07-28 2017-07-28 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법
KR10-2017-0096434 2017-07-28

Publications (2)

Publication Number Publication Date
CN109309021A CN109309021A (zh) 2019-02-05
CN109309021B true CN109309021B (zh) 2023-04-07

Family

ID=65038230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810843480.6A Active CN109309021B (zh) 2017-07-28 2018-07-27 检查基板的系统和方法及使用其制造半导体器件的方法

Country Status (4)

Country Link
US (1) US10393672B2 (zh)
JP (1) JP7201354B2 (zh)
KR (1) KR102368435B1 (zh)
CN (1) CN109309021B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641806B (zh) * 2017-11-29 2018-11-21 勝麗國際股份有限公司 感測器封裝結構的檢測方法、與檢測設備及其對焦式擷取器
JP2021010936A (ja) * 2019-07-09 2021-02-04 株式会社ディスコ レーザ加工装置
JP7237432B2 (ja) * 2019-07-26 2023-03-13 株式会社ディスコ 比較方法及びレーザー加工装置
WO2021068232A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Method for detecting defects in deep features
US11397153B2 (en) * 2019-12-03 2022-07-26 Kla Corporation Apparatus and method for gray field imaging
WO2021126866A1 (en) * 2019-12-16 2021-06-24 Schlumberger Technology Corporation Patterned substrate for use in image-based classification of rock cuttings
KR102578438B1 (ko) * 2020-10-20 2023-09-14 한양대학교 산학협력단 3차원 플래시 메모리에서의 수직 홀 불량 개선 방법
JP2023027927A (ja) * 2021-08-18 2023-03-03 株式会社オキサイド パタン検査装置およびパタン検査方法
CN114325289B (zh) * 2022-03-10 2022-06-17 合肥晶合集成电路股份有限公司 一种goi测试电路结构
US20240087135A1 (en) * 2022-09-09 2024-03-14 Applied Materials, Inc. Clog detection via image analytics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294608A (ja) * 1999-04-02 2000-10-20 Tokyo Seimitsu Co Ltd 表面画像投影装置及び方法
JP2003177101A (ja) * 2001-09-13 2003-06-27 Hitachi Ltd 欠陥検査方法及びその装置並びに撮像方法及びその装置
JP2011141285A (ja) * 2011-02-04 2011-07-21 Nikon Corp 欠陥検査方法
JP2016099278A (ja) * 2014-11-25 2016-05-30 大日本印刷株式会社 光学式検査方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248876A (en) 1992-04-21 1993-09-28 International Business Machines Corporation Tandem linear scanning confocal imaging system with focal volumes at different heights
US5960107A (en) * 1995-12-28 1999-09-28 Vlsi Technology, Inc. Method for verifying an average topography height function of a photostepper
KR100247938B1 (ko) * 1997-11-19 2000-03-15 윤종용 영상처리 시스템의 디지탈 초점 조절방법 및 장치
JP2006250845A (ja) * 2005-03-14 2006-09-21 Topcon Corp パターン欠陥検査方法とその装置
US7642019B2 (en) * 2005-04-15 2010-01-05 Samsung Electronics Co., Ltd. Methods for monitoring and adjusting focus variation in a photolithographic process using test features printed from photomask test pattern images; and machine readable program storage device having instructions therefore
US20060234137A1 (en) * 2005-04-15 2006-10-19 Samsung Electronics Co., Ltd. Photomask structures providing improved photolithographic process windows and methods of manufacturing same
JP4812484B2 (ja) 2006-03-24 2011-11-09 株式会社日立ハイテクノロジーズ ボルテージコントラストを伴った欠陥をレビューする方法およびその装置
JP2008249921A (ja) * 2007-03-30 2008-10-16 Advanced Mask Inspection Technology Kk レチクル欠陥検査装置およびレチクル欠陥検査方法
US8243273B2 (en) 2008-06-04 2012-08-14 Kla-Tencor Corporation Enhanced OVL dummy field enabling “on-the-fly” OVL measurement methods
JP2010073703A (ja) * 2008-09-16 2010-04-02 Hitachi High-Technologies Corp パターンの検査装置、およびパターンの検査方法
SG164292A1 (en) 2009-01-13 2010-09-29 Semiconductor Technologies & Instruments Pte System and method for inspecting a wafer
US8605275B2 (en) 2009-01-26 2013-12-10 Kla-Tencor Corp. Detecting defects on a wafer
KR101579737B1 (ko) * 2010-01-05 2015-12-23 삼성전자주식회사 자동초점 조절 장치 및 카메라 시스템
JP5687014B2 (ja) * 2010-09-24 2015-03-18 株式会社日立ハイテクノロジーズ 光学式表面欠陥検査装置及び光学式表面欠陥検査方法
JP5924267B2 (ja) * 2010-12-14 2016-05-25 株式会社ニコン 検査方法、検査装置、露光管理方法、露光システムおよび半導体デバイスの製造方法
JP6119963B2 (ja) 2012-11-21 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 自動焦点制御装置、半導体検査装置および顕微鏡
JP5944850B2 (ja) * 2013-03-11 2016-07-05 株式会社日立ハイテクノロジーズ 欠陥検査方法及びこれを用いた装置
US9696264B2 (en) 2013-04-03 2017-07-04 Kla-Tencor Corporation Apparatus and methods for determining defect depths in vertical stack memory
US9726617B2 (en) 2013-06-04 2017-08-08 Kla-Tencor Corporation Apparatus and methods for finding a best aperture and mode to enhance defect detection
WO2014200648A2 (en) * 2013-06-14 2014-12-18 Kla-Tencor Corporation System and method for determining the position of defects on objects, coordinate measuring unit and computer program for coordinate measuring unit
US10083069B2 (en) 2013-06-27 2018-09-25 Sandisk Technologies Llc Word line defect detection and handling for a data storage device
JP6499898B2 (ja) 2014-05-14 2019-04-10 株式会社ニューフレアテクノロジー 検査方法、テンプレート基板およびフォーカスオフセット方法
KR102180027B1 (ko) * 2014-09-19 2020-11-17 삼성전자 주식회사 최적의 포커스 및 도즈를 결정하기 위한 노광 공정 계측 방법 및 이를 이용한 노광 공정 모니터링 방법
US9797846B2 (en) 2015-04-17 2017-10-24 Nuflare Technology, Inc. Inspection method and template

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294608A (ja) * 1999-04-02 2000-10-20 Tokyo Seimitsu Co Ltd 表面画像投影装置及び方法
JP2003177101A (ja) * 2001-09-13 2003-06-27 Hitachi Ltd 欠陥検査方法及びその装置並びに撮像方法及びその装置
JP2011141285A (ja) * 2011-02-04 2011-07-21 Nikon Corp 欠陥検査方法
JP2016099278A (ja) * 2014-11-25 2016-05-30 大日本印刷株式会社 光学式検査方法

Also Published As

Publication number Publication date
US20190033232A1 (en) 2019-01-31
JP7201354B2 (ja) 2023-01-10
CN109309021A (zh) 2019-02-05
KR20190014224A (ko) 2019-02-12
US10393672B2 (en) 2019-08-27
KR102368435B1 (ko) 2022-03-02
JP2019028067A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
CN109309021B (zh) 检查基板的系统和方法及使用其制造半导体器件的方法
JP7273121B2 (ja) 垂直スタックメモリにおいて欠陥深さを決定するための方法及びシステム
US9612209B2 (en) Apparatus and methods for detecting defects in vertical memory
JP5869817B2 (ja) 欠陥検査方法および欠陥検査装置
JP5553489B2 (ja) 走査形電子顕微鏡、および走査形電子顕微鏡を用いた撮像方法
WO2017158742A1 (ja) 欠陥検査装置
CN110876279A (zh) 用于利用激光增强电子隧穿效应检测深度特征中的缺陷的方法
US20200311955A1 (en) Optical inspection tool and method
KR20140122608A (ko) 디펙의 깊이 정보 추출 장치 및 방법과 그 디펙의 깊이 정보를 이용한 반도체 공정 개선방법
WO2021068232A1 (en) Method for detecting defects in deep features
KR20230061424A (ko) 3차원 웨이퍼 구조체들에 대한 비닝 향상된 결함 검출 방법
KR102670531B1 (ko) 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법
US20230184691A1 (en) Wafer inspection apparatus using three-dimensional image and method of inspecting wafer using the same
CN114577151B (zh) 厚度测量方法及装置
US20220392741A1 (en) Systems and methods of profiling charged-particle beams
TW202200961A (zh) 判定用於樣本掃描之焦點設置
KR20080082696A (ko) 반도체 장치의 콘택 오픈 결함 검사 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant