CN101350226A - 验证检测设备检测结果是否正确的方法 - Google Patents

验证检测设备检测结果是否正确的方法 Download PDF

Info

Publication number
CN101350226A
CN101350226A CNA2007100440904A CN200710044090A CN101350226A CN 101350226 A CN101350226 A CN 101350226A CN A2007100440904 A CNA2007100440904 A CN A2007100440904A CN 200710044090 A CN200710044090 A CN 200710044090A CN 101350226 A CN101350226 A CN 101350226A
Authority
CN
China
Prior art keywords
word line
chip
fuse
physical address
bit lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100440904A
Other languages
English (en)
Other versions
CN101350226B (zh
Inventor
张启华
廖炳隆
陈强
王君丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100440904A priority Critical patent/CN101350226B/zh
Publication of CN101350226A publication Critical patent/CN101350226A/zh
Application granted granted Critical
Publication of CN101350226B publication Critical patent/CN101350226B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种验证检测设备检测结果是否正确的方法，涉及半导体的检测工艺。该方法包括：提供具有工作区域和虚设区域的芯片，由数条位线和字线组成，虚设区域不参与工作区域的电路工作，虚设区域的位线或字线连接有熔丝，且与工作区域的预设位线或字线电路连接；打断熔丝，工作区域的预设位线或字线失效，连接熔丝的虚设区域的位线或字线代替工作区域的预设位线或预设字线，得到失效的实际物理地址；使用检测设备检测芯片，输出检测物理地址；比较实际物理地址和检测物理地址是否一致可检测出该检测设备是否正常。相较现有技术，熔丝比较大，方便使用聚焦离子束或激光进行打断。在虚设区域加熔丝电路设计，不需要增加芯片的整体面积。

Description

验证检测设备检测结果是否正确的方法
技术领域
本发明涉及半导体的检测工艺，具体地说，涉及一种验证检测设备检测结果是否正确的方法。
背景技术
对于客户反馈的有问题的记忆体产品，常常需要进行物理失败分析，找出问题所在。物理失败分析的流程是由检测设备进行检测，找出问题的存储单元，且输出该存储单元在记忆体芯片上的物理地址；然后根据输出的物理地址进行各种分析，最终找出问题。但是有的时候，由于检测设备本身程序设计的错误，输出的物理地址是错误的。如果根据错误物理地址进行分析，将会一无所获，无法找到真正的问题。所以在进行失败原因分析之前，常常需要验证检测设备运行是否正常，是否能够输出正确的物理位置，以避免不必要的浪费。
现有验证检测设备检测结果是否正确的流程是：首先在芯片上选择一个点，用聚焦离子束或者激光打一个洞，记录被打坏存储单元的实际物理位置；然后使用检测设备对该打过洞的芯片进行检测，并输出被打坏存储单元的检测物理地址；对比实际物理地址和检测物理地址就可以知道该检测设备是否正常。
随着集成电路的制程越来越先进，单个芯片的尺寸越来越小，芯片上的金属层越来越多，用聚焦离子束或者激光破坏芯片某个位置越来越困难。当芯片的金属层比较多的时候，无法看到下层结构，所以在打点的时候，无法确定打点的具体位置。如果贸然打点，对于静态存储器来说，容易将其芯片的供电电压线和接地点接通，最后可能导致芯片的供电电压被拉低，进而导致整个芯片测试失败。对于动态随机存取存储器来说，芯片上每一存储单元太小，打点很容易伤害到上层金属线，无法做到精确定位，影响范围太大。
有鉴于此，需要提供一种新的验证检测设备检测结果是否正确的方法。
发明内容
本发明解决的技术问题在于提供一种验证检测设备检测结果是否正确的方法，其在验证过程不影响芯片的其他电路。
为解决上述技术问题，本发明提供了一种验证检测设备检测结果是否正确的方法，其包括如下步骤：提供一芯片，其包括工作区域以及位于工作区域外围的虚设区域，分别由数条位线和字线组成，虚设区域不参与工作区域的电路工作，虚设区域的位线或者字线连接有熔丝，且与工作区域的预设位线或者预设字线电路连接；打断熔丝，工作区域的预设位线或者预设字线与芯片其他位线或者字线断开连接而失效，虚设区域连接该熔丝的位线或者字线代替工作区域的预设位线或者预设字线与芯片其他位线或者字线连接，由于熔丝地址和此熔丝连接的预设位线或预设字线的地址是知道的，故而可以得到失效的实际物理地址，工作区域预设位线或者字线的物理地址即为芯片失效的实际物理地址；将该芯片放置于检测设备上进行失效检测，输出失效的检测物理地址；比较实际物理地址和检测物理地址，若两者一致，则该检测设备的检测结果正确，若两者不一致，则该检测设备检测结果不正确。
与现有技术相比，本发明公开的验证方法通过虚设区域加熔丝电路设计，方便使用聚焦离子束或激光进行打断，且定位精确不会影响到芯片的其他电路；不需要增加芯片的整体面积，不影响整个产品的集成度。
附图说明
图1为芯片矩阵形式的简化示意图。
图2为本发明实施例中虚设区域熔丝设计电路简化示意图。
具体实施方式
以下结合附图对本发明验证检测设备检测结果是否正确的方法的较佳实施例作进一步详细描述。
图1为芯片矩阵形式的简化示意图，其中水平是位线(bit line)，垂直的是字线(word line)，每条位线和每条字线的交叉点为一个存储单元。一个芯片通常包括工作区域以及位于工作区域的外围的虚设区域(dummy)和备用区域(redundancy)。工作区域包括位线12和字线11。虚设区域包括位线32和字线31，均位于芯片工作区域的最外层，起保护工作区域的作用，不参与实际的电路工作。备用区域包括位线22和字线21，备用区域是可以工作的，备用区域的每条位线22和字线21均连接有熔丝23，且与工作区域的某些位线12或者字线11通过电路连接，该部分电路设计原理与图2所示类似。当工作区域某条位线12或者字线11损坏时，打断与损坏位线12或者字线11相对应的备用区域的位线22或者字线21的熔丝23，备用区域的位线22或者字线21就可以代替工作区域损坏的位线12或者字线11工作，起到修补的作用。
请参阅图1并结合图2，本发明公开的验证检测设备检测结果是否正确的方法操作流程如下，首先提供一片可正常运作的芯片，该芯片上的所有位线和字线均可正常工作。该芯片除了包括上述一般结构外，该芯片的虚设区域的位线32或者/和字线31上还连接有与备用区域的熔丝23功能相同的熔丝33。熔丝33的电路设计简图如图2所示。在本实施例中虚设区域的第1条位线32与工作区域的第1条位线12相对应，当然，也可以设置成与工作区域的其他位线12相对应。当工作区域的第1条位线12正常工作时，开关14是闭合的，位线连接线5与第1条位线12是导通的，而开关34断开的。当第一条位线12损坏后，打断熔丝33，开关14断开，开关34闭合，虚设区域的第1条位线32与位线连接线5导通，代替工作区域的第1条位线12工作。
下一步利用光学显微镜，用聚焦离子束或者激光打断与虚设区域第1条位线32连接熔丝33，由于工作区域第1条位线12与虚设区域第1条位线12对应，虚设区域的第1条位线线路导通，由于虚设区域是不参与实际电路工作的，实际上不能起到修补作用，所以失效的肯定是工作区域的第1条位线，从而得到失效位线的实际物理地址。然后将该芯片放到检测设备上进行检测，输出失效位线的检测物理地址。将实际物理地址和检测物理地址比较，如果实际物理地址和检测物理地址相同，得出该检测设备运行正常的结论；如果两者不相同，则该检测设备运行不正常，需要修理才能用于检测。
熔丝由与芯片金属层的相同金属材料制成，例如铝、铜或者铝铜合金。
可以理解的是，所述与熔丝连接的虚设区域的位线可以设置成与工作区域任何一条位线相对应。当然该熔丝还可以连接在字线上，实现原理与连接在位线上相同。
熔丝较大，方便使用聚焦离子束活激光进行打断，且不会影响到其他电路。本发明的验证方法比在工作区域直接打洞方便，而且精确。本发明公开的方法只需在虚设区域加熔丝电路设计，不需要增加芯片的整体面积，不影响整个产品的集成度。

Claims (4)

1.一种验证检测设备检测结果是否正确的方法，其特征在于，该方法包括如下步骤：
提供一芯片，其包括工作区域以及位于工作区域外围的虚设区域，分别由数条位线和字线组成，虚设区域不参与工作区域的电路工作，虚设区域的位线或者字线连接有熔丝，且与工作区域的预设位线或者预设字线电路连接；
打断熔丝，工作区域的预设位线或者预设字线与芯片其他位线或者字线断开连接而失效，虚设区域连接该熔丝的位线或者字线代替工作区域的预设位线或者预设字线与芯片其他位线或者字线连接，通过打断熔丝的地址和工作区域预设位线或者字线的物理地址，得到芯片失效的实际物理地址；
将该芯片放置于检测设备上进行失效检测，输出失效的检测物理地址；
比较实际物理地址和检测物理地址，若两者一致，则该检测设备的检测结果正确，若两者不一致，则该检测设备检测结果不正确。
2.如权利要求1所述的方法，其特征在于：所提供的芯片的所有位线和字线均可正常工作。
3.如权利要求1所述的方法，其特征在于：打断熔丝的步骤是采用聚焦离子束或者激光打断的。
4.如权利要求1所述的方法，其特征在于：熔丝由与芯片金属层的相同金属材料制成。
CN2007100440904A 2007-07-20 2007-07-20 验证检测设备检测结果是否正确的方法 Expired - Fee Related CN101350226B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100440904A CN101350226B (zh) 2007-07-20 2007-07-20 验证检测设备检测结果是否正确的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100440904A CN101350226B (zh) 2007-07-20 2007-07-20 验证检测设备检测结果是否正确的方法

Publications (2)

Publication Number Publication Date
CN101350226A true CN101350226A (zh) 2009-01-21
CN101350226B CN101350226B (zh) 2011-09-07

Family

ID=40268966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100440904A Expired - Fee Related CN101350226B (zh) 2007-07-20 2007-07-20 验证检测设备检测结果是否正确的方法

Country Status (1)

Country Link
CN (1) CN101350226B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706728A (zh) * 2019-09-29 2020-01-17 长江存储科技有限责任公司 芯片存储区域失效地址物理位置的确认方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0461904A3 (en) * 1990-06-14 1992-09-09 Creative Integrated Systems, Inc. An improved semiconductor read-only vlsi memory
ATE201529T1 (de) * 1995-03-15 2001-06-15 Infineon Technologies Ag Verfahren zur überprüfung einer halbleiter- speichervorrichtung
DE19813504A1 (de) * 1998-03-26 1999-09-30 Siemens Ag Schaltungsanordnung und Verfahren zur automatischen Erkennung und Beseitigung von Wortleitungs-Bitleitungs-Kurzschlüssen
JP2003023085A (ja) * 2001-07-05 2003-01-24 Seiko Instruments Inc 半導体集積回路
JP2004199759A (ja) * 2002-12-17 2004-07-15 Fujitsu Ltd 半導体記憶装置
JP2007172720A (ja) * 2005-12-21 2007-07-05 Nec Electronics Corp 半導体装置、半導体記憶装置、制御信号生成方法、及び救済方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706728A (zh) * 2019-09-29 2020-01-17 长江存储科技有限责任公司 芯片存储区域失效地址物理位置的确认方法及装置

Also Published As

Publication number Publication date
CN101350226B (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
JPS63269542A (ja) 半導体加工欠陥モニタ回路
CN105092995B (zh) 芯片中静态电流失效器件的检测方法和装置
US6522161B2 (en) Method and apparatus for properly disabling high current parts in a parallel test environment
KR20100038391A (ko) 반도체 제조에 있어서의 비아 모니터링 장치 및 방법
JP2005333128A (ja) プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター
CN104156325B (zh) 芯片逻辑地址到物理地址的转换方法和装置
CN103293503A (zh) 探针卡的检测方法
CN102110659B (zh) 半导体装置及其探针测试方法
US9697757B2 (en) Method and system of determining a location of a line fault of a panel
WO2022166085A1 (zh) 故障隔离分析方法及计算机可读存储介质
CN101350226B (zh) 验证检测设备检测结果是否正确的方法
EP1533842A2 (en) Semiconductor device with protection against unauthorized analysis
US20020167323A1 (en) Method for measuring fuse resistance in a fuse array
CN105738226A (zh) 一种用于监测金属表面裂纹萌生及扩展的方法
DE10120670B4 (de) Verfahren zur Reparatur von Hardwarefehlern in Speicherbausteinen
CN111477262B (zh) 半导体器件的失效分析方法
CN108122796A (zh) 键合损伤的检测系统
US9859177B2 (en) Test method and structure for integrated circuits before complete metalization
US7467363B2 (en) Method for SRAM bitmap verification
US20030200056A1 (en) Semiconductor device analysis system
CN104409104B (zh) 芯片存储单元扰码地址的验证方法
TWI382425B (zh) 檢測缺陷之測試系統及其測試方法
US20220254691A1 (en) Fault isolation analysis method and computer-readable storage medium
CN107656515A (zh) 一种用于跑步机控制系统的故障检测装置及检测方法
CN102446560B (zh) 面板驱动电路中嵌入式存储器的分析装置与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907

Termination date: 20180720

CF01 Termination of patent right due to non-payment of annual fee