CN113486622B - 一种芯片的失效分析方法及装置、电子设备、存储介质 - Google Patents

一种芯片的失效分析方法及装置、电子设备、存储介质 Download PDF

Info

Publication number
CN113486622B
CN113486622B CN202110730379.1A CN202110730379A CN113486622B CN 113486622 B CN113486622 B CN 113486622B CN 202110730379 A CN202110730379 A CN 202110730379A CN 113486622 B CN113486622 B CN 113486622B
Authority
CN
China
Prior art keywords
image
chip
pattern
failure
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110730379.1A
Other languages
English (en)
Other versions
CN113486622A (zh
Inventor
林健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202110730379.1A priority Critical patent/CN113486622B/zh
Publication of CN113486622A publication Critical patent/CN113486622A/zh
Application granted granted Critical
Publication of CN113486622B publication Critical patent/CN113486622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
    • G06F18/214—Generating training patterns; Bootstrap methods, e.g. bagging or boosting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/22—Matching criteria, e.g. proximity measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Architecture (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明实施例公开一种芯片的物理失效分析方法及装置、电子设备、存储介质，涉及半导体加工技术领域，能够有效提高芯片的失效分析效率。所述方法包括：根据电学失效分析，获取目标芯片中可疑失效点的位置信息，所述位置信息包括所述可疑失效点在所述目标芯片中所处的目标图层对应的版图，以及所述可疑失效点在所述目标图层中的位置；根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，所述预设范围与所述位置信息相对应；通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像；根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况。本发明适用于芯片失效分析中。

Description

一种芯片的失效分析方法及装置、电子设备、存储介质
技术领域
本发明涉及半导体加工技术领域，尤其涉及一种芯片的失效分析方法及装置、电子设备、存储介质。
背景技术
工艺制程异常导致芯片故障时，往往会首先通过eFA(electrical failureanalysis，电学失效分析)去查找潜在失效。例如目前SCAN(扫描)诊断就是一种广泛且有效的电学失效分析手段，通过该手段的分析获得潜在的失效点位置和对应的电路版图。eFA分析获得失效点位置后，需要人工在芯片中找到对应的失效点，并对失效点进行物理失效分析PFA(physical failure analysis，物理失效分析)，以便改进工艺。
然而，由于集成电路尺寸的不断减小，电路密度的不断增大，根据eFA提供的可疑失效点位置和电路版图在芯片中查找对应的失效点也需要耗费大量的时间，效率低下。特别是随着制程进入10纳米(nm)，5nm乃至3nm的时代，metal线宽越来越小，高宽高比(highaspect ratio)的版图结构使得PFA人工分析定位愈加困难。
发明内容
有鉴于此，本发明实施例提供一种芯片的物理失效分析方法及装置、电子设备、存储介质，能够有效提高芯片的失效分析效率。
第一方面，本发明实施例提供一种芯片的失效分析方法，包括：根据电学失效分析，获取目标芯片中可疑失效点的位置信息，所述位置信息包括所述可疑失效点在所述目标芯片中所处的目标图层对应的版图，以及所述可疑失效点在所述目标图层中的位置；根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，所述预设范围与所述位置信息相对应；通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像；根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况。
可选的，所述根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像包括：根据所述可疑失效点的位置信息，在所述目标芯片中确定所述可疑失效点的查找范围，所述查找范围小于所述目标图层中以所述可疑失效点为圆心，以预设长度为半径的圆；获取所述查找范围内所述目标芯片的图像。
可选的，所述通过预设的图像识别模型，对所述第一图像进行轮廓识别之前，所述方法还包括：以芯片的至少一个切面的历史图像为训练样本，进行轮廓识别的机器学习训练，得到所述图像识别模型。
可选的，所述根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况包括：在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案；确定所述当前芯片图案与所述可疑失效点所在位置对应的目标版图图案是否一致；在所述当前芯片图案与所述目标版图图案一致的情况下，对所述当前芯片图案与所述目标版图图案进行匹配度分析；在所述当前芯片图案与所述目标版图图案不一致的情况下，对所述当前定位点进行调整。
可选的，所述在所述当前芯片图案与所述目标版图图案不一致的情况下，对所述当前定位点进行调整包括：在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案，得到当前版图图案；确定所述当前版图图案与所述目标版图图案之间的相对位置；根据所述相对位置调整所述当前定位点。
可选的，所述在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案包括：将所述目标图层对应的版图划分为至少两个查找窗口，所述查找窗口的窗口边长与所述目标芯片的最小线宽成正比；遍历各所述查找窗口，以在各所述查找窗口中分别查找与所述当前芯片图案一致的版图图案。
可选的，所述通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像包括：按照第一像素密度从所述第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到定位图像；所述在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案包括：在所述定位图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案。
可选的，所述对所述当前芯片图案与所述目标版图图案进行匹配度分析包括：按照第二像素密度，从所述当前芯片图案对应的第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到分析图像，其中，所述第二像素密度大于所述第一像素密度；对所述分析图像与所述目标版图图案进行匹配度分析，其中，所述分析图像相对于所述目标芯片的放大倍数与所述目标版图图案的放大倍数相等。
可选的，所述对所述当前芯片图案与所述目标版图图案进行匹配度分析包括：将所述当前芯片图案中的各像素点与所述目标版图图案中的各像素点分别进行对比，得到每对像素点的差异度评分；根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点。
可选的，所述根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点包括：对所述当前芯片图案中差异度评分低于第一阈值的像素点，确定为非失效点；对所述当前芯片图案中差异度评分高于或等于所述第一阈值的像素点，且小于第二阈值的像素点，确定为失效点；其中，所述第一阈值小于所述第二阈值；对所述当前芯片图案中差异度评分高于或等于所述第二阈值的像素点，提交人工确认。
可选的，所述根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点之后，所述方法还包括：根据所述失效点的分布确定所述失效点的失效类型，所述失效类型包括以下至少一种：短路、开路、变形。
第二方面，本发明的实施例还提供一种芯片的失效分析装置，包括：位置获取单元，用于根据电学失效分析，获取目标芯片中可疑失效点的位置信息，所述位置信息包括所述可疑失效点在所述目标芯片中所处的目标图层对应的版图，以及所述可疑失效点在所述目标图层中的位置；图像获取单元，用于根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，所述预设范围与所述位置信息相对应；轮廓识别单元，用于通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像；失效确定单元，根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况。
可选的，所述图像获取单元包括：范围确定模块，用于根据所述可疑失效点的位置信息，在所述目标芯片中确定所述可疑失效点的查找范围，所述查找范围小于所述目标图层中以所述可疑失效点为圆心，以预设长度为半径的圆；图像获取模块，用于获取所述查找范围内所述目标芯片的图像。
可选的，所述装置还包括：训练单元，用于在通过预设的图像识别模型，对所述第一图像进行轮廓识别之前，以芯片的至少一个切面的历史图像为训练样本，进行轮廓识别的机器学习训练，得到所述图像识别模型。
可选的，所述失效确定单元包括：定位点图像获取模块，用于在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案；一致性确定模块，用于确定所述当前芯片图案与所述可疑失效点所在位置对应的目标版图图案是否一致；匹配度分析模块，用于在所述当前芯片图案与所述目标版图图案一致的情况下，对所述当前芯片图案与所述目标版图图案进行匹配度分析；定位点调整模块，用于在所述当前芯片图案与所述目标版图图案不一致的情况下，对所述当前定位点进行调整。
可选的，所述定位点调整模块包括：查找子模块，用于在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案，得到当前版图图案；位置确定子模块，用于确定所述当前版图图案与所述目标版图图案之间的相对位置；调整子模块，用于根据所述相对位置调整所述当前定位点。
可选的，所述查找子模块，具体用于：将所述目标图层对应的版图划分为至少两个查找窗口，所述查找窗口的窗口边长与所述目标芯片的最小线宽成正比；遍历各所述查找窗口，以在各所述查找窗口中分别查找与所述当前芯片图案一致的版图图案。
可选的，所述轮廓识别单元，具体用于按照第一像素密度从所述第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到定位图像；所述定位点图像获取模块，具体用于在所述定位图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案。
可选的，所述匹配度分析模块，具体用于：按照第二像素密度，从所述当前芯片图案对应的第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到分析图像，其中，所述第二像素密度大于所述第一像素密度；对所述分析图像与所述目标版图图案进行匹配度分析，其中，所述分析图像相对于所述目标芯片的放大倍数与所述目标版图图案的放大倍数相等。
可选的，所述匹配度分析模块包括：评分子模块，用于将所述当前芯片图案中的各像素点与所述目标版图图案中的各像素点分别进行对比，得到每对像素点的差异度评分；失效点确定子模块，用于根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点。
可选的，所述失效点确定子模块，具体用于：对所述当前芯片图案中差异度评分低于第一阈值的像素点，确定为非失效点；对所述当前芯片图案中差异度评分高于或等于所述第一阈值的像素点，且小于第二阈值的像素点，确定为失效点；其中，所述第一阈值小于所述第二阈值；对所述当前芯片图案中差异度评分高于或等于所述第二阈值的像素点，提交人工确认。
可选的，所述匹配度分析模块，还用于在根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点之后，根据所述失效点的分布确定所述失效点的失效类型，所述失效类型包括以下至少一种：短路、开路、变形。
第三方面，本发明的实施例还提供一种电子设备，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行本发明的任一实施例提供的芯片的失效分析方法。
第四方面，本发明的实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现本发明的任一实施例提供的芯片的失效分析方法。
本发明的实施例提供的芯片的失效分析方法及装置、电子设备、存储介质，能够根据电学失效分析，获取目标芯片中可疑失效点的位置信息，根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，其中，预设范围与所述位置信息相对应，再通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像，根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况。这样，就能够借助图像识别技术来识别可疑失效点附近的图像轮廓，并根据该图像轮廓与目标图层对应的版图的差异，确定所述可疑失效点的物理失效情况，而无需花费大量的人力和时间在目标芯片中对可疑失效点进行定位和比对，从而有效提高了芯片的物理失效分析效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明的实施例提供的芯片失效分析方法的一种流程图；
图2为本发明的实施例中图像识别模型的作用示意图；
图3为本发明的实施例中分析图像与目标版图图案的比对示意图；
图4为本发明的实施例中调整当前定位点的一种示意图；
图5为本发明的实施例提供的芯片失效分析方法的一种详细流程图；
图6为本发明的实施例提供的芯片失效分析装置的一种结构示意图；
图7为本发明的实施例提供的电子设备的一种结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为了解决上述问题，发明人在研究中发现，
为此，本发明的实施例提供了一种芯片测试方法及装置，能够有效提高晶粒的产出良率。
为使本领域技术人员更好地理解本发明的实施例的技术构思、实施方案和有益技术效果，以下通过具体实施例进行详细说明。
第一方面，本发明的实施例提供芯片的失效分析方法，能够有效提高芯片的物理失效分析效率。
如图1所示，本发明的实施例提供的芯片的失效分析方法可以包括：
S11，根据电学失效分析，获取目标芯片中可疑失效点的位置信息，所述位置信息包括所述可疑失效点在所述目标芯片中所处的目标图层对应的版图，以及所述可疑失效点在所述目标图层中的位置；
在电学失效分析中，可以通过电学等非破坏性的手段去分析电路中潜在的缺陷或失效，并提供该缺陷或失效点在电路中的定位。因此，目标芯片经过电学失效分析后，可以获知其中一些可疑失效点的位置信息。由于芯片加工是通过一道一道工艺将不同结构分层布设在衬底上的，每层结构都对应着一个版图图层，因此这里的位置信息一方面包括了可疑失效点所处的目标图层对应的版图，另一方面也包括了可疑失效点在目标芯片的目标图层的平面内所处的位置。可选的，在本发明的一个实施例中，可疑失效点在目标图层中的位置可以用平面直角坐标系下的坐标表示。例如，如果目标芯片为矩形，则可以将目标芯片的左下顶点定义为原点，左侧边所在直线定义为y轴，下侧边所在直线定义为x轴，则可疑失效点的坐标可以用坐标(X1，Y1)、(X2，Y2)等表示。
S12，根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，所述预设范围与所述位置信息相对应；
在步骤S11中获得了可疑失效点的位置信息后，本步骤中，可以根据可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像。为了对电学失效分析结果找到物理依据，需要根据可疑失效点的位置信息，在目标芯片中找到该位置并对该位置的结构形貌进行物理分析。由于电路尺寸极为微小，但对目标芯片进行研磨、剥离等操作以便获得芯片内部的目标图层的切面时又没有办法控制得十分精确，因此，这里的第一图像可以是在包含了可疑失效点图像的基础上进行了一定范围扩大的图像。例如，在本发明的一个实施例中，确定可疑失效点的位置信息为：第6层版图、坐标(20，65)，则可以根据该位置信息获取目标芯片中第6层，坐标(20，65)附近一定区域范围内的芯片图像，得到第一图像。
可选的，本发明的实施例中的芯片图像可以包括通过一种或多种成像手段形成的图像，例如光学显微镜图像、扫描电子显微镜图像、透射电子显微镜图像、X光成像、超声成像以及通过能谱仪辅助的电子显微镜成像等。
S13，通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像；
其中，图像识别模型可以是基于机器学习等人工智能技术手段训练出的模型，能够对各种工艺条件下形成的各种结构和形貌进行轮廓识别，得到第二图像，第二图像中包括从第一图像中识别出的轮廓信息，该轮廓信息例如可以包括轮廓线的坐标信息等。
示例性的，第一图像通过图像识别模型的作用，得到第二图像的过程可以如图2所示。
S14，根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况。
得到目标芯片的第二图像后，可以利用该第二图像与目标图层对应的版图，确定可以失效点的物理失效情况，例如可以将该第二图像与目标图层对应的版图进行比对，从而根据二者的差异确定可疑失效点的物理失效情况。
本发明的实施例提供的芯片的失效分析方法，能够根据电学失效分析，获取目标芯片中可疑失效点的位置信息，根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，其中，预设范围与所述位置信息相对应，再通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像，根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况。这样，就能够借助图像识别技术来识别可疑失效点附近的图像轮廓，并根据该图像轮廓与目标图层对应的版图的差异，确定所述可疑失效点的物理失效情况，而无需花费大量的人力和时间在目标芯片中对可疑失效点进行定位和比对，从而有效提高了芯片的物理失效分析效率。
在步骤S12中，根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像时，预设范围的确定具有重要意义。如果预设范围过大，则会由于搜索范围过大而不利于可疑失效点的定位查找，如果预设范围过小，则有可能由于操作误差而没有将可疑失效点包含在内。为了确定一个合理的预设范围，在本发明的一个实施例中，步骤S12根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像具体可以包括：根据所述可疑失效点的位置信息，在所述目标芯片中确定所述可疑失效点的查找范围，所述查找范围小于所述目标图层中以所述可疑失效点为圆心，以预设长度为半径的圆；获取所述查找范围内所述目标芯片的图像。其中，该预设长度可以根据获取芯片中目标图层的切面时的操作精度确定。例如，如果目标图层为表层，无需进行剥离工艺等操作，则可以将预设长度设置为较小值。
获取目标芯片中预设范围内的芯片图像，得到第一图像之后，可以在步骤S13中通过预设的图像识别模型对所述第一图像进行轮廓识别，得到第二图像。可选的，在本发明的一个实施例中，可以利用成熟的开源SURF算法或OCR软件等对PFA图像进行轮廓识别。
为了提高对第一图像的轮廓识别准确率，在本发明的一个实施例中，通过预设的图像识别模型，对所述第一图像进行轮廓识别之前，可以基于人工智能技术训练出图像识别模型。具体而言，可以以芯片的一个或多个切面的历史图像为训练样本，进行轮廓识别的机器学习训练，得到图像识别模型。可选的，这些历史图像可以包括多种工艺条件下的结构形貌，其中既可以包括非失效点的结构形貌，也可以包括各种原因引起的失效点的结构形貌，例如，气泡、起鼓、开裂等。因此，经过训练后得到的图像识别模型也可以有效识别出各种失效点的轮廓，从而得到第二图像，有效提高了轮廓识别的准确率。
得到第二图像后，可以在步骤S14中根据所述第二图像及所述目标图层对应的版图，确定可疑失效点的物理失效情况。具体而言，在本发明的一个实施例中，根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况可以包括：
在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案；
确定所述当前芯片图案与所述可疑失效点所在位置对应的目标版图图案是否一致；
在所述当前芯片图案与所述目标版图图案一致的情况下，对所述当前芯片图案与所述目标版图图案进行匹配度分析；
在所述当前芯片图案与所述目标版图图案不一致的情况下，对所述当前定位点进行调整。
本实施例中，得到第二图像以后，可以在第二图像中查找可疑失效点的具体位置，例如可以根据可疑失效点的位置信息确定在第二图像中确定一个定位点，即当前定位点，再获取当前定位点对应的芯片图案信息，得到当前芯片图案。其中，当前定位点对应的芯片图案信息可以为位于当前图像中心或当前显微镜视野中心的芯片图案信息，也可以为在当前图像中或当前显微镜视野下能够辨认的芯片图案信息。可选的，当前芯片图案可以包括半导体工艺中的各种常用材料的形貌，例如金属线的形貌、通孔的形貌、氧化层的形貌、多晶硅的形貌等。
获得了当前芯片图案后，可以将当前芯片图案与可疑失效点所在位置对应的目标版图图案相比对，以便确定二者是否一致。具体而言，由于可疑失效点的位置信息已经由电学失效分析得出，因此可以很容易地根据该位置信息在版图中定位对应的目标版图图案。通过将当前芯片图案与目标版图图案相比对，如果二者一致，则可以确定当前芯片图案即为可疑失效点对应的图案，因此可以进一步进行匹配度的分析，而如果二者不一致，则说明当前芯片图案并非可疑失效点对应的图案，需要改变当前定位点的位置，以便重新确定新的定位点处的芯片图案是否为可疑失效点对应的图案。
可选的，在确定所述当前芯片图案与所述可疑失效点所在位置对应的目标版图图案是否一致时，由于判断一致性只需要对图案的大致轮廓进行比对即可，不需要进行过于精细的比较，因此，当前芯片图案可以为较低分辨率的图案，这样也便于提高芯片图案的查找效率。而在进行匹配度分析时，由于需要对当前芯片图案与目标版图图案进行精细的比对，以便确定失效点的物理失效情况，因此，可以以较高的分辨率对当前芯片图案再次进行图像识别。
具体而言，为了使当前芯片图案具有较为合适的分辨率，在本发明的一个实施例中，步骤S13中通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像具体可以包括：按照第一像素密度从所述第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到定位图像；基于此，在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案具体可以包括：在所述定位图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案。也即是说，在定位阶段，第二图像的分辨率较低，得到的当前芯片图案的分别率也较低，这一方面可以满足定位阶段对大致轮廓的对比需求，也能够大大减轻计算量，有效提高定位效率。
在根据定位阶段的操作，确定当前芯片图案与可疑失效点所在位置对应的目标版图图案一致后，可以将当前芯片图案与目标版图图案进行匹配度分析。由于匹配度分析需要对二者进行精细的比对，因此，定位阶段使用的目标版图图案的精度大多无法满足精度要求，为此，在本发明的一个实施例中，对所述当前芯片图案与所述目标版图图案进行匹配度分析具体可以包括：
按照第二像素密度，从所述当前芯片图案对应的第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到分析图像，其中，所述第二像素密度大于所述第一像素密度；
对所述分析图像与所述目标版图图案进行匹配度分析，其中，所述分析图像相对于所述目标芯片的放大倍数与所述目标版图图案的放大倍数相等。
这样，分析图像与目标版图图案按照实际尺寸进行1:1对照缩放，置于同一坐标系，即PFA物理图的图案与电学失效分析中标记的目标版图图案为同一尺寸，从而便于对比分析。示例性的，经过匹配度分析，分析图像与目标版图图案的比对示意图可以如图3所示。
在对所述当前芯片图案与所述目标版图图案进行匹配度分析时，可以对分别将当前芯片图案的各像素点与目标版图图案的各像素点进行比对和评分，根据评分确定各像素点是否为失效点。在本发明的一个实施例中，具体可以包括：
将所述当前芯片图案中的各像素点与所述目标版图图案中的各像素点分别进行对比，得到每对像素点的差异度评分；
根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点。
可选的，根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点具体可以包括：
对所述当前芯片图案中差异度评分低于第一阈值的像素点，确定为非失效点；
对所述当前芯片图案中差异度评分高于或等于所述第一阈值的像素点，且小于第二阈值的像素点，确定为失效点；其中，所述第一阈值小于所述第二阈值；
对所述当前芯片图案中差异度评分高于或等于所述第二阈值的像素点，提交人工确认。
也即是说，对于差异度评分较低的像素点，说明当前芯片图案与目标版图图案相似，可以认为该位置不是失效点，对于差异度评分较高的像素点，说明当前芯片图案与目标版图图案相比有较明显的差异，可以认为该位置是失效点，对于差异度评分异常高的像素点，说明当前芯片图案与目标版图图案不具有对应关系，慎重起见，可以交由人工确认。这样，通过对PFA图形数据和EFA版图数据进行对比，PFA物理图形异常可以通过数据波动或异常的方式得到体现，因此能够在提高芯片失效分析效率的同时，也能有效提高芯片失效分析的准确性。
进一步地，根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点之后，本发明的实施例提供的芯片的失效分析方法还可以包括：根据所述失效点的分布确定所述失效点的失效类型，所述失效类型包括以下一种或多种：短路、开路、变形。例如，如果失效点覆盖了某一条互连线的整个横截面，则可以确定失效类型为开路，如果失效点出现在本不该相连的两条互连线之间，则可以确定失效类型为短路，如果某一范围内的失效点集体偏移，则可以确定失效类型为变形等。
可选的，在本发明的一个实施例中，还可以将上述差异度分析和失效类型分析列表输出，自动实现PFA物理分析和结果输出，从而极大减少了工序时常和人工带来的大量误差，而且由于依托于数据的量化，显著改善了结果的可靠性和准确性。
上述实施例介绍了当前芯片图案与目标版图图案一致的情况下，如何进行匹配度分析，但本发明的实施例不限于此。在本发明的其他实施例中，在所述当前芯片图案与所述目标版图图案不一致的情况下，还可以对当前定位点进行调整，以便尽快找到与目标版图图案一致的芯片图案。具体而言，在本发明的一个实施例中，在所述当前芯片图案与所述目标版图图案不一致的情况下，对当前定位点进行调整可以包括：在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案，得到当前版图图案；确定所述当前版图图案与所述目标版图图案之间的相对位置；根据所述相对位置调整所述当前定位点。
举例而言，如图4所示，如果当前芯片图案为pattern1，目标版图图案为pattern2，则可以在版图中查找pattern1，然后确定版图中的pattern1与版图中的pattern2之间的相对位置，例如版图中由pattern1出发向下移动20nm，即可到达pattern2，则可以据此调整目标芯片中的当前定位点，即，向下移动20nm，到达目标芯片中的pattern2，从而实现当前定位点的调整。
进一步地，为了便于在版图中进行图案查找，在本发明的一个实施例中，在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案具体可以包括：
将所述目标图层对应的版图划分为至少两个查找窗口，所述查找窗口的窗口边长与所述目标芯片的最小线宽成正比；
遍历各所述查找窗口，以在各所述查找窗口中分别查找与所述当前芯片图案一致的版图图案。
举例而言，在本发明的一个实施例中，电学失效分析可以标记出一组可疑失效点对应的版图集合L，该版图集合可以以电学失效分析所确定的局部版图为中心，面积上大于并包括电学失效分析所确定的版图范围。依据遍历扫描的思路，对版图集合L进行窗口划分，例如可以将版图集合中的每个版图划分为若干个较小的正方形区域，如window D(50nm*50nm)，甚至更小。可选的，窗口尺寸的大小，可以正比于电学失效分析中失效点对应的图案大小，或者正比于工艺先进程度，例如目标芯片的最小线宽。其中，越先进的工艺制程对应的线宽越细，图形越小。版图集合中窗口D的形状和大小可以相同，也可以不同。通过对各窗口D进行遍历扫描，即可找到与当前芯片图案一致的版图图案。
在本发明的一个实施例中，当前芯片图案与版图窗口Dp中的版图图案对应，eFA电学失效分析指定的失效点位于版图窗口De中。则可以对De和Dp位置进行比较，这里De和Dp由于是实际版图集合L中的组成窗口，位置已知。如果De和Dp位置一致，说明PFA物理分析的当前定位点即为可疑失效点目标所在的位置，则可以进行目标芯片的物理图数据量化提取和对比分析。如果De和Dp位置不一致，则可以将De与Dp的偏移量offset进行反馈，依据offset值调整PFA物理切面的当前定位点，从而辅助PFA与版图进行对齐。
下面通过具体实施例的实施例来对本发明的实施例提供的芯片的失效分析方法进行详细说明。
如图5所示，本发明的实施例提供的芯片的失效分析方法可以包括：
S201、根据电学失效分析，获取目标芯片中可疑失效点的位置信息；
S202、根据所述可疑失效点的位置信息，在所述目标芯片中确定所述可疑失效点的查找范围，所述查找范围小于所述目标图层中以所述可疑失效点为圆心，以预设长度为半径的圆；
S203、获取所述查找范围内所述目标芯片的图像，得到第一图像；
S204、以芯片的一个或多个切面的历史图像为训练样本，进行轮廓识别的机器学习训练，得到图像识别模型；
S205、通过所述图像识别模型，对所述第一图像进行轮廓识别，得到第二图像；
S206、在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案；
S207、确定所述当前芯片图案与所述可疑失效点所在位置对应的目标版图图案是否一致；若是，执行S211，若否，执行S208；
S208、在所述当前芯片图案与所述目标版图图案不一致的情况下，在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案，得到当前版图图案；
S209、确定所述当前版图图案与所述目标版图图案之间的相对位置；
S210、根据所述相对位置调整所述当前定位点；
S211、将所述当前芯片图案中的各像素点与所述目标版图图案中的各像素点分别进行对比，得到每对像素点的差异度评分；
S212、根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点；
S213、根据所述失效点的分布确定所述失效点的失效类型。
第二方面，本发明的实施例还提供一种芯片的失效分析装置，能够有效提高芯片的失效分析效率。
如图6所示，本发明的实施例还提供一种芯片失效分析装置，包括：
位置获取单元31，用于根据电学失效分析，获取目标芯片中可疑失效点的位置信息，所述位置信息包括所述可疑失效点在所述目标芯片中所处的目标图层对应的版图，以及所述可疑失效点在所述目标图层中的位置；
图像获取单元32，用于根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，所述预设范围与所述位置信息相对应；
轮廓识别单元33，用于通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像；
失效确定单元34，根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况。
本发明的实施例提供的芯片的失效分析装置，能够根据电学失效分析，获取目标芯片中可疑失效点的位置信息，根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，其中，预设范围与所述位置信息相对应，再通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像，根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况。这样，就能够借助图像识别技术来识别可疑失效点附近的图像轮廓，并根据该图像轮廓与目标图层对应的版图的差异，确定所述可疑失效点的物理失效情况，而无需花费大量的人力和时间在目标芯片中对可疑失效点进行定位和比对，从而有效提高了芯片的物理失效分析效率。
可选的，图像获取单元32可以包括：
范围确定模块，用于根据所述可疑失效点的位置信息，在所述目标芯片中确定所述可疑失效点的查找范围，所述查找范围小于所述目标图层中以所述可疑失效点为圆心，以预设长度为半径的圆；
图像获取模块，用于获取所述查找范围内所述目标芯片的图像。
可选的，该芯片的失效分析装置还可以包括：训练单元，用于在通过预设的图像识别模型，对所述第一图像进行轮廓识别之前，以芯片的至少一个切面的历史图像为训练样本，进行轮廓识别的机器学习训练，得到所述图像识别模型。
可选的，失效确定单元34可以包括：
定位点图像获取模块，用于在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案；
一致性确定模块，用于确定所述当前芯片图案与所述可疑失效点所在位置对应的目标版图图案是否一致；
匹配度分析模块，用于在所述当前芯片图案与所述目标版图图案一致的情况下，对所述当前芯片图案与所述目标版图图案进行匹配度分析；
定位点调整模块，用于在所述当前芯片图案与所述目标版图图案不一致的情况下，对所述当前定位点进行调整。
可选的，所述定位点调整模块可以包括：
查找子模块，用于在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案，得到当前版图图案；
位置确定子模块，用于确定所述当前版图图案与所述目标版图图案之间的相对位置；
调整子模块，用于根据所述相对位置调整所述当前定位点。
可选的，所述查找子模块，具体可用于：
将所述目标图层对应的版图划分为至少两个查找窗口，所述查找窗口的窗口边长与所述目标芯片的最小线宽成正比；
遍历各所述查找窗口，以在各所述查找窗口中分别查找与所述当前芯片图案一致的版图图案。
可选的，轮廓识别单元33，具体用于按照第一像素密度从所述第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到定位图像；
所述定位点图像获取模块，具体用于在所述定位图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案。
可选的，所述匹配度分析模块，具体用于：
按照第二像素密度，从所述当前芯片图案对应的第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到分析图像，其中，所述第二像素密度大于所述第一像素密度；
对所述分析图像与所述目标版图图案进行匹配度分析，其中，所述分析图像相对于所述目标芯片的放大倍数与所述目标版图图案的放大倍数相等。
可选的，所述匹配度分析模块包括：
评分子模块，用于将所述当前芯片图案中的各像素点与所述目标版图图案中的各像素点分别进行对比，得到每对像素点的差异度评分；
失效点确定子模块，用于根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点。
可选的，所述失效点确定子模块，具体用于：
对所述当前芯片图案中差异度评分低于第一阈值的像素点，确定为非失效点；
对所述当前芯片图案中差异度评分高于或等于所述第一阈值的像素点，且小于第二阈值的像素点，确定为失效点；其中，所述第一阈值小于所述第二阈值；
对所述当前芯片图案中差异度评分高于或等于所述第二阈值的像素点，提交人工确认。
可选的，所述匹配度分析模块，还用于在根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点之后，根据所述失效点的分布确定所述失效点的失效类型，所述失效类型包括以下至少一种：短路、开路、变形。
第三方面，本发明的实施例还提供一种电子设备，能够提高芯片的失效分析效率。
如图7所示，本发明的实施例提供的电子设备，可以包括：壳体51、处理器52、存储器53、电路板54和电源电路55，其中，电路板54安置在壳体51围成的空间内部，处理器52和存储器53设置在电路板54上；电源电路55，用于为上述电子设备的各个电路或器件供电；存储器53用于存储可执行程序代码；处理器52通过读取存储器53中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一实施例提供的芯片的失效分析方法。
处理器52对上述步骤的具体执行过程以及处理器52通过运行可执行程序代码来进一步执行的步骤，可以参见前述实施例的描述，在此不再赘述。
第四方面，本发明的实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述实施例提供的任一种芯片的失效分析方法，因此也能实现相应的技术效果，前文已经进行了详细说明，此处不再赘述。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (22)

1.一种芯片的失效分析方法，其特征在于，包括：
根据电学失效分析，获取目标芯片中可疑失效点的位置信息，所述位置信息包括所述可疑失效点在所述目标芯片中所处的目标图层对应的版图，以及所述可疑失效点在所述目标图层中的位置；
根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，所述预设范围与所述位置信息相对应；
通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像；
根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况；
所述根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况包括：
在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案；
确定所述当前芯片图案与所述可疑失效点所在位置对应的目标版图图案是否一致；
在所述当前芯片图案与所述目标版图图案一致的情况下，对所述当前芯片图案与所述目标版图图案进行匹配度分析；
在所述当前芯片图案与所述目标版图图案不一致的情况下，对所述当前定位点进行调整。
2.根据权利要求1所述的方法，其特征在于，所述根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像包括：
根据所述可疑失效点的位置信息，在所述目标芯片中确定所述可疑失效点的查找范围，所述查找范围小于所述目标图层中以所述可疑失效点为圆心，以预设长度为半径的圆；
获取所述查找范围内的芯片图像。
3.根据权利要求1所述的方法，其特征在于，所述通过预设的图像识别模型，对所述第一图像进行轮廓识别之前，所述方法还包括：
以芯片的至少一个切面的历史图像为训练样本，进行轮廓识别的机器学习训练，得到所述图像识别模型。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述在所述当前芯片图案与所述目标版图图案不一致的情况下，对所述当前定位点进行调整包括：
在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案，得到当前版图图案；
确定所述当前版图图案与所述目标版图图案之间的相对位置；
根据所述相对位置调整所述当前定位点。
5.根据权利要求4所述的方法，其特征在于，所述在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案包括：
将所述目标图层对应的版图划分为至少两个查找窗口，所述查找窗口的窗口边长与所述目标芯片的最小线宽成正比；
遍历各所述查找窗口，以在各所述查找窗口中分别查找与所述当前芯片图案一致的版图图案。
6.根据权利要求1至3中任一项所述的方法，其特征在于，所述通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像包括：
按照第一像素密度从所述第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到定位图像；
所述在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案包括：
在所述定位图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案。
7.根据权利要求6所述的方法，其特征在于，所述对所述当前芯片图案与所述目标版图图案进行匹配度分析包括：
按照第二像素密度，从所述当前芯片图案对应的第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到分析图像，其中，所述第二像素密度大于所述第一像素密度；
对所述分析图像与所述目标版图图案进行匹配度分析，其中，所述分析图像相对于所述目标芯片的放大倍数与所述目标版图图案的放大倍数相等。
8.根据权利要求1至3中任一项所述的方法，其特征在于，所述对所述当前芯片图案与所述目标版图图案进行匹配度分析包括：
将所述当前芯片图案中的各像素点与所述目标版图图案中的各像素点分别进行对比，得到每对像素点的差异度评分；
根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点。
9.根据权利要求8所述的方法，其特征在于，所述根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点包括：
对所述当前芯片图案中差异度评分低于第一阈值的像素点，确定为非失效点；
对所述当前芯片图案中差异度评分高于或等于所述第一阈值的像素点，且小于第二阈值的像素点，确定为失效点；其中，所述第一阈值小于所述第二阈值；
对所述当前芯片图案中差异度评分高于或等于所述第二阈值的像素点，提交人工确认。
10.根据权利要求8所述的方法，其特征在于，所述根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点之后，所述方法还包括：
根据所述失效点的分布确定所述失效点的失效类型，所述失效类型包括以下至少一种：短路、开路、变形。
11.一种芯片的失效分析装置，其特征在于，包括：
位置获取单元，用于根据电学失效分析，获取目标芯片中可疑失效点的位置信息，所述位置信息包括所述可疑失效点在所述目标芯片中所处的目标图层对应的版图，以及所述可疑失效点在所述目标图层中的位置；
图像获取单元，用于根据所述可疑失效点的位置信息，获取所述目标芯片中预设范围内的芯片图像，得到第一图像，所述预设范围与所述位置信息相对应；
轮廓识别单元，用于通过预设的图像识别模型，对所述第一图像进行轮廓识别，得到第二图像；
失效确定单元，根据所述第二图像及所述目标图层对应的版图，确定所述可疑失效点的物理失效情况；
所述失效确定单元包括：
定位点图像获取模块，用于在所述第二图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案；
一致性确定模块，用于确定所述当前芯片图案与所述可疑失效点所在位置对应的目标版图图案是否一致；
匹配度分析模块，用于在所述当前芯片图案与所述目标版图图案一致的情况下，对所述当前芯片图案与所述目标版图图案进行匹配度分析；
定位点调整模块，用于在所述当前芯片图案与所述目标版图图案不一致的情况下，对所述当前定位点进行调整。
12.根据权利要求11所述的装置，其特征在于，所述图像获取单元包括：
范围确定模块，用于根据所述可疑失效点的位置信息，在所述目标芯片中确定所述可疑失效点的查找范围，所述查找范围小于所述目标图层中以所述可疑失效点为圆心，以预设长度为半径的圆；
图像获取模块，用于获取所述查找范围内的芯片图像。
13.根据权利要求11所述的装置，其特征在于，还包括：训练单元，用于在通过预设的图像识别模型，对所述第一图像进行轮廓识别之前，以芯片的至少一个切面的历史图像为训练样本，进行轮廓识别的机器学习训练，得到所述图像识别模型。
14.根据权利要求11至13中任一项所述的装置，其特征在于，所述定位点调整模块包括：
查找子模块，用于在所述目标图层对应的版图中，查找与所述当前芯片图案一致的版图图案，得到当前版图图案；
位置确定子模块，用于确定所述当前版图图案与所述目标版图图案之间的相对位置；
调整子模块，用于根据所述相对位置调整所述当前定位点。
15.根据权利要求14所述的装置，其特征在于，所述查找子模块，具体用于：
将所述目标图层对应的版图划分为至少两个查找窗口，所述查找窗口的窗口边长与所述目标芯片的最小线宽成正比；
遍历各所述查找窗口，以在各所述查找窗口中分别查找与所述当前芯片图案一致的版图图案。
16.根据权利要求11至13中任一项所述的装置，其特征在于，所述轮廓识别单元，具体用于按照第一像素密度从所述第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到定位图像；
所述定位点图像获取模块，具体用于在所述定位图像中获取当前定位点对应的芯片图案信息，得到当前芯片图案。
17.根据权利要求16所述的装置，其特征在于，所述匹配度分析模块，具体用于：
按照第二像素密度，从所述当前芯片图案对应的第一图像中提取像素点，并将提取的所述像素点输入所述图像识别模型进行轮廓识别，得到分析图像，其中，所述第二像素密度大于所述第一像素密度；
对所述分析图像与所述目标版图图案进行匹配度分析，其中，所述分析图像相对于所述目标芯片的放大倍数与所述目标版图图案的放大倍数相等。
18.根据权利要求11至13中任一项所述的装置，其特征在于，所述匹配度分析模块包括：
评分子模块，用于将所述当前芯片图案中的各像素点与所述目标版图图案中的各像素点分别进行对比，得到每对像素点的差异度评分；
失效点确定子模块，用于根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点。
19.根据权利要求18所述的装置，其特征在于，所述失效点确定子模块，具体用于：
对所述当前芯片图案中差异度评分低于第一阈值的像素点，确定为非失效点；
对所述当前芯片图案中差异度评分高于或等于所述第一阈值的像素点，且小于第二阈值的像素点，确定为失效点；其中，所述第一阈值小于所述第二阈值；
对所述当前芯片图案中差异度评分高于或等于所述第二阈值的像素点，提交人工确认。
20.根据权利要求18所述的装置，其特征在于，所述匹配度分析模块，还用于在根据各对像素点的差异度评分确定所述当前芯片图案中的各像素点是否为失效点之后，根据所述失效点的分布确定所述失效点的失效类型，所述失效类型包括以下至少一种：短路、开路、变形。
21.一种电子设备，其特征在于，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述权利要求1至10中任一项所述的芯片的失效分析方法。
22.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述权利要求1至10中任一项所述的芯片的失效分析方法。
CN202110730379.1A 2021-06-29 2021-06-29 一种芯片的失效分析方法及装置、电子设备、存储介质 Active CN113486622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110730379.1A CN113486622B (zh) 2021-06-29 2021-06-29 一种芯片的失效分析方法及装置、电子设备、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110730379.1A CN113486622B (zh) 2021-06-29 2021-06-29 一种芯片的失效分析方法及装置、电子设备、存储介质

Publications (2)

Publication Number Publication Date
CN113486622A CN113486622A (zh) 2021-10-08
CN113486622B true CN113486622B (zh) 2023-02-28

Family

ID=77936750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110730379.1A Active CN113486622B (zh) 2021-06-29 2021-06-29 一种芯片的失效分析方法及装置、电子设备、存储介质

Country Status (1)

Country Link
CN (1) CN113486622B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115048248A (zh) * 2022-05-10 2022-09-13 上海安路信息科技股份有限公司 应用于fpga的失效定位方法
CN115219884B (zh) * 2022-09-20 2022-12-13 北京象帝先计算技术有限公司 芯片分析方法、装置、电子设备及存储介质
CN116381441A (zh) * 2023-03-15 2023-07-04 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 半导体器件失效分析方法、装置、计算机设备和存储介质
CN116106728B (zh) * 2023-04-13 2023-08-04 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） GaAs集成电路的MIM电容器的失效定位方法和装置
CN116882361B (zh) * 2023-09-06 2023-12-26 全芯智造技术有限公司 芯片缺陷分析方法、电子设备及存储介质
CN117272922A (zh) * 2023-09-15 2023-12-22 成都海光微电子技术有限公司 芯片的失效分析方法、芯片设计方法、装置、设备及介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047294A (ja) * 2004-06-29 2006-02-16 Sanyo Electric Co Ltd 半導体素子解析方法
CN101178941A (zh) * 2007-11-16 2008-05-14 浙江大学 一种动态估计缺陷所造成记忆体特征失效的方法
CN105092995A (zh) * 2014-04-30 2015-11-25 中芯国际集成电路制造(北京)有限公司 芯片中静态电流失效器件的检测方法和装置
CN110706728A (zh) * 2019-09-29 2020-01-17 长江存储科技有限责任公司 芯片存储区域失效地址物理位置的确认方法及装置
CN110836905A (zh) * 2019-11-13 2020-02-25 上海华力集成电路制造有限公司 自动识别芯片物理缺陷的失效分析方法
CN110909659A (zh) * 2019-11-19 2020-03-24 上海华力微电子有限公司 版图关键区域提取方法及其提取系统
CN112485709A (zh) * 2020-11-09 2021-03-12 泓准达科技(上海)有限公司 一种内部线路异常的检测方法、装置、介质及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339391B2 (en) * 2005-05-27 2008-03-04 United Microelectronics Corp. Defect detection method
CN105097583B (zh) * 2014-05-09 2018-02-13 中芯国际集成电路制造(北京)有限公司 一种半导体结构失效分析方法
US20160132609A1 (en) * 2014-11-07 2016-05-12 Yeon Technologies Co., Ltd. Method for processing tag, system for identifying tag, and related communication terminal
CN111710616B (zh) * 2020-06-22 2023-05-23 全芯智造技术有限公司 用于预测芯片的良率的方法和设备以及计算机可读介质
CN112255532B (zh) * 2020-10-21 2024-07-30 深圳赛意法微电子有限公司 一种芯片失效定位方法及夹具

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047294A (ja) * 2004-06-29 2006-02-16 Sanyo Electric Co Ltd 半導体素子解析方法
CN101178941A (zh) * 2007-11-16 2008-05-14 浙江大学 一种动态估计缺陷所造成记忆体特征失效的方法
CN105092995A (zh) * 2014-04-30 2015-11-25 中芯国际集成电路制造(北京)有限公司 芯片中静态电流失效器件的检测方法和装置
CN110706728A (zh) * 2019-09-29 2020-01-17 长江存储科技有限责任公司 芯片存储区域失效地址物理位置的确认方法及装置
CN110836905A (zh) * 2019-11-13 2020-02-25 上海华力集成电路制造有限公司 自动识别芯片物理缺陷的失效分析方法
CN110909659A (zh) * 2019-11-19 2020-03-24 上海华力微电子有限公司 版图关键区域提取方法及其提取系统
CN112485709A (zh) * 2020-11-09 2021-03-12 泓准达科技(上海)有限公司 一种内部线路异常的检测方法、装置、介质及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"CMOS Rail-to-Rail运算放大器芯片设计";付瑞;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;20090815;全文 *
一站式版图集成、检视与分析;陆晶;《中国集成电路》;20160205;全文 *

Also Published As

Publication number Publication date
CN113486622A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
CN113486622B (zh) 一种芯片的失效分析方法及装置、电子设备、存储介质
CN111539908B (zh) 对样本的缺陷检测的方法及其系统
JP5075646B2 (ja) 半導体欠陥検査装置ならびにその方法
US10839508B2 (en) Integrated circuit image alignment and stitching
CN112424826A (zh) 基于机器学习的图案分组方法
US20070104358A1 (en) Object recognizing method, program and storage medium for recognizing object, and object recognizing apparatus
JP4966893B2 (ja) 一致度計算装置及び方法、プログラム
KR20220014805A (ko) 반도체 시편의 검사에 사용가능한 훈련 데이터의 생성
KR102449376B1 (ko) 다이 내부 검사에 있어서의 등록 및 설계 주변부에서 야기된 노이즈의 저감
CN115690670A (zh) 一种晶圆瑕疵智能识别方法和系统
CN117392042A (zh) 缺陷检测方法、缺陷检测设备及存储介质
EP4128141A1 (en) Examination of a semiconductor specimen
CN110426395B (zh) 一种太阳能el电池硅片表面检测方法及装置
CN113705564B (zh) 一种指针式仪表识别读数方法
JP2008097310A (ja) エッジ抽出方法、定義表作成方法、画像処理方法、画像処理装置、画像処理プログラムおよび画像処理プログラムを記録する記録媒体
Lakshmi et al. A Survey of PCB Defect Detection Algorithms
Nevliudov et al. Automated System Development for the Printed Circuit Boards Optical Inspection Using Machine Learning Methods
Sweeney et al. Deep learning for semiconductor defect classification
Li et al. Flexible printed circuit fracture detection based on hypothesis testing strategy
JP4327654B2 (ja) 画像処理方法および画像処理装置ならびに画像処理プログラムおよび画像処理プログラムを記録した記録媒体
JP4693742B2 (ja) 画像処理方法、画像処理装置、画像処理プログラムおよび画像処理プログラムを記録する記録媒体
CN110874837B (zh) 一种基于局部特征分布的缺陷自动检测方法
Lin et al. X-ray imaging inspection system for blind holes in the intermediate layer of printed circuit boards with neural network identification
Zhong et al. Detection of oxidation region of flexible integrated circuit substrate based on topology mapping
Yeh et al. A rotation-invariant and non-referential approach for ball grid array (BGA) substrate conducting path inspection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant