CN110661499B - 动态放大器及其增益增强方法 - Google Patents

动态放大器及其增益增强方法 Download PDF

Info

Publication number
CN110661499B
CN110661499B CN201910139700.1A CN201910139700A CN110661499B CN 110661499 B CN110661499 B CN 110661499B CN 201910139700 A CN201910139700 A CN 201910139700A CN 110661499 B CN110661499 B CN 110661499B
Authority
CN
China
Prior art keywords
voltage
output
output capacitor
coupled
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910139700.1A
Other languages
English (en)
Other versions
CN110661499A (zh
Inventor
谢正恩
刘深渊
曾子建
林晋毅
黄国声
黄如琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN110661499A publication Critical patent/CN110661499A/zh
Application granted granted Critical
Publication of CN110661499B publication Critical patent/CN110661499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H03G1/0094—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种动态放大器及其增益增强方法，所述动态放大器包括一第一输出电容、一第一开关器、一电流源、一第二开关器、一电压侦测单元、一第三开关器及一电平移位器。该第一开关器耦接于该第一输出电容的一第一端与一电压侦测节点之间。该第二开关器耦接于该电流源及该电压侦测节点。该电压侦测单元耦接于该电压侦测节点及该第一开关器。该第三开关器耦接于该电压侦测节点与一电源端之间。该电平移位器耦接于该第一输出电容的一第二端。

Description

动态放大器及其增益增强方法
技术领域
本发明涉及一种动态放大器，尤其涉及一种可用于动态放大器的增益增强技术。
背景技术
动态放大器普遍用于各种电路中，例如模拟数字转换器(Analog to DigitalConverter，ADC)、积分器(integrator)、以及输出缓冲器等。动态放大器与一般运算放大器相同，都是用来提供特定大小的增益以对输入信号进行放大。动态放大器与一般运算放大器的差异之处在于，一般运算放大器采用连续时间的操作模式，而动态放大器则是离散时间的操作模式。因此，动态放大器较适用于离散时间的电路系统，例如管道模拟数字转换器(pipeline ADC)或离散时间式Delta-Sigma调制器模拟数字转换器(DSM ADC)的残差放大器(residue amplifier)等。
动态放大器可接收一差分输入信号对，其可产生差分电流，用以对输出电容进行充电或放电，以放大输入信号。一时钟可动态地控制放大器执行放大，正如其名“动态放大器”。动态放大器的增益可依下列方式计算而得：
Figure BDA0001978098870000011
其中，gm为放大器的差分输入对的跨导值，Id为差分输入对的电流，ΔVCM为因信号放大而改变的输出端共模电压的变化量。此外，ΔVCM可由以下公式取得：
Figure BDA0001978098870000012
其中，C为输出电容的电容值，Tint为放大的积分时间。
为了提高动态放大器的增益，可通过增加积分时间Tint来提高共模电压的变化量ΔVCM。然而，共模电压的变化量ΔVCM受限于动态放大器的电源供应电压VDD，因而限制了增益A的范围。
在现有技术中，可在动态放大器中加入额外的电容对以进行增益增强，其中，充电/放电操作可分为两步骤在不同电容上实现，以延长积分时间Tint。然而，此实现方式需要较多的电容，造成电路成本的增加，较多的电容数量也同时带来较高的耗电量。
鉴于此，现有技术实有改进的必要。
发明内容
因此，本发明的主要目的即在于提供一种可用于动态放大器的新颖增益增强技术，以实现较高的增益同时避免上述问题。
本发明公开了一种动态放大器，所述动态放大器包括一第一输出电容、一第一开关器、一电流源、一第二开关器、一电压侦测单元、一第三开关器及一电平移位器。该第一开关器耦接于该第一输出电容的一第一端与一电压侦测节点之间。该第二开关器耦接于该电流源及该电压侦测节点。该电压侦测单元耦接于该电压侦测节点及该第一开关器。该第三开关器耦接于该电压侦测节点与一电源端之间。该电平移位器耦接于该第一输出电容的一第二端。
本发明还公开了一种动态放大器，所述动态放大器包括一第一输出电容、一第二输出电容、一第一断路开关器、一第二断路开关器、一电流源、一放大控制开关器、一电压侦测单元、一第一重置开关器、一第二重置开关器、一耦合电容及一电平移位器。该第一断路开关器耦接于该第一输出电容与一第一电压侦测节点之间。该第二断路开关器耦接于该第二输出电容与一第二电压侦测节点之间。该放大控制开关器耦接于该电流源、该第一电压侦测节点及该第二电压侦测节点。该电压侦测单元耦接于该第一电压侦测节点、该第二电压侦测节点、该第一断路开关器及该第二断路开关器。该第一重置开关器耦接于该第一电压侦测节点与一电源端之间。该第二重置开关器耦接于该第二电压侦测节点与该电源端之间。该电平移位器通过该耦合电容耦接于该电压侦测单元。
本发明还公开了一种增益增强方法，用于一动态放大器，该动态放大器包括一输出电容，该增益增强方法包括以下步骤：重置该输出电容的一第一端的一输出电压至一电源供应电压；以一充电或放电电流对该输出电容充电或放电以执行放大，用以提高或降低该输出电压；以及控制该输出电容的一第二端从耦接至一第一参考电压节点切换为耦接至一第二参考电压节点，以对该输出电压进行移位。
附图说明
图1为一般动态放大器的示意图。
图2示出了图1中动态放大器的一种示例性电路结构。
图3示出了图1中动态放大器的详细运作方式。
图4为本发明实施例一动态放大器的示意图。
图5示出了图4中动态放大器的一种示例性电路结构。
图6示出了图4中动态放大器的详细运作方式。
图7为本发明实施例电平移位器的示意图。
图8为本发明实施例一动态放大器的示意图。
图9为本发明实施例另一动态放大器的示意图。
图10为本发明实施例另一动态放大器的示意图。
图11示出了图10中动态放大器的详细运作方式。
图12为本发明实施例又一动态放大器的示意图。
图13示出了图12中动态放大器的详细运作方式。
图14为本发明实施例一增益增强流程的示意图。
图15为本发明实施例一增益增强流程的示意图。
其中，附图标记说明如下：
10、40、80、90、100、120         动态放大器
102、CL1、CL2、CL3、CL4            输出电容
104、104_1、104_2             压控电流源
106                         电压侦测单元
108                         电源端
SW1、SW1_1、SW1_2             断路开关器
SW2、SW2_1、SW2_2             放大控制开关器
SW3、SW3_1、SW3_2、SW3_3、      重置开关器
SW3_4
ΔVIN                        输入信号
VOUT                         输出信号
ND、ND1、ND2                  电压侦测节点
M1、M2、M3、M4                  输入晶体管
Vinp、Vinn                     差分输入电压
Id、Id1、Id2                    电流
Clkn、Clkp                   时钟信号
Rst                         重置信号
V1、V2、VLS、Vmn、Vmp             电压
Voutn、Voutp                    输出电压
VX                          控制信号
VDD                          电源供应电压
Vcom                         共模电压
VTH                          临界值
ΔVCM、ΔVCM,LS、ΔVCM0、ΔVCM0,LS、 共模电压变化量
ΔVCM1、ΔVCM1,LS
LS、LS1、LS2、70               电平移位器
CS                          移位控制信号
NREF1、NREF2                    参考电压节点
VREF1、VREF2                    参考电压
Tint、Tint0、Tint1、TLS            积分时间
CD1、CD2                      侦测电容
BUF                         缓冲器
MP1                         P型金氧半场效晶体管
MN1                         N型金氧半场效晶体管
CLS                          耦合电容
Cm1、Cm2                      电容
1206                        电压侦测及预充电模块
140、150                     增益增强流程
1400～1408、1500～1512       步骤
具体实施方式
请参考图1，图1为一般动态放大器10的示意图。如图1所示，动态放大器10包括一输出电容102、一压控电流源(Voltage-Controlled Current Source，VCCS)104、一电压侦测单元106及开关器SW1～SW3。动态放大器10可从一电源端108接收一电源供应电压VDD，电源端108可包含在动态放大器10内部，或独立于动态放大器10而设置。基于所接收的一输入信号ΔVIN，压控电流源104可输出一充电或放电电流对输出电容102进行充电或放电，以放大输入信号ΔVIN而产生一输出信号VOUT。电压侦测单元106耦接于一电压侦测节点ND及开关器SW1及SW2，可通过电压侦测节点ND侦测输出电容102的输出电压，并据此控制开关器SW1及/或SW2开启或关闭。开关器SW1耦接于输出电容102的一端与电压侦测节点ND之间，其可受控于电压侦测单元106，并作为一断路开关器，用来断开电压侦测节点ND与输出电容102之间的信号路径。开关器SW2耦接于压控电流源104与电压侦测节点ND之间，可作为一放大控制开关器，用来控制压控电流源104开始输出充电或放电电流或停止输出充电或放电电流。开关器SW3耦接于电压侦测节点ND与电源端108之间，可作为一重置开关器，在开启时用来重置输出电容102的输出电压至电源供应电压VDD。
图2示出了图1中动态放大器10的一种示例性电路结构。输出电容102可由两个输出电容CL1及CL2组成，输出电容CL1及CL2可分别设置于动态放大器10的差分输出端且分别耦接于开关器SW1_1及SW1_2。开关器SW1_1及SW1_2作为断路开关器SW1的细部组件，可接收电压侦测单元106的控制。压控电流源104包括输入晶体管M1及M2，其可分别接收差分输入电压Vinp及Vinn以产生电流Id1及Id2。放大控制开关器SW2可接收一时钟信号Clkn的控制，重置开关器SW3可接收一重置信号Rst的控制。电压侦测单元106则接收一电压侦测节点ND1上的电压V1以侦测输出电容CL1的输出电压Voutn，并接收一电压侦测节点ND2上的电压V2以侦测输出电容CL2的输出电压Voutp。
图3示出了动态放大器10的详细运作方式，其包括一预充电阶段及一放大阶段。在预充电阶段中，重置开关器SW3及断路开关器SW1开启，放大控制开关器SW2关闭。更明确来说，重置信号Rst位于“低”电平以开启重置开关器SW3(其可由P型金氧半场效晶体管(PMOS)来实现)；时钟信号Clkn位于“低”电平以关闭放大控制开关器SW2(其可由一N型金氧半场效晶体管(NMOS)来实现)。开关器SW1_1及SW1_2可由来自于电压侦测单元106的一控制信号VX开启。在此情况下，从电源端出发的电流可对输出电容CL1及CL2进行充电，使得输出电压Voutn及Voutp以及电压侦测节点ND1及ND2的电压V1及V2都被重置到电源供应电压VDD，如图3所示。
当预充电阶段结束时，时钟信号Clkn上升至“高”电平，使得动态放大器10进入放大阶段并开始执行信号放大。在放大阶段中，断路开关器SW1及放大控制开关器SW2开启，重置开关器SW3则关闭。更明确来说，时钟信号Clkn位于“高”电平以开启放大控制开关器SW2；重置信号Rst位于“高”电平以关闭重置开关器SW3。开关器SW1_1及SW1_2持续被来自于电压侦测单元106的控制信号VX开启。在此情况下，输出电容CL1及CL2可由压控电流源104产生的电流Id1及Id2进行放电，且输出电压Voutn及Voutp随着电压侦测节点ND1及ND2的电压V1及V2下降，其下降速度取决于放电电流Id1及Id2的大小。在放电过程中，电压侦测单元106可侦测输出电压Voutn及Voutp的共模电压Vcom是否到达一临界值VTH，当侦测到共模电压Vcom到达临界值VTH时，电压侦测单元106可通过控制信号VX来关闭开关器SW1_1及SW1_2，且放大控制开关器SW2也同时关闭，以停止放电操作。
因此，在上述放电过程之后，输入信号ΔVIN(其等于输入电压Vinp及Vinn的差值)被转换为放电电流Id1及Id2，再被放大而产生输出信号VOUT(其等于电压V1及V2的差值，也等于输出电压Voutn及Voutp的差值)。在此例中，动态放大器10的增益A可通过下列公式取得：
Figure BDA0001978098870000071
其中，gm为输入晶体管M1及M2的跨导值，Id等于供应给压控电流源104的总电流的二分之一，ΔVCM为因信号放大期间的放电操作而造成共模电压Vcom从电源供应电压VDD下降的电压变化量。
为了提升增益A，可采用一电平移位器，将输出电压Voutn及Voutp移位至一较高电压，以提高共模电压的变化量ΔVCM。请参考图4，图4为本发明实施例一动态放大器40的示意图。动态放大器40的结构与图1中动态放大器10的结构相似，故功能相同的组件或模块都以相同符号表示。动态放大器40与动态放大器10之间的差异在于，动态放大器40还包括一电平移位器LS，耦接于输出电容102的另一端。电平移位器LS可接收一移位控制信号CS，用来控制输出电容102耦接至不同参考电压节点。
在图4所示的实施例中，电平移位器LS包括一开关器，其受控于移位控制信号CS，用来选择将输出电容102耦接至一参考电压节点NREF1或另一参考电压节点NREF2。参考电压节点NREF1及NREF2可提供不同参考电压值，因此，当开关器转态以将输出电容102从耦接至一参考电压节点切换为耦接至另一参考电压节点时，输出电容102的输出电压将移位至不同电平。
图5示出了图4中动态放大器40的一种示例性电路结构。在图2的动态放大器10中，输出电容CL1及CL2的上端(如顶板)分别通过开关器SW1_1及SW1_2耦接于压控电流源104，输出电容CL1及CL2的下端(如底板)则耦接于地端。相较之下，在图5的动态放大器40中，输出电容CL1及CL2的上端也耦接于压控电流源104，但输出电容CL1及CL2的下端则分别耦接于电平移位器LS1及LS2。
图6示出了动态放大器40的详细运作方式，其也包括一预充电阶段及一放大阶段，类似于图3的情况。如图6所示，当预充电阶段结束时，位于输出电容CL1及CL2下端的电压VLS从VREF2上升至VREF1，其实现方式为，电平移位器LS1及LS2控制原先耦接至参考电压节点NREF2的输出电容CL1及CL2下端切换为耦接至参考电压节点NREF1，使得位于输出电容CL1及CL2上端的电压Voutn及Voutp被移位至较高电平。因此，输出共模电压的变化量ΔVCM也同步上升至ΔVCM,LS，进而提高动态放大器40的增益。同样地，本发明的增益增强方法也可被视为通过提升输出电容放电的积分时间来实现，如图6所示，积分时间从Tint提升到Tint+TLS。
在一实施例中，电压侦测单元106包括两个侦测电容CD1及CD2及一缓冲器BUF，如图5所示。侦测电容CD1耦接于电压侦测节点ND1，用来接收电压V1以侦测输出电容CL1的输出电压Voutn。侦测电容CD2耦接于电压侦测节点ND2，用来接收电压V2以侦测输出电容CL2的输出电压Voutp。侦测电容CD1及CD2进而在一共模侦测节点上取得输出电压Voutn及Voutp的共模电压Vcom。缓冲器BUF耦接于开关器SW1_1及SW1_2，可将接收到的共模电压Vcom转换为控制信号VX，以根据共模电压Vcom来控制开关器SW1_1及SW1_2开启或关闭。
值得注意的是，本发明的电平移位器可依各种方式实现或可为任何类型的电平移位器，如电容式、电阻式或电流式。在一实施例中，电平移位器可实现为具有反向器的结构，如图7所示的电平移位器70。反向器结构可作为一开关器，用来控制输出电容的耦接方式，其包括一P型金氧半场效晶体管MP1及一N型金氧半场效晶体管MN1。P型金氧半场效晶体管MP1耦接于电平移位器70的输出端与参考电压节点NREF1之间。N型金氧半场效晶体管MN1耦接于电平移位器70的输出端与参考电压节点NREF2之间。P型金氧半场效晶体管MP1及N型金氧半场效晶体管MN1受控于相同的移位控制信号，以选择将输出端耦接至参考电压节点NREF1或参考电压节点NREF2。在此例中，参考电压节点NREF1可输出参考电压VREF1，其电平等于电源供应电压或任何大于参考电压VREF2的电平；参考电压节点NREF2可输出参考电压VREF2，其电平等于接地电压或任何小于参考电压VREF1的电平。
如图7所示，移位控制信号CS可以是例如由一数字控制电路产生的一逻辑信号。若移位控制信号CS位于“高”电平时，N型金氧半场效晶体管MN1被开启且P型金氧半场效晶体管MP1被关闭，使得电平移位器70可输出参考电压VREF2作为电压VLS而传送至输出电容。若移位控制信号CS位于“低”电平时，P型金氧半场效晶体管MP1被开启且N型金氧半场效晶体管MN1被关闭，使得电平移位器70可输出参考电压VREF1作为电压VLS而传送至输出电容。在此情况下，用于动态放大器的输出电容的电平移位方法可通过改变移位控制信号CS的状态来实现。
图5的动态放大器40是将一电平移位器耦接至输出电容的下端(输出电容下端原先耦接于地端，参见图2所示的动态放大器10)来实现本发明的电平移位方法。通过这种方式，无须加入额外的电容即可实现电平移位方法。但在其它实施例中，也可通过其它方式来实现电平移位方法。
请参考图8，图8为本发明实施例一动态放大器80的示意图。如图8所示，动态放大器80的结构与图2中动态放大器10的结构相似，故功能相同的组件或模块都以相同符号表示。动态放大器80与动态放大器10之间的差异在于，动态放大器80还包括输出电容CL3及CL4，分别耦接于动态放大器80的差分输出端。输出电容CL3及CL4的另一端则分别耦接于电平移位器LS1及LS2。在此情况下，动态放大器80的各输出端都耦接于两个输出电容，其中一者并耦接至一电平移位器，另一者则耦接至地端。当电平移位器切换而改变其输出电压电平时，即可移位动态放大器80的输出电压。
在动态放大器80中，电平移位方法可被视为在图2的一般动态放大器10中加入额外的输出电容及相对应的电平移位器来实现。可替换地，动态放大器80的实现方式也可以视为将动态放大器10的各输出电容分割为两部分之后，将其中一部分耦接至电平移位器而另一部分耦接至地端。
请参考图9，图9为本发明实施例另一动态放大器90的示意图。如图9所示，动态放大器90的结构与图5中动态放大器40的结构相似，故功能相同的组件或模块都以相同符号表示。动态放大器90与动态放大器40之间的差异在于，在动态放大器90中，电平移位器耦接于电压侦测单元106而非耦接于输出电容CL1及CL2。如图9所示，动态放大器90包括一耦合电容CLS及一电平移位器LS。电平移位器LS可对位于电压侦测单元106的共模侦测节点上的输出电压Voutn及Voutp的共模电压Vcom进行移位，使得共模电压Vcom下降至临界值VTH的时间点被延后，进而提升用于放大信号的积分时间。如此一来，可提高动态放大器90的增益。
请回头参考图5，其中，两电平移位器分别耦接于动态放大器40的输出电容CL1及CL2。若输出电容CL1及CL2之间存在不匹配时，也会造成输出电压Voutn及Voutp上移位量的不匹配。相较之下，如图9所示，只有一个电平移位器LS用来对输出电压Voutn及Voutp的共模电压Vcom进行移位，因而施加于两输出端的移位量必然相同，可解决上述不匹配的问题。
值得注意的是，本发明的目的之一在于提供一种用于动态放大器的增益增强方法，可对动态放大器的输出电压或输出共模电压的电平进行移位，以提高输出共模电压的变化量同时增加放大的积分时间。本领域技术人员可据此进行修改或变化，而不限于此。举例来说，在上述实施例中，电平移位器可改变其状态，以在预充电阶段结束时将输出电压Voutn及Voutp移位至较高电平，如图6所示。在另一实施例中，电平移位操作也可在另一时间点上实现。举例来说，在动态放大器40中，电平移位器LS可在放大阶段期间内控制原先耦接至参考电压节点NREF2的输出电容切换为耦接至参考电压节点NREF1以对输出电压的电平进行移位。
另外需注意的是，本发明的增益增强方法可用于任何类型的动态放大器，只要动态放大器的输出信号是通过压控电流源所输出的电流对输出电容进行充电或放电而产生，即可采用本发明的电平移位器以及增益增强方法。
请参考图10，图10为本发明实施例另一动态放大器100的示意图。如图10所示，动态放大器100的结构与图5中动态放大器40的结构相似，故功能相似的组件或模块都以相似符号表示。动态放大器100与动态放大器40的不同之处在于，动态放大器100包括两个额外的晶体管M3及M4作为源极跟随器(source follower)，并且，除了输出电容CL1及CL2之外，动态放大器100还包括两个电容Cm1及Cm2，分别耦接于晶体管M3及M4的源极端。电容Cm1及Cm2可接收重置开关器SW3_1及SW3_4的控制，通过对电容Cm1、Cm2及输出电容CL1、CL2依序放电，可实现较高的增益。
图11示出了动态放大器100的详细运作方式，与图6相似，动态放大器100的运作也包括一预充电阶段及一放大阶段。在预充电阶段中，电容Cm1、Cm2、CL1及CL2下端的电压同时被重置至电源供应电压VDD。当放大阶段开始时，压控电流源104的放电电流开始对电容Cm1及Cm2进行放电，当电压Vmn及Vmp下降至一特定临界值(即电源供应电压VDD减去晶体管M3及M4的临界电压)时，晶体管M3及M4被开启，且压控电流源104的放电电流开始对输出电容CL1及CL2进行放电。在此例中，放大阶段包括两阶段放电期间，可因此提高放大的积分时间。同时，输出共模电压的变化量ΔVCM可被视为等效延伸至ΔVCM0，输出共模电压变化量的提升使得动态放大器100的增益也获得提升。
除此之外，当输出电容CL1及CL2开始放电时，电平移位器LS1及LS2可分别控制输出电压Voutn及Voutp的电平向上移位，如图11所示。此操作可进一步将输出共模电压的变化量提升至ΔVCM0,LS，且积分时间也同步增加至Tint0+TLS，进而达到增益增强效果。关于电平移位器LS1及LS2对输出电压Voutn及Voutp的电平进行移位的详细运作方式相似于图4～图6所示的实施方式，在此不赘述。
请参考图12，图12为本发明实施例又一动态放大器120的示意图。如图12所示，动态放大器120的结构与图5中动态放大器40的结构相似，故功能相似的组件或模块都以相似符号表示。动态放大器120与动态放大器40的不同之处在于，动态放大器120包括两个压控电流源104_1及104_2，压控电流源104_1由两个N型金氧半场效晶体管M1及M2所组成，而压控电流源104_2由两个P型金氧半场效晶体管M3及M4所组成。电压侦测及预充电模块1206可在放大阶段侦测输出电压Voutn及Voutp以及在预充电阶段重置输出电压Voutn及Voutp。
图13示出了动态放大器120的详细运作方式，与图6相似，动态放大器120的运作也包括一预充电阶段及一放大阶段。在预充电阶段中，位于电容CL1及CL2上端的电压被重置至电源供应电压VDD。当放大阶段开始时，压控电流源104_1输出的放电电流对电容CL1及CL2进行放电，使输出电压Voutn及Voutp对应地下降。若电压侦测及预充电模块1206侦测到输出电压Voutn及Voutp的共模电压Vcom下降至一临界值时，可通过开关器SW2_1关闭压控电流源104_1的N型金氧半场效晶体管，并通过开关器SW2_2开启压控电流源104_2的P型金氧半场效晶体管。接着，压控电流源104_2可输出一充电电流，以对输出电容CL1及CL2进行充电，使输出电压Voutn及Voutp对应地上升。若电压侦测及预充电模块1206侦测到输出电压Voutn及Voutp的共模电压Vcom上升至另一临界值时，电压侦测及预充电模块1206可关闭断路开关器SW1_1及SW1_2。在此例中，电压侦测及预充电模块1206可设定多个临界值，用来控制压控电流源104_1及104_2以及断路开关器SW1_1及SW1_2的运作。动态放大器120是一双向放大器，其中，信号的放大可通过来自于N型金氧半场效晶体管的压控电流源104_1的放电电流以及来自于P型金氧半场效晶体管的压控电流源104_2的充电电流来实现。由此可知，放大阶段包括一放电期间及一充电期间，可因此提高放大的积分时间。同时，输出共模电压的变化量ΔVCM可被视为等效延伸至ΔVCM1，输出共模电压变化量的提升使得动态放大器120的增益也获得提升。
除此之外，当放电结束而充电开始时，电平移位器LS1及LS2可分别对输出电压Voutn及Voutp的电平向下移位，如图13所示。此操作可进一步将输出共模电压的变化量延伸至ΔVCM1,LS，且积分时间也同步增加至Tint1+TLS，进而达到增益增强效果。需注意，电平移位操作可在压控电流源104_2对输出电容CL1及CL2进行充电之前执行，使得输出电压Voutn及Voutp的向下移位可达到较大的共模电压变化量和较长的积分时间。在上述如图6的实施例中，电平移位操作则是压控电流源对输出电容CL1及CL2进行放电之前执行的向上移位，可用来提高共模电压变化量和积分时间。
在另一实施例中，可多次执行电平移位操作，以进一步提升动态放大器的增益。举例来说，在图12所示的动态放大器120中，当压控电流源104_1输出放电电流以对输出电容CL1及CL2进行放电之前(即预充电阶段结束的时间点)，电平移位器LS1及LS2可将输出电压Voutn及Voutp向上移位，接着，当压控电流源104_2输出充电电流以对输出电容CL1及CL2进行充电之前，电平移位器LS1及LS2可将输出电压Voutn及Voutp向下移位。为达到此目的，电平移位器LS1及LS2可控制输出电容CL1及CL2的下端从耦接至一第一参考电压节点以接收较低的参考电压切换为耦接至一第二参考电压节点以接收较高的参考电压，接着切换回耦接至第一参考电压节点以接收较低的参考电压。更进一步地，在放大阶段期间，放电及充电操作可多次交替执行，因而上述电平移位操作(依序执行的向上移位以及向下移位)也可对应执行，可无限制地提高动态放大器120的增益。
相较于图10所示的动态放大器100而言，动态放大器120可进一步达到降低电容数量的功效，可实现较低的电路成本。同时，在每一次预充电阶段中，需进行预充电的电容数量较少，因而消耗的电量较低。再者，在动态放大器120中，压控电流源104_2可在放大阶段期间对输出电容CL1及CL2进行充电，此充电操作可推动输出电压Voutn及Voutp到达较接近电源供应电压VDD的电平，如此一来，在下一次的预充电阶段中，对输出电容CL1及CL2进行预充电所需的电量也因而降低。
值得注意的是，图8及图9中电平移位器的设置方式也可应用于动态放大器100及120，即，将部分输出电容耦接于电平移位器而其它输出电容耦接于地端，且/或将一电平移位器耦接至电压侦测单元的共模侦测节点。
上述本发明的增益增强操作可归纳为一增益增强流程140，如图14所示。增益增强流程140可用于任一动态放大器40、80、90、100及120，其包括以下步骤：
步骤1400：开始。
步骤1402：重置输出电容的一第一端的一输出电压至一电源供应电压。
步骤1404：控制输出电容的一第二端从耦接至一第一参考电压节点以接收较低的参考电压切换为耦接至一第二参考电压节点以接收较高的参考电压，以对输出电压进行向上移位。
步骤1406：以一放电电流对输出电容放电以执行放大，用以降低输出电压。
步骤1408：结束。
关于增益增强流程140的详细运作及变化方式可参考上述段落的说明，在此不赘述。需注意的是，增益增强流程140可通过对输出电压向上移位来实现增益增强，然而，在另一实施例中，也可通过对输出电压向下移位来实现增益增强，此方式也可用于动态放大器120。如图15所示，一增益增强流程150可通过对输出电压进行向上和向下移位以实现增益增强，其包括以下步骤：
步骤1500：开始。
步骤1502：重置输出电容的一第一端的一输出电压至一电源供应电压。
步骤1504：控制输出电容的一第二端从耦接至一第一参考电压节点以接收较低的参考电压切换为耦接至一第二参考电压节点以接收较高的参考电压，以对输出电压进行向上移位。
步骤1506：以一放电电流对输出电容放电以执行放大，用以降低输出电压。
步骤1508：控制输出电容的第二端从耦接至第二参考电压节点以接收较高的参考电压切换为耦接至第一参考电压节点以接收较低的参考电压，以对输出电压进行向下移位。
步骤1510：以一充电电流对输出电容充电以执行放大，用以提高输出电压。
步骤1512：结束。
值得注意的是，步骤1504～1510可重复进行，以无限制地提高增益。关于增益增强流程150的其它详细运作及变化方式可参考上述段落的说明，在此不赘述。
综上所述，本发明的实施例提供了一种可用于动态放大器的增益增强方法，其可对动态放大器的输出电压或输出共模电压的电平进行移位，以提高输出共模电压的变化量同时增加放大的积分时间。具有一开关器的电平移位器可耦接于输出电容或电压侦测单元，以实现所述增益增强方法。采用移位电压电平的增益增强方法可在预充电阶段结束的时间点或在放大阶段期间内执行，也可根据系统需求而执行一或多次。本发明的增益增强方法可用于任何类型或具有任何结构的动态放大器，而不限于本说明书所提供的实施例。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (19)

1.一种动态放大器，包括：
一第一输出电容；
一第一开关器，耦接于该第一输出电容的一第一端与一电压侦测节点之间；
一电流源；
一第二开关器，耦接于该电流源及该电压侦测节点；
一电压侦测单元，耦接于该电压侦测节点及该第一开关器及该第二开关器；
一第三开关器，耦接于该电压侦测节点与一电源端之间；以及
一电平移位器，耦接于该第一输出电容的一第二端。
2.如权利要求1所述的动态放大器，其特征在于，该电压侦测单元用来通过该电压侦测节点侦测该第一输出电容的该第一端的一输出电压。
3.如权利要求1所述的动态放大器，其特征在于，还包括一第二输出电容，
该电压侦测单元包括：
一第一侦测电容，耦接于该电压侦测节点，用来侦测该第一输出电容的一第一输出电压；
一第二侦测电容，耦接于另一电压侦测节点，用来侦测该第二输出电容的一第二输出电压，该第一输出电压与该第二输出电压结合而产生该第一输出电容及该第二输出电容的一共模电压；以及
一缓冲器，耦接于该第一开关器，用来根据该第一输出电容及该第二输出电容的一共模电压，控制该第一开关器开启或关闭。
4.如权利要求1所述的动态放大器，其特征在于，该电平移位器包括一开关器，用来选择将该第一输出电容的该第二端耦接至一第一参考电压节点或一第二参考电压节点。
5.如权利要求4所述的动态放大器，其特征在于，该电平移位器的该开关器包括：
一P型金氧半场效晶体管，耦接于该第一输出电容的该第二端与该第一参考电压节点之间；以及
一N型金氧半场效晶体管，耦接于该第一输出电容的该第二端与该第二参考电压节点之间；
其中，该P型金氧半场效晶体管及该N型金氧半场效晶体管受控于相同的控制信号，用来选择将该第一输出电容的该第二端耦接至该第一参考电压节点或该第二参考电压节点。
6.如权利要求1所述的动态放大器，其特征在于，在一预充电阶段中，该第一开关器及该第三开关器开启，以重置该第一输出电容的该第一端的一输出电压至该电源端的一电源供应电压。
7.如权利要求6所述的动态放大器，其特征在于，当该预充电阶段结束时，该电平移位器控制该第一输出电容的该第二端从耦接至一第一参考电压节点切换为耦接至一第二参考电压节点。
8.如权利要求7所述的动态放大器，其特征在于，在一放大阶段中，该第一开关器及该第二开关器开启，使该电流源以一充电或放电电流对该输出电容充电或放电，以执行放大。
9.如权利要求8所述的动态放大器，其特征在于，当该电压侦测单元侦测到该第一输出电容及一第二输出电容的输出电压的一共模电压达到一临界值时，该电压侦测单元控制该第一开关器关闭。
10.如权利要求8所述的动态放大器，其特征在于，在该放大阶段中，该电平移位器控制该第一输出电容的该第二端从耦接至一第一参考电压节点切换为耦接至一第二参考电压节点。
11.如权利要求8所述的动态放大器，其特征在于，在该放大阶段中，该电平移位器控制该第一输出电容的该第二端的耦接方式多次切换。
12.如权利要求1所述的动态放大器，其特征在于，还包括一第二输出电容，其中，该动态放大器的一输出端耦接于该第一输出电容的该第一端及该第二输出电容的一第一端，且该第二输出电容的一第二端耦接于一地端。
13.如权利要求1所述的动态放大器，其特征在于，当该电流源对该第一输出电容放电以执行放大之前，该电平移位器将该第一输出电容的该第一端的一输出电压向上移位。
14.如权利要求1所述的动态放大器，其特征在于，当该电流源对该第一输出电容充电以执行放大之前，该电平移位器将该第一输出电容的该第一端的一输出电压向下移位。
15.一种动态放大器，包括：
一第一输出电容；
一第二输出电容；
一第一断路开关器，耦接于该第一输出电容与一第一电压侦测节点之间；
一第二断路开关器，耦接于该第二输出电容与一第二电压侦测节点之间；
一电流源；
一放大控制开关器，耦接于该电流源、该第一电压侦测节点及该第二电压侦测节点；
一电压侦测单元，耦接于该第一电压侦测节点、该第二电压侦测节点、该第一断路开关器及该第二断路开关器；
一第一重置开关器，耦接于该第一电压侦测节点与一电源端之间；
一第二重置开关器，耦接于该第二电压侦测节点与该电源端之间；
一耦合电容；以及
一电平移位器，通过该耦合电容耦接于该电压侦测单元。
16.如权利要求15所述的动态放大器，其特征在于，该电压侦测单元包括：一第一侦测电容，耦接于该第一电压侦测节点与该电压侦测单元的一共模侦测节点之间；
一第二侦测电容，耦接于该第二电压侦测节点与该共模侦测节点之间；以及
一缓冲器，耦接于该第一断路开关器及该第二断路开关器，用来根据该共模侦测节点上的一共模电压，控制该第一断路开关器及该第二断路开关器开启或关闭。
17.一种增益增强方法，用于一动态放大器，该动态放大器包括一输出电容，
该增益增强方法包括：
重置该输出电容的一第一端的一输出电压至一电源供应电压；
以一充电或放电电流对该输出电容充电或放电以执行放大，用以提高或降低该输出电压；以及
控制该输出电容的一第二端从耦接至一第一参考电压节点切换为耦接至一第二参考电压节点，以对该输出电压进行移位。
18.如权利要求17所述的增益增强方法，其特征在于，对该输出电压进行移位的步骤是在重置该输出电压至该电源供应电压的步骤结束时执行。
19.如权利要求17所述的增益增强方法，其特征在于，对该输出电压进行移位的步骤是在对该输出电容充电或放电以执行放大的步骤之间执行。
CN201910139700.1A 2018-06-28 2019-02-26 动态放大器及其增益增强方法 Active CN110661499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/021,032 US10594264B2 (en) 2018-06-28 2018-06-28 Dynamic amplifier and related gain boosting method
US16/021,032 2018-06-28

Publications (2)

Publication Number Publication Date
CN110661499A CN110661499A (zh) 2020-01-07
CN110661499B true CN110661499B (zh) 2023-04-07

Family

ID=69028887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910139700.1A Active CN110661499B (zh) 2018-06-28 2019-02-26 动态放大器及其增益增强方法

Country Status (2)

Country Link
US (1) US10594264B2 (zh)
CN (1) CN110661499B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11776587B2 (en) * 2021-02-11 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power ramping sequence control for a memory device
CN113029207B (zh) * 2021-03-17 2022-06-28 上海睿奈电子科技有限公司 一种高灵敏和可配置的传感器驱动和信号处理集成电路
TWI791248B (zh) * 2021-07-26 2023-02-01 新唐科技股份有限公司 動態比較器與使用其的電路系統
TWI774501B (zh) * 2021-08-04 2022-08-11 瑞昱半導體股份有限公司 基於電荷引導式放大器之放大電路
TWI761274B (zh) * 2021-08-04 2022-04-11 瑞昱半導體股份有限公司 電荷引導式放大電路及其控制方法
TWI835651B (zh) * 2023-05-15 2024-03-11 瑞昱半導體股份有限公司 放大器電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2028752A1 (en) * 2007-08-20 2009-02-25 Austriamicrosystems AG DC/DC converter arrangement and method for DC/DC conversion
CN102204104A (zh) * 2008-10-30 2011-09-28 罗姆股份有限公司 电平移位电路、负载驱动装置及液晶显示装置
TW201337279A (zh) * 2012-03-05 2013-09-16 Mstar Semiconductor Inc 電容偵測裝置及應用該電容偵測裝置之電容式觸控系統
WO2017096043A1 (en) * 2015-12-02 2017-06-08 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511894B1 (ko) * 2000-08-18 2005-09-02 매그나칩 반도체 유한회사 오프셋 보정회로
JP3980431B2 (ja) * 2002-07-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 バッファ回路とバッファツリー及び半導体装置
US7180760B2 (en) * 2004-04-12 2007-02-20 Advanced Neuromodulation Systems, Inc. Method of efficiently performing fractional voltage conversion and system comprising efficient fractional voltage converter circuitry
JP5136587B2 (ja) * 2010-04-01 2013-02-06 株式会社デンソー 増幅回路、信号処理回路および半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2028752A1 (en) * 2007-08-20 2009-02-25 Austriamicrosystems AG DC/DC converter arrangement and method for DC/DC conversion
CN102204104A (zh) * 2008-10-30 2011-09-28 罗姆股份有限公司 电平移位电路、负载驱动装置及液晶显示装置
TW201337279A (zh) * 2012-03-05 2013-09-16 Mstar Semiconductor Inc 電容偵測裝置及應用該電容偵測裝置之電容式觸控系統
WO2017096043A1 (en) * 2015-12-02 2017-06-08 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods

Also Published As

Publication number Publication date
US20200007085A1 (en) 2020-01-02
CN110661499A (zh) 2020-01-07
US10594264B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
CN110661499B (zh) 动态放大器及其增益增强方法
US8339186B2 (en) Voltage level shift circuits and methods
JP4921106B2 (ja) バッファ回路
CN108052149B (zh) 信号发生电路
US10454435B2 (en) Dynamic amplifier and chip using the same
US8829942B2 (en) Comparator and calibration thereof
JP5375753B2 (ja) 発振回路及びその動作電流制御方法
EP3255792B1 (en) Low-ripple latch circuit for reducing short-circuit current effect
CN110011646A (zh) 延迟控制电路
JP2015228540A (ja) コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法
JP2009130879A (ja) レベルシフト回路
EP1900101A2 (en) Switched capacitor system with and method for output glitch reduction
US7436261B2 (en) Operational amplifier
US7737748B2 (en) Level shifter of semiconductor device and method for controlling duty ratio in the device
US10498352B1 (en) Capacitative digital-to-analog converter with reduced data-dependent loading of voltage reference
JP2011223130A (ja) 比較回路
JP6071521B2 (ja) 量子化器，比較回路および半導体集積回路
JP2004194066A (ja) 増幅回路、比較回路、及びａｄ変換回路
JP2007074294A (ja) デグリッチ回路
US20230163777A1 (en) Comparator and analog to digital converter
CN109729758B (zh) 动态放大电路
US6762628B2 (en) Method for operating a comparator and a pre-amplifier of an integrated circuit, which pre-amplifier is connected in series to the comparator, as well as an integrated circuit arrangement comprising a comparator and a pre-amplifier which is connected in series to the comparator
JP6194038B2 (ja) トラック・アンド・ホールド回路
US8779850B2 (en) Bootstrap circuit
JP5200263B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant