CN110649157B - 电子器件、半导体器件以及制造电子器件的方法 - Google Patents

电子器件、半导体器件以及制造电子器件的方法 Download PDF

Info

Publication number
CN110649157B
CN110649157B CN201910305463.1A CN201910305463A CN110649157B CN 110649157 B CN110649157 B CN 110649157B CN 201910305463 A CN201910305463 A CN 201910305463A CN 110649157 B CN110649157 B CN 110649157B
Authority
CN
China
Prior art keywords
electrode
layer
dielectric layer
electronic device
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910305463.1A
Other languages
English (en)
Other versions
CN110649157A (zh
Inventor
张凯峯
蔡连尧
牛宝华
邓伊筌
施启元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110649157A publication Critical patent/CN110649157A/zh
Application granted granted Critical
Publication of CN110649157B publication Critical patent/CN110649157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0022—Protection against electrostatic discharge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/20—Arrangements for preventing discharge from edges of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/99—Microstructural systems or auxiliary parts thereof not provided for in B81B2207/01 - B81B2207/115
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据本发明的实施例，提供了一种电子器件，其包括电容器和覆盖电容器的钝化层。电容器包括第一电极、设置在第一电极上方的介电层和设置在介电层上方的第二电极。第一电极的面积大于介电层的面积，并且介电层的面积大于第二电极的面积，使得电容器的侧具有多阶梯结构。根据本发明的实施例，还提供了半导体器件以及制造电子器件的方法。

Description

电子器件、半导体器件以及制造电子器件的方法
技术领域
本发明的实施例涉及半导体领域，并且更具体地，涉及电子器件、半导体器件以及制造电子器件的方法。
背景技术
近来已经开发了诸如MEMS器件和压电致动器的压电器件。一些压电器件包括提供在其上的集成电容器。此外，许多半导体器件也包括集成电容器。通常，电容结构在边缘处具有最高电场，并且因此在边缘处可能容易发生击穿。例如，由于高电场，电容器的边缘可能具有高的漏电流。因此，通常期望减小电容器边缘处的这种高电场以防止击穿。
发明内容
根据本发明的实施例，提供了一种电子器件，包括：电容器，包括：第一电极；介电层，设置在所述第一电极上方；以及第二电极，设置在所述介电层上方；钝化层，覆盖所述电容器，其中，所述第一电极的面积大于所述介电层的面积，并且所述介电层的面积大于所述第二电极的面积，使得所述电容器的侧具有多阶梯结构。
根据本发明的实施例，还提供了一种半导体器件，包括：压电器件；以及根据如上所述的电子器件，设置在所述压电器件上。
根据本发明的实施例，还提供了一种电子器件，包括：电容器，包括：第一电极；介电层，设置在所述第一电极上方；以及第二电极，设置在所述介电层上方；钝化层，覆盖所述电容器，其中：在平面图中，所述介电层包括第一介电部分和围绕所述第一介电部分的第二介电部分，以及所述第二介电部分的材料的击穿电压高于所述第一介电部分的材料的击穿电压。
根据本发明的实施例，还提供了一种制造电子器件的方法，包括：在衬底上方形成第一导电层；在所述第一导电层上方形成第一介电层；图案化所述第一介电层；在图案化的第一介电层上方形成第二介电层；去除所述第二介电层的位于所述图案化的第一介电层之上的部分；在所述第二介电层和所述图案化的第一介电层上方形成第二导电层；图案化所述第二导电层、所述第二介电层和所述第一导电层以形成电容器；以及形成覆盖所述电容器的钝化层，其中，所述第二介电层的材料的击穿电压高于所述第一介电层的材料的击穿电压。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图1B示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图1C示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图1D示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图1E示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图1F示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图1G示出了根据本发明的实施例的电子器件的截面图。图1H示出了根据本发明的实施例的电子器件的截面图。
图2A示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图2B示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图2C示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图2D示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图2E示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图2F示出了图2E的放大视图。图2G示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。
图3A示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图3B示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图3C示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图3D示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图3E示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图3F示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图3G示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图3H示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。
图4A示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图4B示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图4C示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图4D示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图4E示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图4F示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图4G示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图4H示出了电容器介电层的平面图。图4I示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。
图5A示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图5B示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图5C示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图5D示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图5E示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。图5F示出了图5E的放大视图。图5G示出了根据本发明的实施例的用于电子器件的制造操作的各个阶段的一个。
图6A示出了根据本发明的另一实施例的电子器件的截面图。图6B示出了根据本发明的另一实施例的电子器件的截面图。图6C示出了根据本发明的另一实施例的电子器件的截面图。图6D示出了根据本发明的另一实施例的电子器件的截面图。
图7A示出了根据本发明的实施例的电容器的平面图。图7B示出了根据本发明的实施例的电容器的平面图。图7C示出了根据本发明的实施例的电容器的平面图。图7D示出了根据本发明的实施例的电容器的平面图。图7E示出了根据本发明的实施例的电容器的平面图。
图8A示出了根据本发明的实施例的压电器件的截面图。图8B示出了根据本发明的另一实施例的压电器件的截面图。
具体实施方式
应该理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简明和清楚，各个部件可任意地以不同比例绘制。
此外，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。此外，术语“由...制成”可能意味着“包括”或者“由...组成”。在本发明中，除非另有描述，否则A、B和C中的至少一个意味着“A”、“B”、“C”、“A和B”、“A和C”、“B和C”或“A、B和C”，而不意味着来自A的一个、来自B的一个和来自C的一个。
形成在半导体器件或压电器件的衬底上方的电容器包括垂直(垂直于衬底的表面)堆叠的底电极、上电极和设置在底电极和上电极之间的介电层。在这种堆叠的电容器中，当上电极具有比介电层更小的面积时，上电极的边缘可能引起局部电场集中，这进而可能引起介电层的介电击穿。
在本发明中，将提供可以减小局部电场集中的各个电容器结构。
图1A至图1G示出了根据本发明的实施例的用于包括电容器的电子器件的制造操作的各个阶段。应该理解，可以在图1A至图1G所示的工艺之前、期间和之后提供额外的操作，并且对于方法的额外实施例，可以替换或消除以下描述的一些操作。操作/工艺的顺序可以互换。
在图1A至图1G所示的实施例中，电子器件包括电容器，该电容器包括第一电极20(例如，底电极)、设置在第一电极20上方的电容器介电层22以及设置在电容器介电层22上方的第二电极24(例如，上电极)。电容器由钝化层30覆盖。第一电极20的面积大于电容器介电层22的面积，并且电容器介电层22的面积大于第二电极24的面积，使得电容器的侧具有多阶梯结构(见图1G)。导电层40进一步设置在钝化层30上方，并且导电层40是电浮置的。
如图1A所示，在衬底10上方形成绝缘层15。在一些实施例中，衬底10是半导体衬底。在一些实施例中，衬底10由合适的元素半导体，诸如硅、金刚石或锗；合适的合金或化合物半导体，诸如IV族化合物半导体(例如，硅锗(SiGe)、碳化硅(SiC)、碳化硅锗(SiGeC)、GeSn、SiSn、SiGeSn)、III-V族化合物半导体(例如，砷化镓(GaAs)、铟砷化镓(InGaAs)、砷化铟(InAs)、磷化铟(InP)、锑化铟(InSb)、磷砷化镓(GaAsP)或磷化镓铟(GaInP))等制成。此外，衬底10可以包括外延层(epi层)，其可以是应变的以增强性能，和/或可以包括绝缘体上硅(SOI)结构。在某些实施例中，使用Si衬底。在其它实施例中，衬底10由陶瓷材料、金属材料或有机材料制成。
绝缘层15包括氧化硅、氮化硅、氧化钛、氧化铝或任何其它合适的绝缘材料的一层或多层。在一些实施例中，绝缘层15的厚度在从约0.1μm至约5.0μm的范围内，并且在其它实施例中在从约1.0μm至约3.0μm的范围内。可以通过化学汽相沉积(CVD)、原子层沉积(ALD)或包括溅射的物理汽相沉积(PVD)或任何其它合适的膜形成方法形成绝缘层15。
如图1B所示，在绝缘层15上方形成用于第一电极20的第一导电层20’，在第一导电层20’上方形成用于电容器介电层22的介电层22’，并且在介电层22’上方形成第二导电层24’。第一导电层20’包括铂、钌、金、铜、铝、铝-铜合金、钨、镍或钼中的一种或多种或任何其它合适的导电材料。第二导电层24’也包括铂、钌、金、铜、铝、铝-铜合金、钨、镍或钼中的一种或多种或任何其它合适的导电材料。在一些实施例中，第一导电层20’的材料与第二导电层24’的材料相同或不同。在一些实施例中，第一和/或第二导电层的厚度在从约10nm至约1.0μm的范围内，并且在其它实施例中在从约50nm至约600nm的范围内。可以通过化学汽相沉积(CVD)、原子层沉积(ALD)、包括溅射的物理汽相沉积(PVD)或电镀或任何其它合适的膜形成方法形成第一和/或第二导电层。
介电层22’包括氧化硅、氮化硅、氧化钛、氧化铝、氮化铝或任何其它合适的绝缘材料的一层或多层。在一些实施例中，介电层22’包括铁电介电材料层的一层或多层。例如，介电层22’包括选自由Pb3Ge5O11(PGO)、锆钛酸铅(PZT)、SrBi2Ta2O9(SBT或SBTO)、SrB4O7(SBO)、SraBibTacNbdOx(SBTN)、SrTiO3(STO)、BaTiO3(BTO)、(BixLay)Ti3O12(BLT)、LaNiO3(LNO)、YMnO3、ZrO2、硅酸锆、ZrAlSiO、HfO2、HfZrO2、硅酸铪、HfAlO、LaAlO、氧化镧、掺杂有Si(HfSiOx)的HfO2和Ta2O5组成的组中的一种或多种材料。在一些实施例中，掺杂有Si、Al和/或Zr的HfO2或掺杂有Si和/或Al的ZrO2用作介电层22’。在其它实施例中，使用诸如聚合物(例如，聚对苯二甲酸乙二醇酯)的有机材料。
在一些实施例中，介电层22’的厚度在从约0.2μm至约2.0μm的范围内，并且在其它实施例中在从约0.5μm至1.0μm的范围内。可以通过化学汽相沉积(CVD)、原子层沉积(ALD)或包括溅射的物理汽相沉积(PVD)或任何其它合适的膜形成方法形成介电层22’。
然后，如图1C所示，通过使用一个或多个光刻和蚀刻操作，图案化第二导电层24’以获得第二电极24。
此外，如图1D所示，通过使用一个或多个光刻和蚀刻操作，图案化介电层22’以获得电容器介电层22。如图1D所示，介电层22’图案化为使得电容器介电层22的外围部分未由第二电极24覆盖并且暴露。电容器介电层22的暴露的外围部分的宽度W11在从约10nm至约1.0μm的范围内，并且在其它实施例中在从约50nm至500nm的范围内。
然后，如图1E所示，通过使用一个或多个光刻和蚀刻操作，图案化第一导电层20’以获得第一电极20。如图1E所示，第一导电层20’图案化为使得第一电极20的外围部分未由电容器介电层22覆盖并且暴露。第一电极20的暴露的外围部分的宽度W12在从约10nm至约1.0μm的范围内，并且在其它实施例中在从约50nm至500nm的范围内。如图1E所示，电容器具有由第一电极和电容器介电层以及由电容器介电层和第二电极形成的多阶梯结构。
随后，如图1F所示，形成钝化层30以覆盖包括第二电极24、电容器介电层22和第一电极20的电容器。钝化层30包括氧化硅、氮化硅或氧化铝或任何其它合适的绝缘材料的一层或多层。在一些实施例中，钝化层30的厚度在从约0.02μm至约2.0μm的范围内，并且在其它实施例中在从约0.1μm至约1.0μm的范围内。在一些实施例中，钝化层30由与电容器介电层22相同或不同的材料制成。可以通过化学汽相沉积(CVD)、原子层沉积(ALD)或包括溅射的物理汽相沉积(PVD)或任何其它合适的膜形成方法形成钝化层30。在一些实施例中，钝化层30具有比电容器介电层22更高的介电常数。
此外，如图1G所示，在钝化层30上方形成第三导电层40。可以通过一个或多个膜形成操作和一个或多个光刻和蚀刻操作来形成第三导电层40。第三导电层40是电浮置的。在一些实施例中，如图1G所示，第三导电层40至少覆盖由电容器介电层22和第二电极24形成的阶梯结构和第二电极24的边缘部分，并且不覆盖钝化层30的设置在第二电极24之上的部分。在其它实施例中，第三导电层40至少覆盖具有多阶梯结构的电容器的侧和第二电极24的边缘部分，并且不覆盖钝化层30的设置在第二电极24之上的部分。
在其它实施例中，如图1H所示，第三导电层40完全覆盖电容器。
第三导电层40包括铂、钌、金、铜、铝、铝-铜合金、钛、钽、钨、镍或钼中的一种或多种或任何其它合适的导电材料。在一些实施例中，第三导电层40的材料与第一电极20和/或第二电极24的材料相同或不同。在一些实施例中，第三导电层40的厚度在从约10nm至约5.0μm的范围内，并且在其它实施例中在从约100nm至约1.0μm的范围内。可以通过化学汽相沉积(CVD)、原子层沉积(ALD)或包括溅射的物理汽相沉积(PVD)或电镀或任何其它合适的膜形成方法形成第三导电层40。
在图1G和图1H所示的结构中，由于浮置第三导电层40，引起了耦合反向电场，并且与不包括浮置电极的结构相比，通过耦合反向电场可以减小第二电极24的边缘和/或第一电极20的边缘处的电场。
图2A至图2G示出了根据本发明的另一实施例的用于包括电容器的电子器件的制造操作的各个阶段。应该理解，可以在图2A至图2G所示的工艺之前、期间和之后提供额外的操作，并且对于方法的额外实施例，可以替换或消除以下描述的一些操作。操作/工艺的顺序可以互换。在以下实施例中，可以采用与图1A至图1H描述的上述实施例相同或类似的材料、结构、配置、尺寸和/或工艺，并且可以省略它们详细的说明。
如图2A所示，与图1A类似，在衬底10上方形成绝缘层15。
如图2B所示，与图1B类似，在绝缘层15上方形成用于第一电极20的第一导电层20’，在第一导电层20’上方形成用于电容器介电层22的介电层22’，并且在介电层22’上方形成第二导电层24’。
然后，如图2C所示，与图1C类似，通过使用一个或多个光刻和蚀刻操作，图案化第二导电层24’以获得第二电极24。如图2D所示，在第二导电层24’的蚀刻中，实施过蚀刻以部分地蚀刻介电层22’。在一些实施例中，过蚀刻量T12在介电层22’的厚度T11的约10％至约80％的范围内，并且在其它实施例中在介电层22’的厚度T11的约20％至约60％的范围内。在某些实施例中，过蚀刻量T12在从约0.1μm至约1.5μm的范围内，并且在其它实施例中在从约0.5μm至1.0μm的范围内。
此外，如图2E所示，与图1D和图1E类似，通过使用一个或多个光刻和蚀刻操作，图案化部分蚀刻的介电层22’以获得电容器介电层22，并且通过使用一个或多个光刻和蚀刻操作，图案化第一导电层20’以获得第一电极20。如图2E所示，介电层22’图案化为使得电容器介电层22的外围部分未由第二电极24覆盖并且暴露。电容器介电层22的暴露的外围部分的宽度W21在从约10nm至约1.0μm的范围内，并且在其它实施例中在从约50nm至500nm的范围内。第一导电层20’图案化为使得第一电极20的外围部分未由电容器介电层22覆盖并且暴露。第一电极20的暴露的外围部分的宽度W22在从约10nm至约1.0μm的范围内，并且在其它实施例中在从约50nm至500nm的范围内。
如图2F所示，图2F是图2E的圆圈部分的放大视图，电容器具有由第一电极20和电容器介电层22以及由电容器介电层22和第二电极24形成的多阶梯结构，并且还包括电容器介电层22中的阶梯。在一些实施例中，电容器介电层22的侧面包括两个或多个阶梯。
在一些实施例中，电容器介电层22的最上部分(阶梯)具有如图2F所示的锥形形状。在一些实施例中，锥形形状的角度TH11在从约60°至约90°的范围内，并且在其它实施例中在从约70°至85°的范围内。此外，在一些实施例中，电容器介电层22的最下部分(阶梯)也具有锥形形状，并且锥形形状的角度TH12在从约10°至约50°的范围内并且在其它实施例中在从约20°至40°的范围内。
随后，如图2G所示，与图1F类似，形成钝化层30以覆盖包括第二电极24、电容器介电层22和第一电极20的电容器。
在图2G所示的结构中，介电层22’的过蚀刻在电容器介电层22中产生更暴露的侧面，并且该结构可以减小第二电极24的边缘和/或第一电极20的边缘处的电场。
图3A至图3H示出了根据本发明的另一实施例的用于包括电容器的电子器件的制造操作的各个阶段。应该理解，可以在图3A至图3H所示的工艺之前、期间和之后提供额外的操作，并且对于方法的额外实施例，可以替换或消除以下描述的一些操作。操作/工艺的顺序可以互换。在以下实施例中，可以采用与图1A至图2G描述的上述实施例相同或类似的材料、结构、配置、尺寸和/或工艺，并且可以省略它们详细的说明。
如图3A所示，与图1A类似，在衬底10上方形成绝缘层15。
如图3B所示，与图1B类似，在绝缘层15上方形成用于第一电极20的第一导电层20’，在第一导电层20’上方形成用于电容器介电层22的介电层22’，并且在介电层22’上方形成第二导电层24’。
然后，如图3C所示，与图1C类似，通过使用一个或多个光刻和蚀刻操作，图案化第二导电层24’以获得第二电极24。
此外，如图3D所示，与图1D类似，通过使用一个或多个光刻和蚀刻操作，图案化介电层22’以获得电容器介电层22。
然后，如图3E所示，与图1E类似，通过使用一个或多个光刻和蚀刻操作，图案化第一导电层20’以获得第一电极20。
随后，如图3F所示，与图1F类似，形成钝化层30以覆盖包括第二电极24、电容器介电层22和第一电极20的电容器。在一些实施例中，钝化层30具有比电容器介电层22更高的介电常数。
下一步，如图3G所示，通过使用一个或多个光刻和蚀刻操作，在钝化层30中形成一个或多个开口32，以部分地暴露第二电极24的上表面。
此外，如图3H所示，与图1G类似，在钝化层30上方形成第三导电层42。如图3H所示，用于第三导电层42的导电材料也填充一个或多个开口32以形成一个或多个导电连接件44，从而使得第三导电层42经由一个或多个导电连接件44电连接至第二电极24。第三导电层42的材料、尺寸和/或形成方法与第三导电层40的那些相同或类似。
图3H示出了第三导电层42至少覆盖由电容器介电层22和第二电极24形成的阶梯结构以及第二电极24的边缘部分，并且不覆盖钝化层30的设置在第二电极24之上的部分。在其它实施例中，与图1H类似，第三导电层42完全覆盖电容器。
在图3H所示的结构中，由于第三导电层42连接至第二电极24以及钝化层30的更高的介电常数，可以减小第二电极24的边缘和/或第一电极20的边缘处的电场。
图4A至图4I示出了根据本发明的另一实施例的用于包括电容器的电子器件的制造操作的各个阶段。应该理解，可以在图4A至图4I所示的工艺之前、期间和之后提供额外的操作，并且对于方法的额外实施例，可以替换或消除以下描述的一些操作。操作/工艺的顺序可以互换。在以下实施例中，可以采用与图1A至图3H描述的上述实施例相同或类似的材料、结构、配置、尺寸和/或工艺，并且可以省略它们详细的说明。
如图4A所示，与图1A类似，在衬底10上方形成绝缘层15。
如图4B所示，在绝缘层15上方形成用于第一电极20的第一导电层20’，并且在第一导电层20’上方形成用于电容器介电层22的第一介电层23’。
然后，如图4C所示，通过使用一个或多个光刻和蚀刻操作，图案化第一介电层23’以获得电容器介电层22的第一介电部分23。第一介电层23’的材料、尺寸和/或形成方法与介电层22的那些相同或类似。
此外，如图4D所示，在图案化的第一介电部分23和第一导电层20’上方形成第二介电层26’。
在一些实施例中，第二介电层26’具有比第一介电层23’(第一介电部分23)更高的击穿电压(BD)。在一些实施例中，第二介电层包括氧化硅(BD～5MV/cm)、氮化硅(BD～6MV/cm)、氧化钛(BD～1MV/cm)、多晶金刚石(BD～10MV/cm)、氧化铝(BD～100kV/cm)、非晶碳、PZT(BD～200kV/cm)或任何其它合适的绝缘材料的一层或多层。例如，当第一介电层23’由PZT(BD～200kV/cm)或氧化铝(BD～100kV/cm)制成时，第二介电层26’可以由氧化硅(BD～5MV/cm)、氮化硅(BD～6MV/cm)、氧化钛(BD～1MV/cm)或多晶金刚石(BD～10MV/cm)制成。
然后，如图4E所示，实施诸如回蚀刻工艺或化学机械抛光(CMP)工艺的平坦化操作以通过去除第二介电层26’的位于第一介电部分23之上的部分来平坦化介电层。在平坦化操作之后，第一介电部分和第二介电部分的厚度在从约0.2μm至约2.0μm的范围内，并且在其它实施例中在从约0.5μm至约1.0μm的范围内。
接下来，如图4F所示，形成第二导电层24’。
然后，如图4G所示，通过一个或多个光刻和蚀刻操作图案化第二导电层24’、第二介电层26’和第一导电层20’。从上面透过第二电极24可以看出，如图4H所示，第二介电部分26围绕第一介电部分23。
随后，如图4I所示，与图1F类似，形成钝化层30以覆盖包括第二电极24、具有第一介电部分23和第二介电部分26的电容器介电层22和第一电极20的电容器。
在图4I所示的结构中，由于第二介电部分26具有更高的击穿电压，因此可以防止第二电极24的边缘处的介电击穿。在图4I中，在一些实施例中，第二电极24的边缘和第二介电部分26的边缘彼此齐平。在其它实施例中，第二电极的边缘位于第二介电部分26之上，并且不位于第一介电部分23之上。当第二电极24的边缘位于第二介电部分26之上时，可以防止第二电极24的边缘处的介电击穿。
图5A至图5G示出了根据本发明的另一实施例的用于包括电容器的电子器件的制造操作的各个阶段。应该理解，可以在图5A至图5G所示的工艺之前、期间和之后提供额外的操作，并且对于方法的额外实施例，可以替换或消除以下描述的一些操作。操作/工艺的顺序可以互换。在以下实施例中，可以采用与图1A至图4I描述的上述实施例相同或类似的材料、结构、配置、尺寸和/或工艺，并且可以省略它们详细的说明。
在该实施例中，在图案化第二电极之前，在第二电极(第二导电层)上形成阻挡层以避免工艺缺陷渗透至电容器介电层中。
如图5A所示，与图1A类似，在衬底10上方形成绝缘层15。
如图5B所示，与图1B类似，在绝缘层15上方形成用于第一电极20的第一导电层20’，在第一导电层20’上方形成用于电容器介电层22的介电层22’，并且在介电层22’上方形成第二导电层24’。此外，如图5B所示，在第二导电层24’上方形成阻挡层28’。阻挡层28’具有防止氢渗透至电容器介电层的性质。
在一些实施例中，阻挡层28’包括选自由碳化硅、氧化铝、氮化铝、氮化钛、碳化钛、金、钛和钨组成的组中的一种或多种。在一些实施例中，阻挡层28’由与第二导电层24’不同的材料制成。
阻挡层28’的厚度在从约10nm至约5.0μm的范围内，并且在其它实施例中在从约0.1μm至1.0μm的范围内。可以通过化学汽相沉积(CVD)、原子层沉积(ALD)、包括溅射的物理汽相沉积(PVD)或电镀或任何其它合适的膜形成方法形成阻挡层28’。
然后，如图5C所示，图案化阻挡层28’和第二导电层24’，以获得电极阻挡层28和第二电极24。在一些实施例中，在阻挡层28’上形成光刻胶图案，并且用光刻胶图案作为蚀刻掩模，通过干和/或湿蚀刻来蚀刻阻挡层28’。然后，通过使用图案化的阻挡层28’作为蚀刻掩模，通过干或湿蚀刻图案化第二导电层24’。换句话说，图案化的阻挡层28’用作用于蚀刻第二导电层24’的硬掩模。
此外，如图5D所示，与图1D类似，通过使用一个或多个光刻和蚀刻操作，图案化介电层22’以获得电容器介电层22。
然后，如图5E所示，与图1E类似，通过使用一个或多个光刻和蚀刻操作，图案化第一导电层20’以获得第一电极20。
如图5F所示，图5F是图5E的圆圈部分的放大视图，在一些实施例中，第二电极具有锥形形状。在一些实施例中，锥形形状的角度TH21在从约60°至约90°的范围内，并且在其它实施例中在从约70°至85°的范围内。
随后，如图5G所示，与图1F类似，形成钝化层30以覆盖包括电极阻挡层28、第二电极24、电容器介电层22和第一电极20的电容器。
在图5G所示的结构中，由于电极阻挡层28可以防止氢渗透至电容器介电层22中，因此可以防止由偏压驱动的氢引起的剥离问题以及第二电极24的边缘处的介电击穿。此外，由于第二导电层24’通过使用硬掩模图案化，因此锥角(TH21)可以接近90°，这也可以防止第二电极24的边缘处的介电击穿。
图6A至图6D示出了根据本发明的实施例的包括电容器的电子器件的各个结构。在以下实施例中，可以采用与图1A至图5G描述的上述实施例相同或类似的材料、结构、配置、尺寸和/或工艺，并且可以省略它们详细的说明。可以结合图1G、图2G、图3H、图4I和图5G所示的上述实施例的两个或多个。
图6A示出了具有图1G和图5G的结构的电子器件。电极阻挡层28添加至图1G的结构。
图6B示出了具有图2G和图5G的结构的电子器件。电极阻挡层28添加至图2G的结构。
图6C示出了具有图3H和图5G的结构的电子器件。电极阻挡层28添加至图3H的结构。
图6D示出了具有图4I和图5G的结构的电子器件。电极阻挡层28添加至图4I的结构。
此外，例如但不限于，可以结合图1G、图2G和图5G的结构、可以结合图2G、图3H和图5G的结构，可以结合图1G和图4I(以及图5G)的结构，以及可以结合图3H和图4I(以及图5G)的结构。
图7A至图7E示出了根据本发明的实施例的电容器的各个平面图。电容器的平面图中的整体形状可以具有各种形状。如图7A所示，电容器的形状可以是具有或不具有圆角的正方形。在图7B中，电容器的形状是具有或不具有圆角的矩形(非正方形)。在图7C中，电容器的形状是圆形，并且在图7D中，电容器的形状是椭圆形(非圆形)。在其它实施例中，如图7E所示，电容器的形状是中心部分具有开口的圆环(圆形/椭圆形)或框架形(正方形/矩形)。
在一些实施例中，电容器的面积(尺寸)(第二电极的面积)在从约0.01μm2至约100mm2的范围内，并且在其它实施例中在从约1μm2至约1mm2的范围内。
图8A和图8B示出了如上所述的电子器件的应用。
图8A示出了根据本发明的实施例的压电器件的截面图。如图8A所示，压电器件100是具有膜110和压电元件115的MEMS传感器，诸如压力传感器或扬声器/麦克风。此外，在压电器件100上提供根据一个或多个上述实施例的电容器120，并且电容器120电连接至压电器件100的其它部分。
图8B示出了根据本发明的另一实施例的压电器件的截面图。如图8B所示，压电器件200是具有衬底膜210和压电膜215的压电致动器。此外，在压电器件200上提供根据一个或多个上述实施例的电容器220，并且电容器220电连接至压电器件200的其它部分。
如上所述，本文描述的各个实施例或实例提供超越现有技术的若干优势。应该理解，不是所有优势都已经在此处讨论，没有特定的优势对所有实施例或实例都是需要的，并且其它是实施例或实例可以提供不同的优势。
根据本发明的一个方面，电子器件包括电容器和覆盖电容器的钝化层。电容器包括第一电极、设置在第一电极上方的介电层和设置在介电层上方的第二电极。第一电极的面积大于介电层的面积，并且介电层的面积大于第二电极的面积，使得电容器的侧具有多阶梯结构。在以上和以下的一个或多个实施例中，电容器还包括设置在第二电极上方的阻挡层，并且阻挡层防止氢渗透至介电层中。在以上和以下的一个或多个实施例中，阻挡层包括选自由碳化硅、氧化铝、氮化铝、氮化钛、碳化钛、金、钛和钨组成的组中的一种或多种。在以上和以下的一个或多个实施例中，阻挡层的材料与钝化层的材料不同。在以上和以下的一个或多个实施例中，第二电极的侧面具有锥形形状，并且锥形形状的角度在从60°至90°的范围内。在以上和以下的一个或多个实施例中，介电层的侧面具有一个或多个阶梯。在以上和以下的一个或多个实施例中，一个或多个阶梯的最上阶梯具有锥形形状，并且锥形形状的角度在从60°至90°的范围内。在以上和以下的一个或多个实施例中，一个或多个阶梯的最下阶梯具有锥形形状，并且锥形形状的角度在从10°至50°的范围内。在以上和以下的一个或多个实施例中，介电层的侧面具有一个阶梯，使得侧面具有下部分和上部分，并且下部分的高度大于上部分的高度。在以上和以下的一个或多个实施例中，电子器件还包括设置在钝化层上方的导电层，并且导电层是电浮置的。在以上和以下的一个或多个实施例中，导电层至少覆盖具有多阶梯结构的电容器的侧和第二电极的边缘部分，并且不覆盖钝化层的设置在第二电极之上的部分。在以上和以下的一个或多个实施例中，导电层完全覆盖电容器。在以上和以下的一个或多个实施例中，电子器件还包括设置在钝化层上方的导电层，并且导电层经由导电连接件连接至第二电极。在以上和以下的一个或多个实施例中，导电层至少覆盖具有多阶梯结构的电容器的侧和第二电极的边缘部分，并且不覆盖钝化层的设置在第二电极之上的部分。在以上和以下的一个或多个实施例中，介电层包括铁电介电材料。在以上和以下的一个或多个实施例中，介电层包括选自由氧化硅、氮化硅、氧化铝和氮化铝组成的组中的一种或多种。在以上和以下的一个或多个实施例中，介电层的厚度在从0.2μm至2.0μm的范围内。在以上和以下的一个或多个实施例中，钝化层包括选自由氮化硅、氧化硅和氧化铝组成的组中的一种或多种。在以上和以下的一个或多个实施例中，钝化层的厚度在从0.02μm至2.0μm的范围内。在以上和以下的一个或多个实施例中，电子器件还包括衬底和设置在衬底上方的绝缘层。电子器件设置在绝缘层上。在以上和以下的一个或多个实施例中，阻挡层的厚度在从0.01μm至5.0μm的范围内。
根据本发明的另一方面，器件包括压电器件和在压电器件上提供的根据以上和以下的一个或多个实施例的电子器件。在以上和以下的一个或多个实施例中，压电器件是微电子机械系统(MEMS)传感器。在以上和以下的一个或多个实施例中，压电器件是压电致动器。
根据本发明的另一方面，电子器件包括电容器和覆盖电容器的钝化层。电容器包括第一电极、设置在第一电极上方的介电层以及设置在介电层上方的第二电极。在平面图中，介电层包括第一介电部分和围绕第一介电部分的第二介电部分，并且第二介电部分的材料的击穿电压高于第一介电部分的材料的击穿电压。在以上和以下的一个或多个实施例中，第二介电部分的材料是选自由氧化硅、锆钛酸铅和氮化铝组成的组中的一种，并且第一介电部分的材料是选自由氧化硅、锆钛酸铅、氮化铝、氮化硅、氧化钛、非晶碳和多晶金刚石组成的组中的一种。
根据本发明的另一方面，在制造电子器件的方法中，在衬底上方形成第一导电层。在第一导电层上方形成第一介电层。图案化第一介电层。在图案化的第一介电层上方形成第二介电层。去除第二介电层的位于图案化的第一介电层之上的部分。在第二介电层和图案化的第一介电层上方形成第二导电层。图案化第二导电层、第二介电层和第一导电层以形成电容器。形成覆盖电容器的钝化层。第二介电层的材料的击穿电压高于第一介电层的材料的击穿电压。
根据本发明的另一方面，在制造电子器件的方法中，在衬底上方形成第一导电层。在第一导电层上方形成介电层。在介电层上方形成第二导电层。图案化第二导电层。通过使用图案化的第二导电层作为蚀刻掩模来图案化介电层。图案化介电层。图案化第一导电层，以形成电容器。形成覆盖电容器的钝化层。在第二导电层的图案化中，去除介电层的部分，从而使得介电层的侧面在图案化介电层之后具有阶梯。
根据本发明的实施例，提供了一种电子器件，包括：电容器，包括：第一电极；介电层，设置在所述第一电极上方；以及第二电极，设置在所述介电层上方；钝化层，覆盖所述电容器，其中，所述第一电极的面积大于所述介电层的面积，并且所述介电层的面积大于所述第二电极的面积，使得所述电容器的侧具有多阶梯结构。
根据本发明的实施例，其中：所述电容器还包括设置在所述第二电极上方的阻挡层，并且其中，所述阻挡层防止氢渗透至所述介电层中。
根据本发明的实施例，其中，所述阻挡层包括选自由碳化硅、氧化铝、氮化铝、氮化钛、碳化钛、金、钛和钨组成的组中的一种或多种。
根据本发明的实施例，其中，所述阻挡层的材料与所述钝化层的材料不同。
根据本发明的实施例，其中，所述第二电极的侧面具有锥形形状，并且所述锥形形状的角度在从60°至90°的范围内。
根据本发明的实施例，其中，所述介电层的侧面具有一个或多个阶梯。
根据本发明的实施例，其中，所述一个或多个阶梯的最上阶梯具有锥形形状，并且所述锥形形状的角度在从60°至90°的范围内。
根据本发明的实施例，其中，所述一个或多个阶梯的最下阶梯具有锥形形状，并且所述锥形形状的角度在从10°至50°的范围内。
根据本发明的实施例，其中：所述介电层的侧面具有一个阶梯，使得所述侧面具有下部分和上部分，以及所述下部分的高度大于所述上部分的高度。
根据本发明的实施例，其中：所述电子器件还包括设置在所述钝化层上方的导电层，以及所述导电层是电浮置的。
根据本发明的实施例，其中，所述导电层至少覆盖具有所述多阶梯结构的所述电容器的侧和所述第二电极的边缘部分，并且不覆盖所述钝化层的设置在所述第二电极之上的部分。
根据本发明的实施例，其中，所述导电层完全覆盖所述电容器。
根据本发明的实施例，其中：所述电子器件还包括设置在所述钝化层上方的导电层，以及所述导电层经由导电连接件连接至所述第二电极。
根据本发明的实施例，其中，所述导电层至少覆盖具有所述多阶梯结构的所述电容器的侧和所述第二电极的边缘部分，并且不覆盖所述钝化层的设置在所述第二电极之上的部分。
根据本发明的实施例，其中，所述介电层包括铁电介电材料。
根据本发明的实施例，其中，所述介电层包括选自由氧化硅、氮化硅、氧化铝和氮化铝组成的组中的一种或多种。
根据本发明的实施例，其中，所述介电层的厚度在从0.2μm至2.0μm的范围内。
根据本发明的实施例，还提供了一种半导体器件，包括：压电器件；以及根据如上所述的电子器件，设置在所述压电器件上。
根据本发明的实施例，还提供了一种电子器件，包括：电容器，包括：第一电极；介电层，设置在所述第一电极上方；以及第二电极，设置在所述介电层上方；钝化层，覆盖所述电容器，其中：在平面图中，所述介电层包括第一介电部分和围绕所述第一介电部分的第二介电部分，以及所述第二介电部分的材料的击穿电压高于所述第一介电部分的材料的击穿电压。
根据本发明的实施例，还提供了一种制造电子器件的方法，包括：在衬底上方形成第一导电层；在所述第一导电层上方形成第一介电层；图案化所述第一介电层；在图案化的第一介电层上方形成第二介电层；去除所述第二介电层的位于所述图案化的第一介电层之上的部分；在所述第二介电层和所述图案化的第一介电层上方形成第二导电层；图案化所述第二导电层、所述第二介电层和所述第一导电层以形成电容器；以及形成覆盖所述电容器的钝化层，其中，所述第二介电层的材料的击穿电压高于所述第一介电层的材料的击穿电压。
上面概述了若干实施例或实例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种电子器件，包括：
电容器，包括：
第一电极；
介电层，设置在所述第一电极上方；以及
第二电极，设置在所述介电层上方；
阻挡层，设置在所述第二电极上方，
钝化层，覆盖所述电容器，所述钝化层接触所述第一电极、所述介电层、所述第二电极和所述阻挡层的侧面；
其中，所述第一电极的面积大于所述介电层的面积，并且所述介电层的面积大于所述第二电极的面积，使得所述电容器的侧面具有多阶梯结构，
所述介电层的每个侧面具有第一锥形表面、平坦表面和第二锥形表面，所述第二锥形表面位于高于所述第一锥形表面的高度，所述平坦表面位于所述第一锥形表面和所述第二锥形表面之间，所述钝化层接触所述第一锥形表面、所述平坦表面和所述第二锥形表面。
2.根据权利要求1所述的电子器件，其中，所述阻挡层的厚度在从10nm至5.0μm的范围内。
3.根据权利要求2所述的电子器件，其中，所述阻挡层包括选自由碳化硅、氧化铝、氮化铝、氮化钛、碳化钛、金、钛和钨组成的组中的一种或多种。
4.根据权利要求2所述的电子器件，其中，所述阻挡层的材料与所述钝化层的材料不同。
5.根据权利要求2所述的电子器件，其中，所述第二电极的侧面具有锥形形状，并且所述锥形形状的角度在从60°至90°的范围内。
6.根据权利要求1所述的电子器件，其中，所述第二锥形表面的角度在从70°至85°的范围内。
7.根据权利要求1所述的电子器件，其中，所述第二锥形表面的角度在从60°至90°的范围内。
8.根据权利要求1所述的电子器件，其中，所述第一锥形表面的角度在从10°至50°的范围内。
9.根据权利要求1所述的电子器件，其中，
所述钝化层的厚度在从0.02μm至2.0μm的范围内。
10.根据权利要求1所述的电子器件，其中：
所述电子器件还包括设置在所述钝化层上方的导电层，以及
所述导电层经由导电连接件连接至所述第二电极。
11.根据权利要求10所述的电子器件，其中，所述导电层至少覆盖具有所述多阶梯结构的所述电容器的侧面和所述第二电极的边缘部分，并且不覆盖所述钝化层的设置在所述第二电极之上的部分。
12.根据权利要求1所述的电子器件，其中，所述介电层包括铁电介电材料。
13.根据权利要求1所述的电子器件，其中，所述介电层包括选自由氧化硅、氮化硅、氧化铝和氮化铝组成的组中的一种或多种。
14.根据权利要求1所述的电子器件，其中，所述介电层的厚度在从0.2μm至2.0μm的范围内。
15.一种电子器件，包括：
电容器，包括：
第一电极；
介电层，设置在所述第一电极上方；以及
第二电极，设置在所述介电层上方；
钝化层，覆盖所述电容器，
其中，所述第一电极的面积大于所述介电层的面积，并且所述介电层的面积大于所述第二电极的面积，使得所述电容器的侧面具有多阶梯结构，
其中，所述电子器件还包括设置在所述钝化层上方的导电层，以及所述导电层是电浮置的。
16.根据权利要求15所述的电子器件，其中，所述导电层至少覆盖具有所述多阶梯结构的所述电容器的侧面和所述第二电极的边缘部分，并且不覆盖所述钝化层的设置在所述第二电极之上的部分。
17.根据权利要求15所述的电子器件，其中，所述导电层完全覆盖所述电容器。
18.一种半导体器件，包括：
压电器件；以及
根据权利要求1所述的电子器件，设置在所述压电器件上。
19.一种电子器件，包括：
电容器，包括：
第一电极；
介电层，设置在所述第一电极上方；以及
第二电极，设置在所述介电层上方；
阻挡层，设置在所述第二电极上方，
钝化层，覆盖所述电容器，所述钝化层接触所述第一电极、所述介电层、所述第二电极和所述阻挡层的侧面；其中：
在平面图中，所述介电层包括第一介电部分和围绕所述第一介电部分的第二介电部分，以及
所述第二介电部分的材料的击穿电压高于所述第一介电部分的材料的击穿电压。
20.一种制造电子器件的方法，包括：
在衬底上方形成第一导电层；
在所述第一导电层上方形成第一介电层；
图案化所述第一介电层；
在图案化的第一介电层上方形成第二介电层；
去除所述第二介电层的位于所述图案化的第一介电层之上的部分；
在所述第二介电层和所述图案化的第一介电层上方形成第二导电层；
在所述第二导电层上形成阻挡层；
图案化所述第二导电层、所述第二介电层、所述第一导电层和所述阻挡层以形成电容器；以及
形成覆盖所述电容器的钝化层，所述钝化层与所述第一导电层、所述第二介电层、所述第二导电层和所述阻挡层的侧面接触；
其中，所述第二介电层的材料的击穿电压高于所述第一介电层的材料的击穿电压。
CN201910305463.1A 2018-06-27 2019-04-16 电子器件、半导体器件以及制造电子器件的方法 Active CN110649157B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690735P 2018-06-27 2018-06-27
US62/690,735 2018-06-27
US16/163,782 2018-10-18
US16/163,782 US10861929B2 (en) 2018-06-27 2018-10-18 Electronic device including a capacitor

Publications (2)

Publication Number Publication Date
CN110649157A CN110649157A (zh) 2020-01-03
CN110649157B true CN110649157B (zh) 2022-11-29

Family

ID=68886291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910305463.1A Active CN110649157B (zh) 2018-06-27 2019-04-16 电子器件、半导体器件以及制造电子器件的方法

Country Status (5)

Country Link
US (1) US10861929B2 (zh)
KR (1) KR102352524B1 (zh)
CN (1) CN110649157B (zh)
DE (1) DE102019116900B4 (zh)
TW (1) TWI690024B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532697B2 (en) * 2019-10-16 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
CN210928127U (zh) * 2019-10-23 2020-07-03 奥特斯(中国)有限公司 部件承载件
JP7471861B2 (ja) * 2020-02-27 2024-04-22 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板
CN111900169A (zh) * 2020-08-06 2020-11-06 无锡拍字节科技有限公司 具有椭圆形电容单元阵列的存储器及其制造方法
US12035104B2 (en) 2021-08-02 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer on a piezoelectric-device pad
US20230223200A1 (en) * 2022-01-11 2023-07-13 Imagine Tf, Llc Pcb with internal capacitors and a multilayer capacitance plane
CN115001440B (zh) * 2022-07-19 2022-10-21 深圳新声半导体有限公司 电子器件和电容结构
FR3140984A1 (fr) * 2022-10-14 2024-04-19 Stmicroelectronics (Tours) Sas Procédé de fabrication d'un condensateur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
CN102709154A (zh) * 2012-04-17 2012-10-03 上海华力微电子有限公司 一种金属-多层绝缘体-金属电容器的制作方法
CN103208506A (zh) * 2013-03-28 2013-07-17 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN104659026A (zh) * 2013-11-22 2015-05-27 瑞萨电子株式会社 半导体器件
CN106409812A (zh) * 2015-07-31 2017-02-15 台湾积体电路制造股份有限公司 半导体器件结构及其形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264719A (ja) 1995-03-24 1996-10-11 Olympus Optical Co Ltd 誘電体素子
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JP3833580B2 (ja) * 2002-06-20 2006-10-11 富士通株式会社 半導体装置の製造方法
JP4601896B2 (ja) * 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4659355B2 (ja) * 2003-12-11 2011-03-30 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4522088B2 (ja) * 2003-12-22 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US6982448B2 (en) * 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
US7265403B2 (en) * 2004-03-30 2007-09-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4803995B2 (ja) * 2004-06-28 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7220600B2 (en) * 2004-12-17 2007-05-22 Texas Instruments Incorporated Ferroelectric capacitor stack etch cleaning methods
US8093070B2 (en) * 2004-12-17 2012-01-10 Texas Instruments Incorporated Method for leakage reduction in fabrication of high-density FRAM arrays
JP2008010758A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置及びその製造方法
KR100824627B1 (ko) * 2006-12-22 2008-04-25 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
CN101627470B (zh) * 2007-03-14 2011-12-28 富士通半导体股份有限公司 半导体器件及其制造方法
JP2009065089A (ja) * 2007-09-10 2009-03-26 Seiko Epson Corp 半導体装置及びその製造方法
US8629488B2 (en) * 2008-04-23 2014-01-14 Semiconductor Components Industries, Llc Method for manufacturing an energy storage device and structure therefor
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
US8445991B2 (en) * 2008-12-24 2013-05-21 Magnachip Semiconductor, Ltd. Semiconductor device with MIM capacitor and method for manufacturing the same
TWI472282B (zh) 2012-03-09 2015-02-01 Taiyo Yuden Kk 轉移薄膜元件之方法及具備其之電路板
KR102592471B1 (ko) * 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
CN102709154A (zh) * 2012-04-17 2012-10-03 上海华力微电子有限公司 一种金属-多层绝缘体-金属电容器的制作方法
CN103208506A (zh) * 2013-03-28 2013-07-17 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN104659026A (zh) * 2013-11-22 2015-05-27 瑞萨电子株式会社 半导体器件
CN106409812A (zh) * 2015-07-31 2017-02-15 台湾积体电路制造股份有限公司 半导体器件结构及其形成方法

Also Published As

Publication number Publication date
TWI690024B (zh) 2020-04-01
DE102019116900B4 (de) 2024-01-11
TW202002160A (zh) 2020-01-01
US10861929B2 (en) 2020-12-08
KR102352524B1 (ko) 2022-01-19
CN110649157A (zh) 2020-01-03
US20200006470A1 (en) 2020-01-02
KR20200001549A (ko) 2020-01-06
DE102019116900A1 (de) 2020-01-02

Similar Documents

Publication Publication Date Title
CN110649157B (zh) 电子器件、半导体器件以及制造电子器件的方法
US7655995B2 (en) Semiconductor device using MEMS technology
CN110071173A (zh) 半导体装置及其制造方法
US20110233631A1 (en) Vertically stacked fusion semiconductor device
TWI654781B (zh) 壓電式層裝置的製造方法以及相關的壓電式層裝置
US11757427B2 (en) Bulk acoustic wave filter having release hole and fabricating method of the same
US11616489B2 (en) Bulk acoustic wave filter having release hole and fabricating method of the same
CN113054023A (zh) 铁电场效应晶体管和形成半导体结构的方法
CN110970405B (zh) 包括电容器的半导体器件
US10998227B2 (en) Metal insulator metal capacitor with extended capacitor plates
US12062687B2 (en) Semiconductor device including a capacitor
US12058868B2 (en) Semiconductor memory devices with arrays of vias and methods of manufacturing thereof
CN115497957A (zh) 半导体元件、晶片及其制造方法
US20120045881A1 (en) Method for fabricating an integrated-passives device with a mim capacitor and a high-accuracy resistor on top
US20230053447A1 (en) Semiconductor memory devices with wrapped word lines
US20220029095A1 (en) Vertical variable resistance memory devices
US20230053623A1 (en) Semiconductor memory devices and methods of manufacturing thereof
US20240357830A1 (en) Semiconductor memory devices and methods of manufacturing thereof
CN112151494B (zh) 一种半导体器件及其形成方法
CN114695379A (zh) 半导体装置、记忆体装置及制造记忆体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant