CN115001440B - 电子器件和电容结构 - Google Patents

电子器件和电容结构 Download PDF

Info

Publication number
CN115001440B
CN115001440B CN202210844416.6A CN202210844416A CN115001440B CN 115001440 B CN115001440 B CN 115001440B CN 202210844416 A CN202210844416 A CN 202210844416A CN 115001440 B CN115001440 B CN 115001440B
Authority
CN
China
Prior art keywords
electrode
layer
piezoelectric material
passivation
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210844416.6A
Other languages
English (en)
Other versions
CN115001440A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202210844416.6A priority Critical patent/CN115001440B/zh
Publication of CN115001440A publication Critical patent/CN115001440A/zh
Application granted granted Critical
Publication of CN115001440B publication Critical patent/CN115001440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02047—Treatment of substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/564—Monolithic crystal filters implemented with thin-film techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/582—Multiple crystal filters implemented with thin-film techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings

Abstract

一种电子器件和电容结构。在该电子器件中，衬底基板包括第一区域和第二区域；压电材料层位于衬底基板上；第一底电极位于压电材料层靠近衬底基板的一侧且位于第一区域；第二底电极位于压电材料层靠近衬底基板的一侧且位于第二区域；顶电极位于压电材料层上，且位于所述第二区域；钝化层位于压电材料层远离衬底基板的一侧；连接电极层位于钝化层上。钝化层包括第一子钝化部，连接电极层包括位于第一区域的电极块，第一子钝化部位于电极块与压电材料层之间，第一底电极与电极块交叠以形成电容结构；第二底电极与顶电极交叠以形成谐振器。该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。

Description

电子器件和电容结构
技术领域
本公开的实施例涉及一种电子器件和电容结构。
背景技术
随着5G技术不断发展，射频滤波器的应用与需求不断升级，对于射频滤波器的性能指标要求越来越高。压电声波滤波器主要由谐振器构成，这些谐振器可包括：薄膜体声波谐振器（FBAR），固态装配谐振器（SMR）、声表面波谐振器（SAW）；其中，薄膜体声波谐振器（FBAR），固态装配谐振器（SMR）可统称为BAW（体声波谐振器）。
体声波滤波器包括薄膜体声波谐振器（film bulk acoustic resonator，FBAR），其通常是在衬底基板上依次形成下电极、压电层和上电极，进而在衬底基板上形成具有压电特性的谐振结构。
发明内容
本公开实施例提供一种电子器件和电容结构。该电子器件包括衬底基板、压电材料层、第一底电极、第二底电极、顶电极、钝化层和连接电极层；衬底基板包括间隔设置的第一区域和第二区域；压电材料层位于衬底基板上；第一底电极位于压电材料层靠近衬底基板的一侧且位于第一区域；第二底电极位于压电材料层靠近衬底基板的一侧且位于第二区域；顶电极位于压电材料层远离衬底基板的一侧且位于所述第二区域；钝化层位于压电材料层远离衬底基板的一侧；连接电极层位于钝化层远离压电材料层的一侧。钝化层包括第一子钝化部，连接电极层包括位于第一区域的电极块，第一子钝化部位于电极块与压电材料层之间，第一底电极在第一子钝化部上的正投影与电极块在第一子钝化部上的正投影交叠以形成电容结构；第二底电极在压电材料层上的正投影与顶电极在压电材料层上的正投影交叠以形成谐振器，钝化层的材料为介电材料。在该电子器件中，第一底电极、压电材料层、第一子钝化部和电极块可形成电容结构，该电子器件在压电材料层和电极块之间设置了第一子钝化部，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。
本公开至少一个实施例提供一种电子器件，其包括：衬底基板，包括间隔设置的第一区域和第二区域；压电材料层，位于所述衬底基板上；第一底电极，位于所述压电材料层靠近所述衬底基板的一侧，且位于所述第一区域；第二底电极，位于所述压电材料层靠近所述衬底基板的一侧，且位于所述第二区域；顶电极，位于所述压电材料层远离所述衬底基板的一侧，且位于所述第二区域；钝化层，位于所述压电材料层远离所述衬底基板的一侧；以及连接电极层，位于所述钝化层远离所述压电材料层的一侧，所述钝化层包括第一子钝化部，所述连接电极层包括位于所述第一区域的电极块，所述第一子钝化部位于所述电极块与所述压电材料层之间，所述第一底电极在所述第一子钝化部上的正投影与所述电极块在所述第一子钝化部上的正投影交叠以形成电容结构，所述第二底电极在所述压电材料层上的正投影与所述顶电极在所述压电材料层上的正投影交叠以形成谐振器，所述钝化层的材料为介电材料。
例如，在本公开一实施例提供的电子器件中，所述钝化层还包括第二子钝化部，所述第二子钝化部位于所述顶电极远离所述压电材料层的一侧。
例如，在本公开一实施例提供的电子器件中，所述连接电极层还包括：第一连接电极，位于所述第二子钝化部远离所述压电材料层的一侧；以及第二连接电极，位于所述第二子钝化部远离所述顶电极的一侧，所述第一连接电极与所述第二底电极电性相连，所述第二连接电极与所述顶电极电性相连。
例如，在本公开一实施例提供的电子器件中，所述第一子钝化部的厚度和所述第二子钝化部的厚度相等，所述第一子钝化部和所述第二子钝化部在从所述第一区域至所述第二区域的方向上连续设置。
例如，在本公开一实施例提供的电子器件中，所述连接电极层的厚度大于所述顶电极的厚度。
例如，本公开一实施例提供的电子器件还包括：粘附层，位于所述第一子钝化部和所述电极块之间，所述粘附层与所述第一子钝化部远离所述压电材料层的表面接触设置，所述电极块与所述粘附层远离所述第一子钝化部的表面接触设置。
例如，在本公开一实施例提供的电子器件中，所述钝化层的材料选自氧化硅、氮化硅、氮氧化硅和氧化铝中的至少一个。
例如，在本公开一实施例提供的电子器件中，所述钝化层的厚度范围为30-200纳米。
例如，在本公开一实施例提供的电子器件中，所述衬底基板包括：第一凹槽，位于所述第一区域；以及第二凹槽，位于所述第二区域，所述第一底电极在所述衬底基板上的正投影与所述第一凹槽在所述衬底基板上的正投影交叠，所述第二底电极在所述衬底基板上的正投影与所述第二凹槽在所述衬底基板上的正投影交叠。
例如，在本公开一实施例提供的电子器件中，所述第一底电极横跨所述第一凹槽，所述第二底电极横跨所述第二凹槽。
例如，在本公开一实施例提供的电子器件中，所述压电材料层横跨所述第一凹槽和所述第二凹槽，所述第一底电极至少部分位于所述第一凹槽之中，所述第二底电极至少部分位于所述第二凹槽中。
例如，本公开一实施例提供的电子器件还包括：底钝化层，位于所述第一底电极远离所述压电材料层的一侧，所述底钝化层横跨所述第一凹槽。
例如，本公开一实施例提供的电子器件还包括：底钝化层，位于所述第一底电极远离所述压电材料层的一侧，所述压电材料层横跨所述第一凹槽，所述第一底电极和所述底钝化层均至少部分位于所述第一凹槽之中。
本公开至少一个实施例还提供一种电容结构，其包括：底电极；压电材料层，位于所述底电极上；钝化层，位于所述压电材料层远离所述底电极的一侧；电极块，位于所述钝化层远离所述压电材料层的一侧，所述底电极在所述钝化层上的正投影与所述电极块在所述钝化层上的正投影交叠，所述钝化层的材料为介电材料。
例如，本公开一实施例提供的电容结构还包括：粘附层，位于所述钝化层和所述电极块之间，所述粘附层与所述钝化层远离所述压电材料层的表面接触设置，所述电极块与所述粘附层远离所述钝化层的表面接触设置。
例如，在本公开一实施例提供的电容结构中，所述钝化层的材料选自氧化硅、氮化硅、氮氧化硅和氧化铝中的至少一个。
例如，在本公开一实施例提供的电容结构中，所述钝化层的厚度范围为30-200纳米。
例如，本公开一实施例提供的电容结构还包括：衬底基板，包括凹槽，所述底电极在所述衬底基板上的正投影与所述凹槽在所述衬底基板上的正投影交叠。
例如，在本公开一实施例提供的电容结构中，所述底电极横跨所述凹槽。
例如，在本公开一实施例提供的电容结构中，所述压电材料层横跨所述凹槽，所述底电极至少部分位于所述凹槽之中。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种电容结构的示意图；
图2为本公开一实施例提供的第一种电子器件的结构示意图；
图3为本公开一实施例提供的第二种电子器件的结构示意图；
图4为本公开一实施例提供的第三种电子器件的结构示意图；
图5为本公开一实施例提供的第四种电子器件的结构示意图；
图6为本公开一实施例提供的第五种电子器件的结构示意图；
图7为本公开一实施例提供的第六种电子器件的结构示意图
图8为本公开一实施例提供的第一种电容结构的结构示意图；
图9为本公开一实施例提供的第二种电容结构的结构示意图；
图10为本公开一实施例提供的第三种电容结构的结构示意图；
图11为本公开一实施例提供的第四种电容结构的结构示意图；以及
图12为本公开一实施例提供的第五种电容结构的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
在包括谐振器的电子器件中，可设置电容结构来提升该电子器件的性能。例如，当电子器件为滤波器时，可通过设置电容结构来提升滤波器的插入损耗、带外抑制和滚降系数等。为了更好地提升该电子器件的集成度，可利用谐振器的相关膜层来形成电容结构。
图1为一种电容结构的示意图。如图1所示，该电容结构10包括层叠设置的下电极13、压电材料层12、上电极14和钝化层15。可见，该电容结构10直接将压电材料层12作为该电容结构10的介电层；此时，由于压电材料具有逆压电效应，因此该电容结构的机电耦合系数较高，作为电容的性能较弱。
对此，本公开实施例提供一种电子器件和电容结构。该电子器件包括衬底基板、压电材料层、第一底电极、第二底电极、顶电极、钝化层和连接电极层；衬底基板包括间隔设置的第一区域和第二区域；压电材料层位于衬底基板上；第一底电极位于压电材料层靠近衬底基板的一侧且位于第一区域；第二底电极位于压电材料层靠近衬底基板的一侧且位于第二区域；顶电极位于压电材料层远离衬底基板的一侧且位于所述第二区域；钝化层位于压电材料层远离衬底基板的一侧；连接电极层位于钝化层远离压电材料层的一侧。钝化层包括第一子钝化部，连接电极层包括位于第一区域的电极块，第一子钝化部位于电极块与压电材料层之间，第一底电极在第一子钝化部上的正投影与电极块在第一子钝化部上的正投影交叠以形成电容结构；第二底电极在压电材料层上的正投影与顶电极在压电材料层上的正投影交叠以形成谐振器，钝化层的材料为介电材料。在该电子器件中，第一底电极、压电材料层、第一子钝化部和电极块可形成电容结构，该电子器件在压电材料层和电极块之间设置了第一子钝化部，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。
下面，结合附图对本公开实施例提供的电子器件和电容结构进行详细的说明。
本公开一实施例提供一种电子器件。图2为本公开一实施例提供的第一种电子器件的结构示意图。如图2所示，该电子器件200包括衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150和连接电极层160；衬底基板110包括间隔设置的第一区域101和第二区域102；压电材料层120位于衬底基板110上；第一底电极131位于压电材料层120靠近衬底基板110的一侧，且位于第一区域101；第二底电极132位于压电材料层120靠近衬底基板110的一侧，且位于第二区域102；顶电极140位于压电材料层120远离衬底基板110的一侧，且位于所述第二区域102；钝化层150位于压电材料层120远离衬底基板110的一侧；连接电极层160位于钝化层150远离压电材料层120的一侧。
钝化层150包括第一子钝化部151，连接电极层160包括位于第一区域101的电极块163，第一子钝化部151位于电极块163与压电材料层120之间，第一底电极131在第一子钝化部151上的正投影与电极块163在第一子钝化部151上的正投影交叠以形成电容结构；第二底电极132在压电材料层120上的正投影与顶电极140在压电材料层120上的正投影交叠以形成谐振器，钝化层150的材料为介电材料。
在本公开实施例提供的电子器件中，第一底电极、压电材料层、第一子钝化部和电极块可形成电容结构；此时，第一底电极和电极块分别作为该电容结构的下电极和上电极，而压电材料层和第一子钝化部共同作为该电容结构的介电层。该电子器件在压电材料层和电极块之间引入了第一子钝化部，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。另外，该电子器件通过将电容结构和谐振器集成在一起，可提高电子器件的性能。
在一些示例中，压电材料层120包括压电晶体或压电陶瓷。当然，本公开实施例包括但不限于此，压电材料层也可为其他类型的压电材料。
在一些示例中，压电材料层120的材料可为氮化铝（AlN）、掺杂氮化铝（dopedALN）、氧化锌（ZnO）、锆钛酸铅（PZT）、铌酸锂（LiNbO3）、石英（Quartz）、铌酸钾（KNbO3）和钽酸锂（LiTaO3）中的一种或多种。当然，本公开实施例包括但不限于此，压电材料层还可为压电薄膜复合结构，例如钽酸锂压电薄膜/二氧化硅/硅衬底的复合结构。
在一些示例中，压电材料层120的厚度的范围为200微米到400微米，但本公开实施包括但不限于此。压电材料层的厚度可根据产品需求进行调整。
在一些示例中，钝化层150的材料选自氧化硅、氮化硅、氮氧化硅和氧化铝中的至少一个。另外，钝化层可为采用上述材料形成的单层结构，或为采用上述材料形成的多层结构。由此，该钝化层可有效地降低该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。
在一些示例中，钝化层150的厚度范围为30-200纳米。例如，钝化层150的厚度可为50纳米、100纳米、150纳米、180纳米等。
在一些示例中，如图2所示，钝化层150还包括第二子钝化部152，第二子钝化部152位于顶电极140远离压电材料层120的一侧。第二子钝化部152可用于保护顶电极140。
在一些示例中，如图2所示，第一子钝化部151的厚度和第二子钝化部152的厚度相等，第一子钝化部151和第二子钝化部152在从第一区域101至第二区域102的方向上连续设置。也就是说，可利用位于谐振器中的顶电极远离压电材料层的第二子钝化部的膜层来形成该电容结构中的第一子钝化部，并且无需图案化工艺。由此，该电子器件在提高集成度的同时，还可降低成本。需要说明的是，上述的图案化工艺通常可包括光刻胶工艺、曝光工艺、显影工艺和刻蚀工艺中的一种或多种。
在一些示例中，如图2所示，连接电极层160还包括第一连接电极161和第二连接电极162；第一连接电极161位于第二子钝化部152远离压电材料层120的一侧；第二连接电极162位于第二子钝化部152远离顶电极140的一侧；第一连接电极161与第二底电极132电性相连，第二连接电极162与顶电极140电性相连。由此，该电子器件可通过利用形成谐振器的连接电极的连接电极层来制作该电容结构的上电极，从而可提高集成度、节省制作成本；另外，由于连接电极层的厚度大于顶电极的厚度，因此该电子器件利用电极块作为该电容结构的上电极可进一步降低该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。
在一些示例中，如图2所示，连接电极层160的厚度大于顶电极140的厚度。由于连接电极层的厚度大于顶电极的厚度，因此该电子器件利用电极块作为该电容结构的上电极可抑制该电容结构的振动效应，使得该电容结构与不含压电材料层的电容的性能更相似。
在一些示例中，如图2所示，第一连接电极161、第二连接电极162和电极块163可利用同一导电层经过同一图案化工艺或者掩膜工艺形成。
在一些示例中，连接电极层160的材料可为金属材料，例如金（Au）、铝（Al）、铜（Cu）、铂（Pt）、钛（Ti）、其类似物、其合金或其组合。当然，本公开实施例包括但不限于此，连接电极层的材料也可为其他合适的导电材料。
例如，可通过物理气相沉积（PVD）等沉积工艺形成采用上述金属材料的导电层，然后采用图案化工艺或者掩膜工艺接着对该导电层进行图案化工艺而形成上述的第一连接电极、第二连接电极和电极块。
在一些示例中，如图2所示，第一底电极131和第二底电极132可利用同一导电层经过同一图案化工艺或者掩膜工艺形成。由此，该电子器件可利用用于形成谐振器的第二底电极的膜层来制作电容结构的第一底电极，从而可提高产品的集成度，并降低成本。
在一些示例中，第一底电极131和第二底电极132的材料可为金属材料，例如钼（Mo）、铝（Al）、铜（Cu）、铂（Pt）、钽（Ta）、钨（W）、钯（Pd）、钌（Ru）、其类似物、其合金或其组合。
例如，可通过物理气相沉积（PVD）等沉积工艺形成采用上述金属材料的导电层，然后采用图案化工艺或者掩膜工艺接着对该导电层进行图案化工艺而形成上述的第一底电极和第二底电极。
在一些示例中，顶电极140的材料可为金属材料，例如钼（Mo）、铝（Al）、铜（Cu）、铂（Pt）、钽（Ta）、钨（W）、钯（Pd）、钌（Ru）、其类似物、其合金或其组合。
例如，可通过物理气相沉积（PVD）等沉积工艺形成采用上述金属材料的导电层，然后采用图案化工艺或者掩膜工艺接着对该导电层进行图案化工艺而形成上述的顶电极。需要说明的是，虽然也可采用顶电极的膜层来制作电容结构的上电极，但是由于顶电极的厚度较小，其形成的电容结构的振动效应较大。当然，本公开实施例在引入钝化层的情况下，包括但不限于采用连接电极层制作电容结构的上电极的情况，也可包括利用顶电极的膜层来制作电容结构的上电极的情况。
在一些示例中，如图2所示，该电子器件200还包括第一过孔191和第二过孔192；第一过孔191贯穿第二子钝化部152和压电材料层120，并暴露部分第二底电极132，第一连接电极161通过第一过孔191与第二底电极132电性相连；第二过孔192贯穿第二子钝化部152并暴露部分顶电极140，第二连接电极162通过第二过孔192与顶电极140电性相连。
在一些示例中，如图2所示，第一过孔191在压电材料层120上的正投影与第二凹槽114在压电材料层120上的正投影间隔设置；也就是说，第一过孔191在压电材料层120上的正投影与第二凹槽114在压电材料层120上的正投影不交叠。由此，该电子器件可保证第一连接电极和第二底电极之间的电连接的稳定性。
在一些示例中，如图2所示，第二过孔192在压电材料层120上的正投影与第二凹槽114在压电材料层120上的正投影间隔设置；也就是说，第二过孔192在压电材料层120上的正投影与第二凹槽114在压电材料层120上的正投影不交叠。由此，该电子器件可保证第二连接电极和顶电极之间的电连接的稳定性。
在一些示例中，如图2所示，该电子器件200还包括粘附层170；粘附层170位于第一子钝化部151和电极块163之间；粘附层170与第一子钝化部151远离压电材料层120的表面接触设置，电极块163与粘附层170远离第一子钝化部151的表面接触设置。由此，该电子器件可通过粘附层提高电极块与第一子钝化部之间的粘附力，防止电极块脱落，提高该电子器件的耐用性。另一方面，粘附层也可进一步降低该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。
在一些示例中，如图2所示，衬底基板110包括第一凹槽112和第二凹槽114；第一凹槽112位于第一区域101之中，第二凹槽114位于第二区域102；第一底电极131在衬底基板110上的正投影与第一凹槽112在衬底基板110上的正投影交叠，第二底电极132在衬底基板110上的正投影与第二凹槽114在衬底基板110上的正投影交叠。由此，该电子器件也可在凹槽上形成上述的电容结构和谐振器。另外，上述的第二凹槽可提高谐振器的性能。
值得注意的是，虽然图2示出的衬底基板为单层结构，但本公开实施例包括但不限于此；本公开实施例中的衬底基板可为单层结构，也可为多层结构。
在一些示例中，如图2所示，第一子钝化部151与压电材料层120直接接触设置，第一子钝化部151和压电材料层120不设置其他导电膜层。
在一些示例中，如图2所示，第一底电极131横跨第一凹槽112，第二底电极132横跨第二凹槽114。
当然，本公开实施例包括但不限于此，在该电子器件中，电容结构也可不设置在凹槽上。另外，该电子器件也可不设置上述的粘附层。
图3为本公开一实施例提供的第二种电子器件的结构示意图。如图3所示，该电子器件200包括衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150和连接电极层160。衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150和连接电极层160之间的相对位置关系可参见图2的相关描述。与图2所示的电子器件不同的是，该电子器件200的衬底基板110仅包括第二凹槽114，不包括第一凹槽112。由此，该电子器件在电容结构所在的第一区域也可不设置凹槽。
在上述的电子器件中，第一底电极、压电材料层、第一子钝化部和电极块可形成电容结构；此时，第一底电极和电极块分别作为该电容结构的下电极和上电极，而压电材料层和第一子钝化部共同作为该电容结构的介电层。该电子器件在压电材料层和电极块之间引入了第一子钝化部，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。另外，该电子器件通过将电容结构和谐振器集成在一起，可提高电子器件的性能。
在一些示例中，如图3所示，电极块163与第一子钝化部151接触设置。也就是说，电极块163和第一子钝化部151之间也可不设置粘附层。
图4为本公开一实施例提供的第三种电子器件的结构示意图。如图4所示，该电子器件200包括衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150、连接电极层160和粘附层170。衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150、连接电极层160和粘附层170之间的相对位置关系可参见图2的相关描述。
在上述的电子器件中，第一底电极、压电材料层、第一子钝化部和电极块可形成电容结构；此时，第一底电极和电极块分别作为该电容结构的下电极和上电极，而压电材料层和第一子钝化部共同作为该电容结构的介电层。该电子器件在压电材料层和电极块之间引入了第一子钝化部，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。另外，该电子器件通过将电容结构和谐振器集成在一起，可提高电子器件的性能。
在一些示例中，如图4所示，衬底基板110包括第一凹槽112和第二凹槽114；第一凹槽112位于第一区域101之中，第二凹槽114位于第二区域102；第一底电极131在衬底基板110上的正投影与第一凹槽112在衬底基板110上的正投影交叠，第二底电极132在衬底基板110上的正投影与第二凹槽114在衬底基板110上的正投影交叠。由此，该电子器件也可在凹槽上形成上述的电容结构和谐振器。另外，上述的第二凹槽可提高谐振器的性能。
在一些示例中，如图4所示，压电材料层120横跨第一凹槽112和第二凹槽114，第一底电极131至少部分位于第一凹槽112之中，第二底电极132至少部分位于第二凹槽114中。由此，该电子器件可更好地将电容结构与谐振器集成在一起，并且还可使得谐振器具有较高的性能。
在一些示例中，如图4所示，第二底电极132可包括位于第二凹槽114之外的部分，该部分可与第一连接电极161电连接。
图5为本公开一实施例提供的第四种电子器件的结构示意图。如图5所示，该电子器件200包括衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150、连接电极层160和粘附层170。衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150、连接电极层160和粘附层170之间的相对位置关系可参见图2的相关描述。
在上述的电子器件中，第一底电极、压电材料层、第一子钝化部和电极块可形成电容结构；此时，第一底电极和电极块分别作为该电容结构的下电极和上电极，而压电材料层和第一子钝化部共同作为该电容结构的介电层。该电子器件在压电材料层和电极块之间引入了第一子钝化部，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。另外，该电子器件通过将电容结构和谐振器集成在一起，可提高电子器件的性能。
在一些示例中，如图5所示，衬底基板110包括第一凹槽112和第二凹槽114；第一凹槽112位于第一区域101之中，第二凹槽114位于第二区域102；第一底电极131在衬底基板110上的正投影与第一凹槽112在衬底基板110上的正投影交叠，第二底电极132在衬底基板110上的正投影与第二凹槽114在衬底基板110上的正投影交叠。由此，该电子器件也可在凹槽上形成上述的电容结构和谐振器。另外，上述的第二凹槽可提高谐振器的性能。
在一些示例中，如图5所示，该电子器件200还包括底钝化层180；底钝化层180位于第一底电极131远离压电材料层120的一侧。底钝化层180横跨第一凹槽112。由此，底钝化层180可在形成第一凹槽112的工艺中起到保护第一底电极131的作用。
在一些示例中，底钝化层180还位于第二底电极132远离压电材料层120的一侧。底钝化层180横跨第二凹槽114。由此，底钝化层180可在形成第二凹槽114的工艺中起到保护第二底电极132的作用。
图6为本公开一实施例提供的第五种电子器件的结构示意图。如图6所示，该电子器件200包括衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150、连接电极层160和粘附层170。衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150、连接电极层160和粘附层170之间的相对位置关系可参见图2的相关描述。
在上述的电子器件中，第一底电极、压电材料层、第一子钝化部和电极块可形成电容结构；此时，第一底电极和电极块分别作为该电容结构的下电极和上电极，而压电材料层和第一子钝化部共同作为该电容结构的介电层。该电子器件在压电材料层和电极块之间引入了第一子钝化部，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。另外，该电子器件通过将电容结构和谐振器集成在一起，可提高电子器件的性能。
在一些示例中，如图6所示，衬底基板110包括第一凹槽112和第二凹槽114；第一凹槽112位于第一区域101之中，第二凹槽114位于第二区域102；第一底电极131在衬底基板110上的正投影与第一凹槽112在衬底基板110上的正投影交叠，第二底电极132在衬底基板110上的正投影与第二凹槽114在衬底基板110上的正投影交叠。由此，该电子器件也可在凹槽上形成上述的电容结构和谐振器。另外，上述的第二凹槽可提高谐振器的性能。
在一些示例中，如图6所示，该电子器件200还包括底钝化层180；底钝化层180位于第一底电极131远离压电材料层120的一侧。与图5所示的电子器件不同的是，压电材料层120横跨第一凹槽112，第一底电极131和底钝化层180均至少部分位于第一凹槽112之中。
在一些示例中，如图6所示，压电材料层120横跨第二凹槽114，第二底电极132和底钝化层180均至少部分位于第二凹槽114之中。
图7为本公开一实施例提供的第六种电子器件的结构示意图。如图7所示，该电子器件200包括衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150、连接电极层160和粘附层170；衬底基板110、压电材料层120、第一底电极131、第二底电极132、顶电极140、钝化层150、连接电极层160和粘附层170之间的相对位置关系可参见图2的相关描述。
在上述的电子器件中，第一底电极、压电材料层、第一子钝化部和电极块可形成电容结构；此时，第一底电极和电极块分别作为该电容结构的下电极和上电极，而压电材料层和第一子钝化部共同作为该电容结构的介电层。该电子器件在压电材料层和电极块之间引入了第一子钝化部，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。另外，该电子器件通过将电容结构和谐振器集成在一起，可提高电子器件的性能。
在一些示例中，如图7所示，连接电极层160还包括第一连接电极161和第二连接电极162；第一连接电极161位于第二子钝化部152远离压电材料层120的一侧；第二连接电极162位于第二子钝化部152远离顶电极140的一侧；第一连接电极161与第二底电极132电性相连，第二连接电极162与顶电极140电性相连。由此，该电子器件可通过利用形成谐振器的连接电极的连接电极层来制作该电容结构的上电极，从而可提高集成度、节省制作成本；另外，由于连接电极层的厚度大于顶电极的厚度，因此该电子器件利用电极块作为该电容结构的上电极可进一步降低该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。
在一些示例中，如图7所示，第一连接电极161与电极块163电性相连；例如第一连接电极161与电极块163直接相连。由此，谐振器的第二底电极可通过第一连接电极161和电极块163相连，从而与第一底电极131、压电材料层120、第一子钝化部151和电极块163形成的电容结构相连。由此，该电子器件可通过该电容结构提升性能。例如，当电子器件为滤波器时，上述设置可提升滤波器的插入损耗、带外抑制和滚降系数等。
当然，本公开实施例包括但不限于此，电极块也可与第二连接电极电性相连，使得谐振器的顶电极可通过第二连接电极和电极块相连，从而与第一底电极、压电材料层、第一子钝化部和电极块形成的电容结构相连。
在一些示例中，当第一连接电极161与电极块163电性相连时，第一底电极131可以接地；当第二连接电极162与第一底电极131电性相连时，电极块163可以接地。
在一些示例中，如图7所示，上述的第一连接电极161、第二连接电极162和电极块163可通过同一导电层或金属层通过同一图案化工艺（或掩膜工艺）形成。
本公开一实施例还提供一种电容结构。图8为本公开一实施例提供的第一种电容结构的结构示意图。如图8所示，该电容结构100包括底电极131、压电材料层120、钝化层150和电极块163；压电材料层120位于底电极131上；钝化层150位于压电材料层120远离底电极131的一侧；电极块163位于钝化层150远离压电材料层120的一侧，底电极131在钝化层150上的正投影与电极块163在钝化层150上的正投影交叠，钝化层150的材料为介电材料。
在本公开实施例提供的电容结构中，底电极、压电材料层、钝化层和电极块可形成一种包括压电材料层的电容结构，该电容结构在压电材料层和电极块之间引入了钝化层，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。另外，由于该电容结构包括压电材料层，因此该电容结构可与谐振器集成在一起。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。
在一些示例中，如图8所示，该电容结构100还包括粘附层170，位于钝化层150和电极块163之间；粘附层170与钝化层150远离压电材料层120的表面接触设置，电极块163与粘附层170远离钝化层150的表面接触设置。由此，该电容结构可通过粘附层提高电极块与钝化层之间的粘附力，防止电极块脱落，提高该电容结构的耐用性。另一方面，粘附层也可进一步降低该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。
在一些示例中，压电材料层120的材料可为氮化铝（AlN）、掺杂氮化铝（dopedALN）、氧化锌（ZnO）、锆钛酸铅（PZT）、铌酸锂（LiNbO3）、石英（Quartz）、铌酸钾（KNbO3）和钽酸锂（LiTaO3）中的一种或多种。当然，本公开实施例包括但不限于此，压电材料层还可为压电薄膜复合结构，例如钽酸锂压电薄膜/二氧化硅/硅衬底的复合结构。
在一些示例中，钝化层150的材料选自氧化硅、氮化硅、氮氧化硅和氧化铝中的至少一个。由此，该钝化层可有效地降低该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。
在一些示例中，钝化层150的厚度范围为30-200纳米。例如，钝化层150的厚度可为50纳米、100纳米、150纳米、180纳米等。
图9为本公开一实施例提供的第二种电容结构的结构示意图。如图9所示，该电容结构100包括底电极131、压电材料层120、钝化层150和电极块163；底电极131、压电材料层120、钝化层150和电极块163之间的相对位置关系可参见图8的相关描述。
在上述的电容结构中，底电极、压电材料层、钝化层和电极块可形成一种包括压电材料层的电容结构，该电容结构在压电材料层和电极块之间引入了钝化层，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。另外，由于该电容结构包括压电材料层，因此该电容结构可与谐振器集成在一起。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。
在一些示例中，如图9所示，该电容结构100还包括衬底基板110；该衬底基板110包括凹槽112；底电极131在衬底基板110上的正投影与凹槽112在衬底基板110上的正投影交叠；底电极131横跨凹槽112。由此，该电容结构可更好地与谐振器集成在一起。
图10为本公开一实施例提供的第三种电容结构的结构示意图。该电容结构100包括底电极131、压电材料层120、钝化层150和电极块163；底电极131、压电材料层120、钝化层150和电极块163之间的相对位置关系可参见图8的相关描述。
在上述的电容结构中，底电极、压电材料层、钝化层和电极块可形成一种包括压电材料层的电容结构，该电容结构在压电材料层和电极块之间引入了钝化层，从而大幅度地降低了该电容结构的机电耦合系数，使得该电容结构与不含压电材料层的电容的性能更相似。另外，由于该电容结构包括压电材料层，因此该电容结构可与谐振器集成在一起。由此，该电子器件可在将电容结构和谐振器集成的同时，使得包括压电材料层的电容结构具有更好的电容性能。
在一些示例中，如图10所示，该电容结构100还包括衬底基板110；该衬底基板110包括凹槽112；底电极131在衬底基板110上的正投影与凹槽112在衬底基板110上的正投影交叠；压电材料层120横跨凹槽112，底电极131至少部分位于凹槽112之中。由此，该电容结构可更好地与谐振器集成在一起。
图11为本公开一实施例提供的第四种电容结构的结构示意图。如图11所示，该电容结构100还包括底钝化层180；底钝化层180位于底电极131远离压电材料层120的一侧。底钝化层180横跨凹槽112。由此，底钝化层180可在形成凹槽112的工艺中起到保护底电极131的作用。
图12为本公开一实施例提供的第五种电容结构的结构示意图。如图12所示，该电子器件200还包括底钝化层180；底钝化层180位于底电极131远离压电材料层120的一侧。与图10所示的电子器件不同的是，压电材料层120横跨凹槽112，底电极131和底钝化层180均至少部分位于凹槽112之中。由此，底钝化层180可在形成凹槽112的工艺中起到保护底电极131的作用。
有以下几点需要说明：
（1）本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
（2）在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (20)

1.一种电子器件，包括：
衬底基板，包括间隔设置的第一区域和第二区域；
压电材料层，位于所述衬底基板上；
第一底电极，位于所述压电材料层靠近所述衬底基板的一侧，且位于所述第一区域；
第二底电极，位于所述压电材料层靠近所述衬底基板的一侧，且位于所述第二区域；
顶电极，位于所述压电材料层远离所述衬底基板的一侧，且位于所述第二区域；
钝化层，位于所述压电材料层远离所述衬底基板的一侧；以及
连接电极层，位于所述钝化层远离所述压电材料层的一侧，
其中，所述钝化层包括第一子钝化部，所述连接电极层包括位于所述第一区域的电极块，所述第一子钝化部位于所述电极块与所述压电材料层之间，所述第一底电极在所述第一子钝化部上的正投影与所述电极块在所述第一子钝化部上的正投影交叠以形成电容结构，所述第二底电极在所述压电材料层上的正投影与所述顶电极在所述压电材料层上的正投影交叠以形成谐振器，所述钝化层的材料为介电材料。
2.根据权利要求1所述的电子器件，其中，所述钝化层还包括第二子钝化部，所述第二子钝化部位于所述顶电极远离所述压电材料层的一侧。
3.根据权利要求2所述的电子器件，其中，所述连接电极层还包括：
第一连接电极，位于所述第二子钝化部远离所述压电材料层的一侧；以及
第二连接电极，位于所述第二子钝化部远离所述顶电极的一侧，
其中，所述第一连接电极与所述第二底电极电性相连，所述第二连接电极与所述顶电极电性相连。
4.根据权利要求2所述的电子器件，其中，所述第一子钝化部的厚度和所述第二子钝化部的厚度相等，所述第一子钝化部和所述第二子钝化部在从所述第一区域至所述第二区域的方向上连续设置。
5.根据权利要求1-4中任一项所述的电子器件，其中，所述连接电极层的厚度大于所述顶电极的厚度。
6.根据权利要求1-4中任一项所述的电子器件，还包括：
粘附层，位于所述第一子钝化部和所述电极块之间，
其中，所述粘附层与所述第一子钝化部远离所述压电材料层的表面接触设置，所述电极块与所述粘附层远离所述第一子钝化部的表面接触设置。
7.根据权利要求1-4中任一项所述的电子器件，其中，所述钝化层的材料选自氧化硅、氮化硅、氮氧化硅和氧化铝中的至少一个。
8.根据权利要求1-4中任一项所述的电子器件，其中，所述钝化层的厚度范围为30-200纳米。
9.根据权利要求1-4中任一项所述的电子器件，其中，所述衬底基板包括：
第一凹槽，位于所述第一区域；以及
第二凹槽，位于所述第二区域，
其中，所述第一底电极在所述衬底基板上的正投影与所述第一凹槽在所述衬底基板上的正投影交叠，所述第二底电极在所述衬底基板上的正投影与所述第二凹槽在所述衬底基板上的正投影交叠。
10.根据权利要求9所述的电子器件，其中，所述第一底电极横跨所述第一凹槽，所述第二底电极横跨所述第二凹槽。
11.根据权利要求9所述的电子器件，其中，所述压电材料层横跨所述第一凹槽和所述第二凹槽，所述第一底电极至少部分位于所述第一凹槽之中，所述第二底电极至少部分位于所述第二凹槽中。
12.根据权利要求9所述的电子器件，还包括：
底钝化层，位于所述第一底电极远离所述压电材料层的一侧，
其中，所述底钝化层横跨所述第一凹槽。
13.根据权利要求9所述的电子器件，还包括：
底钝化层，位于所述第一底电极远离所述压电材料层的一侧，
其中，所述压电材料层横跨所述第一凹槽，所述第一底电极和所述底钝化层均至少部分位于所述第一凹槽之中。
14.一种电容结构，包括：
底电极；
压电材料层，位于所述底电极上；
钝化层，位于所述压电材料层远离所述底电极的一侧；
电极块，位于所述钝化层远离所述压电材料层的一侧，
其中，所述底电极在所述钝化层上的正投影与所述电极块在所述钝化层上的正投影交叠，所述钝化层的材料为介电材料。
15.根据权利要求14所述的电容结构，还包括：
粘附层，位于所述钝化层和所述电极块之间，
其中，所述粘附层与所述钝化层远离所述压电材料层的表面接触设置，所述电极块与所述粘附层远离所述钝化层的表面接触设置。
16.根据权利要求14或15所述的电容结构，其中，所述钝化层的材料选自氧化硅、氮化硅、氮氧化硅和氧化铝中的至少一个。
17.根据权利要求14或15所述的电容结构，其中，所述钝化层的厚度范围为30-200纳米。
18.根据权利要求14或15所述的电容结构，还包括：
衬底基板，包括凹槽，
其中，所述底电极在所述衬底基板上的正投影与所述凹槽在所述衬底基板上的正投影交叠。
19.根据权利要求18所述的电容结构，其中，所述底电极横跨所述凹槽。
20.根据权利要求18所述的电容结构，其中，所述压电材料层横跨所述凹槽，所述底电极至少部分位于所述凹槽之中。
CN202210844416.6A 2022-07-19 2022-07-19 电子器件和电容结构 Active CN115001440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210844416.6A CN115001440B (zh) 2022-07-19 2022-07-19 电子器件和电容结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210844416.6A CN115001440B (zh) 2022-07-19 2022-07-19 电子器件和电容结构

Publications (2)

Publication Number Publication Date
CN115001440A CN115001440A (zh) 2022-09-02
CN115001440B true CN115001440B (zh) 2022-10-21

Family

ID=83021545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210844416.6A Active CN115001440B (zh) 2022-07-19 2022-07-19 电子器件和电容结构

Country Status (1)

Country Link
CN (1) CN115001440B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11316496B2 (en) * 2016-03-11 2022-04-26 Akoustis, Inc. Method and structure for high performance resonance circuit with single crystal piezoelectric capacitor dielectric material
JP6573853B2 (ja) * 2016-08-10 2019-09-11 太陽誘電株式会社 弾性波デバイスおよびその製造方法
US10861929B2 (en) * 2018-06-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic device including a capacitor
CN111082771A (zh) * 2019-12-26 2020-04-28 河源市众拓光电科技有限公司 一种体声波谐振器及其制备方法、滤波器
CN111740007B (zh) * 2020-03-31 2022-09-09 绍兴中芯集成电路制造股份有限公司 压电器件及其形成方法
CN113162578B (zh) * 2021-01-13 2023-04-07 诺思(天津)微系统有限责任公司 滤波器、多工器以及电子设备

Also Published As

Publication number Publication date
CN115001440A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US10469051B2 (en) Acoustic wave filter and duplexer
US7567024B2 (en) Methods of contacting the top layer of a BAW resonator
US7498717B2 (en) Resonator, filter and fabrication of resonator
US10855252B2 (en) Acoustic wave device and method of fabricating the same, filter, and multiplexer
CN101083460B (zh) 具有多个压电薄膜谐振器的滤波器
JP6573853B2 (ja) 弾性波デバイスおよびその製造方法
CN102931942B (zh) 声波器件
EP2003775A9 (en) Piezoelectric resonator and piezoelectric filter
US9929715B2 (en) Acoustic wave device
KR20050021309A (ko) 압전 박막 공진자 및 그 제조 방법
CN103166596A (zh) 谐振器和滤波器
JP2006141029A (ja) １つのトリミングインダクタを用いるフィルタ
US9166557B2 (en) Piezoelectric thin film resonator and filter
US7550900B2 (en) Acoustic resonator device
CN115001440B (zh) 电子器件和电容结构
JP6085147B2 (ja) 弾性波デバイスおよびその製造方法
JP7098478B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
US8201311B1 (en) Process of making a BAW resonator bi-layer top electrode
US7600303B1 (en) BAW resonator bi-layer top electrode with zero etch undercut
JP2004104449A (ja) フィルタ、フィルタ装置及びその製造方法
JP5204258B2 (ja) 圧電薄膜共振子の製造方法
JP7383417B2 (ja) 弾性波デバイスおよびその製造方法、圧電薄膜共振器、フィルタ並びにマルチプレクサ
JP2023110550A (ja) 圧電薄膜共振器およびその製造方法、フィルタ並びにマルチプレクサ
JP2023079426A (ja) 圧電薄膜共振器およびその製造方法
JP2006067271A (ja) 薄膜弾性表面波デバイス、パッケージ型薄膜弾性表面波装置、及び薄膜弾性表面波デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant