JP2023110550A - 圧電薄膜共振器およびその製造方法、フィルタ並びにマルチプレクサ - Google Patents

Abstract

【課題】スプリアスを抑制することができる圧電薄膜共振器、その製造方法、フィルタ及びマルチプレクサを提供する。【解決手段】圧電薄膜共振器は、基板１０と、基板１０上に設けられた下部電極１２と、下部電極上に設けられた圧電層１４と、圧電層上に、下部電極との間に圧電層の少なくとも一部を挟み設けられた上部電極１６と、基板と下部電極との間に設けられた複数の低インピーダンス層３１ａ～３１ｃと、複数の低インピーダンス層の音響インピーダンスより大きな音響インピーダンスを有し、複数の低インピーダンス層と交互に設けられた複数の高インピーダンス層３２ａ、３２ｂと、を備える。最も下部電極に近い第１高インピーダンス層３２ａにおける下部電極側の面３４ａの粗さは、第１高インピーダンス層３２ａ以外の少なくとも１つの第２高インピーダンス層３２ｂの第１電極側の面３４ｂの粗さより小さい音響反射膜と、を備える。【選択図】図２

Description

本発明は、圧電薄膜共振器およびその製造方法、フィルタ並びにマルチプレクサに関する。

携帯電話等の無線端末の高周波回路用のフィルタおよびデュプレクサとして、ＳＭＲ（Solid Mounted Resonator）等のＢＡＷ（Bulk Acoustic Wave）共振器が用いられている。ＢＡＷ共振器は圧電薄膜共振器とよばれている。圧電薄膜共振器は、圧電層を挟み下部電極と上部電極とを設ける構造を有し、圧電層の少なくとも一部を挟み下部電極と上部電極とが対向する共振領域は弾性波が共振する領域である。下部電極下に弾性波を反射する音響反射膜として低音響インピーダンス層と高インピーダンス層が積層された音響反射膜において、少なくとも一部の面を粗面とすることが知られている（例えば特許文献１および２）。

国際公開第２０１８／１５４９５０号 特開２０２０－１１３９５４号公報

特許文献１では、高インピーダンス層の基板側の面を粗面とすることで、スプリアスを抑制する。しかし、スプリアスの抑制は不十分である。

本発明は、上記課題に鑑みなされたものであり、スプリアスを抑制することを目的とする。

本発明は、基板と、前記基板上に設けられた第１電極と、前記第１電極上に設けられた圧電層と、前記圧電層上に、前記第１電極との間に前記圧電層の少なくとも一部を挟み設けられた第２電極と、前記基板と前記第１電極との間に設けられた複数の低インピーダンス層と、前記複数の低インピーダンス層の音響インピーダンスより大きな音響インピーダンスを有し、前記複数の低インピーダンス層と交互に設けられた複数の高インピーダンス層と、を備え、前記複数の高インピーダンス層のうち最も前記第１電極に近い第１高インピーダンス層における前記第１電極側の面の粗さは、前記複数の高インピーダンス層のうち前記第１高インピーダンス層以外の少なくとも１つの第２高インピーダンス層の前記第１電極側の面の粗さより小さい音響反射膜と、を備える圧電薄膜共振器である。

上記構成において、前記第１高インピーダンス層の前記基板側の面の粗さは、前記第２高インピーダンス層の前記基板側の面の粗さより小さい構成とすることができる。

上記構成において、前記第２高インピーダンス層は、前記複数の高インピーダンス層のうち２番目に前記第１電極に近い構成とすることができる。

上記構成において、前記第１高インピーダンス層の前記基板側の面の粗さは、前記第１高インピーダンス層の前記第１電極側の面の粗さより大きく、前記第２高インピーダンス層の前記第１電極側の面の粗さは、前記第１高インピーダンス層の前記基板側の面の粗さより大きく、前記第２高インピーダンス層の前記基板側の面の粗さは前記第２高インピーダンス層の前記第１電極側の面の粗さより大きい構成とすることができる。

上記構成において、前記第１高インピーダンス層の前記第１電極側の面の算術平均粗さは１０ｎｍより小さい構成とすることができる。

上記構成において、前記第２高インピーダンス層の前記第１電極側の面の算術平均粗さは１０ｎｍ以上である構成とすることができる。

上記構成において、前記圧電層は、回転Ｙカットニオブ酸リチウム基板またはＸカットタンタル酸リチウム基板である構成とすることができる。

本発明は、上記圧電薄膜共振器を含むフィルタである。

本発明は、上記フィルタを含むマルチプレクサである。

本発明は、圧電層の第１電極が設けられた面に、第１低インピーダンス層を形成する工程と、前記第１低インピーダンス層上に、前記第１低インピーダンス層の音響インピーダンスより高い音響インピーダンスを有し、前記第１電極と反対側の面の粗さが前記第１電極側の面の粗さより大きい第１高インピーダンス層を形成する工程と、前記第１高インピーダンス層上に、前記第１高インピーダンス層の音響インピーダンスより低い音響インピーダンスを有する第２低インピーダンス層を形成する工程と、前記第２低インピーダンス層上に、前記第２低インピーダンス層の音響インピーダンスより高い音響インピーダンスを有し、前記第１電極側の面の粗さが前記第１高インピーダンス層の前記第１電極の反対側の面の粗さより大きく、前記第１電極と反対側の面の粗さが前記第１電極側の面の粗さより大きい第２高インピーダンス層を形成する工程と、前記第２高インピーダンス層上に、前記第２高インピーダンス層の音響インピーダンスより低い音響インピーダンスを有する第３低インピーダンス層を形成する工程と、前記基板上に前記第３低インピーダンス層を接合する工程と、前記圧電層の前記第１電極が設けられた面と反対の面に第２電極を形成する工程と、を含む圧電薄膜共振器の製造方法である。

本発明によれば、スプリアスを抑制することができる。

図１は、実施例１に係る圧電薄膜共振器の断面図である。 図２（ａ）は、実施例１に係る圧電薄膜共振器の共振領域付近の拡大平面図、図２（ｂ）は、図２（ａ）のＡ－Ａ断面図である。 図３は、シミュレーションにおける共振器Ｃの断面図である。 図４は、シミュレーションにおける共振器Ｃの周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。 図５（ａ）および図５（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ１およびＢ１の断面図である。 図６（ａ）および図６（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ１およびＢ１の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。 図７（ａ）および図７（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ２およびＢ２の断面図である。 図８（ａ）および図８（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ２およびＢ２の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。 図９（ａ）および図９（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ３およびＢ３の断面図である。 図１０（ａ）および図１０（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ３およびＢ３の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。 図１１（ａ）および図１１（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ４およびＢ４の断面図である。 図１２（ａ）および図１２（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ４およびＢ４の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。 図１３（ａ）および図１３（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ５およびＢ５の断面図である。 図１４（ａ）および図１４（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ５およびＢ５の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。 図１５（ａ）から図１５（ｄ）は、実施例１に係る圧電薄膜共振器の製造方法を示す断面図である。 図１６（ａ）から図１６（ｃ）は、実施例１に係る圧電薄膜共振器の製造方法を示す断面図である。 図１７（ａ）から図１７（ｃ）は、実施例１に係る圧電薄膜共振器の製造方法を示す断面図である。 図１８（ａ）および図１８（ｂ）は、実施例１に係る圧電薄膜共振器の製造方法を示す断面図である。 図１９（ａ）は、実施例２に係るフィルタの回路図である。図１９（ｂ）は、実施例２の変形例１に係るデュプレクサの回路図である。

以下、図面を参照し本発明の実施例について説明する。

図１は、実施例１に係る圧電薄膜共振器の断面図である。圧電層１４の厚さ方向から見た表面に対する法線方向をＺ方向、圧電層１４の平面方向のうち上部電極１６の引き出し方向を＋Ｘ方向、Ｘ方向に直交する方向をＹ方向とする。左側の圧電薄膜共振器は、例えばラダー型フィルタの直列共振器Ｓであり、右側の圧電薄膜共振器は、並列共振器Ｐである。

図１に示すように、基板１０上に下部電極１２（第１電極）が設けられている。下部電極１２上に圧電層１４が設けられている。圧電層１４上に上部電極１６（第２電極）が設けられている。共振領域５０は、圧電層１４の少なくとも一部を挟み下部電極１２と上部電極１６とが対向する領域により定義される。並列共振器Ｐにおいては下部電極１２下および上部電極１６上にそれぞれ付加膜２０ａおよび２０ｂが設けられている。付加膜２０ａおよび２０ｂを設けることで、並列共振器Ｐの共振周波数は直列共振器Ｓの共振周波数より低くなる。付加膜２０ａおよび２０ｂはいずれか一方が設けられていればよい。

共振領域５０の周縁領域における上部電極１６上に付加膜２２が設けられている。付加膜２２はスプリアスを抑制するために設けられている。付加膜２２は、共振領域５０の周縁領域の少なくとも一部に設けられていればよく、設けられていなくてもよい。下部電極１２と上部電極１６との間に高周波電力を印加すると、共振領域５０内の圧電層１４に弾性波が励振する。弾性波の波長は下部電極１２、圧電層１４および上部電極１６の厚さの合計のほぼ２倍である。基板１０と音響反射膜３０との界面はほぼ平坦であり、圧電層１４の上面および下面はほぼ平坦である。

基板１０と下部電極１２との間における共振領域５０に、音響反射膜３０が設けられている。音響反射膜３０では、複数の低インピーダンス層３１と、複数の高インピーダンス層３２と、が交互に積層されている。高インピーダンス層３２の音響インピーダンスは低インピーダンス層３１の音響インピーダンスより高い。平面視において音響反射膜３０は、共振領域５０に重なりかつ大きい。低インピーダンス層３１の個数および高インピーダンス層３２の個数は適宜設定できる。共振領域５０およびその近傍以外の領域には高インピーダンス層３２は設けられておらず、低インピーダンス層３１が設けられている。

共振領域５０外において下部電極１２下に金属層２４が設けられている。圧電層１４を貫通し金属層２４に接触する金属層２６が設けられている。共振領域５０外において上部電極１６に接触する金属層２８が設けられている。金属層２６および２８は、それぞれ下部電極１２および上部電極１６を外部と電気的に接続するためのパッド、および／または下部電極１２および上部電極１６を他の圧電薄膜共振器と電気的に接続するための配線として機能する。

図２（ａ）は、実施例１に係る圧電薄膜共振器の共振領域付近の拡大平面図、図２（ｂ）は、図２（ａ）のＡ－Ａ断面図である。図２（ａ）および図２（ｂ）に示すように、低インピーダンス層は、下部電極１２側から低インピーダンス層３１ａ、３１ｂおよび３１ｃであり、高インピーダンス層は、下部電極１２側から高インピーダンス層３２ａおよび３２ｂである。

高インピーダンス層３２ａの下部電極１２側の面は面３４ａであり、高インピーダンス層３２ａの基板１０側の面は面３４ｂである。高インピーダンス層３２ｂの下部電極１２側の面は面３４ｃであり、高インピーダンス層３２ｂの基板１０側の面は面３４ｄである。共振領域５０内の面３４ａおよび３４ｂは平坦面であり、共振領域５０内の面３４ｃおよび３４ｄは粗面である。

低インピーダンス層３１ａ～３１ｃの１つの層の厚さと高インピーダンス層３２ａおよび３２ｂの１つの層の厚さとの合計を弾性波の波長の約１／２とする。例えば低インピーダンス層３１ａ～３１ｃの１つの層の厚さを弾性波の波長の約１／４とし、高インピーダンス層３２ａおよび３２ｂの１つの層の厚さを弾性波の波長の約１／４とする。これにより、圧電層１４において励振された弾性波は音響反射膜３０により反射される。

基板１０は、例えばシリコン基板、サファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板、ガラス基板、セラミック基板またはＧａＡｓ（ガリウム砒素）基板等である。圧電層１４は、例えば単結晶タンタル酸リチウム層、単結晶ニオブ酸リチウム層または単結晶水晶基板である。圧電層１４が単結晶タンタル酸リチウムまたは単結晶ニオブ酸リチウムの場合、圧電層１４には、厚みひずみ振動の弾性波が励振される。圧電層１４は、例えば多結晶窒化アルミニウム層、酸化亜鉛層、チタン酸ジルコン酸鉛層（ＰＺＴ）、チタン酸鉛（ＰｂＴｉＯ₃）層でもよい。この場合、圧電層１４には厚み縦振動が励振される。

下部電極１２および上部電極１６は、例えばアルミニウム（Ａｌ）膜であり、例えばルテニウム（Ｒｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）等の単層膜またはこれらの積層膜である。付加膜２２は、下部電極１２および上部電極１６において例示した金属膜または酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜または酸化ニオブ膜等の絶縁膜でもよい。

低インピーダンス層３１ａ～３１ｃは、例えば酸化シリコン、窒化シリコン等の音響インピーダンスの小さい材料である。音響インピーダンスの小さい材料は主に絶縁体である。高インピーダンス層３２ａおよび３２ｂは、例えばタングステン、タンタル、モリブデン、ルテニウム等の音響インピーダンスの大きい材料により形成される。音響インピーダンスの大きい材料は密度が大きく、例えば高融点金属（例えば融点が白金の融点より高い金属）である。金属層２４は、例えばアルミニウム層、金層または銅層等の低抵抗層である。金属層２６および２８は例えば、金層、銅層またはアルミニウム層等の低抵抗層である。金属層２４、２６および２８は、下部電極１２または上部電極１６と接触するチタン膜、クロム膜またはニッケル膜等の密着膜を含んでもよい。

圧電層１４に励振する弾性波が厚みすべり振動させる例を説明する。圧電層１４を回転Ｙカットニオブ酸リチウム基板とする。このとき、圧電層１４の上面の法線方向（Ｚ方向）は結晶方位のＹＺ平面内の方向となる。これにより、圧電層１４の平面方向に厚みすべり振動が生じる。また、Ｘ方向を結晶方位でＸ軸方向とし、Ｚ方向を、結晶方位のＹＺ平面内においてＸ軸方向を中心にＺ軸方向からＹ軸方向に１０５°回転させた方向とする。これにより、厚みすべり振動の方向はＹ方向となる。

別の例として、圧電層１４をＸカットタンタル酸リチウム基板とする。このとき、圧電層１４の上面の法線方向（Ｚ方向）は結晶方位のＸ軸方向である。これにより、圧電層１４の平面方向では厚みすべり振動が生じる。また、Ｘ軸方向を中心にＹ方向を結晶方位の＋Ｙ軸方向から－Ｚ軸方向に４２°回転させた方向とする。これにより、厚みすべり振動の方向はＹ方向となる。

例えば、共振周波数を３．７ＧＨｚとする場合、圧電層１４の厚さが４４０ｎｍの回転Ｙカットニオブ酸リチウム基板とし、下部電極１２および上部電極１６を各々厚さが４４ｎｍのアルミニウム層とする。下部電極１２および上部電極１６の厚さは各々圧電層１４の厚さの１％～２０％である。共振領域５０のＸ方向の幅は例えば１０μｍ～５００μｍである。

共振領域５０の平面形状として、矩形を例に説明したが、共振領域５０の平面形状は、五角形状等の多角形状または楕円形状等でもよい。

［シミュレーション］
［共振器Ｃ］
２次元の有限要素法を用い、圧電薄膜共振器のアドミッタンスの絶対値をシミュレーションした。図３は、シミュレーションにおける共振器Ｃの断面図である。図３に示すように、共振器Ｃでは、基板１０上に低インピーダンス層３１ａ～３１ｃと高インピーダンス層３２ａおよび３２ｂが交互に積層され音響反射膜３０が形成されている。音響反射膜３０上に下部電極１２が設けられ、下部電極１２上に圧電層１４が設けられ、圧電層１４上に上部電極１６が設けられている。高インピーダンス層３２ａおよび３２ｂの面３４ａ～３４ｄは平坦である。

共振器Ｃのシミュレーション条件は以下である。
基板１０：シリコン基板
低インピーダンス層３１ａ～３１ｃ:厚さが２００ｎｍのタングステン層
高インピーダンス層３２ａ、３２ｂ：厚さが１５０ｎｍの酸化シリコン層
下部電極１２：厚さが４４ｎｍのアルミニウム層
圧電層１４：厚さが４４０ｎｍの単結晶ニオブ酸リチウム基板
上部電極１６：厚さが４４ｎｍのアルミニウム層
面３４ａ～３４ｄの算術平均粗さＲａ：０ｎｍ
圧電層１４は、Ｘ方向、Ｙ方向およびＺ方向をそれぞれ結晶方位の＋Ｘ軸方向、＋Ｙ軸方向および＋Ｚ軸方向とし、Ｘ軸方向を中心に＋Ｙ軸方向から＋Ｚ軸方向に１０５°回転させた結晶方位を有するとした。

図４は、シミュレーションにおける共振器Ｃの周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。図４に示すように、共振周波数ｆｒにおける｜Ｙ｜と反共振周波数ｆａにおける｜Ｙ｜との差をΔＹとする。ΔＹはメインの共振応答の大きさに対応し、大きい方がよい。共振器ＣではΔＹは約８２ｄＢである。メインの共振応答は厚みすべり振動によるものである。共振周波数ｆｒと反共振周波数ｆａとの間にスプリアス応答Ｓｐが観察される。スプリアス応答Ｓｐにおける極大６１と極小６２との差が大きい。スプリアス応答Ｓｐは、主にＸ方向に伝搬する弾性波（横モード）に起因すると考えられる。

［共振器Ａ１、Ｂ１］
図５（ａ）および図５（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ１およびＢ１の断面図である。図５（ａ）に示すように、共振器Ａ１では、下部電極１２側の高インピーダンス層３２ａの面３４ａおよび３４ｂは平坦面である。基板１０側の高インピーダンス層３２ｂの面３４ｃおよび３４ｄは凹凸を有する粗面である。面３４ｃでは、共振領域５０において下部電極１２側に凸部３５ｃが突出している。面３４ｄでは、共振領域５０において下部電極１２側に凹部３６ｄが凹んでいる。凸部３５ｃと凹部３６ｄとは対応するように設けられている。凸部３５ｃの周期は一定であり、凹部３６ｄの周期は一定である。

図５（ｂ）に示すように、共振器Ｂ１では、下部電極１２側の高インピーダンス層３２ａの面３４ａおよび３４ｂは凹凸を有する粗面である。基板１０側の高インピーダンス層３２ｂの面３４ｃおよび３４ｄは平坦面である。面３４ａでは、下部電極１２側に凸部３５ａが突出している。面３４ｂでは、下部電極１２側に凹部３６ｂが凹んでいる。凸部３５ａと凹部３６ｂとは対応するように設けられている。

共振器Ａ１およびＢ１のシミュレーション条件は以下である。
共振器Ａ１
面３４ａの算術平均粗さＲａ：０ｎｍ
面３４ｂの算術平均粗さＲａ：０ｎｍ
面３４ｃの算術平均粗さＲａ：４７．７ｎｍ
面３４ｄの算術平均粗さＲａ：４７．７ｎｍ
共振器Ｂ１
面３４ａの算術平均粗さＲａ：４７．７ｎｍ
面３４ｂの算術平均粗さＲａ：４７．７ｎｍ
面３４ｃの算術平均粗さＲａ：０ｎｍ
面３４ｄの算術平均粗さＲａ：０ｎｍ
その他のシミュレーション条件は共振器Ｃと同じである。

図６（ａ）および図６（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ１およびＢ１の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。図６（ａ）に示すように、共振器Ａ１では、ΔＹは約８６ｄＢであり、共振器Ｃよりやや大きい。スプリアス応答Ｓｐにおける極大６１と極小６２との差は図４の共振器Ｃより小さくなっている。このように、共振器Ａ１は共振器Ｃとメイン応答は同程度であり、スプリアス応答Ｓｐが小さくなっている。

図６（ｂ）に示すように、共振器Ｂ１では、ΔＹは約７５ｄＢであり、共振器Ｃより小さい。また、反共振周波数ｆａの極小は共振器Ｃより急峻でなくなっている。これは、反共振周波数ｆａ付近におけるＱ値が低下していることを示している。Ｑ値が低下すると損失が大きくなる。スプリアス応答Ｓｐにおける極大６１と極小６２との差は図４の共振器Ｃと同程度であるが、スプリアス応答Ｓｐ内に大きな応答６４が観察される。さらに、反共振周波数ｆａより高周波数の箇所に大きな応答６３が観察される。

［共振器Ａ２、Ｂ２］
図７（ａ）および図７（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ２およびＢ２の断面図である。図７（ａ）に示すように、共振器Ａ２では、面３４ｃにおいて、基板１０側に凹部３６ｃが凹んでいる。面３４ｄにおいて、基板１０側に凸部３５ｄが突出している凹部３６ｃと凸部３５ｄとは対応するように設けられている。その他の構成は共振器Ａ１と同じである。

図７（ｂ）に示すように、共振器Ｂ２では、面３４ａにおいて、基板１０側に凹部３６ａが凹んでいる。面３４ｂでは、基板１０側に凸部３５ｂが突出している。凹部３６ａと凸部３５ｂとは対応するように設けられている。その他の構成は共振器Ｂ１と同じである。

共振器Ａ２およびＢ２のシミュレーション条件は以下である。
共振器Ａ２
面３４ａの算術平均粗さＲａ：０ｎｍ
面３４ｂの算術平均粗さＲａ：０ｎｍ
面３４ｃの算術平均粗さＲａ：４７．７ｎｍ
面３４ｄの算術平均粗さＲａ：４７．７ｎｍ
共振器Ｂ２
面３４ａの算術平均粗さＲａ：４７．７ｎｍ
面３４ｂの算術平均粗さＲａ：４７．７ｎｍ
面３４ｃの算術平均粗さＲａ：０ｎｍ
面３４ｄの算術平均粗さＲａ：０ｎｍ
その他のシミュレーション条件は共振器Ｃと同じである。

図８（ａ）および図８（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ２およびＢ２の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。図８（ａ）に示すように、共振器Ａ２では、ΔＹは約８２ｄＢであり、共振器Ｃとほぼ同じである。スプリアス応答Ｓｐは共振器Ａ１と同程度であり、共振器Ｃより小さくなっている。

図８（ｂ）に示すように、共振器Ｂ２では、ΔＹは約７７ｄＢであり、共振器Ｃより小さく、Ｑ値も小さい。共振器Ｂ１と同様に、応答６３および６４が観察される。

［共振器Ａ３、Ｂ３］
図９（ａ）および図９（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ３およびＢ３の断面図である。図９（ａ）に示すように、共振器Ａ３では、面３４ａ～３４ｄは粗面である。面３４ａおよび３４ｃでは凸部３５ａおよび３５ｃが下部電極１２側に突出し、面３４ｂおよび３４ｄでは、凹部３６ｂおよび３６ｄが下部電極１２側に凹んでいる。凸部３５ａ、凹部３６ｂ、凸部３５ｃおよび凹部３６ｄは対応するように設けられている。面３４ａから面３４ｄに行くにしたがい凹凸が大きくなる。その他の構成は共振器Ａ１と同じである。

図９（ｂ）に示すように、共振器Ｂ３では、面３４ａから面３４ｄに行くにしたがい凹凸が小さくなる。その他の構成は共振器Ａ３と同じである。

共振器Ａ３およびＢ３のシミュレーション条件は以下である。
共振器Ａ３
面３４ａの算術平均粗さＲａ：６．４ｎｍ
面３４ｂの算術平均粗さＲａ：１９．１ｎｍ
面３４ｃの算術平均粗さＲａ：３１．８ｎｍ
面３４ｄの算術平均粗さＲａ：４４．６ｎｍ
共振器Ｂ３
面３４ａの算術平均粗さＲａ：４４．６ｎｍ
面３４ｂの算術平均粗さＲａ：３１．８ｎｍ
面３４ｃの算術平均粗さＲａ：１９．１ｎｍ
面３４ｄの算術平均粗さＲａ：６．４ｎｍ
その他のシミュレーション条件は共振器Ｃと同じである。

図１０（ａ）および図１０（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ３およびＢ３の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。図１０（ａ）に示すように、共振器Ａ３では、ΔＹは約８２ｄＢであり、共振器Ｃとほぼ同じである。スプリアス応答Ｓｐにおける極大６１と極小６２の差は、共振器Ｃより小さいが、共振器Ａ１およびＡ２よりやや大きい。

図１０（ｂ）に示すように、共振器Ｂ３では、ΔＹは約７７ｄＢであり、共振器Ｃより小さい。また、反共振周波数ｆａの極小は共振器Ｃより急峻でなくなっており、Ｑ値は小さい。共振器Ｂ１と同様に、応答６３および６４が観察される。

［共振器Ａ４、Ｂ４］
図１１（ａ）および図１１（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ４およびＢ４の断面図である。図１１（ａ）に示すように、共振器Ａ４では、面３４ａおよび３４ｃでは凹部３６ａおよび３６ｃが基板１０側に凹み、面３４ｂおよび３４ｄでは、凸部３５ｂおよび３５ｄが基板１０側に突出する。凹部３６ａ、凸部３５ｂ、凹部３６ｃおよび凸部３５ｄは対応するように設けられている。面３４ａから面３４ｄに行くにしたがい凹凸が大きくなる。その他の構成は共振器Ａ３と同じである。

図１１（ｂ）に示すように、共振器Ｂ４では、面３４ａから面３４ｄに行くにしたがい凹凸が小さくなる。その他の構成は共振器Ａ４と同じである。

共振器Ａ４およびＢ４のシミュレーション条件は以下である。
共振器Ａ４
面３４ａの算術平均粗さＲａ：６．４ｎｍ
面３４ｂの算術平均粗さＲａ：１９．１ｎｍ
面３４ｃの算術平均粗さＲａ：３１．８ｎｍ
面３４ｄの算術平均粗さＲａ：４４．６ｎｍ
共振器Ｂ４
面３４ａの算術平均粗さＲａ：４４．６ｎｍ
面３４ｂの算術平均粗さＲａ：３１．８ｎｍ
面３４ｃの算術平均粗さＲａ：１９．１ｎｍ
面３４ｄの算術平均粗さＲａ：６．４ｎｍ
その他のシミュレーション条件は共振器Ｃと同じである。

図１２（ａ）および図１２（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ４およびＢ４の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。図１２（ａ）に示すように、共振器Ａ４では、ΔＹは約８２ｄＢであり、共振器Ｃとほぼ同じである。スプリアス応答Ｓｐにおける極大６１と極小６２の差は、共振器Ｃより小さいが、共振器Ａ１およびＡ２よりやや大きく、共振器Ａ３と同程度である。

図１２（ｂ）に示すように、共振器Ｂ４では、ΔＹは約７６ｄＢであり、共振器Ｃより小さい。また、反共振周波数ｆａの極小は共振器Ｃより急峻でなくなっており、Ｑ値は小さい。共振器Ｂ１～Ｂ３と同様に、応答６３が観察される。応答６４は観測されないが、反共振周波数ｆａの近くに応答６５が観察される。

共振器Ａ１～Ａ４のように、基板１０側の高インピーダンス層３２ｂの面３４ｃおよび３４ｄの粗さ（算術平均粗さＲａ）を下部電極１２側の高インピーダンス層３２ａの面３４ａおよび３４ｂの粗さ（算術平均粗さ）より大きくすると、メイン応答は共振器Ｃとほぼ同じで、スプリアス応答Ｓｐを抑制できる。共振器Ａ１およびＡ２のように、面３４ｃおよび３４ｄを粗面とすることで、スプリアス応答Ｓｐをより抑制できる。これは、横モード等の不要な弾性波が面３４ｃおよび３４ｄにおいて散乱されたためと考えられる。

一方、共振器Ｂ１～Ｂ４のように、下部電極１２側の高インピーダンス層３２ａの面３４ａおよび３４ｂの粗さを、基板１０側の高インピーダンス層３２ｂの面３４ｃおよび３４ｄの粗さより大きくすると、メイン応答は共振器Ｃより小さくなる。これは、主モードの弾性波が面３４ａおよび３４ｂの影響を受けるためと考えられる。

［共振器Ａ５、Ｂ５］
共振器Ａ１～Ａ４におけるスプリアス応答Ｓｐの抑制が、面３４ｃと３４ｄのいずれを凹凸面とすることによるものか調べた。図１３（ａ）および図１３（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ５およびＢ５の断面図である。図１３（ａ）に示すように、共振器Ａ５では、面３４ｄは平坦面である。面３４ｃは凹凸面であり、面３４ｃには、共振器Ａ２と同じ基板１０側に凹む凹部３６ｃが設けられている。その他の構成は共振器Ａ２と同じである。

図１３（ｂ）に示すように、共振器Ｂ５では、面３４ｃは平坦面である。面３４ｄは凹凸面であり、面３４ｄには、共振器Ａ２と同じ基板１０側に突出する凸部３５ｄが設けられている。その他の構成は共振器Ａ２と同じである。

共振器Ａ５およびＢ５のシミュレーション条件は以下である。
共振器Ａ５
面３４ａの算術平均粗さＲａ：０ｎｍ
面３４ｂの算術平均粗さＲａ：０ｎｍ
面３４ｃの算術平均粗さＲａ：４７．７ｎｍ
面３４ｄの算術平均粗さＲａ：０ｎｍ
共振器Ｂ５
面３４ａの算術平均粗さＲａ：０ｎｍ
面３４ｂの算術平均粗さＲａ：０ｎｍ
面３４ｃの算術平均粗さＲａ：０ｎｍ
面３４ｄの算術平均粗さＲａ：４７．７ｎｍ
その他のシミュレーション条件は共振器Ｃと同じである。

図１４（ａ）および図１４（ｂ）は、シミュレーションにおけるそれぞれ共振器Ａ５およびＢ５の周波数に対するアドミッタンスの絶対値｜Ｙ｜を示す図である。図１４（ａ）に示すように、共振器Ａ５では、ΔＹは約８５ｄＢであり、共振器Ａ２およびＣとほぼ同じである。スプリアス応答Ｓｐにおける極大６１と極小６２の差は、共振器Ａ２とほぼ同じである。

図１４（ｂ）に示すように、共振器Ｂ５では、ΔＹは約８５ｄＢであり、共振器Ａ２およびＣと同程度である。スプリアス応答Ｓｐにおける極大６１と極小６２の差は、共振器Ａ２およびＡ５より大きく共振器Ｃと同程度である。

共振器Ａ５とＢ５の比較より、スプリアス応答Ｓｐを抑制するのは、主に基板１０側の高インピーダンス層３２ｂの下部電極１２側の面３４ｃの凹凸と考えられる。これは、不要な弾性波が反射されるのは、主に低インピーダンス層から高インピーダンス層に入る面であり、高インピーダンス層から低インピーダンス層に入る面では不要な弾性波はあまり反射されないためと考えられる。

実施例１では、低インピーダンス層３１ａ～３１ｃが３層であり、高インピーダンス層３２ａおよび３２ｂが２層の例を説明したが、低インピーダンス層および高インピーダンス層は各々複数層であればよい。複数の高インピーダンス層のうち最も下部電極１２に近い第１高インピーダンス層３２ａの下部電極１２側の面３４ａの粗さは、第１高インピーダンス層３２ａ以外の少なくとも１つの第２高インピーダンス層３２ｂの下部電極１２側の面３４ｃの粗さより小さい。これにより、メイン応答の劣化を抑制でき、かつスプリアス応答を抑制できる。面３４ａ～３４ｄの粗さとしては、例えば算術平均粗さＲａを用いる。面３４ａ～３４ｄにおける算術平均粗さＲａは、例えば弾性波デバイスの断面をＳＥＭ（Scanning Electron Microscope）等の電子顕微鏡で観察したときの面３４ａ～３４ｄの凹凸から算出できる。面３４ａ～３４ｄの粗さは他の表面粗さを用いてもよい。面３４ｃの算術平均粗さＲａは、面３４ａの算術平均粗さＲａの２倍以上が好ましく、３倍以上がより好ましく、５倍以上がさらに好ましい。面３４ｃの算術平均粗さＲａは、例えば面３４ａの算術平均粗さＲａの１００倍以下である。

第１高インピーダンス層３２ａの基板１０側の面３４ｂの粗さは、第２高インピーダンス層３２ｂの基板１０側の面３４ｄの粗さより小さい。これにより、メイン応答の劣化を抑制でき、かつスプリアス応答を抑制できる。高インピーダンス層３２ｂの面３４ｃおよび３４ｄの両方の面に凹凸が形成される場合に、面３４ｄを平坦化しなくてもよい。面３４ｄの算術平均粗さＲａは、面３４ｂの算術平均粗さＲａの２倍以上が好ましく、３倍以上がより好ましく、５倍以上がさらに好ましい。面３４ｄの算術平均粗さＲａは、例えば面３４ｂの算術平均粗さＲａの１００倍以下である。

高インピーダンス層が３層以上の場合、２番目以降に下部電極１２に近い高インピーダンス層の下部電極１２側の面の粗さを第１高インピーダンス層３２ａの下部電極１２側の面３４ａの粗さより大きくすればよい。凹凸面を下部電極１２の近くに設けた方が不要な弾性波をより散乱できる。この観点から、第２高インピーダンス層３２ｂは、複数の高インピーダンス層のうち２番目に下部電極１２に近いことが好ましい。

第１高インピーダンス層３２ａの下部電極１２側の面３４ａの算術平均粗さＲａは１０ｎｍより小さいことが好ましく、５ｎｍ以下がより好ましい。これにより、面３４ａが主モードの弾性波に影響しにくくなり、メイン応答の劣化を抑制できる。

第２高インピーダンス層３２ｂの下部電極１２側の面３４ｃの算術平均粗さは１０ｎｍ以上であることが好ましく、１５ｎｍ以上であることがより好ましく、２０ｎｍ以上がさらに好ましい。これにより、面３４ｃにおいて不要な弾性波が散乱され、スプリアス応答を抑制できる。

メインの共振応答が厚みすべり振動に起因し、スプリアス応答は横モードに起因する場合についてシミュレーションした。圧電層１４は、回転Ｙカットニオブ酸リチウム基板またはＸカットタンタル酸リチウム基板の場合、厚みすべり振動がメインの共振モードとなる。メインの共振応答が厚み縦振動に起因する場合にも、面３４ａの粗さを面３４ｃの粗さより小さくすることで、メイン応答の劣化を抑制でき、かつスプリアス応答を抑制できる。

［実施例１の製造方法］
図１５（ａ）から図１８（ｂ）は、実施例１に係る圧電薄膜共振器の製造方法を示す断面図である。図１５（ａ）から図１６（ｃ）では、図１とは上下を逆転しＺ方向を下方向に図示し、図１７（ａ）から図１８（ｂ）では、図１と同様にＺ方向を上方向に図示している。

図１５（ａ）に示すように、圧電層１４として圧電基板を準備する。圧電層１４の－Ｚ側の面はほぼ平坦面ある。圧電層１４の－Ｚ側の面の算術平均粗さＲａは一例として１ｎｍ以下である。圧電層１４上に下部電極１２を形成する。下部電極１２上に金属層２４を形成する。下部電極１２および金属層２４の形成には、例えばスパッタリング法、真空蒸着法またはＣＶＤ（Chemical Vapor Deposition）法を用いる。フォトリソグラフィ法およびエッチング法を用い下部電極１２および金属層２４を所望形状にパターニングする。

図１５（ｂ）に示すように、下部電極１２および金属層２４を覆うように、圧電層１４全体上に、低インピーダンス層３１ａを形成する。低インピーダンス層３１ａの形成には、例えばスパッタリング法、真空蒸着法またはＣＶＤ法を用いる。低インピーダンス層３１ａが酸化シリコン膜または窒化シリコンの場合、低インピーダンス層３１ａの形成には、例えばＣＶＤ法を用いる。ＣＶＤ法を用い厚さが１５０ｎｍの酸化シリコン層を形成したときの低インピーダンス層３１ａの－Ｚ側の面３４ａの算術平均粗さＲａは一例として４ｎｍである。

図１５（ｃ）に示すように、低インピーダンス層３１ａ上に高インピーダンス層３２ａを形成する。高インピーダンス層３２ａの形成には、例えばスパッタリング法、真空蒸着法またはＣＶＤ法を用いる。高インピーダンス層３２ａがタングステン、タンタル、モリブデン、ルテニウム等の高融点金属の場合、高インピーダンス層３２ａの形成には例えばスパッタリング法を用いる。フォトリソグラフィ法およびエッチング法を用い高インピーダンス層３２ａを所望形状にパターニングする。スパッタリング法を用い厚さが２００ｎｍのタングステン層を形成したときの高インピーダンス層３２ａの－Ｚ側の面３４ｂの算術平均粗さＲａは一例として１５ｎｍである。

図１５（ｄ）に示すように、低インピーダンス層３１ａおよび高インピーダンス層３２ａ上に低インピーダンス層３１ｂを形成する。低インピーダンス層３１ｂの形成方法は低インピーダンス層３１ａの形成方法と同じである。ＣＶＤ法を用い厚さが１５０ｎｍの酸化シリコン層を形成したときの低インピーダンス層３１ｂの－Ｚ側の面３４ｃの算術平均粗さＲａは一例として１６ｎｍである。

図１６（ａ）に示すように、低インピーダンス層３１ｂ上に高インピーダンス層３２ｂを形成する。高インピーダンス層３２ｂの形成方法は高インピーダンス層３２ａの形成方法と同じである。高インピーダンス層３２ｂを所望形状にパターニングする。高インピーダンス層３２ｂのパターニング方法は高インピーダンス層３２ａのパターニング方法と同じである。スパッタリング法を用い厚さが２００ｎｍのタングステン層を形成したときの高インピーダンス層３２ｂの－Ｚ側の面３４ｄの算術平均粗さＲａは一例として２４ｎｍである。

図１６（ｂ）に示すように、低インピーダンス層３１ｂおよび高インピーダンス層３２ｂ上に低インピーダンス層３１ｃを形成する。低インピーダンス層３１ｃの形成方法は低インピーダンス層３１ａおよび３１ｂの形成方法と同じである。

図１６（ｃ）に示すように、低インピーダンス層３１ｃの上面を平坦化する。低インピーダンス層３１ｃの平坦化には、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いる。これにより、高インピーダンス層３２ａおよび３２ｂと低インピーダンス層３１ａ～３１ｃとが交互に積層された音響反射膜３０が形成される。

図１７（ａ）に示すように、上下を逆転させ、低インピーダンス層３１ｃの下面を基板１０の上面に接合させる。接合には例えば表面活性化法を用いる。基板１０と低インピーダンス層３１ｃとの間にはシリコン膜、酸化アルミニウム膜等の接合層を設けてもよい。

図１７（ｂ）に示すように、圧電層１４を薄膜化する。薄膜化には、例えば研削法および／またはＣＭＰ法を用いる。例えば研削法を用い圧電層１４をほぼ所望の厚さとし、ＣＭＰ法を用い上面を平坦化する。これにより、圧電層１４の上面は製造誤差程度に略平坦面となる。

図１７（ｃ）に示すように、圧電層１４上に上部電極１６を形成する。上部電極１６の形成には、例えばスパッタリング法、真空蒸着法またはＣＶＤ法を用いる。フォトリソグラフィ法およびエッチング法を用い上部電極１６を所望形状にパターニングする。これにより、共振領域５０が形成される。

図１８（ａ）に示すように、共振領域５０の周縁から共振領域５０外にかけて付加膜２２を形成する。付加膜２２の形成には、例えばスパッタリング法、真空蒸着法またはＣＶＤ法を用いる。フォトリソグラフィ法およびエッチング法を用い付加膜２２を所望形状にパターニングする。付加膜２２には上部電極１６の上面が露出する開口２３が設けられている。共振領域５０外に圧電層１４を貫通する貫通孔２５を形成する。貫通孔２５は下部電極１２を貫通し金属層２４に達する。貫通孔２５の形成には例えばエッチング法を用いる。金属層２４は貫通孔２５を形成するときのエッチングストッパとして機能する。

図１８（ｂ）に示すように、その後、貫通孔２５内に下部電極１２おび金属層２４に電気的に接続される金属層２６を形成し、開口２３内に上部電極１６に電気的に接続する金属層２８を形成する。これにより、実施例１に係る圧電薄膜共振器が製造される。

平坦面上に複数の層を積層していくと、上の層ほど上面の粗さは大きくなる。特に、スパッタリング法を用いて層を形成すると、層の上面の粗さは大きくなる。また、層の成膜条件により、層の上面の粗さを大きくすることができる。

実施例１に係る圧電薄膜共振器の製造方法では、図１５（ｂ）のように、圧電層１４の下部電極１２が設けられた面に、第１低インピーダンス層３１ａを形成する。図１５（ｃ）のように、第１低インピーダンス層３１ａ上に、第１低インピーダンス層３１ａの音響インピーダンスより高い音響インピーダンスを有し、下部電極１２と反対側の面３４ｂの粗さが下部電極１２側の面３４ａの粗さより大きい第１高インピーダンス層３２ａを形成する。図１５（ｄ）のように、第１高インピーダンス層３２ａ上に、第１高インピーダンス層３２ａの音響インピーダンスより低い音響インピーダンスを有する第２低インピーダンス層３１ｂを形成する。

図１６（ａ）のように、第２低インピーダンス層３１ｂ上に、第２低インピーダンス層３１ｂの音響インピーダンスより高い音響インピーダンスを有し、下部電極１２側の面３４ｃの粗さが第１高インピーダンス層３２ａの下部電極１２の反対側の面３４ｂの粗さより大きく、下部電極１２の反対側の面３４ｄの粗さが下部電極１２側の面３４ｃの粗さより大きい第２高インピーダンス層３２ｂを形成する。図１６（ｂ）のように、第２高インピーダンス層３２ｂ上に、第２高インピーダンス層３２ｂの音響インピーダンスより低い音響インピーダンスを有する第３低インピーダンス層３１ｃを形成する。図１７（ａ）のように、基板１０上に低インピーダンス層３１ｃを接合する。図１７（ｃ）のように、圧電層１４の下部電極１２が設けられた面と反対の面に上部電極１６（第２電極）を形成する。このように、圧電層１４上に音響反射膜３０を積層し、その後、音響反射膜３０と基板１０を接合する。これにより、面３４ａを粗くする工程を行わなくても面３４ｃを面３４ａより粗くできる。

また、図１５（ａ）から図１８（ｂ）の方法により製造された圧電薄膜共振器では、第１高インピーダンス層３２ａの基板１０側の面３４ｂの粗さは、第１高インピーダンス層３２ａの下部電極１２側の面３４ａの粗さより大きくなる。第２高インピーダンス層３２ｂの下部電極１２側の面３４ｃの粗さは、第１高インピーダンス層３２ａの基板１０側の面３４ｂの粗さより大きくなる。第２高インピーダンス層３２ｂの基板１０側の面３４ｄの粗さは第２高インピーダンス層３２ｂの下部電極１２側の面３４ｃの粗さより大きくなる。これにより、メイン応答の劣化を抑制でき、かつスプリアス応答を抑制できる。

面３４ｃおよび面３４ｄを粗面にする方法として、エッチング法、研削法またはブラスト法を用いてもよい。面３４ａおよび面３４ｂを平坦面とする方法としてＣＭＰ法等の研磨法を用いてもよい。

実施例２は、実施例１の圧電薄膜共振器を用いたフィルタおよびデュプレクサの例である。図１９（ａ）は、実施例２に係るフィルタの回路図である。図１９（ａ）に示すように、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、１または複数の直列共振器Ｓ１からＳ４が直列に接続されている。入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、１または複数の並列共振器Ｐ１からＰ４が並列に接続されている。１または複数の直列共振器Ｓ１からＳ４および１または複数の並列共振器Ｐ１からＰ４の少なくとも１つの共振器に実施例１の圧電薄膜共振器を用いることができる。ラダー型フィルタの共振器の個数等は適宜設定できる。

図１９（ｂ）は、実施例２の変形例１に係るデュプレクサの回路図である。図１９（ｂ）に示すように、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ４０が接続されている。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ４２が接続されている。送信フィルタ４０は、送信端子Ｔｘから入力された信号のうち送信帯域の信号を送信信号として共通端子Ａｎｔに通過させ、他の周波数の信号を抑圧する。受信フィルタ４２は、共通端子Ａｎｔから入力された信号のうち受信帯域の信号を受信信号として受信端子Ｒｘに通過させ、他の周波数の信号を抑圧する。送信フィルタ４０および受信フィルタ４２の少なくとも一方を実施例２のフィルタとすることができる。

マルチプレクサとしてデュプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 基板
１２ 下部電極
１４ 圧電層
１６ 上部電極
２４、２６、２８ 金属層
３０ 音響反射膜
３１、３１ａ～３１ｃ 低インピーダンス層
３２、３２ａ、３２ｂ 高インピーダンス層
３４ａ～３４ｃ 面
３５ａ～３５ｄ 凸部
３６ａ～３６ｄ 凹部
４０ 送信フィルタ
４２ 受信フィルタ
５０ 共振領域

Claims (10)

1. 基板と、
   前記基板上に設けられた第１電極と、
   前記第１電極上に設けられた圧電層と、
   前記圧電層上に、前記第１電極との間に前記圧電層の少なくとも一部を挟み設けられた第２電極と、
   前記基板と前記第１電極との間に設けられた複数の低インピーダンス層と、前記複数の低インピーダンス層の音響インピーダンスより大きな音響インピーダンスを有し、前記複数の低インピーダンス層と交互に設けられた複数の高インピーダンス層と、を備え、前記複数の高インピーダンス層のうち最も前記第１電極に近い第１高インピーダンス層における前記第１電極側の面の粗さは、前記複数の高インピーダンス層のうち前記第１高インピーダンス層以外の少なくとも１つの第２高インピーダンス層の前記第１電極側の面の粗さより小さい音響反射膜と、
   を備える圧電薄膜共振器。
2. 前記第１高インピーダンス層の前記基板側の面の粗さは、前記第２高インピーダンス層の前記基板側の面の粗さより小さい請求項１に記載の圧電薄膜共振器。
3. 前記第２高インピーダンス層は、前記複数の高インピーダンス層のうち２番目に前記第１電極に近い請求項１または２に記載の圧電薄膜共振器。
4. 前記第１高インピーダンス層の前記基板側の面の粗さは、前記第１高インピーダンス層の前記第１電極側の面の粗さより大きく、前記第２高インピーダンス層の前記第１電極側の面の粗さは、前記第１高インピーダンス層の前記基板側の面の粗さより大きく、前記第２高インピーダンス層の前記基板側の面の粗さは前記第２高インピーダンス層の前記第１電極側の面の粗さより大きい請求項３に記載の圧電薄膜共振器。
5. 前記第１高インピーダンス層の前記第１電極側の面の算術平均粗さは１０ｎｍより小さい請求項１から４のいずれか一項に記載の圧電薄膜共振器。
6. 前記第２高インピーダンス層の前記第１電極側の面の算術平均粗さは１０ｎｍ以上である請求項５に記載の圧電薄膜共振器。
7. 前記圧電層は、回転Ｙカットニオブ酸リチウム基板またはＸカットタンタル酸リチウム基板である請求項１から６のいずれか一項に記載の圧電薄膜共振器。
8. 請求項１から７のいずれか一項に記載の圧電薄膜共振器を含むフィルタ。
9. 請求項８に記載のフィルタを含むマルチプレクサ。
10. 圧電層の第１電極が設けられた面に、第１低インピーダンス層を形成する工程と、
    前記第１低インピーダンス層上に、前記第１低インピーダンス層の音響インピーダンスより高い音響インピーダンスを有し、前記第１電極と反対側の面の粗さが前記第１電極側の面の粗さより大きい第１高インピーダンス層を形成する工程と、
    前記第１高インピーダンス層上に、前記第１高インピーダンス層の音響インピーダンスより低い音響インピーダンスを有する第２低インピーダンス層を形成する工程と、
    前記第２低インピーダンス層上に、前記第２低インピーダンス層の音響インピーダンスより高い音響インピーダンスを有し、前記第１電極側の面の粗さが前記第１高インピーダンス層の前記第１電極の反対側の面の粗さより大きく、前記第１電極と反対側の面の粗さが前記第１電極側の面の粗さより大きい第２高インピーダンス層を形成する工程と、
    前記第２高インピーダンス層上に、前記第２高インピーダンス層の音響インピーダンスより低い音響インピーダンスを有する第３低インピーダンス層を形成する工程と、
    前記基板上に前記第３低インピーダンス層を接合する工程と、
    前記圧電層の前記第１電極が設けられた面と反対の面に第２電極を形成する工程と、
    を含む圧電薄膜共振器の製造方法。
    

Images