CN110612452A - 用于电子器件的测试设备的探针卡多层结构的制造方法 - Google Patents

用于电子器件的测试设备的探针卡多层结构的制造方法 Download PDF

Info

Publication number
CN110612452A
CN110612452A CN201880030578.8A CN201880030578A CN110612452A CN 110612452 A CN110612452 A CN 110612452A CN 201880030578 A CN201880030578 A CN 201880030578A CN 110612452 A CN110612452 A CN 110612452A
Authority
CN
China
Prior art keywords
dielectric layer
structures
conductive
contact pads
multilayer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880030578.8A
Other languages
English (en)
Other versions
CN110612452B (zh
Inventor
罗伯特·克里帕
弗拉维奥·马焦尼
拉斐尔·瓦劳利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technoprobe SpA
Original Assignee
Technoprobe SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technoprobe SpA filed Critical Technoprobe SpA
Publication of CN110612452A publication Critical patent/CN110612452A/zh
Application granted granted Critical
Publication of CN110612452B publication Critical patent/CN110612452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种用于制造用于电子器件的测试设备的探针卡(1)的多层结构(30)的方法，该方法包括以下步骤：提供从第一介电层(30a)起到最后一个介电层(30n)的多个介电层(30a‑30n)；通过激光烧蚀在所述多个介电层(30a‑30n)的每个介电层(30a，30b)中实现在每个介电层(30a，30b)中数量相同的多个穿通结构(31a，31b)，所述多个穿通结构(31a，31b)适于将每个介电层(30a，30b)的相对面彼此连接；通过导电材料填充所述多个穿通结构(31a，31b)，以在每个介电层(30a，30b)中形成多个导电结构(34a，34b)；以及叠加所述多个介电层(30a‑30n)，使得每个介电层(30a)的所述多个导电结构中的每个导电结构(34a)与所述多层结构(30)中的后续相邻的介电层(30b)的所述多个导电结构的相应导电结构(34b)接触并以此方式形成多个导电路径(36)，所述导电路径(36)在于所述第一介电层(30a)的暴露面处布置在所述多层结构(30)的第一面(F1)上的第一多个接触垫(30A)和于所述最后一个介电层(30n)的暴露面处布置在在所述多层结构(30)的第二相对面(F2)上的第二多个接触垫(30B)之间建立电连接，所述第二多个接触垫(30B)具有比所述第一多个接触垫(30A)更大的间距，所述多层结构(30)在通过所述导电路径(36)连接的所述多个接触垫(30A，30B)之间进行空间变换。

Description

用于电子器件的测试设备的探针卡多层结构的制造方法
技术领域
本发明涉及一种用于制造用于电子器件的测试设备的探针卡的多层结构(multi-layer)的方法。
本发明特别但非排他地涉及一种用于制造用于集成在晶片上的电子器件的测试设备的探针卡的多层结构的方法，并且以下公开内容是参照该应用领域而进行的，其唯一目的是简化其表示。
背景技术
众所周知，测试卡(也称为探针卡)本质上是一种适于将微结构(特别是集成在晶片上的电子器件)的多个接触垫与通常进行其功能测试、特别是电气测试或一般测试的测试设备的相应通道电连接的器件。
在集成设备上执行的测试对于在制造阶段就最早检测和隔离有缺陷的电路特别有用。因此，通常在切割或分割并将其组装在芯片容纳封装之前，将探针卡用于对集成在晶片上的器件的电测试。
探针卡包括探头，该探头又依次包括多个可移动接触元件或接触探针，所述可移动接触元件或接触探针设有用于被测器件的相应多个接触垫的至少一部分或接触尖端。术语“末端(end)”或“尖端(tip)”在下文中表示不一定是尖锐的末端区。
被称为具有垂直探针并且由英文术语“垂直探头(vertical probe head)”表示的探头是本领域众所周知的。具有垂直探针的探头基本上包括多个接触探针，这些接触探针由至少一对大致呈板状并且彼此平行的板或导引件保持。这样的导引件设有合适的孔，并且彼此间隔一定距离放置，以留下自由空间，也称为气隙或弯曲隙，从而用于接触探针的运动和可能的变形。该对导引件尤其包括上导引件和下导引件，二者均设有导引孔，接触探针在导引孔内轴向滑动，所述接触探针通常由具有良好电和机械性能的特殊合金线制成。
通常，使用的探头没有固定约束的探针，而是固定连接到板上，并再次连接到测试设备：它们被称为带有无阻塞探针的探头。
在那种情况下，接触探针还具有朝向被测器件和测试设备之间的配线板的多个接触垫的接触端或头，该接触端或头通常通过使用印刷电路技术(通常也称为PCB板(英文缩写：“Printed Circuit Board”))形成。
实际上，通过探针、特别是其接触头在PCB板的接触垫上的压力确保了探针与PCB板之间的良好电连接。
此外，探头通常与通常称为插入物的中间多层结构对接，该中间多层结构对布置在其相对面上的接触垫的距离进行空间变换。具体地，在插入物的面对探头的第一面上，接触垫与被测器件的接触垫具有相同的距离，而布置在插入物的第二相对的面上的接触垫与布置在连接到插入物的PCB板上的接触垫具有相同的距离。
术语“垫之间的间距(pitch between pads)”在下文中是指这种垫的中心(即其对称中心)之间的距离，通常称为“间距(pitch)”。
通常，PCB板的接触垫之间的间距为400μm的量级，而被测器件的接触垫之间的间距为60-80μm的量级。
确实，众所周知，PCB技术允许形成具有有效面积的卡，即使具有较大的尺寸，但相对于接触垫之间的间距相对于可通过被测器件的集成技术获得的间距而言在最小值方面存在很大的局限性。
插入物可以通过基于MLC陶瓷的技术(MLC为“MultiLayer Organic”的缩写)或基于MLO有机物的技术(MLO为“MultiLayer Organic”的缩写)来制造，并且包括用于通过在每个层中具有适当导电性的穿通轨迹和孔执行所需的空间变换的多个层，穿通轨迹和孔电连接插入物的相对面上的接触垫。通常使用这样的技术，这是因为相对于PCB技术，它们允许在接触垫之间获得非常短的间距并获得更高的密度。
如此制造的插入物通常包括第一区和第二区，第一区的层薄且数量有限(通常少于10个)，称为贵重区(noble zone)，第一区执行具有小间距(fine pitch)的第一空间变换，接触垫之间的间距范围针对第一层为60-80μm(靠近探头)高达针对最后一层为200μm，第二区具有较厚的层且数量较大，称为核心区(core zone)，第二区执行小间距较小的第二空间变换，对接PCB板的最后一个层的接触垫之间的间距达到约400μm，实际上对应于PCB板的接触垫之间的间距。
在图1中，示意性地示出了探针卡1，包括具有垂直探针的探头10，探头10包括具有相应的上导引孔和下导引孔的至少一个上板或导引件11和至少一个下板或导引件12，多个接触探针14在上导引孔和下导引中滑动。每个接触探针14具有至少一个接触端或尖端，接触端或尖端邻接在被测器件15的接触垫上，从而在所述器件与测试设备(未示出)之间建立机械和电接触，该测试设备由探头10形成端部元件。
还提供插入物20，插入物20在布置在其面对探头10的第一面Fa上的接触垫20与布置在面对PCB板25的第二相对表面Fb的接触垫20B之间进行空间变换，接触垫20A之间的间距等于被测器件15的接触垫15A之间的间距，接触垫20B之间的间距对应于PCB板25的接触垫25A之间的间距。
根据现有技术，用于制造这种插入物20的最普通的技术是光刻技术。该技术通常包括顺序类型的制造过程，其中，每层一旦被加工和完成，就构成了随后要加工的层的基层，该过程也称为“堆积顺序(build-up sequence)”。
这样的技术包括第一介电层(dielectric layer)的第一布置阶段，例如通过激光穿孔在其上形成孔。
随后，例如通过将介电层浸入液态金属中在第一介电层上沉积厚度为几百埃的例如由钯制成的金属膜。
随后，将由光敏树脂或干抗蚀剂制成的膜完全沉积在金属膜上。加工这种光敏树脂或抗蚀剂膜以形成用于下面的第一介电层的掩模。具体地，例如由玻璃制成的透明掩模布置在抗蚀剂膜上，当暴露于紫外线辐射时，该掩模在抗蚀剂膜上投射出与下面的第一介电层中的所需导电迹线相对应的图案。
该技术还包括化学处理步骤，特别是化学蚀刻，其去除抗蚀剂膜的未暴露部分。
在暴露于紫外线辐射和随后的抗蚀剂膜的化学蚀刻之后，获得抗蚀剂掩模，该抗蚀剂掩模使下面的金属膜仅在应该形成导电材料的区(如形成导电迹线的铜)上暴露，因此制作掩膜。
因此，在这种掩膜上形成导电材料，随后也通过化学蚀刻将其去除。
因此，该技术提供了通过选择性化学蚀刻去除残留的金属膜的最后步骤，从而不会损坏先前已经形成以形成导电轨迹的导电材料。
仅在该阶段，该技术以相同的步骤顺序重新开始，从布置在已经“完成(finalized)”的第一层上的第二介电层开始。
通常，该技术用于制造贵重区。在贵重区中，每个介电层的厚度和接触垫之间的间距需要具有“小间距(fine pitch)”的制造技术。
在那种情况下，介电层优选地由有机材料制成，因为较薄层的加工更容易并且抗蚀剂膜的去除过程非常快。
即使在许多方面是有利的，该第一技术也具有一些缺点，包括需要沉积抗蚀剂膜和使用掩模。结果，插入物的制造费力且极其昂贵，主要适合于批量生产，但是在诸如探针卡的高度专业化生产的情况下非常不利。
可选地，对于光刻技术，上述类型的顺序类型的制造过程可以包括“激光直接成像”步骤(LDI)，但是其中在每个介电层上沉积抗蚀剂膜，但是代替在抗蚀剂膜上施加玻璃掩模，聚焦的激光束直接照射该抗蚀剂膜。具体地，聚焦的激光束在抗蚀剂膜的表面上移动并且根据与期望的导电轨迹相对应的图案交替地打开和关闭，因此，由于形成了合适的导电材料，所以获得了掩膜。
尽管达到了目的，但是即使该替代技术也不是无缺点的，因为它还提供了抗蚀剂膜的沉积和加工以获得掩膜；因此，该方法也可以满足要求。因此，这是困难且昂贵的，而且一些生产者还具有实施它的能力。
与贵重区不同，核心区层可以替代地平行形成并且在其加工过程结束时叠加，从而仅形成核心区的多层结构。制造这种核心区有几种解决方案。
在第一种解决方案中，核心区是通过微拉技术制造的，在核心区中布置了多个介电层和完全覆盖每个介电层的导电材料，该介电层具体地由有机材料制成。随后在需要的地方去除导电材料以形成导电迹线。
可替代地，在第二解决方案中，通过加工薄的和柔软的陶瓷层来制造核心区，在核心区中通过冲压形成孔，并且通过合适的金属模版(例如由钨或铜制成)通过丝网印刷来沉积导电膏。仅在最后，这些薄而柔软的陶瓷层彼此叠加，因此在形成插入物的单个多层结构中通过烹饪而固化(即物理连接)并硬化。
这两种已知的解决方案均具有不允许在接触垫之间形成与被测器件中最薄的接触垫相对应的距离的缺点，并且由于这个原因，它们仅用于制造核心区，其中，垫之间的距离限制更灵活。
本发明的技术问题是构思多层结构的制造过程，其具有结构和功能特征，以便克服仍然影响根据已知技术进行的制造过程的局限性和缺点，特别是能够通过制造贵重区所需的抗蚀剂膜避免昂贵和复杂的掩膜工艺，在生产成本方面具有明显的优势。
发明内容
本发明基础的解决方案思想是使用激光烧蚀技术来形成用于电子器件的测试设备的探针卡的多层结构的导电路径。
基于这样的解决方案，有利地根据本发明，通过一种用于电子器件的测试设备的探针卡的多层结构的制造方法来解决技术问题，该方法包括以下步骤：
从第一介电层到最后一个介电层提供多个介电层；
通过激光烧蚀在多个介电层的每个介电层中形成在每个介电层中数量相同的多个穿通结构，该多个穿通结构适于连接每个介电层的相对面；
用导电材料填充该多个穿通结构，以在每个介电层中形成多个导电结构；以及
叠加该多个介电层，使得每个介电层的多个导电结构中的每个导电结构与该多层结构中的后续且连续的介电层的多个导电结构中的相应导电结构接触并形成多个导电路径，
这样的导电路径在第一介电层的暴露面处布置在多层结构的第一面上的第一多个接触垫与在最后一个介电层的暴露面处布置在多层结构的第二相对面上的第二多个接触垫之间建立电连接，该第二多个接触垫的间距比该第一多个接触垫的间距大，因此该多层结构在通过导电路径连接的多个接触垫之间进行空间变换。
更具体地，本发明包括以下附加的和可选的特征，如果需要的话，可以单独或组合地考虑以下特征。
根据本发明的另一方面，可以在第一和最后一个介电层的暴露面处在导电结构的表面导电区中形成多个接触垫。
此外，根据本发明的另一方面，在每个介电层中形成该多个穿通结构的步骤可以包括形成至少一个穿通孔或通孔的步骤，该穿通孔横向延伸并连接相应介电层的相对面。
更具体地，在每个介电层中形成该多个穿通结构的步骤可以进一步包括形成至少一个空腔或凹部的步骤，该凹部从介电层的表面上的穿通孔开始纵向延伸。
根据本发明的这个方面，形成穿通孔的步骤可以产生距离从第一介电层到最后一个介电层逐渐增大的穿通孔，并且形成凹部的步骤可以产生纵向延伸等于在随后的和连续的介电层中形成的相应穿通孔的相对壁之间的距离的相应凹部。
根据本发明的另一方面，填充穿通结构的步骤可以包括以下步骤：在每个介电层上选择性地沉积导电材料，以仅填充穿通结构并形成导电结构。
具体地，选择性地沉积导电材料的步骤可以包括丝网印刷工艺。
根据本发明的又一方面，填充穿通结构的步骤可以包括在每个介电层的整个表面上以及在穿通结构中非选择性沉积导电材料的步骤，以在每个介电层的表面上形成导电结构和表面导电层。
在这种情况下，该制造方法可以进一步包括通过研磨来去除在每个介电层的表面上由导电材料形成的表面导电层的步骤。
根据本发明的另一方面，该制造方法可以进一步包括将该多个叠加的介电层接合的最终步骤。
此外，该多个介电层中的每个介电层可以由无机材料制成，并且该无机材料可以选自陶瓷材料、优选氮化硅、玻璃或陶瓷玻璃。
通过以上述方法制造的多层结构也解决了该问题，该多层结构适于形成选自探针卡的插入物的贵重区、探针卡的插入物的核心区、探针卡的插入物的结构。
最后，通过上述方法制造的多层结构解决了该问题，该多层结构适于形成包括夹在两个具有较小间距的贵重区之间的细中心核心区的结构。
通过以下参考附图对本发明的实施例的描述，该实施例以示意性和非限制性示例的方式给出，根据本发明的方法和多层结构的特征和优点将变得显而易见。
附图说明
在附图中：
图1示意性地示出了根据现有技术制造的用于电子器件的测试设备的探针卡，其中包括探头、插入物和PCB板。
图2示意性地示出了图1的插入物，其中包括贵重区和核心区，其可以通过根据本发明的方法制造。
图3示意性地示出了多层结构，其可以用作图2的插入物，特别是参考贵重区，其可以通过根据本发明的方法制造。
图4A示意性地示出了根据本发明的方法的第一步骤中的图3的多层结构的一部分的截面图；
图4B示意性地示出了根据本发明的方法的第二步骤中的图3的多层结构的一部分的截面图；
图4C示意性地示出了根据本发明的方法的第三步骤中的图3的多层结构的一部分的截面图；
图4D示意性地示出了根据本发明的方法的第四步骤中的图3的多层结构的一部分的截面图；
图5示出通过图4A-4D中描述的方法形成的图3的多层结构的单个介电层的示意性俯视图；以及
图6A-6D示意性地示出了根据本发明的第二实施例的用于制造图3的多层结构的方法的步骤。
具体实施例
参考这些附图，描述了一种用于制造多层结构的方法，该多层结构可以用作用于电子器件的测试设备的探针卡的插入物，该插入物在图1中总体上用20表示。
应该注意的是，这些图代表示意图并且未按比例绘制，而是为了增强本发明的重要特征而绘制。此外，在附图中示意性地示出了不同的元件，因为它们的形状可以根据期望的应用而变化。
如图2所示，探针卡的插入物(总体上仍用20表示)通常包括彼此叠加的多个层21a-21n、22a-22n，以对布置在其相对面Fa和Fb上的多个接触垫之间的距离进行所需的空间变换，如结合现有技术所描述的。
具体地，插入物20包括布置在其第一面Fa上的第一多个接触垫20A以及布置在其第二相对表面Fb上的第二多个接触垫20B，该第一多个接触垫面向探头(图2中未示出)并且具有等于被测器件(也未在图2中示出)的接触垫之间的距离，该第二多个接触垫的距离大于第一多个接触垫20A的距离并且特别类似于在用于连接测试设备的PCB板上的接触垫之间的距离，如在现有技术中所说明的。
如前所述，“接触垫之间的距离”是指这种接触垫的各个对称中心之间的距离，通常称为“间距(pitch)”。
在插入物20内，还提供合适的导电路径24以执行第一多个接触垫20A和第二多个接触垫20B之间的布线。
具体地，第一多个接触垫20A的接触垫通常具有60-80μm的距离，也就是说，等于集成在晶片上的被测器件的接触垫的通常间距值，而第二多个接触垫20B的接触垫通常具有约400μm的距离，也就是说，等于与测试设备对接的PCB板的接触垫的通常间距值。
更具体地，插入物20被划分为贵重区21和核心区22。贵重区21包括第一多个介电层21a-21n，该第一多个介电层通常具有相等的厚度、彼此叠加并且彼此接触，从而执行具有小间距的第一空间变换，接触垫之间的距离范围例如从第一介电层21a的60-80μm到最后一个介电层2In的约200μm。核心区22同样包括第二多个介电层22a-22n，该第二多个介电层具有更大的厚度(通常彼此相等)并且相对于贵重层的层的数量更大；该第二多个介电层22a-22n的各层相互叠加并接触，从而与贵重区21类似地进行具有较小间距的第二空间变换，接触垫之间的间距例如在从第一介电层22a的约200μm到最后一个介电层22n的约400μm。
该多个接触垫20A和20B由于形成在贵重区21中的导电路径23和形成在核心区22中的导电路径24而电连接，这将在下面更详细地说明。
下面将详细描述用于制造多层结构的方法，该方法可以形成图2的插入物20的贵重区21和核心区22。根据本发明的方法将参考通用多层结构(在图3中总体上以30表示)进行描述。
参考该图，多层结构30被分成从第一介电层30a开始直到最后一个介电层30n的多个介电层30a-30n，该多层结构在于第一介电层30a处位于其第一面F1上的第一多个接触垫和于最后一个介电层30n处位于其第二相对面F2上的第二多个接触垫30B之间进行空间变换。具体地，该第二多个接触垫30B的接触垫的中心之间的距离(即所谓的间距)大于第一多个接触垫30A的接触垫的中心之间的距离。在多层结构30内，还提供合适的导电路径36以执行第一多个接触垫30A和第二多个接触垫30B之间的布线。
基本上，面F1和面F2分别对应于多层结构30的相对面，并且该多层结构在布置在其上的通过导电路径36适当地连接的该多个接触垫30A和30B之间进行空间变换。
该多个介电层30a-30n的介电层的数量和厚度可以根据期望的空间变换而变化。例如，如果多层结构30适于形成贵重区21，则与多层结构30适于形成核心区22相比，可以选择厚度减小和数量更少的介电层。
要强调的是，根据需要和/或情况，多层结构30的介电层的厚度也可能在贵重区21或核心区22内变化。
现在特别参照图4A至4D，描述多层结构30的制造方法，该方法包括有利地根据本发明的步骤：
从第一介电层30a开始至最后一个介电层30n提供多个介电层30a-30n；
通过激光烧蚀在该多个介电层30a-30n的每个介电层中形成在每个介电层30a-30n中数量相同的多个穿通结构，该多个穿通结构适于将每个介电层的相对面彼此连接；
通过导电材料填充该多个穿通结构，以在每个介电层中形成多个导电结构；以及
叠加该多个介电层30a-30n，使得每个介电层的多个导电结构中的每个导电结构都与该多层结构30中的随后的连续介电层的多个导电结构中的相应导电结构相接触并因此形成多个导电路径36。
以这种方式，导电路径36在于第一介电层30a的暴露面处布置在多层结构30的第一面F1上的第一多个接触垫30A与在最后一个介电层30n的暴露面处布置在多层结构30的第二相对面F2上的第二多个接触垫30B之间建立电连接。
表述“暴露面(exposed face)”在下文中是指多层结构30的介电层的不与多层结构30的多个介电层30a-30n中的任何其他介电层接触的面。
适当地，第二多个接触垫30B相对于第一多个接触垫30A具有不同距的对称中心离，特别是更大的距离，因此多层结构30在通过导电路径36连接的多个接触垫30A和30B之间进行空间变换。
如前所述，在下文中，为了简化公开，我们将讨论接触垫之间的距离，即各个对称中心之间的距离，即所谓的间距。
有利地，根据本发明的方法可互换地用于制造贵重区21和用于制造核心区22，如参照图2所示的插入物20所述。可替代地，该方法仅可用于制造贵重区21，而可以通过已知方法制造其中接触垫之间的距离约束较宽松的核心区22并然后将其固化至贵重区21。
此外，该方法包括最后一个步骤，其中，形成多层结构30所需的所有介电层都设置有导电结构并叠加，以在第一介电层30a的多个接触垫30A和最后一个介电层30n的多个接触垫30B之间形成导电路径36，最终使这些介电层固化(即物理连接)。
多层结构30的每个介电层优选地由无机材料制成，其表面的激光加工更容易。具体地，这种无机材料选自陶瓷材料、例如Si3N4氮化硅、玻璃或陶瓷玻璃。
为了简单起见并且不使以下描述复杂，在图4A-4D中，仅示出了多层结构30的一部分，该多层结构包括实现多层结构30的多个介电层30a-30n中的第一介电层30a和紧接在第一介电层30a之后的第二介电层30b，随后的介电层可以使用所描述的步骤形成，甚至全部彼此平行，这些附图仅以本发明本身范围的非限制性示例提供。
如图4A所示，多层结构30的制造方法开始于布置介电层30a、30b以进行后续加工的步骤。
随后，如图4B所示，该方法包括以下步骤：在该多个介电层30a、30b的每个介电层中形成多个穿通结构，分别针对第一介电层30a由3la表示以及针对第二介电层30b由31b表示，这种穿通结构在每个介电层中的数量相同。
适当地，通过激光烧蚀，即通过借助于适当聚焦的激光束选择性地去除相对介电层的部分，来获得这些多个穿通结构31a、31b。
应当注意，尽管在图4A-4D中描述的方法在每个介电层上仅形成两个穿通结构，但是这种构造决不以任何方式限制本发明本身的范围，而是仅以示例的方式提供，这是由于可以在每个介电层上提供任意数量的穿通结构。还强调指出的是，这样的穿通结构31a、31b在相应的介电层30a、30b中的定位是自由的，并且仅与这种穿通结构的相对位置以及必须放置在介电层30a、30b中的可能的其他部件相关。
具体地，有利地根据本发明，通过激光烧蚀在每个介电层中形成该多个穿通结构31a、31b的步骤包括形成至少一个穿通孔或通孔的步骤，这种穿通孔连接每个介电层的相对面。
此外，通过激光烧蚀在每个介电层中形成该多个穿通结构31a、31b的步骤包括形成至少一个空腔或凹部的步骤，该凹部在介电层的表面上从在其中形成的通孔纵向延伸。显然，在某些构造中，穿通结构31a、31b可以仅包括适于连接相应的介电层的相对面的穿通孔，而不需要也提供相应的凹部。
更具体地，如图4B所示，第一介电层30a的多个穿通结构31a的每个穿通结构包括穿通孔32a和凹部33a，而第二介电层30b的多个穿通结构31b中的每个穿通结构包括穿通孔32b和凹部33b。
适当地，穿通孔32a、32b在相应的介电层30a、30b中的横向延伸(即在竖直方向上，考虑附图的局部参考系)大于凹部33a、33b的横向延伸，凹部横穿介电层的整个厚度并且允许每个介电层的相对面之间的连接。可替代地，凹部33a、33b在相应的介电层30a、30b中的纵向延伸(即在水平方向上，考虑附图的局部参考系)大于穿通孔32a、32b的纵向延伸，从而如图5清楚所示那样允许形成每个介电层的表面上的导电迹线，图5以示例的方式示出了在通过激光烧蚀形成穿通结构31a、31b之后的第一介电层30a的示意性俯视图。
图4B所示的介电层30a、30b的穿通结构31a、31b的倒L形形状还允许形成第二介电层30b的穿通孔32b，穿通孔32b相对于第一介电层30a的穿通孔32a的距离更大，如果包括穿通孔32b的多层结构30形成插入物，则穿通孔32b将更合适地布置成比第二介电层30b更靠近探头，如在下面的描述中将进一步阐明的。
应当指出的是，本详细描述中示出的方法允许在多层结构30的每个介电层中形成穿通结构，在穿通结构中通过激光烧蚀形成穿通孔和凹部，而无需如在已知方法中所要求的那样在每个介电层的表面上沉积抗蚀剂膜。
参考图4C，多层结构30的制造方法还包括以下步骤：用优选为铜的导电材料填充形成在每个介电层30a、30b中的多个穿通结构31a、31b，因此获得多个导电结构，分别针对第一介电层30a由34a表示并且针对第二介电层30b由34b表示。
该多个导电结构34a、34b分别在第一介电层30a和第二介电层30b的暴露的水平面(考虑图4C的局部参考系)处具有多个表面导电区35a和35b，并且分别在第一介电层30a和第二介电层30b的接触水平面(再次考虑图4C的局部参考系)处具有多个表面导电区35a'和35b'；以这种方式，导电结构34a、34b可确保适当地叠加的两个后续且连续的介电层(例如，图4A-4D的介电层30a和30b)之间的有效电接触，使得在介电层30a、30b中形成的多个导电结构31a、31b的表面导电区35a'和35b在也彼此接触的这些介电层的各个面上彼此接触。
如图4C中清楚所示，由于由穿通孔和凹部的组合给出的倒L形，这种导电结构34a、34b在形成于每一层中的表面导电区35a和35a'、35b和35b'之间形成了距离并且在形成于介电层30a、30b的暴露面处的表面导电区35a和35b之间形成了距离，特别是其对称中心的距离增加。
该渐进距离具体是通过在每个介电层中形成穿通孔32a和32b和凹部33a、33b而获得的，穿通孔32a和32b从第一介电层30a开始逐渐朝向最后一个介电层30n具有逐渐增大的距离，凹部33a、33b的纵向延伸等于在第一和第二介电层30a、30b中形成的各个穿通孔32a、32b的相对壁之间的距离DF，如图4C所示。
更具体地，如图4C所示，第一介电层30a在布置在其暴露面(即上表面，使用该图的局部参考系)上的表面导电区35a的中心之间的距离为D1，并且在布置在其下表面(再次使用该图的局部参考系)上的表面导电区35a'之间的距离为D2，大于距离D1(D2>Dl)；然后使第一介电层30a与第二后续且连续的介电层30b接触，第二介电层30b在布置于其暴露面(即下表面，始终该图的局部参考系)的表面导电区35b之间具有距离D3，大于距离D1和距离D2(D3>D2>D1)。第一介电层30a和第二介电层30b的导电结构34a、34b的位置和尺寸使得当这些介电层彼此接触时，甚至各个导电结构的至少一部分也接触。
考虑到仅包括第一介电层30a和第二介电层30b的多层结构，可以在限定在第一介电层30a的暴露面的表面导电区35a处形成第一多个接触垫36A，并且在限定在第二介电层30b的暴露面处的表面导电区35b处形成第二多个接触垫36B，如此形成的多层结构在这些相应多个接触垫36A和36B之间进行空间变换，特别是在从第一介电层30a开始到第二介电层30b的对称中心之间的距离或间距增加。
最后，如图4D所示，多层结构30的制造过程以叠加介电层30a和30b的步骤结束，使得第一介电层30a的多个导电结构34a接触第二随后且连续的介电层30b的相应多个导电结构34b、34b，从而形成导电路径36。
叠加介电层30a-30n的步骤还包括固化(即，物理连接或结合)单个介电层的步骤。
在本发明的第一实施例中，如图4C所示，填充该多个穿通结构31a、31b的步骤包括以下步骤：在每个介电层30a、30b上选择性地沉积导电材料以便仅填充穿通结构31a、31b，并形成导电结构34a、34b，特别是通过丝网印刷工艺，即将导电材料分布通过施加到每个介电层30a、30b上的金属模板的开口，从而形成导电结构34a、34b。丝网印刷工艺可以采用例如导电胶。
可替代地，根据图6A至图6D所示的本发明的另一实施例，该方法包括每次在随后的加工中提供介电层30a、30b的初始步骤。
随后，如图6A示意性所示，该方法包括以下步骤：在该多个介电层30a、30b的每个介电层中，以在每个介电层30a、30b中相同的量形成多个穿通结构31a、31b。
此外，一旦完成了形成该多个穿通结构31a、31b的步骤，则填充该多个穿通结构31a、31b的步骤包括在每个介电层30a、30b的整个表面上以及在穿通结构31a、31b中(具体地如图6B所示，不仅在穿通孔32a、32b和凹部33a、33b中)非选择性沉积导电材料的步骤。这样，导电材料在各个介电层30a、30b以及位于每个介电层30a、30b的表面上的由37a和37b表示的各个表面导电层内形成导电结构34a、34b。
随后，根据该第二实施例的方法还包括以下步骤：通过研磨来去除在每个介电层的表面上由导电材料形成的表面导电层37a、37b，如图6C所示，例如通过研磨机38，研磨机38在去除表面导电层37a、37b之后减小每个介电层30a、30b的粗糙度。
更一般地，例如参考图3，导电路径3在于第一介电层30a的暴露面处布置在多层结构30的第一面F1上的第一多个接触垫30A以及于最后一个介电层30n的暴露面处布置在多层结构30的第二相对面F2上的第二多个接触垫30B之间建立电连接，该第二多个接触垫30B具有比第一多个接触垫30B更大的间距，这种多层结构因此在所述多个接触垫30A、30B之间进行空间变换。
应当注意，图3的多层结构30的多个接触垫30A、30B可以由形成在每个介电层中的导电结构34a、34b的表面导电区形成，具体是在布置在第一和最后一个介电层30a、30n的暴露面上(即在多层结构30本身的面F1和F2上)的表面导电区处形成。更具体地，根据本发明的实施例，接触垫30A和30B由形成在每个介电层中的导电结构31a、31b的这种表面导电区35a、35b的一部分形成；可替代地，导电结构31a、31b的整个表面导电区35a、35b可以形成这种接触垫30A、30B。
以此方式，可以将多层结构30用作插入物，即能够在布置在其相对面上的接触垫之间提供期望的空间变换的结构。更具体地，这种插入物具有靠近接触头的第一介电层30a以及沿PCB板的方向叠加在第一介电层30a上的第二介电层30b，接触垫30A形成在表面导电区35a处并且具有基本上对应于集成在晶片上的被测器件的接触垫之间的距离或间距的距离D1。如果第二介电层30b是这种插入物的最后一个介电层，则它也将包括接触垫30B，接触垫30B形成在表面导电区35b处并且具有大于距离D1并且特别是基本上对应于PCB板的接触垫之间的距离或间距的距离D3。
总之，根据本发明的方法代替了光刻和LDI技术，并允许制造用于电子器件的测试设备的探针卡1的多层结构30，该多层结构30通过合适的导电路径36在位于第一面F1上的第一多个接触垫30A(面对卡的探头)以及位于第二相对面F2上的第二多个接触垫30B(面对PCB板且距离大于第一多个接触垫30A的距离)之间进行空间变换。
有利地，根据本发明，所描述的方法允许通过使用相同的技术来制造贵重区21和核心区22两者，其优点在于在两个区中的导电路径的形成中具有很高的精度。
可替代地，这种方法只能用于制造贵重区21，该贵重区进行具有小间距的空间变换，并且在该贵重区中，每个介电层的厚度和接触垫之间的距离都涉及精细制造技术的使用；取而代之，可以通过已知方法制造核心区22，然后将其固化到贵重区21，从而获得所需的插入物20。有利地，这还允许选择与构成贵重区22的层的材料不同的构成核心区22的层的材料。实际上，已知使用基于MLC陶瓷的技术形成的无机材料具有约3-8×10-6℃-1的热膨胀系数(CTE)，而使用基于有机MLO的技术形成的有机材料的CTE高达13-14x10-6℃-，因此非常接近最常见的PCB板的典型CTE，通常高于10x10-6℃-1。
在特别优选的实施例中，上述方法用于制造贵重区21。取而代之，通过已知的方法，例如通过基于MLO有机物的技术来制造核心区22，然后固化至贵重区21，因此，为核心区22选择具有与PCB板相当的CTE的材料，从而使插入物20的整体CTE能够在测试阶段最大程度地限制构成探针卡的元件的尺寸变化，因此，即使在高温下也可以使用，并且还便于探针卡的多层结构和PCB板之间的焊接。
在图中未示出的替代实施例中，根据本发明的方法可以用于形成多层结构，该多层结构包括夹在具有较小间距的两个贵重区之间的中央核心区。
有利地，根据本发明的方法允许平行地形成构成多层结构的多个介电层，而不需要顺序类型的制造过程，其中，每层一旦被加工和完成，就形成加工后续层所需的基层。
具体地，由此形成并细分为多个介电层的多层结构可以在位于其第一面上的第一多个接触垫(位于第一介电层处)和位于其第二相对表面上的第二多个接触垫(位于最后一个介电层处)之间适当地进行空间变换，第二多个接触垫的垫之间的距离(即所谓的间距)大于第一多个接触垫的垫的中心之间的距离并通过执行其布线的合适的导电路径连接。
具体地，多层结构可以形成探针卡的插入物，在这种情况下，第一多个接触垫被布置在第一面上，面对探头并且具有等于待测器件的接触垫之间的距离，而第二多个接触垫布置在第二相对面上，并且相对于第一多个接触垫具有更大的距离，并且特别类似于用于连接测试设备的PCB板上的接触垫之间的距离。
还可以在多层结构30中形成导电路径36，使得布置在多层结构30的第一面F1上的多个接触垫30A中的两个或更多个接触垫接触布置在多层结构30的第二相对面F2上的多个接触垫30A中的相同接触垫(位于最后一个介电层30n的暴露面处)，从而将一个垫连接到多个垫。以此方式，可以减少布置在面F2上的多个接触垫30B中的垫的总量。
有利地，根据本发明，该多个介电层被叠加，使得每个介电层的多个导电结构中的每个导电结构与该多层结构中的随后且连续的介电层的多个导电结构中的相应导电结构接触，从而形成多个导电路径，这些导电路径在布置在多层结构的相对表面上的多个接触垫之间建立电连接。
适当地，多层结构的该多个介电层的层的数量和厚度可以基于期望的空间变换而变化。
有利地，根据本发明的方法可以用于制造整个插入物或甚至仅制造其一部分，例如，其中垫之间的距离约束更加复杂的其贵重区。
最后，有利地，根据本发明，所描述的方法允许在每个介电层上形成穿通结构，在穿通结构中均通过激光烧蚀形成穿通孔和凹部，而无需在每个介电层的表面上沉积抗蚀剂膜，因此避免了使用掩模，从而在生产成本方面大大节省了成本。
显然，出于满足连续和特定需求的目的，技术人员可以将许多改变和替代方案应用于上述方法，但是所有这些改变和替代方案都在由所附权利要求书限定的本发明的保护范围内。

Claims (14)

1.一种用于制造用于电子器件的测试设备的探针卡(1)的多层结构(30)的方法，包括以下步骤：
-提供从第一介电层(30a)起到最后一个介电层(30n)的多个介电层(30a-30n)；
-通过激光烧蚀在所述多个介电层(30a-30n)的每个介电层(30a，30b)中形成多个穿通结构(31a，31b)，所述多个穿通结构在每个介电层(30a，30b)中以匹配数量出现，所述匹配数量的穿通结构(31a，31b)适于使之与每个介电层(30a，30b)的相对面接触；
-通过导电材料填充所述多个穿通结构(31a，31b)，以在每个介电层(30a，30b)中实现多个导电结构(34a，34b)；以及
-以使每个介电层(30a)的所述多个导电结构中的每个导电结构(34a)与所述多层结构(30)中的后续且邻近的介电层(30b)的所述多个导电结构的相应导电结构(34b)接触并形成多个导电路径(36)的方式叠加所述多个介电层(30a-30n)；
所述导电路径(36)在于所述多层结构(30)的第一面(F1)上形成的第一多个接触垫(30A)和于所述多层结构(30)的第二相对面(F2)上形成的第二多个接触垫(30B)之间建立电连接，所述多层结构(30)的第一面(F1)与所述第一介电层(30a)的暴露面相对应，所述多层结构(30)的第二相对面(F2)与所述最后一个介电层(30n)的暴露面相对应，所述第二多个接触垫(30B)具有比所述第一多个接触垫(30A)更大的对称中心距离，因此所述多层结构(30)在通过所述连接路径(36)连接的所述多个接触垫(30A，30B)之间进行空间变换。
2.根据权利要求1所述的制造方法，其中，所述多个接触垫(30A，30B)形成在与所述第一介电层(30a)和最后一个介电层(30n)的所述暴露面相对应的所述导电结构(34a，34b)的表面连接区(35a，35b)中。
3.根据权利要求1或2所述的制造方法，其中，在每个介电层(30a，30b)中实现所述多个穿通结构(31a，31b)的步骤包括实现至少一个穿通孔(32a，32b)的步骤，所述穿通孔(32a，32b)自身横向延伸并连接相应介电层(30a，30b)的相对面。
4.根据权利要求3所述的制造方法，其中，在每个介电层(30a，30b)中实现所述多个穿通结构(31a，31b)的步骤还包括实现至少一个空腔或凹部(33a)的步骤，所述凹部(33a，33b)在所述介电层(30a，30b)的表面处从所述穿通孔(32a，32b)开始纵向延伸。
5.根据权利要求4所述的制造方法，其中，实现所述穿通孔(32a，32b)的所述步骤实现从所述第一介电层(30a)朝向所述最后一个介电层(30n)开始逐渐具有更大距离的穿通孔(32a，32b)，实现所述凹部(33a，33b)的所述步骤实现了相应的凹部(33a，33b)，该相应的凹部的纵向延伸等于在后续且邻近的介电层(30a，30b)中实现的相应穿通孔(32a，32b)的相对面之间的距离(DF)。
6.根据权利要求1所述的制造方法，其中，填充所述穿通结构(31a，31b)的所述步骤包括在每个介电层(30a，30b)上选择性地沉积所述导电材料，以仅填充所述穿通结构(31a，31b)并形成所述导电结构(34a，34b)。
7.根据权利要求6的制造方法，其中，选择性沉积所述导电材料的所述步骤包括丝网印刷工艺。
8.根据权利要求1所述的制造方法，其中，填充所述穿通结构(31a，31b)的所述步骤包括在每个介电层(30a，30b)的整个表面上以及在所述穿通结构(31a，31b)中非选择性地沉积所述导电材料的步骤，以在每个介电层(30a，30b)的表面上形成所述导电结构(34a，34b)和表面导电层(37a，37b)。
9.根据权利要求8所述的制造方法，还包括以下步骤：通过研磨来去除在每个介电层(30a，30b)的所述表面上由所述导电材料形成的所述表面导电层(37a，37b)。
10.根据前述权利要求中任一项所述的制造方法，还包括将所述多个叠加的介电层(30a-30n)接合的最终步骤。
11.根据前述权利要求中任一项所述的制造方法，其中，所述多个介电层(30a-30n)中的每个介电层由无机材料实现。
12.根据权利要求11所述的制造方法，其中，所述无机材料选自陶瓷材料、玻璃或陶瓷玻璃，所述陶瓷材料优选为氮化硅。
13.通过根据权利要求1至12中的任一项所述的方法实现的多层结构(30)，所述多层结构适于实现选自探针卡(1)的插入物(20)的贵重区(21)、探针卡(1)的插入物(20)的核心区(22)、探针卡(1)的插入物(20)的结构。
14.通过根据权利要求1至12中的任一项所述的方法实现的多层结构(30)，所述多层结构适于实现包括夹在两个贵重区至最细步长之间的精细中央芯的结构。
CN201880030578.8A 2017-05-11 2018-05-07 用于电子器件的测试设备的探针卡多层结构的制造方法 Active CN110612452B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT102017000051157 2017-05-11
IT102017000051157A IT201700051157A1 (it) 2017-05-11 2017-05-11 Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
PCT/EP2018/061718 WO2018206506A1 (en) 2017-05-11 2018-05-07 Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices

Publications (2)

Publication Number Publication Date
CN110612452A true CN110612452A (zh) 2019-12-24
CN110612452B CN110612452B (zh) 2021-12-24

Family

ID=60020319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880030578.8A Active CN110612452B (zh) 2017-05-11 2018-05-07 用于电子器件的测试设备的探针卡多层结构的制造方法

Country Status (8)

Country Link
US (1) US12019111B2 (zh)
EP (1) EP3622304B1 (zh)
JP (1) JP2020519860A (zh)
KR (1) KR20200006095A (zh)
CN (1) CN110612452B (zh)
IT (1) IT201700051157A1 (zh)
TW (1) TWI739003B (zh)
WO (1) WO2018206506A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11023394B2 (en) * 2019-02-19 2021-06-01 Western Digital Technologies, Inc. Socket interconnector with compressible ball contacts for high pad count memory cards
TWI706139B (zh) * 2019-10-25 2020-10-01 巨擘科技股份有限公司 金屬探針結構及其製造方法
JP2022108835A (ja) * 2021-01-14 2022-07-27 株式会社日本マイクロニクス 電気的接続装置および電気的接続装置の製造方法
TWI829063B (zh) * 2021-12-30 2024-01-11 漢民測試系統股份有限公司 測試基板及其製造方法及探針卡

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639385A (en) * 1992-06-04 1997-06-17 Lsi Logic Corporation Method of fabricating a wafer probe card for testing an integrated circuit die
WO2003062841A1 (en) * 2002-01-24 2003-07-31 Howard Hsu Vertical probe card and method for using the same
JP2006041333A (ja) * 2004-07-29 2006-02-09 Fujitsu Ltd プローブカード
CN101164152A (zh) * 2005-03-21 2008-04-16 飞而康公司 探针卡及其制造方法
CN101865937A (zh) * 2009-04-20 2010-10-20 旺矽科技股份有限公司 多层探针组及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060051948A1 (en) * 2003-02-04 2006-03-09 Microfabrica Inc. Microprobe tips and methods for making
CN100502621C (zh) * 2004-04-06 2009-06-17 株式会社村田制作所 内部导体的连接结构及多层基板
JP2008089461A (ja) * 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
JP5714817B2 (ja) * 2007-07-19 2015-05-07 日本発條株式会社 プローブカード
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
KR101555379B1 (ko) * 2008-06-30 2015-09-23 니혼도꾸슈도교 가부시키가이샤 전기검사용 기판 및 그 제조방법
JP5084668B2 (ja) * 2008-08-28 2012-11-28 京セラ株式会社 プローブカード用配線基板およびこれを用いたプローブカード
KR101121644B1 (ko) * 2009-09-17 2012-02-28 삼성전기주식회사 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
US8878560B2 (en) * 2010-12-30 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. High frequency probing structure
US9244099B2 (en) * 2011-05-09 2016-01-26 Cascade Microtech, Inc. Probe head assemblies, components thereof, test systems including the same, and methods of operating the same
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
JP5835282B2 (ja) * 2013-07-04 2015-12-24 株式会社村田製作所 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JPWO2015151809A1 (ja) * 2014-03-31 2017-04-13 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
DE102015004150A1 (de) * 2015-03-31 2016-10-06 Feinmetall Gmbh Verfahren zur Herstellung eines Kontaktabstandswandlers sowie Kontaktabstandswandler

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639385A (en) * 1992-06-04 1997-06-17 Lsi Logic Corporation Method of fabricating a wafer probe card for testing an integrated circuit die
WO2003062841A1 (en) * 2002-01-24 2003-07-31 Howard Hsu Vertical probe card and method for using the same
JP2006041333A (ja) * 2004-07-29 2006-02-09 Fujitsu Ltd プローブカード
CN101164152A (zh) * 2005-03-21 2008-04-16 飞而康公司 探针卡及其制造方法
CN101865937A (zh) * 2009-04-20 2010-10-20 旺矽科技股份有限公司 多层探针组及其制造方法

Also Published As

Publication number Publication date
IT201700051157A1 (it) 2018-11-11
CN110612452B (zh) 2021-12-24
EP3622304B1 (en) 2021-04-28
WO2018206506A1 (en) 2018-11-15
US12019111B2 (en) 2024-06-25
JP2020519860A (ja) 2020-07-02
EP3622304A1 (en) 2020-03-18
TW201901157A (zh) 2019-01-01
TWI739003B (zh) 2021-09-11
US20200072873A1 (en) 2020-03-05
KR20200006095A (ko) 2020-01-17

Similar Documents

Publication Publication Date Title
CN110612452B (zh) 用于电子器件的测试设备的探针卡多层结构的制造方法
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
JP5344667B2 (ja) 回路基板およびその製造方法並びに回路モジュール
JP5445985B2 (ja) プローブカード及びその製造方法
KR100787160B1 (ko) 평판표시소자 테스트를 위한 검사장치 및 그 제조방법
JP2007171140A (ja) プローブカード、インターポーザおよびインターポーザの製造方法
EP1971194A2 (en) Wiring substrate and manufacturing method thereof
KR20130039462A (ko) 프로브 카드 및 이의 제조 방법
JP6099902B2 (ja) 配線基板の製造方法
TWI706139B (zh) 金屬探針結構及其製造方法
KR20080005528A (ko) 세라믹 스페이스 트랜스포머에서의 프로브 패드 구조
KR20120120789A (ko) 인쇄회로기판의 제조방법
JP6796920B2 (ja) 多層配線基板の製造方法
KR102095221B1 (ko) 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법
JP5058032B2 (ja) コンタクトプローブの製造方法
KR101066551B1 (ko) 프로브 카드 제조에 사용되는 핀 어레이 틀
TWI586968B (zh) 高頻垂直式探針、探針卡及高頻垂直式探針的製作方法
TWI573507B (zh) 轉接板的製作方法
JP4077665B2 (ja) コンタクトプローブの製造方法
JP2006266893A (ja) プローブユニット
CN115413111A (zh) 一并接合方式的多层电路基板以及其制造方法
JP2000031317A (ja) 半導体装置及び半導体素子搭載用基板の製造方法
JP2010101750A (ja) コンタクトプローブの製造方法
JP2016195235A (ja) 半導体検査装置及びその製造方法
JP2010107245A (ja) コンタクトプローブの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant