CN110572149A - 一种Toffoli门电路及其操作方法 - Google Patents
一种Toffoli门电路及其操作方法 Download PDFInfo
- Publication number
- CN110572149A CN110572149A CN201910734839.0A CN201910734839A CN110572149A CN 110572149 A CN110572149 A CN 110572149A CN 201910734839 A CN201910734839 A CN 201910734839A CN 110572149 A CN110572149 A CN 110572149A
- Authority
- CN
- China
- Prior art keywords
- bit
- memristor
- control
- operating
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种Toffoli门电路及其操作方法,其中Toffoli门电路包括控制位忆阻器、操作位忆阻器、控制器,其中控制位忆阻器和操作位忆阻器的正极共同连接在一条阵列字线上,负极分别连接在不同的阵列位线上。利用忆阻器在不同操作电压下具有多阻态的特点,通过分别在控制位忆阻器和操作位忆阻器所在的字线和位线上输入不同的控制信号来控制忆阻器两端输入的电压从而改变忆阻器的状态,进而分别存储控制位信息和操作位信息。本发明仅采用两个忆阻器即可实现Toffoli可逆逻辑功能,电路复杂度较低,电路所占面积也较小。同时由于忆阻器具有非易失的特点,在逻辑功能完成后,逻辑输出直接存储在忆阻器中,无需额外的数据传输与存储,故延时及功耗较低。
Description
技术领域
本发明属于数字电路领域,更具体地,涉及一种Toffoli门电路及其操作方法。
背景技术
自1960年代,人们开始研究可逆逻辑门,初衷是减少计算过程的能量耗散,因为原则上可逆逻辑门在计算过程中不产生热量。对于一般逻辑门,输入状态会在运算后丢失,这导致输出的信息少于输入信息。根据熵原理,信息的损失以热的形式耗散到环境中。而可逆逻辑门只将信息状态从输入搬移到输出,不会损失信息。
Toffoli门是一种具有三个输入和三个输出的可逆逻辑门,又称为“控-控-非门”。它的特点是:如果前两位置1,将倒置第三位,否则所有位保持不变。在计算机科学中,该电路最早由Tommaso Toffoli提出,是一种通用可逆逻辑门。由于任意可逆逻辑电路都可由Toffoli门构造得到,故研究Toffoli门及其操作方法具有重要的意义。
目前利用CMOS技术实现Toffoli门电路需要一个AND逻辑门和一个XOR逻辑门,共计12颗晶体管搭建而成。由于晶体管尺寸微缩技术即将达到瓶颈,算上布线,整个电路会消耗较大的面积;同时,晶体管电路中的信息以电压的形式进行计算,需要消耗额外的延时和功耗来存储输出信息。
因此,提供一种面积小、低延时和低功耗的Toffoli门电路及其操作方法是亟需解决的问题。
发明内容
针对现有技术的缺陷,本发明的目的在于提供一种Toffoli门电路及其操作方法,旨在解决现有CMOS技术中由于所需门电路采用多个晶体管组成而导致的电路面积较大的问题。
为实现上述目的,本发明一方面提供了一种Toffoli门电路,包括控制位忆阻器、操作位忆阻器、控制器;其中,控制位忆阻器和操作位忆阻器的正极共同连接在一条阵列字线上,控制位忆阻器和操作位忆阻器的负极分别连接在不同的阵列位线上;
控制位忆阻器用于根据控制器输入的电压改变自身阻值状态的来存储二位控制位信息;
操作位忆阻器用于根据控制器输入的电压改变自身阻值状态从而存储一位操作位信息。
控制器用于根据Toffoli门电路的逻辑运算规则分别控制控制位忆阻器和操作位忆阻器所在字线和位线上的电压。
进一步优选地,控制位忆阻器包括第一状态、第二状态、第三状态、第四状态,分别用于表示二位控制位信息“00”、“01”、“10”、“11”;控制位忆阻器的第一状态和第四状态分别对应控制位忆阻器的最高阻态和最低阻态;控制位忆阻器的第二状态和第三状态均为所述控制位忆阻器的中间阻态。通过在控制位忆阻器的正负极之间施加不同的操作电压可以使四种状态之间相互转换。
进一步优选地,操作位忆阻器包括第一状态和第四状态,分别用于表示一位操作位信息“0”和“1”,操作位忆阻器的第一状态和第四状态分别对应操作位忆阻器的最高阻态和最低阻态。通过在操作位忆阻器的正负极之间施加不同的操作电压可以使两种状态之间相互转换。
本发明另一方面提供了一种Toffoli门电路操作方法,包括以下步骤:
S1、将三位输入信息分为二位控制位信息和一位操作位信息;
S2、根据控制信号将控制位信息写入控制位忆阻器中;
S3、若控制位信息为“11”,则将操作位信息取反,并根据控制信号将其写入操作位忆阻器中;否则,直接根据控制信号将操作位信息写入操作位忆阻器中;
S4、读取此时控制位忆阻器与操作位忆阻器的状态,即为Toffoli可逆逻辑操作的结果。
进一步优选地,控制信号包括初始化信号、电压方向信号、操作电压信号,分别取值为0或1,其中,操作电压信号包括操作电压信号A、操作电压信号B;
初始化信号用于控制忆阻器的初始化状态;
电压方向信号用于控制在忆阻器两端所施加电压的方向;
操作电压信号用于控制输入电压的值。
进一步优选地,步骤S2中在控制位忆阻器中写入控制位信息的方法包括以下步骤:
S21、根据初始化信号对控制位忆阻器进行初始化;
S22、将操作电压信号A置为1,操作电压信号B置为0;
S23、根据电压方向信号在控制位忆阻器所在的位线和字线上分别输入相应的操作电压信号;
S24、根据输入的操作电压信号的取值分别在控制位忆阻器所在的位线和字线上施加相应的操作电压,完成控制位信息的写入。
进一步优选地,当操作电压信号取值为0时,施加0V的操作电压;当操作电压信号取值为1时,施加操作电压V2;其中操作电压V2是使控制位忆阻器从第一状态阻变至第二状态的电压。
进一步优选地,步骤S3中写入操作位电压信号的方法包括:
S31、若控制位信息为“11”,则将操作电压信号A置为0,操作电压信号B置为1,用于对操作位信息取反;否则,将操作电压信号A置为1,操作电压信号B置为0;
S32、根据电压方向信号在操作位忆阻器所在的位线和字线上分别输入相应的操作电压信号;
S33、根据所述操作电压信号的取值分别在操作位忆阻器所在的位线和字线上施加相应的操作电压,完成操作位信息的写入。
进一步优选地,当所述操作电压信号取值为0时,施加0V的操作电压;当所述操作电压信号取值为1时,施加操作电压V1,其中操作电压V1是使操作位忆阻器从其他状态阻变至第四状态的电压,操作电压V1大于操作电压V2。
进一步优选地,根据电压方向信号在控制位忆阻器或操作位忆阻器所在的位线和字线上分别输入相应的操作电压信号的方法包括:
(1)当电压方向信号为0时,在控制位忆阻器或操作位忆阻器所在的位线上输入操作电压信号A,在控制位忆阻器或操作位忆阻器所在的字线上输入操作电压信号B;
(2)当电压方向信号为1时,在控制位忆阻器或操作位忆阻器所在的字线上输入操作电压信号A,在控制位忆阻器或操作位忆阻器所在的位线上输入操作电压信号B。
通过本发明所构思的以上技术方案,与现有技术相比,具体下列有益效果:
1、本发明提供了一种Toffoli门电路,由控制位忆阻器和操作位忆阻器组成,利用忆阻器在不同操作电压下具有多阻态的特点,通过控制忆阻器两端输入的电压值来改变忆阻器的状态,以电压信号为输入,电阻态为输出,仅采用两个忆阻器即可实现Toffoli可逆逻辑功能,电路复杂度较低,电路所占面积也较小。
2、本发明提供了一种Toffoli门电路操作方法,通过分别在控制位忆阻器和操作位忆阻器所在的字线和位线上输入不同的控制信号来控制忆阻器两端输入的电压从而改变忆阻器的状态,进而分别存储控制位信息和操作位信息。由于忆阻器具有非易失的特点,在逻辑功能完成后,逻辑输出直接存储在忆阻器中,无需额外的数据传输与存储,大大降低了功耗并减少了时延。
附图说明
图1是本发明所提供的一种Toffoli门电路;
图2是本发明所提供的Toffoli门电路的输入输出对应关系;
图3是本发明所提供的一种Toffoli门电路操作方法;
图4是本发明实施例所提供的控制位信息写入示意图;其中,图(a)为本发明实施例所提供的控制位信息“00”的写入示意图,图(b)为本发明实施例所提供的控制位信息“01”的写入示意图,图(c)为本发明实施例所提供的控制位信息“10”的写入示意图,图(d)为本发明实施例所提供的控制位信息“11”的写入示意图;
图5是本发明实施例2所提供的操作位信息写入示意图;其中,图(a)为本发明实施例2所提供的操作位信息“0”的写入示意图,图(b)为本发明实施例2所提供的操作位信息“1”的写入示意图;
图6是本发明实施例3所提供的操作位信息写入示意图;其中,图(a)为本发明实施例3所提供的操作位信息“0”的写入示意图,图(b)为本发明实施例3所提供的操作位信息“1”的写入示意图。
1:控制位忆阻器 2:操作位忆阻器
11:阵列字线 12:阵列第一位线
22:阵列第二位线
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
为了实现上述目的,本发明提供了一种Toffoli门电路,如图1所示为一种Toffoli门电路,包括控制位忆阻器1、操作位忆阻器2、控制器3;其中,控制位忆阻器1和操作位忆阻器2的正极共连接在阵列字线11上,控制位忆阻器1的负极连接在阵列第一位线12上,操作位忆阻器2的负极连接在阵列第二位线22上,控制器3分别与控制位忆阻器1和操作位忆阻器2所在的子线、位线相连。
控制位忆阻器1用于根据控制器输入的电压改变自身阻值状态的来存储二位控制位信息;具体的,控制位忆阻器包括第一状态、第二状态、第三状态、第四状态,分别用于表示二位控制位信息“00”、“01”、“10”、“11”;控制位忆阻器的第一状态和第四状态分别对应控制位忆阻器的最高阻态和最低阻态;控制位忆阻器的第二状态和第三状态均为所述控制位忆阻器的中间阻态。
操作位忆阻器2用于根据控制器输入的电压改变自身阻值状态从而存储一位操作位信息。具体的,操作位忆阻器包括第一状态和第四状态,分别用于表示一位操作位信息“0”和“1”,操作位忆阻器的第一状态和第四状态分别对应操作位忆阻器的最高阻态和最低阻态。
具体的,通过在控制位忆阻器或操作位忆阻器的正负极之间施加不同的操作电压,来改变忆阻器的状态。当电流从忆阻器的正极流向负极时,忆阻器的电阻值会变低,降低到某一阻值后,不再继续受正向电流影响,这一阻值为忆阻器的最低阻值;当电流从负极流向正极时,忆阻器的电阻值会变高,升高到某一阻值后,不再继续受反向电流影响,这一阻值为忆阻器的最高阻值。通过控制忆阻器正极和负极之间的电压,可以使忆阻器在最低阻值和最高阻值之间转换,包含高于最低阻值且低于最高阻值的中间阻值。这里控制位忆阻器和操作位忆阻器均为阻态渐变型忆阻器,通过连续施加很小的电压脉冲,包括正负电压脉冲,可以实现非常多阶的中间阻态变化。具体的,虽然可以通过对忆阻器进行电压上的微调,使忆阻器达到非常多的中间阻态,但过多的中间阻态会导致邻近的阻态之间难以有效区分。因此,本发明中只选取两个中间阻态作为控制位忆阻器的第二状态和第三状态,而控制位忆阻器和操作位忆阻器的第一状态和第四状态分别对应其最高阻态和最低阻态。
控制器3用于根据Toffoli门电路的逻辑运算规则分别控制控制位忆阻器1和操作位忆阻器2所在字线和位线上的电压。
具体的,如图2所示为Toffoli门电路的输入输出对应关系。前两位信息作为控制位信息,第三位信息作为操作位信息。当控制位信息不为“11”时,操作位信息保持不变;当控制位信息为“11”时,操作位信息取反。输入和输出一一对应,由逻辑输出结果也可以反向推断处输入信息。
本发明另一方面提供了一种Toffoli门电路操作方法,如图3所示,包括以下步骤:
S1、将三位输入信息分为二位控制位信息和一位操作位信息;
S2、根据控制信号将控制位信息写入控制位忆阻器中;
S3、若控制位信息为“11”,则将操作位信息取反,并根据控制信号将其写入操作位忆阻器中;否则,直接根据控制信号将操作位信息写入操作位忆阻器中;
S4、读取此时控制位忆阻器与操作位忆阻器的状态,即为Toffoli可逆逻辑操作的结果。
具体的,控制信号包括初始化信号、电压方向信号、操作电压信号,分别取值为0或1,其中,操作电压信号包括操作电压信号A、操作电压信号B;初始化信号用于控制忆阻器的初始化状态;电压方向信号用于控制在忆阻器两端所施加电压的方向;操作电压信号用于控制输入电压的值。通过在控制位忆阻器或操作位忆阻器各自所在字线和位线上施加不同的控制信号,可以通过改变控制位忆阻器或操作位忆阻器的阻值状态,来写入信息。
具体的,步骤S2中在控制位忆阻器中写入控制位信息的方法包括以下步骤:
S21、根据初始化信号对控制位忆阻器进行初始化;具体的,当初始化信号W=0时,忆阻器被初始化至第一状态00;当初始化信号W=1时,忆阻器被初始化至第四状态“11”;
S22、将操作电压信号A置为1,操作电压信号B置为0;
S23、根据电压方向信号在控制位忆阻器所在的位线和字线上分别输入相应的操作电压信号;
具体的,当电压方向信号C=0时,当电压方向信号为0时,在控制位忆阻器所在的位线上输入操作电压信号A,在控制位忆阻器所在的字线上输入操作电压信号B;当电压方向信号为1时,在控制位忆阻器所在的字线上输入操作电压信号A,在控制位忆阻器或操作位忆阻器所在的位线上输入操作电压信号B。
S24、根据输入的操作电压信号的取值分别在控制位忆阻器所在的位线和字线上施加相应的操作电压,完成控制位信息的写入。
具体的,根据输入的操作电压信号的取值分别在控制位忆阻器所在的位线和字线上施加相应的操作电压从而改变控制位忆阻器的状态来存储控制位信息;具体的,当操作电压信号(A或B)取值为0时,施加0V的操作电压,即接地;当操作电压信号(A或B)取值为1时,施加操作电压V2,其中操作电压V2是使控制位忆阻器从第一状态阻变至第二状态的电压。具体的,当控制位忆阻器两端的压降为V2时,忆阻器从第一状态阻变至第二状态,由于第二状态与第三状态所对应的二位控制位信息值相反,当控制位忆阻器两端的压降为-V2时,忆阻器从第四状态阻变至第三状态。具体的,以TiN/TaOx/HfAlyOx/TiN忆阻器为例,若控制位忆阻器为TiN/TaOx/HfAlyOx/TiN忆阻器,其第一状态下的阻值大于10k欧姆,第二状态态下的阻值处于5-10k欧姆之间,其第三状态下的阻值处于2.5-5k欧姆之间,其第四状态下的阻值低于2.5k欧姆。
实施例1、
对于二位控制位信号pq,有W=p,C=q,将操作电压信号A、B分别设置为A=1,B=0,如图4所示为本发明实施例所提供的控制位信息写入示意图。
具体的,当在控制位忆阻器中写入二位控制位信息“00”时,如图4中的(a)图所示,其中p=0,q=0,初始化信号W=0,电压方向信号C=0,此时控制位忆阻器被初始化至第一状态,由于C=0,A=1,B=0,则在控制位忆阻器所在的位线12上施加相应的操作电压V2,将控制位忆阻器所在的字线11接地。此时控制位忆阻器两端的压降为-V2,故该电压不会使控制位忆阻器发生阻变,其阻态仍为初始化的第一状态,即写入“00”。
当在控制位忆阻器中写入二位控制位信息“01”时,如图4中的(b)图所示,其中p=0,q=1,初始化信号W=0,电压方向信号C=1,此时控制位忆阻器被初始化至第一状态,由于C=1,A=1,B=0,则在控制位忆阻器所在的字线11上施加相应的操作电压V2,将控制位忆阻器所在的位线12接地。此时控制位忆阻器两端的压降为V2,该电压使控制位忆阻器阻变至第二状态,即写入“00”。
当在控制位忆阻器中写入二位控制位信息“10”时,如图4中的(c)图所示,其中p=1,q=0,初始化信号W=1,电压方向信号C=0,此时控制位忆阻器被初始化至第四状态,由于C=0,A=1,B=0,则在控制位忆阻器所在的位线12上施加相应的操作电压V2,将控制位忆阻器所在的字线11接地。此时控制位忆阻器两端的压降为-V2,该电压使控制位忆阻器阻变至第三状态,即写入“10”。
当在控制位忆阻器中写入二位控制位信息“11”时,如图4中的(d)图所示,其中p=1,q=1,初始化信号W=1,电压方向信号C=1,此时控制位忆阻器被初始化至第四状态,由于C=1,A=1,B=0,则在控制位忆阻器所在的字线l1上施加相应的操作电压V2,将控制位忆阻器所在的位线12接地。此时控制位忆阻器两端的压降为V2,该电压不会使控制位忆阻器发生阻变,其阻态仍为初始化的第四状态,即写入“11”。
具体的,步骤S3中写入操作位电压信号的方法包括:
S31、若控制位信息为“11”,则将操作电压信号A置为0,操作电压信号B置为1,用于对操作位信息取反;否则,将操作电压信号A置为1,操作电压信号B置为0;
S32、根据电压方向信号在操作位忆阻器所在的位线和字线上分别输入相应的操作电压信号;
具体的,当电压方向信号C=0时,在操作位忆阻器所在的位线上输入操作电压信号A,在操作位忆阻器所在的字线上输入操作电压信号B;当电压方向信号C=1时,在操作位忆阻器所在的字线上输入操作电压信号A,在操作位忆阻器所在的位线上输入操作电压信号B。
S33、根据所述操作电压信号的取值分别在操作位忆阻器所在的位线和字线上施加相应的操作电压,完成操作位信息的写入。
具体的,根据输入的操作电压信号的取值分别在操作位忆阻器所在的位线和字线上施加相应的操作电压从而改变操作位忆阻器的状态来存储操作位信息;具体的,当操作电压信号(A或B)取值为0时,施加0V的操作电压,即接地;当操作电压信号(A或B)取值为1时,施加操作电压V1,其中操作电压V1是使操作位忆阻器从其他状态阻变至第四状态的电压,V1大于V2。具体的,当操作位忆阻器两端的压降为V1时,忆阻器从其他状态阻变至第四状态,由于第一状态与第四状态所对应的一位操作位信息值相反,当操作位忆阻器两端的压降为-V1时,忆阻器从其他状态阻变至第一状态。具体的,以TiN/TaOx/HfAlyOx/TiN忆阻器为例,若操作位忆阻器为TiN/TaOx/HfAlyOx/TiN忆阻器,其第一状态下的阻值大于10k欧姆,其第四状态下的阻值低于2.5k欧姆。
实施例2、
如图5所示为本发明实施例2所提供的操作位信息写入示意图,其中,控制位信息不为“11”,此时将操作电压信号A、B分别设置为A=1,B=0。
具体的,当在操作位忆阻器中写入一位操作位信息“0”时,如图5中的(a)图所示,电压方向信号C=0;由于C=0,A=1,B=0,则在操作位忆阻器所在的位线22上施加相应的操作电压V1,将操作位忆阻器所在的字线11接地,此时操作位忆阻器两端压降为-V1,此时无论操作位忆阻器初始阻态为何种阻态,都会被阻变至第一状态,对于一比特信息则记为“0”,即完成操作位信息“0”的写入;
当在操作位忆阻器中写入一位操作位信息“1”时,如图5中的(b)图所示,电压方向信号C=1;由于C=1,A=1,B=0,则在操作位忆阻器所在的字线11上施加相应的操作电压V1,将操作位忆阻器所在的位线22接地,此时操作位忆阻器两端压降为V1,此时无论操作位忆阻器的初始阻态为何种阻态,都会被阻变至第四状态,对于一比特信息则记为“1”,即完成操作位信息“1”的写入。
实施例3、
如图6所示为本发明实施例3所提供的操作位信息写入示意图,其中,控制位信息为“11”,此时将操作电压信号A、B分别设置为A=0,B=1。
具体的,当在操作位忆阻器中写入一位操作位信息“0”时,如图6中的(a)图所示,电压方向信号C=0;由于C=0,A=0,B=1,则将操作位忆阻器所在的位线22接地,在操作位忆阻器所在的字线11上施加操作电压V1,此时操作位忆阻器两端压降为V1,则无论操作位忆阻器初始阻态为何种阻态,都会被阻变至第四状态,对于一比特信息则记为“1”,即置反操作位信息“0”,输出“1”;
当在操作位忆阻器中写入一位操作位信息“1”时,如图6中的(b)图所示,电压方向信号C=1;由于C=1,A=0,B=1,则将操作位忆阻器所在的字线11接地,在操作位忆阻器所在的位线22上施加操作电压V1,此时操作位忆阻器两端压降为-V1,则无论操作位忆阻器初始阻态为何种阻态,都会被阻变至第一状态,对于一比特信息则记为“0”,即置反操作位信息“1”,输出“0”。
综合实施例1、实施例2和实施例3的结果,即可得到Toffoli门电路输入与输出的对应关系,即实现了Toffoli可逆逻辑功能。
本发明提供了一种Toffoli门电路及其操作方法,其中Toffoli门电路由控制位忆阻器和操作位忆阻器组成,利用忆阻器在不同操作电压下具有多阻态的特点,以电压信号为输入,电阻态为输出,仅采用两个忆阻器即可实现Toffoli可逆逻辑功能,电路复杂度较低,电路所占面积也较小。同时由于忆阻器具有非易失的特点,在逻辑功能完成后,逻辑输出直接存储在忆阻器中,无需额外的数据传输与存储,本发明所提供的Toffoli门电路延时及功耗较低。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种Toffoli门电路,其特征在于,包括控制位忆阻器、操作位忆阻器、控制器;
所述控制位忆阻器和所述操作位忆阻器的正极共同连接在一条阵列字线上,所述控制位忆阻器和所述操作位忆阻器的负极分别连接在不同的阵列位线上;
所述控制位忆阻器用于根据控制器输入的电压改变自身阻值状态的来存储二位控制位信息;
所述操作位忆阻器用于根据控制器输入的电压改变自身阻值状态从而存储一位操作位信息;
所述控制器用于根据Toffoli门电路的逻辑运算规则分别控制所述控制位忆阻器和所述操作位忆阻器所在字线和位线上的电压。
2.根据权利要求1所述的Toffoli门电路,其特征在于,所述控制位忆阻器包括第一状态、第二状态、第三状态、第四状态,分别用于表示二位控制位信息“00”、“01”、“10”、“11”;
所述控制位忆阻器的第一状态和第四状态分别对应所述控制位忆阻器的最高阻态和最低阻态;所述控制位忆阻器的第二状态和第三状态均为所述控制位忆阻器的中间阻态。
3.根据权利要求1所述的Toffoli门电路,其特征在于,所述操作位忆阻器包括第一状态和第四状态,分别用于表示一位操作位信息“0”和“1”;
所述操作位忆阻器的第一状态和第四状态分别对应所述操作位忆阻器的最高阻态和最低阻态。
4.一种Toffoli门电路操作方法,其特征在于,包括以下步骤:
S1、将三位输入信息分为二位控制位信息和一位操作位信息;
S2、根据控制信号将控制位信息写入控制位忆阻器中;
S3、若控制位信息为“11”,则将操作位信息取反,并根据控制信号将其写入操作位忆阻器中;否则,直接根据控制信号将操作位信息写入操作位忆阻器中;
S4、读取此时控制位忆阻器与操作位忆阻器的状态,即为Toffoli可逆逻辑操作的结果。
5.根据权利要求4所述的Toffoli门电路操作方法,其特征在于,所述控制信号包括初始化信号、电压方向信号、操作电压信号,分别取值为0或1,所述操作电压信号包括操作电压信号A、操作电压信号B;
所述初始化信号用于控制忆阻器的初始化状态;
所述电压方向信号用于控制在忆阻器两端所施加电压的方向;
所述操作电压信号用于控制输入电压的值。
6.根据权利要求4所述的Toffoli门电路操作方法,其特征在于,步骤S2所述的方法包括以下步骤:
S21、根据初始化信号对控制位忆阻器进行初始化;
S22、将操作电压信号A置为1,操作电压信号B置为0;
S23、根据电压方向信号在控制位忆阻器所在的位线和字线上分别输入相应的操作电压信号;
S24、根据所述操作电压信号的取值分别在控制位忆阻器所在的位线和字线上施加相应的操作电压,完成控制位信息的写入。
7.根据权利要求6所述的Toffoli门电路操作方法,其特征在于,当所述操作电压信号取值为0时,施加0V的操作电压;当所述操作电压信号取值为1时,施加操作电压V2,其中操作电压V2是使控制位忆阻器从第一状态阻变至第二状态的电压。
8.根据权利要求4所述的Toffoli门电路操作方法,其特征在于,步骤S3所述的方法包括以下步骤:
S31、若控制位信息为“11”,则将操作电压信号A置为0,操作电压信号B置为1,用于对操作位信息取反;否则,将操作电压信号A置为1,操作电压信号B置为0;
S32、根据电压方向信号在操作位忆阻器所在的位线和字线上分别输入相应的操作电压信号;
S33、根据所述操作电压信号的取值分别在操作位忆阻器所在的位线和字线上施加相应的操作电压,完成操作位信息的写入。
9.根据权利要求8所述的Toffoli门电路操作方法,其特征在于,当所述操作电压信号取值为0时,施加0V的操作电压;当所述操作电压信号取值为1时,施加操作电压V1,其中操作电压V1是使操作位忆阻器从其他状态阻变至第四状态的电压,所述操作电压V1大于所述操作电压V2。
10.根据权利要求6或8所述的Toffoli门电路操作方法,其特征在于,根据电压方向信号在控制位忆阻器或操作位忆阻器所在的位线和字线上分别输入相应的操作电压信号的方法包括;
(1)当电压方向信号为0时,在控制位忆阻器或操作位忆阻器所在的位线上输入操作电压信号A,在控制位忆阻器或操作位忆阻器所在的字线上输入操作电压信号B;
(2)当电压方向信号为1时,在控制位忆阻器或操作位忆阻器所在的字线上输入操作电压信号A,在控制位忆阻器或操作位忆阻器所在的位线上输入操作电压信号B。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910734839.0A CN110572149B (zh) | 2019-08-09 | 2019-08-09 | 一种Toffoli门电路及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910734839.0A CN110572149B (zh) | 2019-08-09 | 2019-08-09 | 一种Toffoli门电路及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110572149A true CN110572149A (zh) | 2019-12-13 |
CN110572149B CN110572149B (zh) | 2021-06-11 |
Family
ID=68774982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910734839.0A Active CN110572149B (zh) | 2019-08-09 | 2019-08-09 | 一种Toffoli门电路及其操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110572149B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331247A (zh) * | 2020-11-06 | 2021-02-05 | 苏州大学 | 基于忆阻元件和蕴含逻辑的非易失性存储器 |
CN114333934A (zh) * | 2021-12-21 | 2022-04-12 | 广东工业大学 | 基于忆阻器阵列的逻辑门电路及全加器实现方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080238480A1 (en) * | 2007-03-28 | 2008-10-02 | National Tsing Hua University | Reversible sequential apparatuses |
CN105431906A (zh) * | 2013-07-31 | 2016-03-23 | 惠普发展公司,有限责任合伙企业 | 用于交叉点存储器结构的电压控制 |
CN105761750A (zh) * | 2016-02-04 | 2016-07-13 | 华中科技大学 | 一种基于忆阻器的多值逻辑器件及操作方法 |
CN106128503A (zh) * | 2016-06-20 | 2016-11-16 | 北京大学 | 基于忆阻器的运算存储阵列设备及其操作方法 |
US20170047913A1 (en) * | 2014-05-27 | 2017-02-16 | Purdue Research Foundation | Electronic comparison systems |
CN109905115A (zh) * | 2019-02-27 | 2019-06-18 | 华中科技大学 | 一种可逆逻辑电路及其操作方法 |
-
2019
- 2019-08-09 CN CN201910734839.0A patent/CN110572149B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080238480A1 (en) * | 2007-03-28 | 2008-10-02 | National Tsing Hua University | Reversible sequential apparatuses |
US7432738B1 (en) * | 2007-03-28 | 2008-10-07 | National Tsing Hua University | Reversible sequential apparatuses |
CN105431906A (zh) * | 2013-07-31 | 2016-03-23 | 惠普发展公司,有限责任合伙企业 | 用于交叉点存储器结构的电压控制 |
US20170047913A1 (en) * | 2014-05-27 | 2017-02-16 | Purdue Research Foundation | Electronic comparison systems |
CN105761750A (zh) * | 2016-02-04 | 2016-07-13 | 华中科技大学 | 一种基于忆阻器的多值逻辑器件及操作方法 |
CN106128503A (zh) * | 2016-06-20 | 2016-11-16 | 北京大学 | 基于忆阻器的运算存储阵列设备及其操作方法 |
CN109905115A (zh) * | 2019-02-27 | 2019-06-18 | 华中科技大学 | 一种可逆逻辑电路及其操作方法 |
Non-Patent Citations (3)
Title |
---|
MD MAZDER RAHMAN等: "Dynamic Template Matching with Mixed-Polarity Toffoli Gates", 《2015 IEEE INTERNATIONAL SYMPOSIUM ON MULTIPLE-VALUED LOGIC》 * |
李祎等: "基于忆阻器的存储与计算融合理论与实现", 《国防科技》 * |
赵曙光等: "三值Toffoli门的级联优化及其应用", 《电子科技》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331247A (zh) * | 2020-11-06 | 2021-02-05 | 苏州大学 | 基于忆阻元件和蕴含逻辑的非易失性存储器 |
CN114333934A (zh) * | 2021-12-21 | 2022-04-12 | 广东工业大学 | 基于忆阻器阵列的逻辑门电路及全加器实现方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110572149B (zh) | 2021-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108092658B (zh) | 一种逻辑电路操作方法 | |
CN110827898B (zh) | 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法 | |
CN109905115B (zh) | 一种可逆逻辑电路及其操作方法 | |
CN110111827B (zh) | 一种基于多个单值阻变存储器的多值阻变结构 | |
CN112133339A (zh) | 基于铁电晶体管的存内按位逻辑计算电路结构 | |
CN110572149B (zh) | 一种Toffoli门电路及其操作方法 | |
CN109584932B (zh) | 记忆体装置及其操作方法 | |
CN103051307B (zh) | 一种基于忆阻器的非挥发d触发器 | |
CN109814837B (zh) | 基于阻变式存储器的lfsr电路及其伪随机数据序列产生方法 | |
CN110445489B (zh) | 一种数位比较电路及其操作方法 | |
CN102882513A (zh) | 全加器电路和芯片 | |
CN110569962A (zh) | 一种基于1t1r存储器阵列的卷积计算加速器及其操作方法 | |
CN113362872B (zh) | 一种基于忆阻器的完备非易失布尔逻辑电路及操作方法 | |
US20200043531A1 (en) | Power supply control | |
CN113658625A (zh) | 基于1t1r阵列的可重构状态逻辑操作电路及方法 | |
JP2013149309A (ja) | 磁気メモリ装置、および、磁気メモリ装置のデータ書き込み方法 | |
CN110768660A (zh) | 一种基于忆阻器的可逆逻辑电路及操作方法 | |
CN112071346B (zh) | 基于忆阻器簇的3d交叉阵列结构 | |
CN105741872A (zh) | 适用于宇航用fpga的加固配置存储器阵列及配置方法 | |
CN116436455A (zh) | 状态逻辑电路及电子设备 | |
WO2016049862A1 (zh) | 实现移位运算的电路以及阵列电路 | |
CN102299692B (zh) | 一种基于阻变器件的加法器电路 | |
CN117978154B (zh) | 一种基于忆阻器的逻辑电路及全加器 | |
CN109543831B (zh) | 忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法 | |
CN110634516A (zh) | 可编程多功能自旋逻辑加法器/减法器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |