CN110837355A - 一种基于NOR flash阵列的逻辑电路及操作方法 - Google Patents

一种基于NOR flash阵列的逻辑电路及操作方法 Download PDF

Info

Publication number
CN110837355A
CN110837355A CN201910999079.6A CN201910999079A CN110837355A CN 110837355 A CN110837355 A CN 110837355A CN 201910999079 A CN201910999079 A CN 201910999079A CN 110837355 A CN110837355 A CN 110837355A
Authority
CN
China
Prior art keywords
flash
logic
voltage
flash device
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910999079.6A
Other languages
English (en)
Other versions
CN110837355B (zh
Inventor
李祎
王卓睿
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910999079.6A priority Critical patent/CN110837355B/zh
Publication of CN110837355A publication Critical patent/CN110837355A/zh
Application granted granted Critical
Publication of CN110837355B publication Critical patent/CN110837355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于NOR flash阵列的逻辑电路及操作方法，逻辑电路包括NOR flash阵列以及外围电路；NOR flash阵列用于实现运算并存储运算结果，外围电路用于传输数据及控制信号，从而控制NOR flash阵列的运算及存储过程。通过将不同的逻辑信号写入到NOR flash器件中，在位线、字线和源线施加不同电压，最后读取NOR flash器件浮栅层中的电荷状态，实现不同功能的逻辑运算。本发明提供的基于NOR flash阵列的逻辑电路及操作方法可以在NOR Flash阵列中实现存算一体，同时进行存储与计算，可以大大减少运算数据在运算单元与存储单元间传输时消耗的时间与能量。

Description

一种基于NOR flash阵列的逻辑电路及操作方法
技术领域
本发明属于微电子器件领域，更具体地，涉及一种基于NOR flash阵列的逻辑电路及操作方法。
背景技术
在计算机的发展历史中，人们总要求计算机的速度更快、功能更强。随着大数据时代的到来，通过纳米晶体管逻辑器件尺寸微缩来提高计算性能的集成电路摩尔定律已难以延续，传统冯·诺依曼计算架构中存储与计算分离的瓶颈问题凸显，现有架构和硬件无法满足信息爆炸式增长对超强计算能力的需求。在新型计算机架构研究中，基于非易失存储器的计算与存储融合的计算架构是一个极具前景的研究思路。
现有的非易失存储器件具有低功耗、高速度、高集成度、兼具信息存储与计算功能等特性，可以突破现有电子器件发展中摩尔定律的限制，因而被广泛用于提高计算机数据处理速度的解决方案中。现有的工业化相对成熟的非易失存储器件主要是NAND flash与NOR flash两种。而NOR flash由于与现有CMOS工艺兼容，有望大规模产业化应用，性能稳定，单元相对独立，调控方便，技术成熟，随机读取，在实现复杂逻辑功能时与外围电路匹配容易的这些优点，逐渐成为基于非易失存储器的计算存储融合架构中的研究热门。
中国发明专利申请《闪存模数转换校准》(申请号：CN201611178362.5，申请日：2016.12.19)提出了一种基于非易失性存储器的闪存模数转换器校准电路，通过将校准码存储在非易失性存储器中，可以减少用于校准码的搜索空间。因此，可以更快地进行校准，并且可以提高校准本身。然而这种方法只单纯利用到了非易失存储器的存储功能而没有利用其计算功能。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种基于NOR flash阵列的逻辑电路及操作方法，旨在解决现有非易失计算架构存储与计算功能无法兼得导致运算数据在运算单元与存储单元间传输时所需时间与能量消耗大的的问题。
为实现上述目的，按照本发明的一方面，提供了一种基于NOR flash器件阵列的逻辑电路，包括NOR flash阵列以及外围电路；NOR flash阵列用于实现运算并存储运算结果，外围电路用于传输数据及控制信号，从而控制NOR flash阵列的运算及存储过程。
优选地，NOR flash阵列包括(n+1)×(n+1)个以阵列形式排布的NOR flash器件、字线WL、位线BL以及源线SL；NOR flash器件通过浮栅层中不同的电荷状态实现对信息的存储和处理；位于同一行的NOR flash器件连接至相同的字线，位于同一列的NOR flash器件连接至相同的位线，所有的NOR flash器件的源极共同连接一个定值电阻并与源线相连，通过对字线WL、位线BL以及源线SL施加不同的信号以实现不同的运算并存储运算结果，其中，n为大于等于2的正整数。
优选地，NOR flash器件为多端器件，包括漏极、源极、栅极、基底、重掺杂层、隔离层、绝缘层和浮栅层，漏极与位线BL相连，源极与源线SL相连，栅极与字线WL相连；
当浮栅层中存储电荷时，NOR flash器件的阈值相对浮栅层中没有存储电荷时较大，在读取过程中处于“OFF”状态，读电流为“0”，记为逻辑状态“0”；当浮栅层中没有存储电荷时，NOR flash器件的阈值相对浮栅层中有存储电荷时较小，在读取过程中处于“ON”状态，读电流为“1”，记为逻辑状态“1”；
写入过程中施加在NOR flash器件漏极，源极，栅极和基底的电压分别为Vpd，Vps，Vpg以及Vpb；其中，Vps＝0，Vpb＝0，即源极和基底均接地，Vpd和Vpg均为正向电压，即漏极和栅极接正电压，实现电荷存储；或者，Vpd＝0，Vpb＝0，即漏极和基底均接地，Vps和Vpg均为正向电压，即源极和栅极接正电压，实现电荷存储；
擦除过程中施加在NOR flash器件漏极，源极，栅极和基底的电压分别为Ved，Ves，Veg以及Veb；其中，Ves，Veb均不接电压，即源极和基底均处于悬空状态，Veg＝0，Ved为正向电压，即栅极接地，漏极接正电压，实现电荷擦除；或者，Ves，Ved均不接电压，即源极和漏极均处于悬空状态，Veb为正向电压，Veg为负电压或0，即栅极接负电压或接地，基底接正向大电压，实现电荷存储；
读取过程中施加在NOR flash器件漏极，源极，栅极和基底的电压分别为Vrd，Vrs，Vrg以及Vrb；其中，Vrs＝0，Vrb＝0，即源极和基底均接地，Vrd和Vrg均为正向电压，即漏极和栅极接正电压，实现电荷读取；其中，Vrg<Vpg，Vrd<Vpd。
优选地，外围电路包括状态控制器、字线译码器、位线译码器、源线译码器以及定值电阻；
状态控制器包括数据输入输出端、地址输入端、时钟信号输入端CLK和控制信号输入输出端；数据输入输出端用于输入数据和输出逻辑计算结果；地址输入端用于输入选定器件的地址信息；时钟信号输入端用于输入控制计算时序的时钟信号；控制信号输入输出端用于输入所述字线译码器、源线译码器和位线译码器的控制信号以及读取逻辑计算结果；状态控制器根据输入数据、地址信息、时钟信号以及计算结果产生控制信号，或者输出最终的计算结果；所述数据输入输出端、地址输入端以及时钟信号输入端分别作为计算阵列的数据输入输出端、地址输入端以及时钟信号输入端；
字线译码器的输入端连接至所述状态控制器的控制信号输入输出端，字线译码器的输出端连接至NOR flash阵列的字线；字线译码器对所述状态控制器产生的控制信号进行译码后，得到字线控制信号，并将字线控制信号通过NOR flash阵列的字线输入到NORflash器件；
位线译码器的输入端连接至所述状态控制器的控制信号输入输出端，位线译码器的输出端连接至NOR flash阵列的位线；位线译码器对所述状态控制器产生的控制信号进行译码后，得到位线控制信号，并将位线控制信号通过NOR flash阵列的位线输入到NORflash器件；
源线译码器的输入端连接至所述状态控制器的控制信号输入输出端，源线译码器的输出端连接至定值电阻的一端；源线译码器对所述状态控制器产生的控制信号进行译码后，得到源线控制信号，并将源线控制信号输入到定值电阻的一端，再通过NOR flash阵列的源线输入到NOR flash器件；
字线控制信号、位线控制信号以及源线控制信号共同施加到NOR flash阵列，实现对NOR flash阵列中NOR flash器件状态的控制。
按照本发明的另一方面，提供了一种基于上述逻辑电路实现OR逻辑运算的操作方法，包括下述步骤：
将NOR flash阵列里面的任意一行中三个NOR flash器件i，j，k全部擦除到逻辑“1”状态；
分别将逻辑信号p和逻辑信号q输入到NOR flash器件i和j当中；
在位线BLi，BLj和BLk分别施加电压Vbi，Vbj，Vbk，在字线WLi，WLj和WLk分别施加电压Vwi，Vwj，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vbj＝Vbk，Vwi＝Vwj＝Vrg，Vwk＝Vpg，VSL<Vbk；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现OR逻辑运算。
按照本发明的又一方面，提供了一种基于上述逻辑电路实现AND逻辑运算的操作方法，包括下述步骤：
将NOR flash阵列里面的任意一行中三个NOR flash器件i，j，k全部擦除到逻辑“1”状态；
分别将逻辑信号p和逻辑信号q输入到NOR flash器件i和j当中；
在位线BLi，BLj和BLk分别施加电压Vbi，Vbj，Vbk，在字线WLi，WLj和WLk分别施加电压Vwi，Vwj，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vbj，Vbk＝0，Vwi＝Vwj＝Vrg，Vwk＝Vpg，VSL<Vbi；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现AND逻辑运算。
按照本发明的又一方面，提供了一种基于上述逻辑电路实现NAND逻辑运算的操作方法，包括以下步骤：
将NOR flash阵列里面的任意一行中三个NOR flash器件i，j，k全部擦除到逻辑“1”状态；
分别将逻辑信号p和逻辑信号q输入到NOR flash器件i和j当中；
在位线BLi，BLj和BLk分别施加电压Vbi，Vbj，Vbk，在字线WLi，WLj和WLk分别施加电压Vwi，Vwj，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vbj，Vbk＝0，Vwi＝Vwj＝Vrg，Vwk＝Vpg，VSL>Vbi；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现NAND逻辑运算。
按照本发明的又一方面，提供了一种基于上述逻辑电路实现data transfer逻辑运算的操作方法，包括以下步骤：
将NOR flash阵列里面的任意一行中两个个NOR flash器件i，k全部擦除到逻辑“1”状态；
将逻辑信号p输入到NOR flash器件i中；
在位线BLi和BLk分别施加电压Vbi，Vbk，在字线WLi和WLk分别施加电压Vwi，Vwk，在源线SL端施加电压VSL。其中Vbi＝Vbk，Vwi＝Vrg，Vwk＝Vpg，VSL<Vbk；Vrg为读取过程中施加在NORflash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现data transfer逻辑运算。
按照本发明的又一方面，提供了一种基于上述逻辑电路实现NOT逻辑运算的操作方法，包括以下步骤：
将NOR flash阵列里面的任意一行中两个NOR flash器件i，k全部擦除到逻辑“1”状态；
将逻辑信号p输入到NOR flash器件i中；
在位线BLi和BLk分别施加电压Vbi，Vbk，在字线WLi和WLk分别施加电压Vwi，Vwk，在源线SL端施加电压VSL。其中Vbi＝Vrb，Vwi＝Vrg，Vwk＝Vpg，Vbk>Vbi，Vbk≈VSL；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现NOT逻辑运算。
按照本发明的又一方面，提供了一种基于上述逻辑电路实现n输入NOR逻辑运算的操作方法，包括下述步骤：
将NOR flash阵列里面的任意一行中n+1个NOR flash器件1，2，…，n，n+1全部擦除到逻辑“1”状态；
分别将逻辑信号p1，p2，…，pn输入到NOR flash器件1，2，…，n当中；
在位线BL1，BL2，…，BLn分别施加电压Vb1，Vb2，…，Vbn，在字线WL1，WL2，…，WLn分别施加电压Vw1，Vw2，…，Vwn，在源线SL端施加电压VSL。其中Vb1＝Vb2＝…＝Vbn，Vw1＝Vw2＝…＝Vwn＝Vrg，Vwn+1＝Vpg，Vbn+1>Vb1，Vbn+1≈VSL；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件n+1浮栅层中的电荷状态，实现n输入NOR逻辑运算。
通过本发明所构思的以上技术方案，与现有技术相比，本发明提供的基于NORflash阵列的逻辑电路及操作方法可以在NOR Flash阵列中实现存算一体，输入的存储、运算过程及运算结果的存储都在一个NOR flash阵列中完成，不仅可以实现完备的布尔逻辑，基于基本布尔逻辑功能可以实现更复杂的逻辑功能，类似加减乘除算术逻辑单元等等。相比于现有的存算分离计算架构，由于可以在NOR Flash阵列中不同区域同时进行逻辑功能运算，不仅解决了数据总线的带宽限制，而且消除了数据在运算单元与存储单元传输时产生的不必要的时间与能量消耗。
附图说明
图1是本发明实施例提供的基于NOR flash阵列的逻辑电路的示意图；
图2是本发明实施例提供的NOR flash阵列的示意图；
图3(a)是本发明实施例提供的NOR flash器件的等效电路示意图；
图3(b)是本发明实施例提供的NOR flash器件的三维结构示意图；
图4为本发明实施例提供的基于NOR flash阵列的逻辑电路实现OR逻辑功能的等效电路图；
图5为本发明实施例提供的基于NOR flash阵列的逻辑电路实现Data transfer和NOT逻辑功能的等效电路图；
图6为本发明实施例提供的基于NOR flash阵列的逻辑电路实现n输入NOR逻辑功能的等效电路图；
在所有附图中，相同的附图标记用来表示相同的元件或者结构，其中：
100为NOR flash器件，10为定值电阻，201为字线译码器，202为位线译码器，203为源线译码器，200为状态控制器，301为字线，302为位线，303为源线，400为NOR flash的漏极，401为NOR flash的源极，402为NOR flash的基底，403为NOR flash的重掺杂区，404为NOR flash的隔离层，405为NOR flash的绝缘层，406为NOR flash的浮栅层，407为NORflash的栅极。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间不构成冲突就可以相互组合。
本发明提供了一种基于NOR flash器件阵列的逻辑电路，如图1所示，包括NORflash阵列以及外围电路；所述NOR flash阵列用于实现运算并存储运算结果，所述外围电路用于传输数据及控制信号，从而控制NOR flash阵列的运算及存储过程。
外围电路包括：状态控制器200、字线译码器201、源线译码器203、位线译码器202、以及定值电阻10，其中：
状态控制器200包括数据输入输出端Data、地址输入端Address、时钟信号输入端CLK、控制信号输入输出端；数据输入输出端Data一方面用于输入计算数据，另一方面用于输出计算结果；地址输入端Address用于输入选定特定器件的地址信息；时钟信号输入端CLK用于输入控制计算时序的时钟信号；控制信号输入输出端用于输入字线译码器201、源线译码器203和位线译码器202的控制信号以及读取计算结果；状态控制器200根据输入的数据、地址信息、时钟信号以及计算结果产生控制信号，或者输出最终的计算结果；
字线译码器201的输入端连接至状态控制器200的控制信号输入输出端，字线译码器201的输出端连接至NOR flash阵列的字线；字线译码器201对状态控制器200产生的控制信号进行译码后，得到字线控制信号，并将字线控制信号通过NOR flash阵列的字线输入到NOR flash器件；
位线译码器202的输入端连接至状态控制器200的控制信号输入输出端，位线译码器202的输出端连接至NOR flash阵列的位线；位线译码器202对状态控制器200产生的控制信号进行译码后，得到位线控制信号，并将位线控制信号通过NOR flash阵列的位线输入到NOR flash器件；
源线译码器203的输入端连接至状态控制器200的控制信号输入输出端，源线译码器203的输出端连接至定值电阻10的一端；源线译码器203对状态控制器200产生的控制信号进行译码后，得到源线控制信号，并将源线控制信号输入到定值电阻的一端，再通过NORflash阵列的源线输入到NOR flash器件；
字线控制信号、位线控制信号以及源线控制信号都共同施加到NOR flash阵列，实现对NOR flash阵列中NOR flash器件状态的控制；
状态控制器200的数据输入输出端Data、地址输入端Address以及时钟信号输入端CLK分别作为计算阵列的数据输入输出端、地址输入端以及时钟信号输入端。
如图2所示，NOR flash阵列，如图2所示，包括以阵列形式排布的NOR flash器件、字线WL(Word Line)、位线BL(Bit Line)以及源线SL(Source Line)；NOR flash器件通过浮栅层中不同的电荷状态实现对信息的存储和处理；位于同一行的NOR flash器件连接至相同的字线，位于同一列的NOR flash器件连接至相同的位线，所有的NOR flash器件的源极共同连接一个定值电阻并与源线相连，通过对字线WL、位线BL以及源线SL施加不同的信号以实现不同的运算并存储运算结果。
NOR flash器件，如图3所示，是一个多端器件，分别与字线301，位线302及源线303相连。图3(a)是NOR flash器件的等效电路示意图，图3(b)是NOR flash器件的三维结构示意图。如图3(b)所示，一个NOR flash器件由漏极400，源极401，栅极407，基底402，重掺杂层403，隔离层404，绝缘层405，浮栅层406构成，其中漏极400与位线302相连，源极401与源线303相连，栅极407与字线301相连。NOR flash器件是通过浮栅层中不同的电荷状态实现对信息的存储和处理，当浮栅层中存储电荷时，NOR flash器件的阈值相对较大，所以在读取过程中处于“OFF”状态，读电流为“0”，我们定义NOR flash器件浮栅层中存储电荷时为逻辑状态“0”；当浮栅层中没有存储电荷时，NOR flash器件的阈值相对较小，所以在读取过程中处于“ON”状态，读电流为“1”，我们定义NOR flash器件浮栅层中没有存储电荷时为逻辑状态“1”；由此我们定义了NOR flash器件的三种操作过程：
写入过程，即将电荷存储到NOR flash器件的浮栅层中，我们定义写入过程中施加在NOR flash器件漏极400，源极401，栅极407和基底402的电压分别为Vpd，Vps，Vpg以及Vpb，其中，Vps＝0，Vpb＝0，即源极401和基底402均接地，Vpd和Vpg均为正向电压，即NOR flash器件漏极400和栅极407接正电压；或者，Vpd＝0，Vpb＝0，即漏极400和基底402均接地，Vps和Vpg均为正向电压，即NOR flash器件源极401和栅极407接正电压，实现电荷存储。
擦除过程，即将存储在NOR flash器件浮栅层中的电荷擦除，我们定义擦除过程中施加在NOR flash器件漏极400，源极401，栅极407和基底402的电压分别为Ved，Ves，Veg以及Veb，其中，Ves，Veb均不接电压，即源极401和基底402均处于悬空状态，Veg＝0，Ved为正向电压，即NOR flash器件栅极407接地，漏极400接正电压；或者，Ves，Ved均不接电压，即源极401和漏极400均处于悬空状态，Veb为正向大电压，Veg为负电压或0，即NOR flash器件栅极407接负电压或接地，基底402接正向大电压，实现电荷擦除。
读取过程，即读取存储在NOR flash器件浮栅层中的电荷状态，我们定义读取过程中施加在NOR flash器件漏极400，源极401，栅极407和基底402的电压分别为Vrd，Vrs，Vrg以及Vrb，其中，Vrs＝0，Vrb＝0，即源极401和基底402均接地，Vrd和Vrg均为正向电压，即NORflash器件漏极400和栅极407接正电压，其中，Vrg<Vpg，Vrd<Vpd，实现电荷读取。
另外需要强调的是写入，擦除和读取过程的操作方法并不单一，还有其他操作方法，可根据具体的逻辑方案进行补充。
一种基于NOR flash阵列的逻辑电路实现OR逻辑运算的操作方法，其特征在于，包括下述步骤：
将NOR flash阵列里面的任意一行中三个NOR flash器件i、j、k全部擦除到逻辑“1”状态；
分别将逻辑信号p和逻辑信号q输入到NOR flash器件i和j当中；
在位线BLi，BLj和BLk分别施加电压Vbi，Vbj，Vbk，在字线WLi，WLj和WLk分别施加电压Vwi，Vwj，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vbj＝Vbk’，Vwi＝Vwj＝Vrg，Vwk＝Vpg，VSL>Vbk；
读取NOR flash器件k浮栅层中的电荷状态，实现OR逻辑运算。
图4为本发明实施例提供的基于NOR flash阵列实现OR逻辑的等效电路图；任意选取NOR flash阵列中不同行不同列的三个NOR flash器件即可组成图4所示的等效电路图。其中，输入信号为NOR flash器件i和j中浮栅层中存储的电荷状态，输出信号为NOR flash器件k中浮栅层中存储的电荷状态，有电荷定义为逻辑“0”，无电荷定义为逻辑“1”。
基于NOR flash阵列实现OR逻辑功能的具体操作步骤如下：
首先将NOR flash阵列里面的任意一行中三个NOR flash器件i、j、k全部擦除到逻辑“1”状态；
输入逻辑信号，分别将逻辑信号p和逻辑信号q输入到NOR flash器件i和j当中，逻辑信号p和q可以是逻辑“0”或逻辑“1”，分别以NOR flash器件i和j中浮栅层有无电荷来表示，其中，浮栅层中有电荷定义为逻辑“0”，无电荷定义为逻辑“1”；
在位线BLi，BLj和BLk分别施加电压Vbi，Vbj，Vbk，在字线WLi，WLj和WLk分别施加电压Vwi，Vwj，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vbj＝Vbk，Vwi＝Vwj＝Vrg，Vwk＝Vpg，VSL<；Vbk。如果输入信号至少有一个是处于逻辑“1”状态，由NOR flash器件100与定值电阻10的分压可知电路节点111的电压接近于Vbi，此时NOR flash器件k的源极与漏极间的分压非常小，无法完成NOR flash器件k的写入过程，因此NOR flash器件k浮栅层中无法写入电荷，仍然保持在逻辑状态“1”，只有当NOR flash器件i和j的浮栅层都有存储电荷，即输入信号p和输入信号q均为0时，由NOR flash器件100与定值电阻10的分压可知电路节点111的电压接近于VSL，此时NOR flash器件k的源极与漏极间的分压为Vbk-VSL，这时可以保证NOR flash器件完成擦除过程，NOR flash器件k浮栅层中的电荷会被擦除，因此输出为“0”；
读取运算结果，即读取NOR flash器件k浮栅层中的电荷状态。
同理，基于相同的计算阵列与逻辑电路，更改逻辑定义或者初始化条件，我们同样可以实现AND和NAND逻辑功能。
图5为本发明实施例提供的基于NOR flash阵列实现data transfer和NOT逻辑功能的等效电路图；任意选取NOR flash阵列中不同行不同列的两个NOR flash器件即可组成图5所示的等效电路图。其中，输入信号为NOR flash器件i浮栅层中存储的电荷状态，输出信号为NOR flash器件k中浮栅层中存储的电荷状态，有电荷定义为逻辑“0”，无电荷定义为逻辑“1”。
基于NOR flash阵列实现data transfer逻辑功能的具体操作步骤如下：
首先将NOR flash阵列里面的任意一行中两个NOR flash器件i、k全部擦除到逻辑“1”状态；
输入逻辑信号，将逻辑信号p输入到NOR flash器件i当中，逻辑信号p可以是逻辑“0”或逻辑“1”，以NOR flash器件i中浮栅层有无电荷来表示，其中，浮栅层中有电荷定义为逻辑“0”，无电荷定义为逻辑“1”；
在位线BLi和BLk分别施加电压Vbi，Vbk，在字线WLi和WLk分别施加电压Vwi，Vwk，在源线SL端施加电压VSL。其中Vbi＝Vbk，Vwi＝Vrg，Vwk＝Vpg，VSL<Vbk。如果输入信号为逻辑“1”，由NOR flash器件100与定值电阻10的分压可知电路节点111的电压接近于Vbi，此时NOR flash器件k的源极与漏极间的分压非常小，无法完成NOR flash器件k的写入过程，因此NORflash器件k浮栅层中无法写入电荷，仍然保持在逻辑状态“1”，只有当NOR flash器件i的浮栅层有存储电荷，即输入信号p为0时，由NOR flash器件100与定值电阻10的分压可知电路节点111的电压接近于VSL，此时NOR flash器件k的源极与漏极间的分压为Vbk-VSL，这时可以保证NOR flash器件完成擦除过程，NOR flash器件k浮栅层中的电荷会被擦除，因此输出为“0”；
读取运算结果，即读取NOR flash器件k浮栅层中的电荷状态。
基于NOR flash阵列实现NOT逻辑功能的具体操作步骤如下：
首先将NOR flash阵列里面的任意一行中两个NOR flash器件i、k全部擦除到逻辑“1”状态；
输入逻辑信号，将逻辑信号p输入到NOR flash器件i当中，逻辑信号p可以是逻辑“0”或逻辑“1”，以NOR flash器件i中浮栅层有无电荷来表示，其中，浮栅层中有电荷定义为逻辑“0”，无电荷定义为逻辑“1”；
在位线BLi和BLk分别施加电压Vbi，Vbk，在字线WLi和WLk分别施加电压Vwi，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vrb，Vwi＝Vrg，Vwk＝Vpg，Vbk>Vbi，Vbk≈VSL。如果输入信号是逻辑“1”，由NOR flash器件100与定值电阻10的分压可知电路节点111的电压接近于Vbi，此时NORflash器件k的源极与漏极间的分压为Vbk-Vbi，可以完成NOR flash器件k的写入过程，因此NOR flash器件k浮栅层中可以写入电荷，输出逻辑状态“0”，当NOR flash器件i的浮栅层有存储电荷，即输入信号p为0时，由NOR flash器件100与定值电阻10的分压可知电路节点111的电压接近于VSL，此时NOR flash器件k的源极与漏极间的分压非常小，这时无法完成NORflash器件k的写入过程，因此NOR flash器件k浮栅层中无法写入电荷，仍然保持在逻辑状态“1”；
读取运算结果，即读取NOR flash器件k浮栅层中的电荷状态。
图6为本发明实施例提供的基于NOR flash阵列实现n输入NOR逻辑功能的等效电路图；任意选取NOR flash阵列中不同行不同列的n+1个NOR flash器件即可组成图6所示的等效电路图。其中，输入信号为NOR flash器件1，2，…，n中浮栅层中存储的电荷状态，输出信号为NOR flash器件n+1中浮栅层中存储的电荷状态，有电荷定义为逻辑“0”，无电荷定义为逻辑“1”。
基于NOR flash阵列实现n输入NOR逻辑功能的具体操作步骤如下：首先将NORflash阵列里面的任意一行中n+1个NOR flash器件1，2，…，n，n+1全部擦除到逻辑“1”状态；
输入逻辑信号，分别将逻辑信号p1，p2，…，pn，pn+1输入到NOR flash器件1，2，…，n当中；逻辑信号p和q可以是逻辑“0”或逻辑“1”，分别以NOR flash器件1，2，…，n中浮栅层有无电荷来表示，其中，浮栅层中有电荷定义为逻辑“0”，无电荷定义为逻辑“1”；
在位线BL1，BL2，…，BLn分别施加电压Vb1，Vb2，…，Vbn，在字线WL1，WL2，…，WLn分别施加电压Vw1，Vw2，…，Vwn，在源线SL端施加电压VSL。其中Vb1＝Vb2＝…＝Vbn，Vw1＝Vw2＝…＝Vwn＝Vrg，Vwn+1＝Vpg，Vbn+1>Vb1，Vbn+1≈VSL，如果输入信号至少有一个是处于逻辑“1”状态，由NORflash器件100与定值电阻10的分压可知电路节点111的电压接近于Vb1，此时NOR flash器n+1的源极与漏极间的分压为Vbn+1-Vb1，可以完成NOR flash器件n+1的写入过程，因此NORflash器件k浮栅层中可以写入电荷，输出逻辑状态“0”，只有当NOR flash器件1，2，…，n的浮栅层都有存储电荷，即输入信号p1，p2，…，pn均为0时，由NOR flash器件100与定值电阻10的分压可知电路节点111的电压接近于VSL，此时NOR flash器件n+1的源极与漏极间的分压非常小，这时无法完成NOR flash器件n+1的写入过程，因此NOR flash器件n+1浮栅层中无法写入电荷，仍然保持在逻辑状态“1”；
读取运算结果，即读取NOR flash器件n+1浮栅层中的电荷状态。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于NOR flash阵列的逻辑电路，其特征在于，包括NOR flash阵列以及外围电路；所述NOR flash阵列用于通过对阵列形式排布的NOR flash器件施加不同的电压进行运算并存储运算结果，实现不同的逻辑功能；所述外围电路用于传输数据及控制信号，从而控制NOR flash阵列的运算及存储过程。
2.根据权利要求1所述的逻辑电路，其特征在于，所述NOR flash阵列包括(n+1)×(n+1)个以阵列形式排布的NOR flash器件、字线WL、位线BL以及源线SL；所述NOR flash器件通过浮栅层中不同的电荷状态实现对信息的存储和处理；位于同一行的NOR flash器件连接至相同的字线，位于同一列的NOR flash器件连接至相同的位线，所有的NOR flash器件的源极共同连接一个定值电阻并与源线相连，通过对字线WL、位线BL以及源线SL施加不同的信号以实现不同的运算并存储运算结果，其中，n为大于等于2的正整数。
3.根据权利要求2所述的逻辑电路，其特征在于，所述NOR flash器件为多端器件，包括漏极、源极、栅极、基底、重掺杂层、隔离层、绝缘层和浮栅层，所述漏极与位线BL相连，所述源极与源线SL相连，所述栅极与字线WL相连；
当浮栅层中存储电荷时，NOR flash器件的阈值相对浮栅层中没有存储电荷时较大，在读取过程中处于“OFF”状态，读电流为“0”，记为逻辑状态“0”；当浮栅层中没有存储电荷时，NOR flash器件的阈值相对浮栅层中有存储电荷时较小，在读取过程中处于“ON”状态，读电流为“1”，记为逻辑状态“1”；
写入过程中施加在NOR flash器件漏极，源极，栅极和基底的电压分别为Vpd，Vps，Vpg以及Vpb；其中，Vps＝0，Vpb＝0，即源极和基底均接地，Vpd和Vpg均为正向电压，即漏极和栅极接正电压，实现电荷存储；或者，Vpd＝0，Vpb＝0，即漏极和基底均接地，Vps和Vpg均为正向电压，即源极和栅极接正电压，实现电荷存储；
擦除过程中施加在NOR flash器件漏极，源极，栅极和基底的电压分别为Ved，Ves，Veg以及Veb；其中，Ves，Veb均不接电压，即源极和基底均处于悬空状态，Veg＝0，Ved为正向电压，即栅极接地，漏极接正电压，实现电荷擦除；或者，Ves，Ved均不接电压，即源极和漏极均处于悬空状态，Veb为正向电压，Veg为负电压或0，即栅极接负电压或接地，基底接正向大电压，实现电荷存储；
读取过程中施加在NOR flash器件漏极，源极，栅极和基底的电压分别为Vrd，Vrs，Vrg以及Vrb；其中，Vrs＝0，Vrb＝0，即源极和基底均接地，Vrd和Vrg均为正向电压，即漏极和栅极接正电压，实现电荷读取；其中，Vrg<Vpg，Vrd<Vpd。
4.根据权利要求1所述的逻辑电路，其特征在于，所述外围电路包括状态控制器、字线译码器、位线译码器、源线译码器以及定值电阻；
所述状态控制器包括数据输入输出端、地址输入端、时钟信号输入端CLK和控制信号输入输出端；所述数据输入输出端用于输入数据和输出逻辑计算结果；所述地址输入端用于输入选定器件的地址信息；所述时钟信号输入端用于输入控制计算时序的时钟信号；所述控制信号输入输出端用于输入所述字线译码器、源线译码器和位线译码器的控制信号以及读取逻辑计算结果；状态控制器根据输入数据、地址信息、时钟信号以及计算结果产生控制信号，或者输出最终的计算结果；所述数据输入输出端、地址输入端以及时钟信号输入端分别作为计算阵列的数据输入输出端、地址输入端以及时钟信号输入端；
所述字线译码器的输入端连接至所述状态控制器的控制信号输入输出端，所述字线译码器的输出端连接至NOR flash阵列的字线；所述字线译码器对所述状态控制器产生的控制信号进行译码后，得到字线控制信号，并将字线控制信号通过NOR flash阵列的字线输入到NOR flash器件；
所述位线译码器的输入端连接至所述状态控制器的控制信号输入输出端，所述位线译码器的输出端连接至NOR flash阵列的位线；所述位线译码器对所述状态控制器产生的控制信号进行译码后，得到位线控制信号，并将位线控制信号通过NOR flash阵列的位线输入到NOR flash器件；
所述源线译码器的输入端连接至所述状态控制器的控制信号输入输出端，所述源线译码器的输出端连接至定值电阻的一端；所述源线译码器对所述状态控制器产生的控制信号进行译码后，得到源线控制信号，并将源线控制信号输入到定值电阻的一端，再通过NORflash阵列的源线输入到NOR flash器件；
所述字线控制信号、位线控制信号以及源线控制信号共同施加到NOR flash阵列，实现对NOR flash阵列中NOR flash器件状态的控制。
5.一种基于权利要求1至4任一项所述的逻辑电路实现OR逻辑运算的操作方法，其特征在于，包括下述步骤：
将NOR flash阵列里面的任意一行中三个NOR flash器件i，j，k全部擦除到逻辑“1”状态；
分别将逻辑信号p和逻辑信号q输入到NOR flash器件i和j当中；
在位线BLi，BLj和BLk分别施加电压Vbi，Vbj，Vbk，在字线WLi，WLj和WLk分别施加电压Vwi，Vwj，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vbj＝Vbk，Vwi＝Vwj＝Vrg，Vwk＝Vpg，VSL<Vbk；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现OR逻辑运算。
6.一种基于权利要求1至4任一项所述的逻辑电路实现AND逻辑运算的操作方法，其特征在于，包括下述步骤：
将NOR flash阵列里面的任意一行中三个NOR flash器件i，j，k全部擦除到逻辑“1”状态；
分别将逻辑信号p和逻辑信号q输入到NOR flash器件i和j当中；
在位线BLi，BLj和BLk分别施加电压Vbi，Vbj，Vbk，在字线WLi，WLj和WLk分别施加电压Vwi，Vwj，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vbj，Vbk＝0，Vwi＝Vwj＝Vrg，Vwk＝Vpg，VSL<Vbi；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现AND逻辑运算。
7.一种基于权利要求1至4任一项所述的逻辑电路实现NAND逻辑运算的操作方法，其特征在于，包括以下步骤：
将NOR flash阵列里面的任意一行中三个NOR flash器件i，j，k全部擦除到逻辑“1”状态；
分别将逻辑信号p和逻辑信号q输入到NOR flash器件i和j当中；
在位线BLi，BLj和BLk分别施加电压Vbi，Vbj，Vbk，在字线WLi，WLj和WLk分别施加电压Vwi，Vwj，Vwk，在源线SL端施加电压VSL，其中Vbi＝Vbj，Vbk＝0，Vwi＝Vwj＝Vrg，Vwk＝Vpg，VSL>Vbi；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现NAND逻辑运算。
8.一种基于权利要求1至4任一项所述的逻辑电路实现data transfer逻辑运算的操作方法，其特征在于，包括以下步骤：
将NOR flash阵列里面的任意一行中两个NOR flash器件i，k全部擦除到逻辑“1”状态；
将逻辑信号p输入到NOR flash器件i中；
在位线BLi和BLk分别施加电压Vbi，Vbk，在字线WLi和WLk分别施加电压Vwi，Vwk，在源线SL端施加电压VSL。其中Vbi＝Vbk，Vwi＝Vrg，Vwk＝Vpg，VSL<Vbk；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现data transfer逻辑运算。
9.一种基于权利要求1至4任一项所述的逻辑电路实现NOT逻辑运算的操作方法，其特征在于，包括以下步骤：
将NOR flash阵列里面的NOR flash器件任意一行中两个i，k全部擦除到逻辑“1”状态；
将逻辑信号p输入到NOR flash器件i中；
在位线BLi和BLk分别施加电压Vbi，Vbk，在字线WLi和WLk分别施加电压Vwi，Vwk，在源线SL端施加电压VSL。其中Vbi＝Vrb，Vwi＝Vrg，Vwk＝Vpg，Vbk>Vbi，Vbk≈VSL；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件k浮栅层中的电荷状态，实现NOT逻辑运算。
10.一种基于权利要求1至4任一项所述的逻辑电路实现n输入NOR逻辑运算的操作方法，其特征在于，包括下述步骤：
将NOR flash阵列里面的任意一行中n+1个NOR flash器件1，2，…，n，n+1全部擦除到逻辑“1”状态；
分别将逻辑信号p1，p2，…，pn输入到NOR flash器件1，2，…，n当中；
在位线BL1，BL2，…，BLn分别施加电压Vb1，Vb2，…，Vbn，在字线WL1，WL2，…，WLn分别施加电压Vw1，Vw2，…，Vwn，在源线SL端施加电压VSL。其中Vb1＝Vb2＝…＝Vbn，Vw1＝Vw2＝…＝Vwn＝Vrg，Vwn+1＝Vpg，Vbn+1>Vb1，Vbn+1≈VSL；Vrg为读取过程中施加在NOR flash器件栅极的电压，Vpg为写入过程中施加在NOR flash器件栅极的电压；
读取NOR flash器件n+1浮栅层中的电荷状态，实现n输入NOR逻辑运算。
CN201910999079.6A 2019-10-21 2019-10-21 一种基于NOR flash阵列的逻辑电路及操作方法 Active CN110837355B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910999079.6A CN110837355B (zh) 2019-10-21 2019-10-21 一种基于NOR flash阵列的逻辑电路及操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910999079.6A CN110837355B (zh) 2019-10-21 2019-10-21 一种基于NOR flash阵列的逻辑电路及操作方法

Publications (2)

Publication Number Publication Date
CN110837355A true CN110837355A (zh) 2020-02-25
CN110837355B CN110837355B (zh) 2022-05-17

Family

ID=69575406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910999079.6A Active CN110837355B (zh) 2019-10-21 2019-10-21 一种基于NOR flash阵列的逻辑电路及操作方法

Country Status (1)

Country Link
CN (1) CN110837355B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114139644A (zh) * 2021-12-07 2022-03-04 清华大学 数据处理装置及方法和数据处理装置的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789812A (zh) * 2011-05-17 2012-11-21 复旦大学 基于阻变栅介质的nor型存储单元、阵列以及其操作方法
CN105761750A (zh) * 2016-02-04 2016-07-13 华中科技大学 一种基于忆阻器的多值逻辑器件及操作方法
CN106128503A (zh) * 2016-06-20 2016-11-16 北京大学 基于忆阻器的运算存储阵列设备及其操作方法
US20180040369A1 (en) * 2005-07-14 2018-02-08 Sau Ching Wong Programming nonvolatile memory cells through a series of predetermined threshold voltages
JP2018055738A (ja) * 2016-09-27 2018-04-05 ローム株式会社 不揮発性半導体記憶装置及びその測定方法
CN108111162A (zh) * 2017-12-17 2018-06-01 华中科技大学 一种基于1t1r器件的计算阵列、运算电路及操作方法
CN109284474A (zh) * 2018-08-13 2019-01-29 北京大学 一种加法器辅助实现图像卷积运算的闪存系统及方法
CN109800876A (zh) * 2019-01-18 2019-05-24 合肥恒烁半导体有限公司 一种基于NOR Flash模块的神经网络的数据运算方法
CN110291587A (zh) * 2016-12-06 2019-09-27 Gsi技术有限公司 计算存储单元以及使用存储单元的处理阵列器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180040369A1 (en) * 2005-07-14 2018-02-08 Sau Ching Wong Programming nonvolatile memory cells through a series of predetermined threshold voltages
CN102789812A (zh) * 2011-05-17 2012-11-21 复旦大学 基于阻变栅介质的nor型存储单元、阵列以及其操作方法
CN105761750A (zh) * 2016-02-04 2016-07-13 华中科技大学 一种基于忆阻器的多值逻辑器件及操作方法
CN106128503A (zh) * 2016-06-20 2016-11-16 北京大学 基于忆阻器的运算存储阵列设备及其操作方法
JP2018055738A (ja) * 2016-09-27 2018-04-05 ローム株式会社 不揮発性半導体記憶装置及びその測定方法
CN110291587A (zh) * 2016-12-06 2019-09-27 Gsi技术有限公司 计算存储单元以及使用存储单元的处理阵列器件
CN108111162A (zh) * 2017-12-17 2018-06-01 华中科技大学 一种基于1t1r器件的计算阵列、运算电路及操作方法
CN109284474A (zh) * 2018-08-13 2019-01-29 北京大学 一种加法器辅助实现图像卷积运算的闪存系统及方法
CN109800876A (zh) * 2019-01-18 2019-05-24 合肥恒烁半导体有限公司 一种基于NOR Flash模块的神经网络的数据运算方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李 祎等: "基于忆阻器的存储与计算融合理论与实现", 《国防科技》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114139644A (zh) * 2021-12-07 2022-03-04 清华大学 数据处理装置及方法和数据处理装置的制造方法
CN114139644B (zh) * 2021-12-07 2024-09-13 清华大学 数据处理装置及方法和数据处理装置的制造方法

Also Published As

Publication number Publication date
CN110837355B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
JP7502503B2 (ja) 演算装置
TW381267B (en) Non-volatile semiconductor memory elements having single-bit and multi-bit memory cells
CN102177556B (zh) 固态存储装置中的转换层
JP5380483B2 (ja) 半導体記憶装置
TWI685849B (zh) 半導體記憶體裝置以及其操作方法
JP2003249082A (ja) 半導体集積回路
US8493813B2 (en) Row decoder circuit
TW201432712A (zh) 記憶體胞元及具有此胞元之記憶體裝置
CN104681086B (zh) 半导体装置的缓冲电路
JP2019046199A (ja) プロセッサ、および電子機器
US8886915B2 (en) Multiprocessor system having direct transfer function for program status information in multilink architecture
US20240120012A1 (en) Multi-sampled, charge-sharing thermometer in memory device
TW202238392A (zh) 記憶體元件、具有其的系統及操作其的方法
CN110837355B (zh) 一种基于NOR flash阵列的逻辑电路及操作方法
JPH0982097A (ja) 半導体不揮発性記憶装置およびそれを用いたコンピュータシステム
US9928006B2 (en) Memory device and a memory system including the same
US8806155B2 (en) Methods and apparatus for designating or using data status indicators
US20080084742A1 (en) Semiconductor storage device
US11810613B2 (en) Ultra-compact page buffer
CN104035897A (zh) 一种存储控制器
US12094547B2 (en) Continuous memory programming operations
WO2021024083A1 (ja) 半導体装置
CN111061926B (zh) 一种在与非型存储器阵列中实现数据搜索的方法
CN114078526A (zh) 在三维交叉点存储器架构中浮置用于取消选定地址线的解码器的设备、系统和方法
US8982618B2 (en) Nonvolatile memory device and related method of operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant