CN114139644A - 数据处理装置及方法和数据处理装置的制造方法 - Google Patents
数据处理装置及方法和数据处理装置的制造方法 Download PDFInfo
- Publication number
- CN114139644A CN114139644A CN202111483548.2A CN202111483548A CN114139644A CN 114139644 A CN114139644 A CN 114139644A CN 202111483548 A CN202111483548 A CN 202111483548A CN 114139644 A CN114139644 A CN 114139644A
- Authority
- CN
- China
- Prior art keywords
- circuit layer
- memory
- data processing
- classification
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims abstract description 241
- 230000015654 memory Effects 0.000 claims abstract description 144
- 238000003860 storage Methods 0.000 claims abstract description 66
- 238000004364 calculation method Methods 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 238000003672 processing method Methods 0.000 claims abstract description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 39
- 229910003070 TaOx Inorganic materials 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 238000000605 extraction Methods 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000013598 vector Substances 0.000 claims description 18
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 16
- 238000004422 calculation algorithm Methods 0.000 claims description 8
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000004891 communication Methods 0.000 abstract description 16
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000013527 convolutional neural network Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 208000025174 PANDAS Diseases 0.000 description 3
- 208000021155 Paediatric autoimmune neuropsychiatric disorders associated with streptococcal infection Diseases 0.000 description 3
- 240000004718 Panda Species 0.000 description 3
- 235000016496 Panda oleosa Nutrition 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001465754 Metazoa Species 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052961 molybdenite Inorganic materials 0.000 description 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
- G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
- G06F18/211—Selection of the most significant subset of features
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Artificial Intelligence (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Bioinformatics & Computational Biology (AREA)
- Computational Linguistics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Evolutionary Biology (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Semiconductor Memories (AREA)
Abstract
一种数据处理装置、数据处理方法和数据处理装置的制造方法。该数据处理装置包括：控制逻辑电路层，配置为控制数据的输入、输出以及数据处理流程；存内计算电路层，配置为根据控制逻辑电路层的控制以及提供的数据进行特征提取以得到分类特征；以及特征存储与计算电路层，配置为存储分类模板以及根据分类模板和存内计算电路层提供的分类特征进行分类；其中，控制逻辑电路层、存内计算电路层和特征存储与计算电路层至少部分层叠且通过多个层间介质过孔通信。该数据处理装置利用高密度、低寄生效应的层间介质过孔进行通信，可以减小通信延时与功耗。
Description
技术领域
本公开的实施例涉及一种数据处理装置、数据处理方法和数据处理装置的制造方法。
背景技术
学术界和工业界开始尝试采用三维集成技术实现更高的数据通信能力，其中单片三维集成技术是新兴的、最具潜力的技术之一。传统制造技术，CPU、GPU和存储器等模块由于工艺不兼容，只能分别制造、封装，然后焊接在印制电路板上，依靠印制电路板上的电路引线实现数据的交换。随着日益爆炸增长的数据传输量，印制电路板互连高寄生、低密度导致的低效通信已经不能满足需求了。
发明内容
本公开至少一实施例提供一种数据处理装置，包括控制逻辑电路层、存内计算电路层、特征存储与计算电路层。控制逻辑电路层配置为控制数据的输入、输出以及数据处理流程。存内计算电路层配置为根据控制逻辑电路层的控制以及提供的数据进行特征提取以得到分类特征。特征存储与计算电路层配置为存储分类模板以及根据分类模板和存内计算电路层提供的分类特征进行分类。这里，控制逻辑电路层、存内计算电路层和特征存储与计算电路层至少部分层叠且通过多个层间介质过孔通信。
例如，在本公开至少一实施例提供的数据处理装置中，存内计算电路层包括存内计算阵列，存内计算阵列包括至少一个忆阻器阵列。
例如，在本公开至少一实施例提供的数据处理装置中，忆阻器阵列包括多个忆阻器，忆阻器的材料结构包括TiN/HfAlOx/TaOx/TiN或TiN/HfO2/TaOx/TiN或TiN/HfO2/TiN或TiN/HfZrOx/TaOx/TiN或TiN/HfAlZrOx/TaOx/TiN或TiN/SiO2/TiN的层叠结构。
例如，在本公开至少一实施例提供的数据处理装置中，特征存储与计算电路层包括至少一个三态内容寻址存储器。
例如，在本公开至少一实施例提供的数据处理装置中，三态内容寻址存储器包括多个存储单元，每个存储单元包括晶体管和阻变式存储器。
例如，在本公开至少一实施例提供的数据处理装置中，每个存储单元具有包括两个晶体管以及两个阻变式存储器的2T2R结构。
例如，在本公开至少一实施例提供的数据处理装置中，阻变式存储器的材料结构包括Pd/TaOx/Ta2O5/Pt或TiN/AlN/Pd或TiN/HfO2/TaOx/TiN或TiN/HfO2/TiN或TiN/TaOx/Ta2O5/Pd的层叠结构。
例如，在本公开至少一实施例提供的数据处理装置中，控制逻辑电路层包括CMOS控制逻辑电路。
例如，在本公开至少一实施例提供的数据处理装置中，控制逻辑电路层形成在硅衬底上，存内计算电路层形成在控制逻辑电路层远离硅衬底的一侧，特征存储与计算电路层形成在存内计算电路层远离硅衬底的一侧。
本公开至少一实施例提供一种数据处理方法，包括：通过控制逻辑电路层输入要处理的数据；根据控制逻辑电路层的控制，通过存内计算电路层对要处理的数据进行特征提取以得到分类特征；通过特征存储与计算电路层，根据存内计算电路层提供的分类特征以及特征存储与计算电路层存储的分类模板进行分类；其中，控制逻辑电路层、存内计算电路层和特征存储与计算电路层至少部分层叠且通过多个层间介质过孔通信。
例如，在本公开至少一实施例提供的数据处理方法中，数据处理方法包括单样本学习与推理算法。
例如，在本公开至少一实施例提供的数据处理方法中，通过存内计算电路层对要处理的数据进行特征提取以得到分类特征，包括：存内计算电路层使用忆阻器阵列进行特征提取，得到特征向量作为分类特征。
例如，在本公开至少一实施例提供的数据处理方法中，根据存内计算电路层提供的分类特征以及特征存储与计算电路层存储的分类模板进行分类，包括：特征存储与计算电路层接收存内计算电路层输出的分类特征，并且计算分类特征与分类模板的汉明距离，使用分类模板中与分类特征之间汉明距离最短的分类模板作为分类结果。
本公开至少一实施例提供一种数据处理装置的制造方法，包括：制备控制逻辑电路层，其中，控制逻辑电路层配置为控制数据的输入、输出以及数据处理流程；制备存内计算电路层，其中，存内计算电路层配置为根据控制逻辑电路层的控制以及提供的数据进行特征提取以得到分类特征；制备特征存储与计算电路层，其中，特征存储与计算电路层配置为存储分类模板以及根据存内计算电路层提供的分类特征和分类模板进行分类；以及制备至少一个层间介质层，其中，至少一个层间介质层包括多个层间介质过孔，控制逻辑电路层、存内计算电路层和特征存储与计算电路层通过至少一个层间介质层至少部分层叠且通过多个层间介质过孔通信。
本公开至少一实施例提供一种数据处理装置的制造方法，还包括：提供硅衬底，其中，控制逻辑电路层形成在硅衬底上，存内计算电路层形成在控制逻辑电路层远离硅衬底的一侧，特征存储与计算电路层形成在存内计算电路层远离硅衬底的一侧。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1示出了本公开至少一实施例提供的数据处理装置的示意框图；
图2示出了一种忆阻器阵列的结构示意图；
图3A示出了一种具有1T1R结构的忆阻器单元的示意图；
图3B示出了一种具有2T2R结构的忆阻器单元的示意图；
图3C示出了本公开至少一实施例提供的具有2T2R结构的三态内容寻址存储器电路的示意图；
图4示出了本公开至少一实施例提供的数据处理方法的示意性流程图；
图5示出了采用本公开至少一实施例提供的数据处理装置来进行本公开至少一实施例提供的数据处理方法的原理示意图；
图6示出了本公开至少一实施例提供的数据处理装置的制造方法的示意性流程图；
图7示出了本公开至少一实施例提供的数据处理装置的透射电镜照片；
图8示出了采用本公开至少一实施例提供的数据处理装置实现单样本学习和利用GPU、CPU实现单样本学习的功耗对比的示意图；
图9示出了采用本公开至少一实施例提供的数据处理装置实现单样本学习和利用传统芯片实现单样本学习的速度对比的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在传统的制造技术中，中央处理器(CPU，central processing unit)、图形处理器(GPU，graphic processing unit)和存储器等模块由于工艺不兼容，只能分别制造、封装，然后焊接在印制电路板上，依靠印制电路板上的电路引线实现数据的交换。随着数据传输量的日益增长，依靠印制电路板上的电路互连已经不能满足数据交换的需求，并且会导致低效率的数据交换。
本公开至少一实施例提供一种数据处理装置，包括控制逻辑电路层、存内计算电路层、特征存储与计算电路层。控制逻辑电路层配置为控制数据的输入、输出以及数据处理流程。存内计算电路层配置为根据控制逻辑电路层的控制以及提供的数据进行特征提取以得到分类特征。特征存储与计算电路层配置为存储分类模板以及根据分类模板和存内计算电路层提供的分类特征进行分类。这里，控制逻辑电路层、存内计算电路层和特征存储与计算电路层至少部分层叠且通过多个层间介质过孔通信。
该数据处理装置可以通过高密度、低寄生效应的层间介质过孔实现功能层间的通信，从而可以减小通信延时与功耗，提高通信效率。
本公开至少一实施例还提供应用于上述数据处理装置的数据处理方法和上述数据处理装置的制造方法。
下面结合附图对本公开的实施例进行详细说明，但是本公开并不限于这些具体的实施例。
图1示出了本公开至少一实施例提供的数据处理装置100的示意框图。
如图1所示，数据处理装置100包括控制逻辑电路层101、存内计算电路层102以及特征存储与计算电路层103。
控制逻辑电路层101被配置为控制数据的输入、输出以及数据处理流程。
存内计算电路层102被配置为根据控制逻辑电路层101的控制以及提供的数据进行特征提取以得到分类特征。
特征存储与计算电路层103被配置为存储分类模板以及根据分类模板和存内计算电路层102提供的分类特征进行分类。
在此实施例中，控制逻辑电路层101、存内计算电路层102和特征存储与计算电路层103至少部分层叠且通过多个层间介质过孔通信。例如，控制逻辑电路层101形成在硅衬底上，存内计算电路层102形成在控制逻辑电路层101远离硅衬底的一侧，特征存储与计算电路层103形成在存内计算电路层102远离硅衬底的一侧。又例如，控制逻辑电路层101形成在硅衬底上，存内计算电路层102形成在控制逻辑电路层101远离硅衬底的一侧，特征存储与计算电路层103形成在控制逻辑电路层101远离硅衬底的一侧，与存内计算电路层102同层形成。
相较于传统的集成方式，即，将控制逻辑电路单独制备为器件，将存内计算电路单独制备为器件，以及将特征存储与计算电路单独制备为器件，然后再将三个器件封装，采用将它们设置在印制电路板上通过引线实现互连的方式，本公开的实施例依靠层间介质过孔通信，具有小尺寸、高密度和低寄生效应的优势，从而可以获得更快的通信速度。
例如，控制逻辑电路层101包括CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)控制逻辑电路，这样的控制逻辑电路包括用于实现控制、组合逻辑、时序逻辑等功能，本公开的实施例对于其具体电路实现方式不作限制。
例如，存内计算电路层102包括一个或多个存内计算阵列，例如，存内计算阵列每个包括至少一个忆阻器阵列。
忆阻器(例如，阻变式存储器、相变存储器、导电桥存储器等)是一种可以通过施加外部激励，调节其电导状态的非易失型器件。忆阻器作为一种二端器件，具有电阻可调节且非挥发的特性，因此被广泛应用于存算一体技术。根据基尔霍夫电流定律和欧姆定律，由忆阻器构成的阵列可以并行的完成乘累加计算，且存储和计算都发生在忆阻器阵列的各个忆阻器中。基于这种计算架构，可以实现不需要大量数据搬移的存算一体计算。
图2示出了一种忆阻器阵列结构的示意图。如图2所示，该忆阻器阵列由多个忆阻器单元构成，该多个忆阻器单元构成一个M行N列的阵列，M和N均为正整数。每个忆阻器单元包括开关元件和一个或多个忆阻器。在图1中，WL<1>、WL<2>……WL<M>分别表示第一行、第二行……第M行的字线，每一行的忆阻器单元电路中的开关元件的控制极(例如晶体管的栅极)和该行对应的字线连接；BL<1>、BL<2>……BL<N>分别表示第一列、第二列……第N列的位线，每列的忆阻器单元电路中的忆阻器和该列对应的位线连接；SL<1>、SL<2>……SL<M>分别表示第一行、第二行……第M行的源线，每一行的忆阻器单元电路中的晶体管的源极和该行对应的源线连接。
图2的忆阻器阵列中的忆阻器单元例如可以为1T1R结构或者2T2R结构，其中，1T1R结构的忆阻器单元包括一个开关晶体管和一个忆阻器，2T2R结构的忆阻器单元包括两个开关晶体管和两个忆阻器。本公开的实施例对于忆阻器的类型、结构等没有限制。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管(例如MOS场效应晶体管)或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。本公开的实施例对采用的晶体管的类型不作限定。
图3A示出了一种具有1T1R结构的忆阻器单元的示意图。如图3A所示，1T1R结构的忆阻器单元包括一个晶体管M1和一个忆阻器R1。
例如当晶体管M1采用N型晶体管时，其栅极和字线端WL连接，例如字线端WL输入高电平时晶体管M1导通；晶体管M1的第一极可以是源极并被配置为和源线端SL连接，例如晶体管M1可以通过源线端SL接收复位电压；晶体管M1的第二极可以是漏极并被配置为和忆阻器R1的第二极(例如负极)连接，忆阻器R1的第一极(例如正极)和位线端BL连接，例如忆阻器R1可以通过位线端BL接收置位电压。例如当晶体管M1采用P型晶体管时，其栅极和字线端WL连接，例如字线端WL输入低电平时晶体管M1导通；晶体管M1的第一极可以是漏极并被配置为和源线端SL连接，例如晶体管M1可以通过源线端SL接收复位电压；晶体管M1的第二极可以是源极并被配置为和忆阻器R1的第二极(例如负极)连接，忆阻器R1的第一极(例如正极)和位线端BL连接，例如忆阻器R1可以通过位线端BL接收置位电压。需要说明的是，阻变式存储器结构还可以实现为其他结构，例如忆阻器R1的第二极与源线端SL连接的结构，本公开的实施例对此不作限制。
下面各实施例均以晶体管M1采用N型晶体管为例进行说明。
字线端WL的作用是对晶体管M1的栅极施加相应电压，从而控制晶体管M1导通或关闭。在对忆阻器R1进行操作时，例如进行置位操作或复位操作，均需要先开启晶体管M1，即需要通过字线端WL对晶体管M1的栅极施加导通电压。在晶体管M1导通后，例如，可以通过在源线端SL和位线端BL向忆阻器R1施加电压，以改变忆阻器R1的阻态。例如，可以通过位线端BL施加置位电压，以使得该忆阻器R1处于低阻态；又例如，可以通过源线端SL施加复位电压，以使得该忆阻器R1处于高阻态。例如，高阻态的电阻值为低阻态的电阻值100倍以上，例如1000倍以上。
需要说明的是，在本公开的实施例中，例如，通过字线端WL和位线端BL同时施加电压，可以使得忆阻器R1的电阻值越来越小，即忆阻器R1从高阻态变为低阻态，将使得忆阻器R1从高阻态变为低阻态的操作称为置位操作；通过字线端WL和源线端SL同时施加电压，可以使得忆阻器R1的电阻值越来越大，即忆阻器R1从低阻态变为高阻态，将使得忆阻器R1从低阻态变为高阻态的操作称为复位操作。例如，忆阻器R1具有阈值电压，在输入电压幅度小于忆阻器R1的阈值电压时，不会改变忆阻R1的电阻值(或电导值)。在这种情况下，可以通过输入小于阈值电压的电压，利用忆阻器R1的电阻值(或电导值)进行计算；可以通过输入大于阈值电压的电压，改变忆阻器R1的电阻值(或电导值)。
图3B示出了一种具有2T2R结构的忆阻器单元的示意图。如图3B所示，2T2R结构的忆阻器单元包括两个晶体管M1和M2以及两个忆阻器R1和R2。下面以晶体管M1和M2均采用N型晶体管为例进行说明。
晶体管M1的栅极和字线端WL1相连，例如M1的字线端WL1输入高电平时晶体管M1导通，晶体管M2的栅极和字线端WL2相连，例如M2的字线端WL2输入高电平时晶体管M2导通；晶体管M1的第一极可以是源极并被配置为和源线端SL连接，例如晶体管M1可以通过源线端SL接收复位电压，晶体管M2的第一极可以是源极并被配置为和源线端SL连接，例如晶体管M2可以通过源线端SL接收复位电压，晶体管M1的第一极与晶体管M2的第一极相连，并一起连接至源线端SL。晶体管M1的第二极可以是漏极并被配置为和忆阻器R1的第二极(例如负极)连接，忆阻器R1的第一极(例如正极)和位线端BL1连接，例如忆阻器R1可以通过位线端BL1接收置位电压；晶体管M2的第二极可以是漏极并被配置为和忆阻器R2的第二极(例如负极)连接，忆阻器R2的第一极(例如正极)和位线端BL2连接，例如忆阻器R2可以通过位线端BL2接收置位电压。
需要说明的是，2T2R结构的忆阻器单元中的晶体管M1和M2也可以均采用P型晶体管，这里不再赘述。
例如，忆阻器可以通过半导体工艺制备，例如忆阻器为层叠结构，通常包括两个对置的电极层(例如金属电极)以及夹置在这两个电极之间的存储材料层，该存储材料层进一步为层叠结构，该层叠结构包括多个材料层的组合，下文将通过该层叠结构的不同来区分不同的忆阻器。
例如，在此实施例中，存内计算阵列中的每个忆阻器阵列包括多个忆阻器，忆阻器可以包括TiN/HfAlOx/TaOx/TiN或TiN/HfO2/TaOx/TiN或TiN/HfO2/TiN或TiN/HfZrOx/TaOx/TiN或TiN/HfAlZrOx/TaOx/TiN或TiN/SiO2/TiN的层叠结构。例如，每个忆阻器包括电阻和阻变式存储器，阻变式存储器可以采用TiN/HfAlOx/TaOx/TiN或TiN/HfO2/TaOx/TiN或TiN/HfO2/TiN或TiN/HfZrOx/TaOx/TiN或TiN/HfAlZrOx/TaOx/TiN或TiN/SiO2/TiN的层叠结构。
由于存内计算阵列用于对输入数据进行特征提取，因此存内计算阵列中的忆阻器采用上述层叠结构具有良好的模拟特性。
例如，基于忆阻器的存内计算电路层102可以实现存内计算技术。存内计算技术一般是计算一个向量与矩阵的乘积，矩阵存储在忆阻器内，向量输入到忆阻器就能输出乘积结果。从上文可知，忆阻器可以看成一个电导可变的电阻，将一个数映射成忆阻器的电导，另一个数映射成忆阻器的输入电压，就能依靠欧姆定律，得到输出电流是输入电压与忆阻器电导的乘积，从而实现存内计算技术的乘法。采用存内计算技术的优势是低功耗。存内计算电路层102可以通过利用存内计算技术，进一步减小特征提取的功耗，实现整个数据处理装置100的能效的提升。
例如，特征存储与计算电路层103包括三态内容寻址存储器。
三态内容寻址存储器(TCAM,ternary content addressable memory)是在内容寻址存储器(CAM,content addressable memory)的基础上发展而来的。向内容寻址存储器中输入一个数据，可以返回存储该数据的所有地址。内容寻址存储器的每个存储单元只能存储二进制“0”和“1”，而三态内容寻址存储器的每个存储单元除了存储二进制“0”、“1”还能存储“X”，“X”表示无论此位查找的是“1”还是“0”，均返回匹配。
三态内容寻址存储器可以通过硬件实现数据查找，相较于普通存储器和软件查找算法(例如，线性查找算法、二分查找算法等)，三态内容寻址存储器具有速度快、查询时间与数据量关系较小等优点，因此被广泛用于通信等领域。三态内容寻址存储器的快速数据查找功能，可以在存储器端初步筛选数据，然后再送往中央处理器，有利于提高处理大数据应用的效率和速度。
最初的三态内容寻址存储器只采用了晶体管(例如，铁电晶体管)，导致三态内容寻址存储器的单元面积很大，功耗很高，这限制了三态内容寻址存储器的应用。
在本公开的至少一个实施例中，三态内容寻址存储器包括多个存储单元，每个存储单元包括晶体管和阻变式存储器。
例如，晶体管为场效应晶体管，例如，可以实现为碳纳米晶体管。碳纳米晶体管利用湿法转移工艺，可以在后端工艺低温制备，可以堆叠层，且不会损伤前序工艺制备的器件。另外，碳纳米晶体管具有成熟的CMOS工艺，且具有很高的电流驱动能力。
需要说明的是，特征存储与计算电路层103中的晶体管不限于碳纳米晶体管，可以替换为其它可以采用低温和衬底不相关工艺制备的晶体管，例如MoS2晶体管、IGZO晶体管、IWO晶体管和WeS2晶体管等。
例如，三态内容寻址存储器中的每个存储单元具有包括两个晶体管以及两个阻变式存储器的2T2R结构。
基于阻变式存储器的2T2R结构的三态内容寻址存储器可以极大地减小三态内容寻址存储器的单元面积，并且可以提高它的集成度。
图3C示出了本公开至少一实施例提供的具有2T2R结构的三态内容寻址存储器电路的示意图。
如图3C所示，每个存储单元包括2个晶体管和2个阻变式存储器，分别存储1位数据。所有晶体管的源端共地，接到一个相同的地线上。三态内容寻址存储器的输入和输出端口分别作为查询线(Search line，例如图3C中的查询线1、查询线2)和匹配线(Match line，例如图3C中的匹配线1、匹配线2)。同一行的每个存储单元的阻变式存储器均接在一根匹配线上，不同行的每个存储单元的阻变式存储器接在不同的匹配线上。同一列的每个存储单元的晶体管均接在同一根查询线上，但同一个存储单元内的两个晶体管的输入互为反相，不同列的两个存储单元的晶体管接在不同的查询线上。
例如，阻变式存储器有两个状态——高阻态(HRS)和低阻态(LRS)，当一个存储单元内，两个阻变式存储器的电阻状态分别为高阻态和低阻态时，表示该位存储“0”；当两个阻变式存储器的电阻状态分别为低阻态和高阻态时，表示该位存储“1”；当两个阻变式存储器的电阻状态分别为高阻态和高阻态时，表示该位存储“X”。查询时，当两个晶体管状态分别为打开和关闭时，表示查询“0”；当两个晶体管状态分别为关闭和打开时，表示查询“1”。晶体管的打开和关闭通过查询线来控制。匹配线在查询开始时被设置为高电平，在查询过程中浮空，在查询结束后仍为高电平表示该地址存储的数据与查询的数据相匹配。
基于阻变式存储器的三态内容寻址存储器和普通存储器一样，可以存储数据。相较于只能输入地址、获取地址对应的存储器的数据的普通存储器，三态内容寻址存储器可以输入数据，找到与存储有与该数据匹配数据的地址。特征存储与计算电路层103被配置为存储分类模板以及根据分类模板和存内计算电路层提供的分类特征进行分类。基于阻变式存储器的三态内容寻址存储器在全匹配(0000<->0000)、一位不匹配(0001<->0000)、两位不匹配(0011<->0000)的匹配时，所得到的线漏电流不一样，从而可以通过查找计算出三态内容寻址存储器中存储的分类模板与存内计算电路层提供的分类特征之间的汉明距离。
通过三态内容寻址存储器，可以极大地减小特征存储与计算电路层103根据分类模板和存内计算电路层102提供的分类特征进行分类的功耗。
需要说明的是，阻变式存储器可以替换成任意类型的忆阻器(例如，相变存储器、磁存储器和铁电存储器等)。由于三态内容寻址存储器用于存储分类模板以及根据分类模板和存内计算电路层102提供的分类特征进行分类，因此只需要三态内容寻址存储器中的忆阻器能满足特征存储与计算电路层103的需求(即，高开关比)。
例如，在此实施例中，阻变式存储器可以采用Pd/TaOx/Ta2O5/Pt或TiN/AlN/Pd或TiN/HfO2/TaOx/TiN或TiN/HfO2/TiN或TiN/TaOx/Ta2O5/Pd的层叠结构。
需要说明的是，本公开对存储单元中的阻变式存储器采用的层叠结构不做限制，只需要存储单元中的阻变式存储器具有高开关比。
图4示出了本公开至少一实施例提供的数据处理方法的示意性流程图，该数据处理方法应用于本公开至少一实施例提供的数据处理装置100，关于数据处理装置100的相关内容参考如前所述的内容，这里不再赘述。
如图4所示，该数据处理方法包括如下的步骤S401～S403。
步骤S401：通过控制逻辑电路层输入要处理的数据。
步骤S402：根据控制逻辑电路层的控制，通过存内计算电路层对要处理的数据进行特征提取以得到分类特征。
步骤S403：通过特征存储与计算电路层，根据存内计算电路层提供的分类特征以及特征存储与计算电路层存储的分类模板进行分类，其中，控制逻辑电路层、存内计算电路层和特征存储与计算电路层至少部分层叠且通过多个层间介质过孔通信。
上述实施例提供的数据处理方法可以通过高密度、低寄生效应的层间介质过孔实现功能层间的通信，从而可以减小通信延时与功耗，提高通信效率。
例如，在本公开的至少一实施例中，数据处理方法包括单样本学习与推理算法。
单样本学习与推理算法是指，利用一个或者极少的样本，就能让机器学会一个模式。单样本学习与推理算法中比较常规的一个算法是存储器增强神经网络(MANN,MemoryAgumented Neural Network)。在这个算法中，预先训练好一个特征提取的网络(例如，卷积神经网络(CNN))，然后只需要将一个或者极少样本输入到这个特征提取的网络中，就可以输出一组特征向量作为分类模板并存储在存储器中。将新的样本输入到该特征提取的网络中进行特征提取以得到分类特征，计算分类特征与存储器中存储的分类模板的距离(例如，汉明距离)，选择汉明距离最短的分类模板代表的类别作为分类结果。相较于传统的机器学习算法(例如深度学习，需要大量的带标注样本，才能让机器学会一个模式)，单样本学习与推理算法可以极大地减小训练的开销，并且可以避免大量带标注样本的收集(往往耗费时间与资金)。
例如，步骤S402中的通过存内计算电路层对要处理的数据进行特征提取以得到分类特征，可以包括：存内计算电路层使用忆阻器阵列进行特征提取，得到特征向量作为分类特征。
例如，忆阻器阵列的结构为图2所示的忆阻器阵列的结构。
例如，步骤S403中的根据存内计算电路层提供的分类特征以及特征存储与计算电路层存储的分类模板进行分类，可以包括：特征存储与计算电路层接收存内计算电路层输出的分类特征，并且计算分类特征与分类模板的汉明距离，使用分类模板中与分类特征之间汉明距离最短的分类模板作为分类结果。
采用图1所示的数据处理装置100来进行本公开至少一实施例提供的数据处理方法的原理示意图在图5中示出。
如图5所示，第一层为控制逻辑电路层101，用于输入要处理的数据。例如，要处理的数据为不同动物的图片。三个类别(田鼠、熊猫和熊)分别具有一个样本，这三个样本输入到存内计算电路102中，通过存内计算电路102对输入样本进行特征提取输出一组特征向量作为分类模板并存储在特征存储与计算电路层103中。
例如，预先训练好一个用于特征提取的卷积神经网络，该卷积神经网络包括卷积层、全连接层等。存内计算电路层102包括阻变式存储器阵列用于存内计算，卷积神经网络的网络权重(wij)可以通过阻变式存储器阵列的电导表示，阻变式存储器阵列的电导值正比于网络权重。输入样本的输入向量X可以通过对应的电压激励表示，输入向量X输入到阻变式存储器阵列中，从而可以根据基尔霍夫定律实现乘累加计算得到输出电流(Y＝WX)，输出电流正比于电压激励乘以网络权重。然后，将新的样本(熊猫的图片)输入到存内计算电路102中实现输入样本的提取，通过二值量化形成特征向量，并输入到特征存储与计算电路层103中。特征存储与计算电路层103接收该新的样本形成的特征向量。特征存储与计算电路层103包括三态内容寻址存储器，关于具有2T2R结构的三态内容寻址存储器电路的内容已经在图3C中描述，在此不再赘述。特征存储与计算电路层103计算新的样本形成的特征向量到存储在特征存储与计算电路层103中的分类模板的距离(例如，汉明距离)，选择距离最短的分类模板代表的类别(熊猫类别)作为分类结果。
下面说明如何制造本公开至少一实施例提供的数据处理装置100。
图6示出了本公开至少一实施例提供的数据处理装置100的制造方法的示意性流程图，关于数据处理装置100的相关内容参考如前所述的内容，在此不再赘述。
如图6所示，该数据处理装置的制造方法包括如下的步骤S601～S604。
步骤S601：制备控制逻辑电路层，其中，控制逻辑电路层配置为控制数据的输入、输出以及数据处理流程。
步骤S602：制备存内计算电路层，其中，存内计算电路层配置为根据控制逻辑电路层的控制以及提供的数据进行特征提取以得到分类特征。
步骤S603：制备特征存储与计算电路层，其中，特征存储与计算电路层配置为存储分类模板以及根据存内计算电路层提供的分类特征和分类模板进行分类。
步骤S604：制备至少一个层间介质层，其中，至少一个层间介质层包括多个层间介质过孔，控制逻辑电路层、存内计算电路层和特征存储与计算电路层通过至少一个层间介质层至少部分层叠且通过多个层间介质过孔通信。
例如，本公开至少一实施例提供的数据处理装置的制造方法还可以包括提供硅衬底，在硅衬底上形成控制逻辑电路层，存内计算电路层形成在控制逻辑电路层远离硅衬底的一侧，特征存储与计算电路层形成在存内计算电路层远离硅衬底的一侧。
例如，在控制逻辑电路层与存内计算电路层之间形成有第一层间介质层，在该第一层间介质层中形成有多个过孔，该多个过孔用于控制逻辑电路层与存内计算电路层之间的通信；在存内计算电路层和特征存储与计算电路层之间形成有第二层间介质层，在该第二层间介质层中形成有多个过孔，该多个过孔用于特征存储与计算电路层与存内计算电路层之间的通信。
例如，第一层为控制逻辑电路层，采用代工厂标准的CMOS逻辑工艺在硅衬底上制造该第一层，在此不再赘述。第二层为存内计算电路层，第三层为特征存储与计算电路层。例如，第二层和第三层采用低温(<＝300℃)的后端集成工艺制造，一个具体的示例包含如下步骤。
首先，沉积30nm TiN(物理气相沉积，下电极)/8nm HfAlOx(原子层淀积，阻变层)/45nm TaOx(物理气相沉积，热增强层)/30nm TiN(物理气相沉积，上电极)叠层。
接着，采用光刻工艺、干法刻蚀工艺，选择性地刻蚀TiN/HfAlOx/TaOx/TiN叠层，实现阻变式存储器的图形化。
接着，采用等离子增强化学气相沉积，沉积400nm SiO2薄膜(钝化层)。接着，采用光刻工艺、干法刻蚀工艺，刻蚀SiO2薄膜，形成互连线连接用过孔。接着，采用电镀沉积一层钨，然后利用化学机械抛光以将除了SiO2孔之外的钨研磨干净(形成金属过孔)。接着，采用物理气相沉积来沉积400nm金属铝(金属互连)。接着，采用光刻工艺、干法刻蚀工艺，选择性地刻蚀铝以形成铝金属互连线。
接着，采用等离子增强化学气相沉积，沉积一层100nm SiO2/900nm Si3N4薄膜(钝化层)。接着，采用光刻工艺、干法刻蚀工艺，选择性地刻蚀SiO2/Si3N4薄膜以形成过孔。
接着，采用光刻工艺，电子束蒸镀沉积20nm钯，然后剥离形成图形，作为碳纳米晶体管的背栅。接着，采用原子层淀积生长10nm Al2O3和5nm HfO2作为栅氧。接着，采用光刻工艺、湿法刻蚀工艺，选择性地刻蚀Al2O3与HfO2以实现栅氧过孔。接着，采用湿法转移方式，沉积一层碳纳米管。接着，采用光刻工艺，电子束蒸镀80nm钯，然后剥离形成图形，作为碳纳米晶体管的源、漏电极。接着，采用光刻工艺、氧等离子体刻蚀工艺，选择性地刻蚀碳纳米管以隔离不同器件。
接着，采用原子层淀积生长45nm Al2O3作为钝化层。接着，采用光刻工艺、湿法刻蚀工艺，选择性地刻蚀Al2O3以形成阻变式存储器下电极接触孔。接着，利用物理气相沉积，生长TaOx(缺氧层，20nm)/Ta2O5(阻变层，10nm)叠层。接着，采用光刻工艺，物理气相沉积130nm铂，并剥离形成图形，作为阻变式存储器的上电极。接着，采用干法刻蚀工艺，利用铂作为硬掩模，选择性地刻蚀TaOx/Ta2O5叠层以实现阻变式存储器的图形。
最后，采用后续钝化与金属互连工艺形成金属互连图形。工艺完成后透射电镜(TEM)的照片如图7所示。
需要说明的是，除了上述提到的碳纳米晶体管和阻变式存储器，还可以采用例如基于低温工艺的相变存储器和基于低温工艺的铁电晶体管等基于低温后端工艺制备的器件来制备特征存储与计算电路层。
图8示出了采用本公开至少一实施例提供的数据处理装置实现单样本学习和利用GPU、CPU实现单样本学习的功耗对比的示意图。
在传统计算架构中，采用DRAM作为存储器，采用GPU作为特征提取模块，采用GPU计算存储器中存储的模板与输入特征向量之间的距离。而在本公开的至少一个实施例中，采用存内计算电路层进行特征提取以得到分类特征，采用特征存储与计算电路层存储分类模板以及计算输入特征向量与分类模板之间的距离。利用GPU、CPU实现单样本学习的过程如下：从存储器(例如DRAM)中取出模板1，接着通过GPU计算该模板与输入特征向量的距离(例如汉明距离)，接着从存储器中取出模板2，接着通过CPU计算该模板与输入特征向量的距离，……，直到计算完存储器中的所有模板与输入特征向量的汉明距离，选择距离最短的模板代表的类别作为分类结果。
如图8所示，设CPU实现单样本学习的功耗为100％，则GPU实现单样本学习的功耗相对于CPU实现单样本学习的功耗为30.7％，本公开至少一实施例提供的数据处理装置实现单样本学习的功耗相对于CPU实现单样本学习的功耗为0.19％，相对于GPU具有162倍的功耗优势。
图9示出了采用本公开至少一实施例提供的数据处理装置实现单样本学习和利用传统芯片实现单样本学习的速度对比的示意图。
上文说到，传统芯片是利用传统集成方式制成的，即，将多个功能层分别制造、封装和采用印制线路板上的引线实现互连，而本公开至少一实施例提供的数据处理装置依靠层间介质过孔通信，具有小尺寸、高密度和低寄生效应的优势，因而可以获得更高的通信速度。
如图9所示，设传统芯片实现单样本学习的速度为100％，本公开至少一实施例提供的数据处理装置实现单样本学习的速度相对于传统芯片实现单样本学习的速度为59.3％，相对于传统芯片具有1.68倍的速度优势。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种数据处理装置，包括：
控制逻辑电路层，配置为控制数据的输入、输出以及数据处理流程；
存内计算电路层，配置为根据所述控制逻辑电路层的控制以及提供的数据进行特征提取以得到分类特征；以及
特征存储与计算电路层，配置为存储分类模板以及根据所述分类模板和所述存内计算电路层提供的所述分类特征进行分类；
其中，所述控制逻辑电路层、所述存内计算电路层和所述特征存储与计算电路层至少部分层叠且通过多个层间介质过孔通信。
2.根据权利要求1所述的数据处理装置，其中，所述存内计算电路层包括存内计算阵列，所述存内计算阵列包括至少一个忆阻器阵列。
3.根据权利要求2所述的数据处理装置，其中，所述忆阻器阵列包括多个忆阻器，所述忆阻器的材料结构包括TiN/HfAlOx/TaOx/TiN或TiN/HfO2/TaOx/TiN或TiN/HfO2/TiN或TiN/HfZrOx/TaOx/TiN或TiN/HfAlZrOx/TaOx/TiN或TiN/SiO2/TiN的层叠结构。
4.根据权利要求1所述的数据处理装置，其中，所述特征存储与计算电路层包括至少一个三态内容寻址存储器。
5.根据权利要求4所述的数据处理装置，其中，所述三态内容寻址存储器包括多个存储单元，每个所述存储单元包括晶体管和阻变式存储器。
6.根据权利要求5所述的数据处理装置，其中，每个所述存储单元具有包括两个晶体管以及两个阻变式存储器的2T2R结构。
7.根据权利要求5或6所述的数据处理装置，其中，所述阻变式存储器的材料结构包括Pd/TaOx/Ta2O5/Pt或TiN/AlN/Pd或TiN/HfO2/TaOx/TiN或TiN/HfO2/TiN或TiN/TaOx/Ta2O5/Pd的层叠结构。
8.根据权利要求1-6任一所述的数据处理装置，其中，所述控制逻辑电路层包括CMOS控制逻辑电路。
9.根据权利要求1-6任一所述的数据处理装置，其中，所述控制逻辑电路层形成在硅衬底上，
所述存内计算电路层形成在所述控制逻辑电路层远离所述硅衬底的一侧，所述特征存储与计算电路层形成在所述存内计算电路层远离所述硅衬底的一侧。
10.一种数据处理方法，包括：
通过控制逻辑电路层输入要处理的数据；
根据所述控制逻辑电路层的控制，通过存内计算电路层对所述要处理的数据进行特征提取以得到分类特征；
通过特征存储与计算电路层，根据所述存内计算电路层提供的分类特征以及所述特征存储与计算电路层存储的分类模板进行分类；
其中，所述控制逻辑电路层、所述存内计算电路层和所述特征存储与计算电路层至少部分层叠且通过多个层间介质过孔通信。
11.根据权利要求10所述的数据处理方法，其中，所述数据处理方法包括单样本学习与推理算法。
12.根据权利要求10所述的数据处理方法，其中，通过所述存内计算电路层对所述要处理的数据进行特征提取以得到所述分类特征，包括：
所述存内计算电路层使用忆阻器阵列进行所述特征提取，得到特征向量作为所述分类特征。
13.根据权利要求10所述的数据处理方法，其中，根据所述存内计算电路层提供的所述分类特征以及所述特征存储与计算电路层存储的所述分类模板进行分类，包括：
所述特征存储与计算电路层接收所述存内计算电路层输出的所述分类特征，并且计算所述分类特征与所述分类模板的汉明距离，
使用所述分类模板中与所述分类特征之间汉明距离最短的分类模板作为分类结果。
14.一种数据处理装置的制造方法，包括：
制备控制逻辑电路层，其中，所述控制逻辑电路层配置为控制数据的输入、输出以及数据处理流程；
制备存内计算电路层，其中，所述存内计算电路层配置为根据所述控制逻辑电路层的控制以及提供的数据进行特征提取以得到分类特征；
制备特征存储与计算电路层，其中，所述特征存储与计算电路层配置为存储分类模板以及根据所述存内计算电路层提供的所述分类特征和所述分类模板进行分类；以及
制备至少一个层间介质层，其中，所述至少一个层间介质层包括多个层间介质过孔，所述控制逻辑电路层、所述存内计算电路层和所述特征存储与计算电路层通过所述至少一个层间介质层至少部分层叠且通过所述多个层间介质过孔通信。
15.根据权利要求14所述的数据处理装置的制造方法，还包括：
提供硅衬底，
其中，所述控制逻辑电路层形成在所述硅衬底上，所述存内计算电路层形成在所述控制逻辑电路层远离所述硅衬底的一侧，所述特征存储与计算电路层形成在所述存内计算电路层远离所述硅衬底的一侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111483548.2A CN114139644B (zh) | 2021-12-07 | 2021-12-07 | 数据处理装置及方法和数据处理装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111483548.2A CN114139644B (zh) | 2021-12-07 | 2021-12-07 | 数据处理装置及方法和数据处理装置的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114139644A true CN114139644A (zh) | 2022-03-04 |
| CN114139644B CN114139644B (zh) | 2024-09-13 |
Family
ID=80385037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111483548.2A Active CN114139644B (zh) | 2021-12-07 | 2021-12-07 | 数据处理装置及方法和数据处理装置的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114139644B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010179A (zh) * | 2017-11-30 | 2019-07-12 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器件及其操作方法 |
| CN110837355A (zh) * | 2019-10-21 | 2020-02-25 | 华中科技大学 | 一种基于NOR flash阵列的逻辑电路及操作方法 |
| CN112749795A (zh) * | 2019-10-29 | 2021-05-04 | 三星电子株式会社 | 堆叠神经形态器件和神经形态计算系统 |
| CN113033759A (zh) * | 2019-12-09 | 2021-06-25 | 南京惟心光电系统有限公司 | 脉冲卷积神经网络算法、集成电路、运算装置及存储介质 |
| CN113704137A (zh) * | 2020-07-30 | 2021-11-26 | 西安紫光国芯半导体有限公司 | 存内计算模块和方法、存内计算网络及构建方法 |
-
2021
- 2021-12-07 CN CN202111483548.2A patent/CN114139644B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010179A (zh) * | 2017-11-30 | 2019-07-12 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器件及其操作方法 |
| CN110837355A (zh) * | 2019-10-21 | 2020-02-25 | 华中科技大学 | 一种基于NOR flash阵列的逻辑电路及操作方法 |
| CN112749795A (zh) * | 2019-10-29 | 2021-05-04 | 三星电子株式会社 | 堆叠神经形态器件和神经形态计算系统 |
| CN113033759A (zh) * | 2019-12-09 | 2021-06-25 | 南京惟心光电系统有限公司 | 脉冲卷积神经网络算法、集成电路、运算装置及存储介质 |
| CN113704137A (zh) * | 2020-07-30 | 2021-11-26 | 西安紫光国芯半导体有限公司 | 存内计算模块和方法、存内计算网络及构建方法 |
Non-Patent Citations (2)
| Title |
|---|
| FULIANG LE 等: "3D chip stacking with through silicon-vias (TSVs) for vertical interconnect and underfill dispensing", JOURNAL OF MICROMECHANICS AND MICROENGINEERING, 7 March 2017 (2017-03-07) * |
| 陈靖;丁蕾;王立春;: "芯片叠层型系统级封装设计优化方法", 电子产品世界, no. 04, 4 April 2018 (2018-04-04) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114139644B (zh) | 2024-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11727260B2 (en) | Applications of back-end-of-line (BEOL) capacitors in compute-in-memory (CIM) circuits | |
| US10147873B2 (en) | Free layer, magnetoresistive cell, and magnetoresistive random access memory device having low boron concentration region and high boron concentration region, and methods of fabricating the same | |
| US7082052B2 (en) | Multi-resistive state element with reactive metal | |
| US10957742B2 (en) | Resistive random-access memory array with reduced switching resistance variability | |
| US11107984B2 (en) | Protuberant contacts for resistive switching devices | |
| CN112447849B (zh) | 半导体器件和形成包括铁电场效应晶体管的器件的方法 | |
| US20230157188A1 (en) | Rram cell and fabrication method therefor | |
| US20130051115A1 (en) | Integrated circuit with backside passive variable resistance memory and method for making the same | |
| Li et al. | Monolithic 3D integration of logic, memory and computing-in-memory for one-shot learning | |
| Mikawa et al. | Neuromorphic computing based on Analog ReRAM as low power solution for edge application | |
| US20130083048A1 (en) | Integrated circuit with active memory and passive variable resistive memory with shared memory control logic and method of making same | |
| US20130051117A1 (en) | Integrated circuit with vertically integrated passive variable resistance memory and method for making the same | |
| KR102395394B1 (ko) | 랜덤 분극 방향을 갖는 폴리 강유전체 막을 사용하는 아날로그 비휘발성 메모리 디바이스 | |
| Covi et al. | Ferroelectric tunneling junctions for edge computing | |
| US11532668B2 (en) | Increasing selector surface area in crossbar array circuits | |
| US7079148B2 (en) | Non-volatile memory parallel processor | |
| US11201193B2 (en) | Vertically stacked multilayer high-density RRAM | |
| CN114139644B (zh) | 数据处理装置及方法和数据处理装置的制造方法 | |
| Zhang et al. | Fully Integrated 3-D Stackable CNTFET/RRAM 1T1R Array as BEOL Buffer Macro for Monolithic 3-D Integration With Analog RRAM-Based Computing-in-Memory | |
| CN114203756B (zh) | 忆阻器单元与cmos电路的后端集成结构及其制备方法 | |
| CN112908368B (zh) | 基于单片三维异质集成的三态内容寻址存储器 | |
| CN118072779B (zh) | 存算单元结构及其控制方法、阵列电路及装置、电子设备 | |
| CN117651426A (zh) | 数据处理装置和制造数据处理装置的方法 | |
| US20230301213A1 (en) | Resistive switching memory cell | |
| US20240179924A1 (en) | Three dimensional reram device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |