CN106128503A - 基于忆阻器的运算存储阵列设备及其操作方法 - Google Patents

Abstract

提供了一种运算存储阵列结构及新型操作方法。所述运算存储阵列设备包括：沿第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元，每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据；连接到每一条字线的基准单元，其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间；以及控制器。所述方法包括通过控制器向位线及相应字线的基准单元施加电压脉冲序列，将“实质蕴含”IMP逻辑运算、“非”FALSE逻辑运算、“或”OR逻辑运算和多输入逻辑运算相结合，对连接到同一条字线的阻变单元中存储的数据进行多种复杂逻辑运算。

Description

基于忆阻器的运算存储阵列设备及其操作方法

技术领域

本公开一般地涉及半导体集成电路，更具体地，涉及一种基于忆阻器的运算存储阵列设备及其操作方法。

背景技术

理想的忆阻器具有开关特性：忆阻器处于高阻态可以被视为逻辑“0”，当施加正向置位电压时，忆阻器由高阻态切换到低阻态；忆阻器处于低阻态可以被视为逻辑“1”，当施加反相复位电压时，忆阻器由低阻态切换到高阻态。状态电压未达到阈值电压，忆阻器的状态不会发生改变。两个忆阻器与一个基准单元(通常为电阻)构成一个逻辑运算子单元。在所述逻辑运算子单元中，通过在忆阻器的一端施加不同的电压并且将基准单元一端接地，就可以实现“实质蕴涵”(IMP)逻辑，这种逻辑和“非”逻辑一起具备逻辑完备性。基于忆阻器的逻辑电路依靠忆阻器器件的高集成度优势及其非易失特性成为了取代CMOS逻辑电路、甚至淘汰传统冯诺依曼计算机体系结构的优秀候选者。

目前对于忆阻器阵列的逻辑操作主要以IMP逻辑为基础，辅以FALSE实现各种逻辑操作。当要实现的逻辑结构比较复杂时，利用这种方法所需要的忆阻器不光数量庞大，而且操作步骤冗长繁琐。

发明内容

为了解决现有技术在实现复杂逻辑时，所需要的忆阻器数量庞大并且操作步骤冗长的缺陷，本发明提出了一种运算存储逻辑设备及其操作方法通过将“实质蕴含”IMP逻辑与暗算、“非”FALSE逻辑运算、“或”OR逻辑运算以及多输入逻辑运算相结合，从而有效地减少了实现特定算术功能(如全加器)所需的忆阻器数量和操作步骤。

根据本公开的一个方面，提出了一种基于忆阻器的运算存储阵列设备的操作方法，所述基于忆阻器的运算存储阵列设备包括：沿第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元，每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据；连接到每一条字线的基准单元，基准单元的一端连接到字线，而另一端连接到控制器，其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间；以及控制器，所述方法包括通过控制器向位线及相应字线的基准单元施加电压脉冲序列，将“实质蕴含”IMP逻辑运算、“非”FALSE逻辑运算、“或”OR逻辑运算和多输入逻辑运算相结合，对连接到同一条字线的阻变单元中存储的数据进行多种复杂逻辑运算，其中所述阻变单元是忆阻器。

根据本公开的另一个方面，提出了一种基于忆阻器的运算存储阵列设备，包括：沿第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元，每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据；连接到每一条字线的基准单元，基准单元的一端连接到字线，而另一端连接到控制器，其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间；以及控制器，用于通过向位线及相应字线的基准单元施加电压脉冲序列，将“实质蕴含”IMP逻辑运算、“非”FALSE逻辑运算、“或”OR逻辑运算和多输入逻辑运算相结合，对连接到同一条字线的阻变单元中存储的数据进行多种复杂逻辑运算，其中所述阻变单元是忆阻器。

根据本公开的实施例，提供了一种新型的基于阻变器件阵列来执行传统布尔逻辑操作，有效地减少了实现特定算术功能(如全加器)所需的忆阻器数量和操作步骤。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示意性示出了基于忆阻器的阻变器件阵列结构；

图2示意性示出了阻变器件的结构；

图3示意性示出了根据本公开实施例的“实质蕴涵”逻辑的运算方式；

图4示意性示出了根据本公开实施例的“或”逻辑的运算方式；

图5示意性示出了根据本公开实施例的三输入逻辑的运算方式；

图6示意性示出了根据本公开实施例的多输入逻辑的运算方式；

图7示意性示出了根据本公开实施例的另一种三输入逻辑的运算方式；

图8示意性示出了根据本公开实施例的另一种多输入逻辑的运算方式；以及

图9示意性示出了根据本公开实施例的全加器操作的运算方式；

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种元件的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的元件。

图1示意性示出了基于忆阻器的阻变器件阵列结构。如图1所示，根据该实施例的运算存储阵列包括沿第一方向(例如，图中水平方向)延伸的多条(在此，假设m条)字线20，以及沿与第一方向交叉(例如，垂直)的第二方向(例如，图中竖直方向)延伸的多条(在此，假设n条)位线30，具体地，BL1、BL2、BL3…、BLn。在字线20和位线30的交叉点处，设置有阻变单元10。阻变单元10的一端连接至相应的字线20，且另一端连接至相应的位线30。因此，阻变单元10形成为m×n的阵列。

阻变单元10可在高阻态和低阻态之间切换，并因此可以存储相应的数据。通常，由高阻态到低阻态的转变称为编程(program)或者置位(SET)，由低阻态到高阻态的转变称为擦除(erase)或者复位(RESET)。阻变单元10可以包括阻变器件。例如，阻变器件可以具有金属-绝缘体-金属的三明治结构，即在两层金属电极之间加入一层具有阻变特性的介质薄膜材料。阻变器件的工作原理是在阻变材料两端施加大小或者极性不同的电压，控制阻变材料的电阻值在高低电阻态之间转换。

图2示意性示出了阻变器件的结构。阻变器件10可以包括设于金属电极101和102之间的薄膜阻变材料103。金属电极101和102可以包括Cu、Ti、TiN、Ta、TaN、W、WN、Al、Pt、Si、Ir等，阻变材料103可以包括HfO₂、Ta₂O₅、TiO₂、Al₂O₃、SiO₂、GeSe、GeS等或其组合。各层的厚度可以根据所应用的集成工艺而定。尽管在图2的示例中将三层示出为正方体的上下堆叠，但是阻变器件的结构不限于此，例如可以是长方体或圆柱体的上下堆叠，或者可以是柱状径向堆叠。

由于阻变器件具有非易失存储数据的特性，因此每个阻变单元都可以看成存储器，阻变器件处于高阻态和低阻态分别对应了存储“0”和“1”，通过(电压)脉冲信号可以控制对每个单元进行读写。本领域存在多种方式对这种阻变单元进行数据读取/写入等存储器操作，在此不再赘述。此外，本领域存在多种方式来设置阵列的外围电路(例如，译码器电路、读出放大电路等)，以将这种阵列用作非易失性存储器，因此在此对该阵列中涉及存储器操作的电路不再赘述。

根据本公开的实施例，除了存储功能之外，阻变单元还能直接参与计算。例如，根据不同运算的需要，处于同一字线上的若干阻变单元可以预先被设定为某些阻态的组合，通过在相应的位线上输入脉冲序列进行运算，最后的运算结果可以直接存储在相应的阻变单元中，可以直接用于输出，或者继续用于后面的计算。具体地，如果需要对一个或多个第一阻变单元中存储的数据(“运算数”)进行运算，可以向该一个或多个第一阻变单元以及连接到同一条字线的另外的一个或多个第二阻变单元相对应的位线施加与所要进行的逻辑运算相对应的电压脉冲序列，在第一阻变单元以及第二阻变单元中的至少一个阻变单元中得到对运算数进行逻辑运算的结果。这将在以下进一步详细描述。

运存器可执行的运算不是固定的，可以根据用户需要随时进行编程。编程后，如果不进行擦写，该运算功能将始终保持在该编程区域。运算功能包括传统CPU可以执行的所有逻辑，如“与”、“或”、“非”、“与非”、“或非”、“加法”、“乘法”等，这将在以下进一步详细描述。实现不同运算功能的区别仅在于阻变单元的状态和输入脉冲序列不同，与阻变单元在阵列中所处的位置无关。因此，阵列中的任何阻变单元都可以实现存储或者运算功能。因此，该系统具有运算和存储不分离的特点，运算和存储可以在同一位置完成，不需要数据传输的时间和空间。

为了向位线施加信号，各位线30的一端可以连接至控制器50，以便有选择地接收输入脉冲序列、接地或保持电浮置。此外，各字线20的一端可以连接有基准单元40，具体地，Rc1、Rc2、Rc3…、Rcm，基准单元40的另一端也可以连接到控制器50，以便有选择地接收输入脉冲序列、接地或电浮置。如下所述，基准单元40主要用于与高阻态或低阻态的阻变单元相结合，以便将相应位线设置为基准电压(GND)或者VDD。例如，基准单元40可以包括具有一定阻值的固定电阻或者具有一定阻值状态的伪阻变单元。这种伪阻变单元可以具有与阻变单元相同的结构，但是并不用于存储，而是主要用于提供运算基准。基准单元40的阻值可以设在阻变单元高阻态阻值和低阻态阻值之间，例如，可以设为高阻态阻值和低阻态阻值的几何平均值。各字线20的另一端可以连接到输出模块(未示出)，以便输出阻变单元10中的数据。

为方便理解，以下各种操作中所提到的“步骤数量”均不包含“预复位”(为实现某种逻辑，需要预先将某些阻变单元复位到高阻态)。

“实质蕴涵”逻辑操作IMP

图3示意性示出了根据本公开实施例的“实质蕴涵”逻辑的运算方式。如图3所示，对于连接到同一字线WLi的阻变单元R_ij和辅助阻变单元R_ik中存储的数据“A”和“B”，通过向阻变单元R_ij连接的位线BLj施加电压V_DD/2，在辅助阻变单元R_ik连接的位线BLk上施加电压V_DD，同时将连接到同一字线的基准单元的另一端接地，即可在阻变单元R_ik中得到逻辑“实质蕴涵”运算结果，表示为通过一步操作就可以实现这种逻辑，但两个输入阻变单元数据中的一个将被擦除。

(为了方便理解，我们在后续描述中使用A、B等阻变单元的逻辑值来代替阻变单元的名称，如R_ij、R_ik等)。

“或”逻辑操作OR

图4示意性示出了根据本公开实施例的“或”逻辑的运算方式。如图4所示，对于连接到同一字线WLi的阻变单元R_ij和R_ik中存储的数据“A”和“B”，通过将阻变单元R_ij连接到的位线BLj接地，在辅助阻变单元R_ik连接到的位线BLk上施加电压V_DD，同时对连接到同一字线的基准单元的另一端施加电压V_DD/2，即可在阻变单元R_ik中得到逻辑“或”运算结果，表示为B'＝A+B；B'表示为运算后B单元存储的数据。

同样通过一步操作就可以实现这种逻辑，但两个输入阻变单元数据中的一个将被抹掉。

“非”逻辑操作NOT

如果需要对某一阻变单元R_ij中的数据“A”进行逻辑“非”运算，那么可以调用与该阻变单元R_ij连接到同一字线WLi的一(辅助)阻变单元R_ik。只需在该辅助阻变单元R_ik中预先写入“0”，然后对各个信号线施加上述“实质蕴涵”逻辑相同的信号，即可在辅助阻变单元R_ik中得到逻辑“非”运算结果，表示为通过一步操作就可以实现这种逻辑，但两个输入阻变单元数据中的一个将被擦除。

“复制”逻辑操作COPY

如果需要对某一阻变单元R_ij中的数据“A”“复制”到连接在同一字线WLi的另一阻变单元R_ik中。只需在该辅助阻变单元R_ik中预先写入“0”，然后对各个信号线施加与上述“或”逻辑相同的信号，即可在辅助阻变单元R_ik中得到阻变单元R_ij中的数据，表示为B'＝A。通过一步操作就可以实现这种逻辑。

基于以上四种基本操作，可以采用不同的操作组合衍生出多种“或”和“与”操作，这几种操作可以避免抹掉输入单元的数据，所需操作步骤和阻变单元数量会有所增加。衍生的逻辑操作如下。

衍生的“或”逻辑操作

如果需要对连接到同一字线WLi的阻变单元R_ij和R_ik中存储的数据“A”和“B”进行逻辑“或”运算然后存到第三个单元C中；即C＝A+B，则可以调用连接到该字线WLi上的输出阻变单元R_il。在该输出阻变单元R_il中预先写入“0”，先对将R_ij的值COPY到R_il中，即C＝A，然后对R_il和R_ik进行OR操作，结果存储在R_il中，即C＝A+B。如果先COPY操作得到C＝A，后IMP操作可以得到

如果在该输出阻变单元R_il中预先写入“0”，先对将R_ij的值取反(NOT)存储到R_il中，即然后对R_il和R_ik进行OR操作，结果存储在R_il中，即如果先NOT得到后IMP操作可以得到

通过两步操作即可实现此逻辑，需要三个阻变单元。

衍生的“与”逻辑操作

如果需要对连接到同一字线WLi的阻变单元R_ij和R_ik中存储的数据“A”和“B”进行逻辑“与”运算，则可以调用连接到该字线WLi的一个辅助阻变单元R_il和一个输出单元R_ip。在阻变单元R_il和R_ip中，预先存入“0”。基于以上四种衍生的“或”逻辑操作结果存储在R_il中，然后将其分别取反存储在R_ip中，即可得到四种衍生的“与”逻辑操作，表示为

$D=\left\{\begin{array}{c}AB\\ \stackrel{\‾}{A}B\\ A\stackrel{\‾}{B}\\ \stackrel{\‾}{A}\stackrel{\‾}{B}\end{array}\right..$

通过三步操作就可以实现这种逻辑，需要四个阻变单元。

“异或”逻辑

如果需要对连接到同一字线WLi的阻变单元R_ij和R_ik中存储的数据“A”和“B”进行逻辑“异或”运算，则可以调用连接到该字线WLi的三个(辅助)阻变单元R_il、R_im和R_in。在阻变单元R_il、R_im和R_in中预先存入“0”。根据异或逻辑的分解公式，可以看到异或可以根据以上提到的两步的衍生“或”操作实现。

即先将写到R_il中，写到R_im中，再将即写到R_in中。

通过六步操作即可实现此逻辑，需要五个阻变单元。

多输入逻辑操作-方式1

如图5所示，如果需要对连接到同一字线WLi的阻变单元R_ij和R_ik中存储的数据“A”和“B”进行逻辑“或”运算即C＝A+B，则可以调用连接到该字线WLi的一(辅助)阻变单元R_il。在该辅助阻变单元R_il中预先写入“0”，通过将阻变单元R_ij和阻变单元R_ik连接到的位线BLj和BLk接地，在辅助阻变单元R_il连接到的位线BLl上施加电压V，同时向连接到同一字线的基准单元的另一端施加电压V/2，即可在阻变单元R_il中得到逻辑“或”运算结果，表示为C＝A+B。通过一步操作就可以实现这种逻辑，需要三个阻变单元。

多输入逻辑操作-方式2

如图6所示，如果需要对连接到同一字线WLi的阻变单元R_ij和R_ik中存储的数据“A”和“B”进行逻辑“非与”运算即则可以调用连接到该字线WLi的一(辅助)阻变单元R_il。在该辅助阻变单元R_il中预先写入“0”，通过向阻变单元R_ij和阻变单元R_ik连接到的位线BLj和BLk施加电压V/2，在辅助阻变单元R_il连接到的位线BLl上施加电压V，同时将连接到同一字线的基准单元的另一端接地，即可在阻变单元R_il中得到逻辑“非与”运算结果，表示为通过一步操作就可以实现这种逻辑，需要三个阻变单元。

基于以上两种多输入逻辑操作，将其称作“多输入或”和“多输入非与”，可以衍生出以下多种“或”和“与”操作方式。相对于之前的双输入“或”和“与”操作方式，可以在后面“全加”运算中有效地减少所需阻变器件的数量和简化操作步骤。

如果需要对连接到同一字线WLi的阻变单元R_ij和R_ik中存储的数据“A”和“B”进行逻辑运算，则可以调用连接到该字线WLi的两个(辅助)阻变单元R_il和R_ip。在阻变单元R_il和R_ip中，预先存入“0”。

先将R_ij中数据的非写入R_il，即再对R_ik、R_il和R_ip做“多输入或”，可以得到

或者先将R_ij中数据的非写入R_il，即再对R_ik、R_il和R_ip做“多输入与”，可以得到

或者先将R_ik中数据的非写入R_il，即再对R_ij、R_il和R_ip做“多输入或”，可以得到

或者先将R_ik中数据的非写入R_il，即再对R_ij、R_il和R_ip做“多输入与”，可以得到

以上四种多输入衍生操作，需要两步操作，四个逻辑单元。

“全加”运算

如图9所示，不考虑进位的加法运算为“半加”运算，即“异或”逻辑。而考虑进位的加法运算称为“全加”运算。“全加”运算包括三个输入“A”、“B”和前一位的进位“C_i-1”，同时包括两个输出，即本位的和“S”和向下一位的进位“C”。通过合理分配上述实施事例中所示的多种基本逻辑操作及其衍生操作，运算只需调用处于同一字线上的八个阻变单元，总共十步操作即可完成一位全加器功能。全加器逻辑如下所示：

如图9所示，阻变单元R_ij和R_il分别存储两个加数A和B，阻变单元R_iq存储前一位的进位C_i-1，辅助阻变单元1-5分别预先存入“0”。运算后辅助阻变单元4和5中分别存储进位C_i及运算和S。

运算时，第一步通过对阻变单元C_i-1和辅助阻变单元1进行NOT运算在辅助阻变单元1中得到第二步通过对阻变单元A和辅助阻变单元1进行NOT运算在辅助阻变单元2中得到第三步通过对阻变单元B和辅助阻变单元2进行OR运算在辅助阻变单元2中得到第四步通过对阻变单元A、B和辅助阻变单元3进行“多输入与操作”在辅助阻变单元3中得到第五步通过对辅助阻变单元2和3进行IMP操作在辅助阻变单元3中得到A⊙B；第六步对辅助阻变单元1、3和4进行“多输入与操作”在辅助阻变单元4中得到第七步通过对辅助阻变单元2和4进行IMP操作在辅助阻变单元4中得到第八步通过对阻变单元C_i-₁和辅助阻变单元3、5进行“多输入与操作”在辅助阻变单元5中得到第九步通过对辅助阻变单元1和3进行IMP操作在辅助阻变单元1中得到第十步通过对辅助阻变单元1和5进行IMP操作在辅助阻变单元5中得到即

在以上的操作中，经常会用到“辅助”阻变单元。这些辅助阻变单元可以是尚未存储有数据的“空闲”阻变单元，或者可以是专门设置用于帮助运算的专用辅助阻变单元。例如，可以针对每一字线设置若干专用辅助阻变单元。辅助阻变单元可以按需被预写入操作数的副本或者“0”(高阻态)等。

根据本公开的实施例，提出了一种基于阻变器件的阵列结构及新型操作方法，有效地减少了实现特定算术功能(如全加器)所需的忆阻器数量和操作步骤。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种基于忆阻器的运算存储阵列设备，包括：

沿第一方向延伸的多条字线；

沿与第一方向交叉的第二方向延伸的多条位线；

分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元，每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据；

连接到每一条字线的基准单元，基准单元的一端连接到字线，而另一端连接到控制器，其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间；以及

控制器，用于通过向位线及相应字线的基准单元施加电压脉冲序列，将“实质蕴含”IMP逻辑运算、“非”FALSE逻辑运算、“或”OR逻辑运算和多输入逻辑运算相结合，对连接到同一条字线的阻变单元中存储的数据进行多种复杂逻辑运算，

其中所述阻变单元是忆阻器。

2.根据权利要求1所述的基于忆阻器的运算存储阵列设备，其中所述阻变单元包括基于氧化物的阻变存储器RRAM、基于金属离子氧化还原的阻变存储器CBRAM、相变存储器PCM、磁阻存储器MRAM的至少一个，依赖于电阻变化进行信息存储。

3.一种基于忆阻器的运算存储阵列设备的操作方法，所述基于忆阻器的运算存储阵列设备包括：

沿第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；

分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元，每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据；

连接到每一条字线的基准单元，基准单元的一端连接到字线，而另一端连接到控制器，其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间；以及

控制器，所述方法包括通过控制器向位线及相应字线的基准单元施加电压脉冲序列，将“实质蕴含”IMP逻辑运算、“非”FALSE逻辑运算、“或”OR逻辑运算和多输入逻辑运算相结合，对连接到同一条字线的阻变单元中存储的数据进行多种复杂逻辑运算，其中所述阻变单元是忆阻器。

4.根据权利要求3所述的基于忆阻器的运算存储阵列设备的操作方法，其中对于连接到同一字线的阻变单元和辅助阻变单元中存储的数据“A”和“B”，通过向阻变单元连接的位线施加电压V_DD/2，并且向辅助阻变单元连接的位线上施加电压V_DD，同时将连接到同一字线的基准单元的另一端接地，在阻变单元中得到逻辑“实质蕴涵”运算结果，表示为

5.根据权利要求3所述的基于忆阻器的运算存储阵列设备的操作方法，其中对于连接到同一字线的阻变单元和辅助阻变单元中存储的数据“A”和“B”，通过将阻变单元连接的位线接地，并且在辅助阻变单元连接的位线上施加电压V_DD，同时对连接到同一字线的基准单元的另一端施加电压V_DD/2，在所述阻变单元中得到逻辑“或”OR运算结果，表示为B'＝A+B；B'表示为运算后B单元存储的数据。

6.根据权利要求3所述的基于忆阻器的运算存储阵列设备的操作方法，其中对于阻变单元R_ij中的数据“A”，将与所述该变单元连接到同一字线上的辅助阻变单元中预先写入“0”，然后向所述阻变单元连接的位线施加电压V_DD/2，并且向辅助阻变单元连接的位线上施加电压V_DD，同时将连接到同一字线的基准单元的另一端接地，在所述辅助阻变单元中得到逻辑“非”运算结果，表示为

7.根据权利要求3所述的基于忆阻器的运算存储阵列设备的操作方法，其中对于阻变单元中的数据“A”和连接到同一字线的辅助阻变单元，通过在所述辅助阻变单元中预先写入“0”，然后向所述阻变单元连接的位线施加电压V_DD/2，并且向辅助阻变单元连接的位线上施加电压V_DD，同时将连接到同一字线的基准单元的另一端接地，在所述辅助阻变单元中得到所述阻变单元中的数据，即“复制”运算结果，表示为B'＝A。

8.根据权利要求3所述的基于忆阻器的运算存储阵列设备的操作方法，其中对于连接到同一字线的第一阻变单元和第二阻变单元中存储的数据“A”和“B”，对连接到所述字线辅助阻变单元中预先写入“0”，通过将第一阻变单元和第二阻变单元所连接的位线和接地，并且在辅助阻变单元所连接的位线上施加电压V，同时向连接到同一字线的基准单元的另一端施加电压V/2，从而在所述辅助阻变单元中得到逻辑“或”运算结果，表示为C＝A+B。

9.根据权利要求3所述的基于忆阻器的运算存储阵列设备的操作方法，其中对连接到同一字线的第一阻变单元和第二阻变单元中存储的数据“A”和“B”，将连接到所述字线的辅助阻变单元中预先写入“0”，通过向第一阻变单元和第二阻变单元所连接到的位线和施加电压V/2，向辅助阻变单元所连接的位线上施加电压V，同时将连接到同一字线的基准单元的另一端接地，从而在所述辅助阻变单元中得到逻辑“非与”运算结果，表示为

10.根据权利要求3至8中任一项所述的阻变运算存储设备阵列的操作方法，还包括对上述逻辑和算术运算进行逻辑级联或逻辑重构。