CN109542391A

CN109542391A - 基于忆阻器的存储器内计算架构

Info

Publication number: CN109542391A
Application number: CN201811329873.1A
Authority: CN
Inventors: 薛晓勇; 刘文军; 周鹏
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2018-11-09
Filing date: 2018-11-09
Publication date: 2019-03-29

Abstract

本发明属于集成电路技术领域，具体为一种基于忆阻器的存储器内计算架构。本发明的基于忆阻器的存储器内计算架构包括忆阻器阵列和辅助电路；忆阻器阵列是一个交叉阵列，由若干水平方向的互连线和若干竖直方向的互连线互相交叉构成，每个交叉处有一个忆阻器单元；忆阻器阵列实现存储内计算时，动态划分为存储区和计算区；计算区用于实现与、或、非、与非、或非、异或这些逻辑运算；计算区的运算结果保存在存储区；辅助电路用于进行除与、或、非、与非、或非、异或等逻辑运算之外的复杂运算包括数据处理、加密运算等。本发明可用于物联网终端架构中替代传统的物联网终端架构中的SRAM和Flash模块。本发明有利于改善物联网终端的低功耗和信息安全特性。

Description

基于忆阻器的存储器内计算架构

技术领域

本发明属于微电子技术领域，具体涉及一种基于忆阻器的存储器内计算架构。

背景技术

随着计算机、互联网、通信和集成电路等技术的发展，物联网（IoT，Internet ofThings）在医疗健康、工业、交通、家居、金融等方面的应用越来越广泛。我国2016年物联网市场规模已经超过9000亿元，预计到2020年将超过1.5万亿元。在物联网架构中，终端是物联网中连接传感网络层和传输网络层，实现采集数据及向网络层发送数据的设备，担负着数据采集、初步处理、加密、传输等多种功能。典型的物联网终端是基于MCU（微控制单元，俗称单片机）构建的。除了MCU，终端还包括传感器、无线收发和电池等模块。目前，国内外各大公司包括华为、谷歌、亚马逊和苹果等越来越重视终端产品，原因在于：随着人们对于终端产品需求的增加以及产品更新换代速度的提升，硬件终端市场的容量也得到了很大程度上的拓展；终端是拓展其他业务的平台，以智能手机为载体的服务包括O2O、游戏、在线直播、社交、出行等等快速崛起让很多企业看到了终端的价值。

物联网终端最重要的两个诉求是信息安全和低功耗。终端大都部署在无人监控的环境，具有能力脆弱、资源受限等特点。当终端连接到物联网时，其采集的信息可能被黑客窃取。因此，传感器采集到的信息必须经过MCU处理和加密之后才通过无线收发模块交给物联网，这样一方面滤除噪声等无用信息，减少发送的信息量，节省功耗；另一方面，信息经过加密之后，能够降低被窃取的风险。终端的低功耗诉求主要来源于其依靠电池供电，而电池的容量决定了终端的使用寿命。在一些环境恶劣的使用场合，物联网终端低功耗需求是工作时长达到10年左右。

但是，目前物联网终端的核心部分MCU仍然采用传统的冯洛伊曼架构，这给终端的功耗和安全性带来很大的影响。传感器采集到的信息交给MCU处理，在处理之前，CPU需要先通过总线从Flash中读取代码；在处理过程中，计算的中间数据一般通过总线保存在SRAM中；在处理完之后，数据一方面通过总线写入Flash保存，另一方面通过总线交给IO，最后由无线收发模块发送给物联网。在整个信息处理过程中，由于用于计算的CPU和用于存储数据和代码的SRAM和Flash在物理上是分开的，数据和代码需要经过总线进行多次搬运，这样，一方面带来功耗的增加，另一方面，数据容易通过总线被某些端口恶意监听窃取，给安全性带来不利影响。

忆阻器（memristor）兼具存储和计算的特性，为克服冯洛伊曼架构的缺陷、改善物联网终端的能效和安全性提供了希望。作为除电阻、电容和电感之外的“第四种无源器件”，忆阻器的概念是由华裔科学家蔡少棠（Leon Chua）提出，来描述电荷与磁通量之间的非线性关系。直到2008年，惠普（HP）的科学家在实验中发现TiOx具有忆阻器的特性。忆阻器具有非易失、单元结构简单（两端器件）、微缩性好和与标准CMOS工艺兼容性好等优点，因此，忆阻器可以取代flash实现片上高密度存储。除了存储，memristor在实现非易失逻辑和神经网络计算方面也表现出优势，有望克服传统冯诺依曼架构的缺陷。

国内外采用忆阻器实现非易失逻辑的代表性工作可以分为几类：蕴含逻辑（implylogic）、忆阻辅助逻辑（Memristor-Aided Logic，简称MAGIC）、非易失TCAM（三态内容存储器）和非易失SRAM（静态存储器）、有比逻辑（ratioed logic）、阈值逻辑（memristivethreshold logic）以及混合逻辑（memristor-CMOS Hybrid Logic）。蕴含逻辑最早由惠普的研究人员提出，后来国内外有大量的研究人员跟进，包括华中科技大学、北京大学、国防科技大学、仁川大学、加州大学等等。蕴含逻辑的输入和输出都存储在参与运算的忆阻器单元内部，实现了计算和存储的融合，而且，一般的逻辑电路都可以映射crossbar（交叉）阵列，从而实现高密度。但是，蕴含逻辑在运算过程中需要依次施加不同的模拟电压，而这需要相应的电压产生电路和控制电路，带来非常大的面积和功耗代价。MAGIC逻辑由以色列理工学院提出，开展类似研究的单位包括中科院微电子所、华中科技大学、MIT等。MAGIC逻辑采用类似CMOS逻辑门的风格，但其仅用忆阻单元来实现逻辑门（NAND和NOR），然后用交叉阵列来实现复杂的逻辑函数。但是，MAGIC逻辑会受到交叉阵列固有的潜行通路的影响，这一方面带来较大的功耗，另外一方面影响输出的噪声容限。非易失TCAM可以实现存储内容的掉电保存，而且支持快速搜索操作，开展相关研究的单位包括国立清华大学、复旦大学、日本的东北大学、IBM等。但是，非易失TCAM仅能实现搜索操作，无法满足逻辑电路功能的多样性要求。相比非易失TCAM，非易失SRAM仅能实现系统数据的掉电保存和上电快速恢复，也不具备逻辑电路功能的多样性，开展相关研究的单位包括国立清华大学、北京大学、北京航空航天大学、东京大学等。至于有比逻辑、阈值逻辑和混合逻辑，由于无法映射到交叉阵列，仅能实现简单的逻辑函数，而且信号的噪声容限也容易受到忆阻器阻值波动的影响，相应的配套电路代价也比较大，开展相关研究的单位包括以色列理工学院、阿联酋的哈立法大学等。

综上所述，虽然忆阻器的非易失存储和计算能力在实现数字逻辑方面表现出低功耗、信息安全等优势，但是受限于忆阻器是两端器件，不像传统CMOS晶体管有一个栅极作为控制端，与之配套的电路设计方法还不完善，目前的水平仅能实现一些逻辑门、规模较小的逻辑函数或加法器等运算模块，而且随之而来的复杂控制和功耗代价也不容忽视。因此，研究既能有效利用忆阻器计算存储相融合这一特点带来优势，又能克服目前关于忆阻器的电路设计方法还不成熟带来的不足，成为解决包括物联网终端在内的低功耗信息安全应用场合的重要途径。

发明内容

本发明的目的在于提供一种能实现复杂运算，且功耗代价低、信息安全性好的基于忆阻器的存储器内计算架构。

本发明提出的基于忆阻器的存储器内计算架构，包含忆阻器阵列和辅助电路；其中，忆阻器阵列可以是一个交叉阵列，由若干水平方向的互连线和若干竖直方向的互连线互相交叉构成，每个交叉处有一个忆阻器单元，该忆阻器单元具有两个端，一端连接水平方向的互连线，另一端连接竖直方向的互连线。

忆阻器阵列实现存储内计算时，可以动态划分为存储区和计算区；计算区可以实现与、或、非、与非、或非、异或等逻辑运算；计算区的运算结果可以保存在存储区；辅助电路用于进行除与、或、非、与非、或非、异或等逻辑运算之外的复杂运算，比如数据的处理、加密（AES加密）等关键运算。

本发明中，具有两端结构的忆阻器单元，可以是相变存储器、铁电存储器、磁存储器、阻变存储器或其他任何用阻值高低表征逻辑值的存储器。

本发明的基于忆阻器的存储器内计算架构，可用于物联网终端架构中，用于替代传统的物联网终端架构中的SRAM 和Flash 模块。

本发明提供的基于忆阻器的存储器内计算架构，能实现复杂运算，有利于改善物联网终端的低功耗和信息安全特性。

附图说明

图1是传统的物联网终端架构图。

图2是本发明提出的物联网终端架构图。

图3是本发明提出的一个忆阻器模块架构图。

图4是本发明采用的一个采用交叉阵列的忆阻阵列图。

图中标号：100是传统的物联网终端架构图；101为传统MCU架构；102为传感器；103为无线收发模块；104为电池模块；105为CPU；106为SRAM；107为Flash；108为IO；109为MCU其他模块；110为总线。200是本发明提出的物联网终端架构图，201为本发明提出的MCU架构；202为传感器；203为无线收发模块；204为电池模块；205为CPU；206为忆阻器模块；207为IO；208为MCU其他模块；209为总线。307为忆阻阵列；308为计算区；309为辅助电路；310为存储区。400为本发明采用的一个采用交叉阵列的忆阻阵列图；401-404为字线；411-413为位线；430为忆阻单元。

具体实施方式

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。相反，提供这些实施例以便此公开是彻底的和完全的，将本发明的范围完全传递给相关领域的技术人员。

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。

图1是传统的物联网终端架构图。在物联网架构中，终端是物联网中连接传感网络层和传输网络层，实现采集数据及向网络层发送数据的设备，担负着数据采集、初步处理、加密、传输等多种功能。典型的物联网终端100是基于MCU（微控制单元，俗称单片机）101构建的，如图1所示。除了MCU 101外，终端100还包括传感器102、无线收发103和电池104等模块。在信息处理过程中，传感器102采集到的信息交给MCU 101处理，在处理之前，CPU 105需要先通过总线 110从Flash 107中读取代码；在处理过程中，计算的中间数据一般通过总线保存在SRAM 106中；在处理完之后，数据一方面通过总线写入Flash 107保存，另一方面通过总线 110交给IO 108，最后由无线收发模块103发送给物联网。

图2是本发明提出的物联网终端架构图的一个实施例。在芯片架构上仍然类似冯洛伊曼架构，但是引入忆阻器模块206来代替传统的SRAM 106和Flash 107，并设计相应的辅助电路309，实现将数据的处理和加密等关键运算放在忆阻器模块206中进行，避免数据和代码在总线上多次搬运，从而来降低功耗，并提高信息安全特性。

图3是本发明提出的一个忆阻器模块架构图的一个实施例。目前的非易失逻辑包括蕴含逻辑、忆阻辅助逻辑往往追求逻辑的输入和输出在相同的忆阻单元实现，往往造成施加电压种类较多、控制复杂以及功耗代价较大等问题，而且不易在阵列层面实现，本发明将忆阻阵列动态划分为计算区308和存储区310，当一个忆阻阵列的某几行在进行计算时，其计算结果经过辅助电路写入另外一个忆阻阵列去，这样既可以避免目前的非易失逻辑遇到的问题，又可以由辅助电路增强逻辑计算的能力。当然，计算区308和存储区310也可以像目前的方案一样放在同一个忆阻阵列中，但是需要借助辅助电路309对计算结果进行缓存，或者必要时加入新的计算功能，然后延迟写入到同一个阵列中去。本发明在阵列层面实现目前比较成熟的与非、或非等运算，然后借助辅助电路309实现更复杂的功能，比如AES加密运算。

图4是本发明采用的一个采用交叉阵列的忆阻阵列图，是由若干根水平方向的字线401-404和竖直方向的位线411-413垂直交叉构成，每一个位于忆阻单元430位于字线401-404和位线411-413的交叉处，进而实现高密度的计算电路。

Claims

1.一种基于忆阻器的存储器内计算架构，其特征在于，包含忆阻器阵列和辅助电路；其中，忆阻器阵列是一个交叉阵列，由若干水平方向的互连线和若干竖直方向的互连线互相交叉构成，每个交叉处有一个忆阻器单元，该忆阻器单元具有两个端，一端连接水平方向的互连线，另一端连接竖直方向的互连线；

忆阻器阵列实现存储内计算时，动态划分为存储区和计算区；计算区用于实现与、或、非、与非、或非、异或这些逻辑运算；计算区的运算结果保存在存储区；辅助电路用于进行除与、或、非、与非、或非、异或等逻辑运算之外的复杂运算，包括数据处理、加密运算。

2.根据权利要求1所述的基于忆阻器的存储器内计算架构，其特征在于，所述具有两端结构的忆阻器单元为相变存储器、铁电存储器、磁存储器、阻变存储器或其他任何用阻值高低表征逻辑值的存储器。

3.根据权利要求1所述的基于忆阻器的存储器内计算架构，其特征在于，忆阻阵列动态划分为计算区和存储区后，当一个忆阻阵列的某几行在进行计算时，其计算结果经过辅助电路写入另外一个忆阻阵列去，这样既可以避免目前的非易失逻辑遇到的问题，又可以由辅助电路增强逻辑计算的能力；或者计算区和存储区放在同一个忆阻阵列中，这是需要借助辅助电路对计算结果进行缓存，或者加入新的计算功能，然后延迟写入到同一个阵列中去。

4. 如权利要求1-3之一所述的基于忆阻器的存储器内计算架构，在物联网终端架构中的应用，即用于替代传统的物联网终端架构中的SRAM 和Flash 模块。