CN110435022A - 通过电线放电加工来将SiC材料切片 - Google Patents
通过电线放电加工来将SiC材料切片 Download PDFInfo
- Publication number
- CN110435022A CN110435022A CN201910367570.7A CN201910367570A CN110435022A CN 110435022 A CN110435022 A CN 110435022A CN 201910367570 A CN201910367570 A CN 201910367570A CN 110435022 A CN110435022 A CN 110435022A
- Authority
- CN
- China
- Prior art keywords
- substrate
- sic wafer
- sic
- wafer
- product chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title description 15
- 239000000758 substrate Substances 0.000 claims abstract description 431
- 238000000034 method Methods 0.000 claims abstract description 197
- 230000008569 process Effects 0.000 claims abstract description 113
- 238000005520 cutting process Methods 0.000 claims description 84
- 238000000926 separation method Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000012530 fluid Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000003921 oil Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 284
- 239000010410 layer Substances 0.000 description 120
- 239000000047 product Substances 0.000 description 119
- 239000006227 byproduct Substances 0.000 description 9
- 238000005498 polishing Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004821 distillation Methods 0.000 description 2
- 238000009760 electrical discharge machining Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- WABPQHHGFIMREM-OIOBTWANSA-N lead-204 Chemical compound [204Pb] WABPQHHGFIMREM-OIOBTWANSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000002637 fluid replacement therapy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000009763 wire-cut EDM Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H7/00—Processes or apparatus applicable to both electrical discharge machining and electrochemical machining
- B23H7/02—Wire-cutting
- B23H7/06—Control of the travel curve of the relative movement between electrode and workpiece
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H7/00—Processes or apparatus applicable to both electrical discharge machining and electrochemical machining
- B23H7/02—Wire-cutting
- B23H7/08—Wire electrodes
- B23H7/10—Supporting, winding or electrical connection of wire-electrode
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H1/00—Electrical discharge machining, i.e. removing metal with a series of rapidly recurring electrical discharges between an electrode and a workpiece in the presence of a fluid dielectric
- B23H1/02—Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges
- B23H1/022—Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges for shaping the discharge pulse train
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H7/00—Processes or apparatus applicable to both electrical discharge machining and electrochemical machining
- B23H7/02—Wire-cutting
- B23H7/08—Wire electrodes
- B23H7/10—Supporting, winding or electrical connection of wire-electrode
- B23H7/101—Supply of working media
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H7/00—Processes or apparatus applicable to both electrical discharge machining and electrochemical machining
- B23H7/14—Electric circuits specially adapted therefor, e.g. power supply
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H7/00—Processes or apparatus applicable to both electrical discharge machining and electrochemical machining
- B23H7/26—Apparatus for moving or positioning electrode relatively to workpiece; Mounting of electrode
- B23H7/30—Moving electrode in the feed direction
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H7/00—Processes or apparatus applicable to both electrical discharge machining and electrochemical machining
- B23H7/34—Working media
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
- B28D5/0082—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Dicing (AREA)
- Recrystallisation Techniques (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
一种由从SiC晶锭切割的较厚的基底SiC晶片出产较薄产品晶片的方法,该方法包括:利用支撑衬底来支撑基底SiC晶片;以及在由支撑衬底支撑基底SiC晶片时,作为电线放电加工(WEDM)过程的部分,使用引线在与基底SiC晶片的第一主表面平行的方向上切穿基底SiC晶片,以将产品晶片从基底SiC晶片分离,产品晶片当从基底SiC晶片被切割时,被附接到支撑衬底。
Description
背景技术
由于SiC的材料特性,SiC越来越多地被用作功率半导体器件的半导体材料。与Si相比,基于SiC的功率半导体器件提供更高的效率、承受更高的击穿电压、以更高的速度操作并且需要更小的封装外壳。然而,与Si相比,SiC晶片更昂贵。以几百微米的典型厚度从SiC晶锭切割SiC晶片,以在处置和器件处理期间提供足够的机械稳定性。由SiC晶片制造的功率半导体器件倾向于比初始晶片厚度显著更薄(例如,100 μm或更小),这需要诸如抛光之类的背面减薄过程。考虑到SiC晶片的高成本,减薄过程可以被视为是浪费的。
因此,需要重复使用SiC晶片的新方法。
发明内容
根据由从SiC晶锭切割的较厚的基底SiC晶片出产较薄产品晶片的方法的实施例,该方法包括:利用支撑衬底来支撑基底SiC晶片;以及在由支撑衬底支撑基底SiC晶片时,作为电线放电加工(wire electrical discharge machining,WEDM)过程的部分,使用引线在与基底SiC晶片的第一主表面平行的方向上切穿基底SiC晶片,以将产品晶片从基底SiC晶片分离,产品晶片当从基底SiC晶片被切割时,被附接到支撑衬底。
根据电线放电加工(WEDM)装置的实施例,WEDM装置包括:卡盘,其被配置成容纳具有支撑衬底的基底SiC晶片,以及在WEDM过程期间旋转基底SiC和支撑衬底;第一线轴和第二线轴,它们被配置成馈送引线;以及控制器,其被配置成控制卡盘的旋转和在第一线轴与第二线轴之间的引线的馈送,以便在WEDM过程期间使用引线在与基底SiC晶片的第一主表面平行的方向上切穿基底SiC晶片,并且将产品晶片从基底SiC晶片分离,产品晶片当从基底SiC晶片被切割时,被附接到支撑衬底。
根据SiC产品晶片的实施例,SiC产品晶片包括:SiC主体,其具有小于100 μm的厚度并且完全没有注入的氢。
在阅读以下详细描述时并且在查看附图时,本领域中的技术人员将意识到附加的特征和优势。
附图说明
附图的元素不一定相对于彼此按比例绘制。相同的附图标记标明对应的类似部分。可以组合各种图示实施例的特征,除非它们彼此排斥。在附图中描绘并且在以下的描述中详述实施例。
图1图示了使用电线放电加工(WEDM)过程由从SiC晶锭切割的较厚的基底SiC晶片出产较薄产品晶片的方法的实施例的流程图。
图2A至2C图示了图1中所示的方法的实施例的侧透视图。
图3A至3F图示了图1中所示的方法的实施例的侧透视图。
图4图示了图1中所示的方法的实施例的侧透视图。
图5A至5D图示了图1中所示的方法的实施例的侧透视图。
图6A至6E图示了图1中所示的方法的实施例的侧透视图。
图7A至7D图示了图1中所示的方法的实施例的侧透视图。
图8图示了用于实现图1中所示的方法的WEDM装置的实施例的框图。
图9图示了用于图8中所示的WEDM装置的晶片切割配置的实施例的俯视图。
图10图示了用于图8中所示的WEDM装置的晶片切割配置的实施例的俯视图。
图11A和11B图示了图1中所示的方法的实施例的侧透视图。
具体实施方式
本文中描述的实施例提供使用电线放电加工(WEDM)过程来切割和重复使用SiC晶片。通过利用支撑衬底来支撑基底SiC晶片并且作为WEDM过程的部分,使用引线在与基底SiC晶片的第一主表面平行的方向上切穿所支撑的基底SiC晶片,由从SiC晶锭切割的较厚的基底SiC晶片出产较薄产品晶片。除了使用本文中描述的WEDM过程来切穿基底SiC晶片之外,还可以使用WEDM过程来切穿SiC外延层。因此,在以下的描述中,通过WEDM过程被切割的基底SiC晶片替代地可以是一个或多个SiC外延层。
图1图示了由从SiC晶锭切割的较厚的基底SiC晶片出产较薄产品晶片的方法的实施例。因此,根据本文中描述的WEDM实施例,并不处理SiC晶锭本身,而是处理从SiC晶锭切割的基底晶片。该方法包括:利用支撑衬底来支撑基底SiC晶片(框100)。可以使用适合于在切割和/或后续的处理期间提供机械支撑的任何类型的支撑衬底,诸如但不限于玻璃载体、陶瓷载体、金属载体、半导体晶片等。在由支撑衬底来支撑基底SiC晶片的情况下,该方法进一步包括:作为电线放电加工(WEDM)过程的部分,使用引线(箔线)在与基底SiC晶片的第一主(顶部或底部)表面平行的方向上切穿基底SiC晶片,以将产品晶片从基底SiC晶片分离(框102)。基底SiC晶片的第一主表面可以是SiC晶片沿着其延伸的表面。第一主表面可以沿着水平方向伸展。垂直于第一主表面,在竖直方向上,SiC晶片具有与沿着第一主表面的SiC晶片的范围相比而言较小的厚度。产品晶片当从基底SiC晶片被切割时,被附接到支撑衬底。本文中互换使用术语“引线”和“箔线”,以描述被用来切割/切片穿过基底SiC晶片以出产较薄产品晶片的WEDM工具电极。
通过升华、熔化、分解和/或剥落来加工/去除半导体材料,WEDM过程在大致水平的方向上切穿基底SiC晶片。利用引线EDM,工具电极可以是引线(箔线)。引线可以缠绕在两个线轴之间,使得引线的有源部分改变。基底SiC晶片本身和/或被施加到基底SiC晶片的辅助电极形成另一个电极。作为WEDM过程的部分,电源在引线与另一个电极之间施加电压脉冲。在引线与基底SiC晶片之间不发生直接的物理接触。因此,WEDM过程可以被用来切穿比引线硬得多的半导体材料,例如,诸如SiC。
在一个实施例中,经由WEDM过程从基底SiC晶片切割的较薄产品晶片具有小于100μm的厚度。例如,可以通过WEDM过程将产品晶片切割成小于20 μm的厚度。通常,根据图1中所示的WEDM方法从基底SiC晶片切割的产品晶片可以具有任何期望的厚度,这可以取决于由产品晶片制造的功能器件的最终用途应用。
可以以相同或类似的方式重复使用基底SiC晶片以出产一个或多个附加的产品晶片。在WEDM切割过程之前,可以或可以不部分地处理基底SiC晶片,例如通过在基底SiC晶片上形成(例如,生长)外延SiC层,和/或在外延SiC层中形成功能器件的一个或多个掺杂区域。从基底SiC晶片切割的产品晶片可以被用来制造诸如晶体管、二极管等的功率半导体器件。通过WEDM过程从基底SiC晶片切割的基底SiC晶片和/或较薄产品晶片可以在切割后被处理以去除由WEDM过程引起的表面损坏。
图2A至2C图示了图1中所示的方法的实施例。
图2A示出了在第一WEDM切割过程期间从SiC晶锭切割并且由支撑衬底202支撑的基底SiC晶片200。在第一WEDM过程期间,使用引线204在与基底SiC晶片200的第一主(顶部或底部)表面平行的方向上切穿基底SiC晶片200,以将第一较薄产品晶片206从基底SiC晶片200分离。根据该实施例,在第一WEDM切割过程之前,在基底SiC晶片200上没有生长外延SiC层。
图2B示出了在WEDM过程完成之后从基底SiC晶片200分离的第一较薄产品晶片206。第一较薄产品晶片200被真空夹头(collet)208带走,以供进一步处理,该进一步处理诸如对切割表面210进行抛光、激光退火等,以去除由WEDM过程引起的表面损坏、在抛光的表面上生长外延SiC层、例如通过形成诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的掺杂的器件区域、金属喷镀等的器件制造。
图2C示出了被重复用来形成第二产品晶片的剩余的基底SiC晶片200’。在第二WEDM切割过程期间,再次由相同或不同的支撑衬底202来支撑剩余的基底SiC晶片200’。使用相同或不同的引线204在与剩余的基底SiC晶片200’的第一主(顶部或底部)表面平行的方向上切穿剩余的基底SiC晶片200’,以将第二产品晶片从剩余的基底SiC晶片200’分离。类似于图2A,在第二WEDM切割过程之前,在剩余的基底SiC晶片200’上没有生长外延SiC层。
在第二WEDM过程完成之后,第二较薄产品晶片被真空夹头208带走以供进一步处理。取决于剩余的基底SiC晶片200’的剩余厚度,WEDM过程可以重复一个或多个附加的次数。也就是说,另外的WEDM切割过程可以跟随第二WEDM切割过程,其中每个另外的切割过程可以导致被由从先前的WEDM切割过程剩余的基底SiC晶片200’切割出的另外更薄的产品晶片,并且其中每个另外更薄的产品晶片都可以被真空夹头208带走。先前的WEDM切割过程的剩余SiC晶片200’可以是后续的WEDM切割过程的初始基底SiC晶片200。
例如,在WEDM处理之前,基底SiC晶片200的典型初始厚度是大约375 μm。在第一WEDM切割过程之后,如果第一较薄产品晶片206具有大约75 μm的厚度,则剩余的基底SiC晶片200’可以具有大约250 μm的剩余厚度,并且作为第一WEDM过程的部分,从基底SiC晶片200和第一较薄产品晶片206大约相等地去除了大约50 μm的半导体材料。在该纯粹说明性的示例中,在后续的WEDM过程期间,可以从剩余的基底SiC晶片200’切割至少一个附加的产品晶片。
通常,剩余的基底SiC晶片200’可以具有比较薄产品晶片206更大的剩余厚度。替换地,剩余的基底SiC晶片200’可以具有比较薄产品晶片206更小的剩余厚度。例如,如果基底SiC晶片200的初始厚度——即在第一WEDM切割过程之前和/或在任何后续的WEDM切割过程之前的基底SiC晶片200的厚度——小于对于允许机械处置较薄产品晶片206所需的较薄产品晶片206的最小厚度,则可以是这种情况。
例如,较薄产品晶片206可以具有至少50 μm的厚度,例如至少75 μm或至少100 μm。具有小于50 μm厚度的较薄产品晶片206可能缺乏对于例如利用真空夹头208去除较薄产品晶片206所需的机械稳定性。
以上提供的厚度数字仅仅出于仅说明性目的,并且不应当以任何方式被视为限制性的。通过图1中图示的WEDM方法从起始基底SiC晶片切割的较薄产品晶片的数量取决于基底SiC晶片的初始厚度、从基底SiC晶片切割的每个较薄产品晶片的目标厚度、在WEDM切割之前是否在基底SiC晶片上生长外延层和/或由WEDM切割过程的每个实例花费的半导体材料的量。起始SiC晶片越厚,可以从相同的基底晶片形成的产品晶片就越多。在一些情况下,基底SiC晶片可以具有比上面给出的375 μm示例更大的初始厚度,例如,1 mm或甚至更厚。
图3A至3F图示了图1中所示的方法的另一个实施例。
图3A示出了在基底SiC晶片300上生长外延SiC层302之后的基底SiC晶片300。外延SiC层302可以是掺杂的或未掺杂的。在掺杂的外延SiC层302的情况下,外延SiC层302可以包括诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的一个或多个掺杂的器件区域。可以使用任何标准SiC外延过程来在基底SiC晶片300上生长外延SiC层302。
图3B示出了在晶片300被翻转、附接到支撑衬底304并且作为第一WEDM切割过程的部分被切割之后的具有外延SiC层302的基底SiC晶片300。支撑衬底304可以被附接到背对着基底SiC晶片300的外延SiC层302的表面,使得外延SiC层302插入在支撑衬底304与基底SiC晶片300之间。使用引线306在与基底SiC晶片300的第一主(顶部或底部)表面平行的方向上切穿基底SiC晶片300,以将较薄产品晶片308从基底SiC晶片300分离。
图3C示出了在切穿基底SiC晶片300以将产品晶片308从基底SiC晶片300分离之后的过程步骤。较薄产品晶片308包括外延SiC层302的至少一部分并且可能地包括基底SiC晶片300的部分300’(这取决于原始的基底SiC晶片300被切穿的位置),并且被附接到支撑衬底304。然后可以进一步处理具有支撑衬底304的较薄产品晶片308,例如通过对较薄产品晶片308的切割表面310进行抛光、激光退火等,以去除由WEDM过程引起的表面损坏,从而在外延SiC层302、金属喷镀等中形成诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的掺杂的器件区域。剩余的基底SiC晶片300”被真空夹头312带走,以用于至少一个附加的WEDM切割过程。
图3D示出了通过第一WEDM过程切割的基底SiC晶片300”的表面314被处理316以去除由第一WEDM过程引起的表面损坏。可以使用为了从SiC晶片去除表面损坏而实行的任何标准处理,诸如但不限于抛光、激光退火等。
图3E示出了在剩余的基底SiC晶片300”的经处理表面314上生长新的外延SiC层318之后的剩余的基底SiC晶片300”。如上文解释的,新的外延SiC层318可以是掺杂的或未掺杂的,并且可以包括或可以不包括诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的一个或多个掺杂的器件区域。
图3F示出了在晶片300”被翻转、附接到支撑衬底320并且作为第二WEDM切割过程的部分被切割以出产第二个较薄产品晶片之后,具有新的外延SiC层318的剩余的基底SiC晶片300”。
可以将图3D至3F中图示的过程重复一次或多次以出产较薄产品晶片。如本文中先前解释的,从原始的基底SiC晶片300产生的产品晶片的数量取决于基底SiC晶片的初始厚度、外延层厚度、从基底SiC晶片切割的每个产品晶片的目标厚度以及由WEDM切割过程的每个实例花费的半导体材料的量。在图3D至3F中图示的过程的至少一个重复中,有可能利用WEDM切割过程来分别切割外延层302或新的外延层318而不是基底SIC晶片300或剩余的基底Sic晶片300”。
图4图示了图1中所示的方法的另一个实施例。根据该实施例,从SiC晶锭切割的基底SiC晶片400由第一支撑衬底402支撑。然后在基底SiC晶片400的暴露的表面401上生长外延SiC层404。外延SiC层404可以是掺杂的或未掺杂的。在掺杂的外延SiC层的情况下,外延SiC层404可以包括诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的一个或多个掺杂的器件区域。可以使用任何标准SiC外延过程在基底SiC晶片400上生长外延SiC层404。然后将第二支撑衬底406附接到外延SiC层404,使得具有外延SiC层404的基底SiC晶片400插入在两个支撑衬底402、406之间。
然后作为WEDM过程的部分,使用引线408在与基底SiC晶片400的第一主(顶部或底部)表面平行的方向上切穿具有外延SiC层404的基底SiC晶片400,以将较薄产品晶片410从基底SiC晶片400分离。图4的右手侧示出了WEDM晶片切割过程的俯视图。
较薄产品晶片410包括外延SiC层404的至少一部分并且可能地包括基底SiC晶片400的部分400’(这取决于原始的基底SiC晶片400被切穿的位置),并且被附接到在产品晶片410的后续处理期间提供支撑的第二支撑衬底406,该产品晶片410的后续处理诸如但不限于对切割表面412进行抛光、激光退火等以去除由WEDM过程引起的表面损坏、在抛光的表面412上生长外延SiC层、例如通过形成诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的掺杂器件区域、金属喷镀等的器件制造。
剩余的基底SiC晶片400”被附接到第一支撑衬底402。可以通过重复上文解释的以及在图4中图示的步骤重复使用剩余的基底SiC晶片400”以出产一个或多个附加的较薄产品晶片。例如,可以在剩余的基底SiC晶片400”上生长另外的外延SiC层。所述另外的外延SiC层可以具有对应于基底SiC晶片400的被去除部分的厚度的至少70%的厚度,该基底SiC晶片400的被去除部分即在WEDM切割过程和随后的处理期间去除的附加材料和去除的较薄产品晶片410。如本文中先前解释的,从原始的基底SiC晶片400产生的产品晶片的数量取决于基底SiC晶片的初始厚度、外延层厚度、从基底SiC晶片400切割的每个产品晶片的目标厚度以及由WEDM切割过程的每个实例花费的半导体材料的量。
图5A至5D图示了图1中所示的方法的另一个实施例。
图5A示出了从SiC晶锭切割的并且在WEDM切割过程期间由支撑衬底502支撑的基底SiC晶片500。在WEDM过程期间,使用引线504在与基底SiC晶片500的第一主(顶部或底部)表面平行的方向上切穿基底SiC晶片500,以将较薄产品晶片506从基底SiC晶片500分离。根据该实施例,在WEDM切割过程之前,在基底SiC晶片500上没有生长外延SiC层。
图5B示出了在WEDM过程完成之后从较薄产品晶片506分离的剩余基底SiC晶片500’。在WEDM过程之后,较薄产品晶片506保持附接到支撑衬底502,以向产品晶片506提供机械稳定性。
图5C示出了通过WEDM过程被切割的较薄产品晶片506的表面508经受诸如抛光、激光退火等的进一步处理510以去除由WEDM过程引起的表面损坏。可以使用任何标准的SiC平面化、抛光和/或表面缺陷去除过程。
图5D示出了在经处理表面508上生长外延SiC层512之后的较薄产品晶片506的经处理表面508。外延SiC层512可以在生长过程期间被掺杂。可以在外延SiC层512中形成诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的一个或多个掺杂的器件区域,以形成诸如功率晶体管、功率二极管等的功率半导体器件。可以使用任何标准SiC处理来形成外延SiC层512和掺杂的器件区域。可以在外延SiC层512中和/或外延SiC层512上方形成诸如栅极结构、场板、层间电介质、(一个或多个)金属喷镀层、接触垫等的附加的器件区域。为了易于说明,没有示出这样的示例性结构,并且这样的示例性结构不应当被视为是限制性的。
图6A至6E图示了图1中所示的方法的另一个实施例。
图6A示出了从SiC晶锭切割的基底SiC晶片600,其具有在基底SiC晶片600上生长的外延SiC层602。外延SiC层602可以是掺杂的或未掺杂的。在掺杂的外延SiC层的情况下,外延SiC层602可以包括诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的一个或多个掺杂的器件区域。可以使用任何标准SiC外延过程来在基底SiC晶片600上生长外延SiC层602。基底SiC晶片600可以被翻转并且被附接到支撑衬底604。
图6B示出了在WEDM切割过程期间的具有外延SiC层602的基底SiC晶片600,其中使用引线606在与基底SiC晶片的第一主(顶部或底部)表面平行的方向上切穿基底SiC晶片300,以将较薄产品晶片608从基底SiC晶片600分离。替换地,可以通过WEDM切割过程来切割外延SiC层602;在这种情况下,产生的较薄产品晶片608可以仅包括外延生长的SiC。
图6C示出了在WEDM过程完成之后从较薄产品晶片608分离的剩余基底SiC晶片600’。在WEDM过程之后,较薄产品晶片608保持附接到支撑衬底604,以在处置和后续处理期间向较薄产品晶片608提供机械稳定性。较薄产品晶片608包括在WEDM切割过程之前生长在基底SiC晶片600上的外延SiC层602的至少一部分,并且可能地包括基底SiC晶片600的一部分,这取决于原始的基底SiC晶片600被切穿的位置。
图6D示出了通过WEDM过程被切割的较薄产品晶片608的表面610经受诸如抛光、激光退火等的进一步处理612,以去除由WEDM过程引起的表面损坏。可以使用任何标准的SiC平面化、抛光和/或表面缺陷去除过程。
图6E示出了在表面处理之后的较薄产品晶片608的切割表面610。可以在经处理外延SiC层602中形成诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的一个或多个掺杂的器件区域,以形成诸如功率晶体管、功率二极管等的功率半导体器件。可以使用任何标准SiC处理来形成掺杂的器件区域和诸如栅极结构、场板、层间电介质、(一个或多个)金属喷镀层、接触垫等的附加的器件区域。为了易于说明,没有示出这样的示例性结构,并且这样的示例性结构不应当被视为是限制性的。
图7A至7D图示了图1中所示的方法的另一个实施例。
图7A与图6A的类似之处在于外延SiC层702生长在从SiC晶锭切割的基底SiC晶片700上。与图6A至6E中所示的实施例不同,在WEDM切割过程之前完成全部前端器件处理。例如,在WEDM切割之前形成用以形成诸如功率晶体管、功率二极管等的功率半导体器件的诸如源极/漏极/发射极/集电极/阳极/阴极区域之类的全部掺杂的器件区域以及诸如栅极结构等的相关结构。在WEDM切割之前,可以使用任何标准SiC处理来形成前端器件区域。照此,在WEDM切割过程之后实行仅金属喷镀和诸如形成层间电介质和接触焊盘之类的其他后端处理。甚至金属喷镀和相关的层间电介质可以在WEDM切割之前被形成在外延SiC层702的前(暴露)表面上,使得在WEDM切割之后实行仅背面处理。
图7B示出了在WEDM切割过程期间由支撑衬底704支撑的具有外延SiC层702的基低SiC晶片700,在该WEDM切割过程期间,使用引线706在与基底SiC晶片700的第一主(顶部或底部)表面平行的方向上切穿基底SiC晶片700,以将较薄产品晶片708从基底SiC晶片700分离。
图7C示出了在WEDM过程完成之后从较薄产品晶片708分离的剩余的基底SiC晶片700’,其中产品晶片708的暴露(切割)表面710背对着先前经处理前表面712。在WEDM过程之后,较薄产品晶片708保持附接到前表面712处的支撑衬底704,以提供机械稳定性。
图7D示出了在切割表面710上形成金属喷镀层714之后的较薄产品晶片708的暴露(切割)表面710。金属喷镀层714可以形成功率半导体器件端子(例如,在竖直器件的情况下)、可以提供传热路径(例如,在竖直器件或横向器件的情况下)或者可以是两者(例如在竖直器件的情况下)。与图6A至6E中所示的实施例不同,不去除由WEDM切割过程引起的表面损坏,并且在损坏的(切割)表面710上直接形成金属喷镀层714。
图8图示了用于实现本文中描述的WEDM切割实施例的电线放电加工(WEDM)装置800的实施例。WEDM装置800包括:卡盘802,其被配置成容纳被附接到支撑衬底806的基底SiC晶片804。基底SiC晶片804可以包括或可以不包括外延SiC层。卡盘802被配置成在WEDM切割过程期间使基底SiC晶片804与支撑衬底806一起旋转。WEDM装置800还包括:一对线轴808、810,它们是线轴系统811的一部分,该线轴系统811被配置成馈送适合于WEDM切割的引线(箔线)812。
WEDM装置800进一步包括:控制器814,其被配置成控制卡盘802的旋转(例如,经由驱动卡盘802的马达816)和线轴808、810的对之间的引线812的馈送,以便在WEDM过程期间使用引线812在与基底SiC晶片804的第一主(顶部或底部)表面平行的方向上切穿基底SiC晶片804,并且将产品晶片从基底SiC晶片804分离,产品晶片当从基底SiC晶片804被切割时,被附接到支撑衬底806。控制器814还控制电源818,以控制在WEDM切割过程期间施加的电压脉冲的类型。
如上文解释的,通过升华、熔化、分解和/或剥落来加工/去除半导体材料,WEDM过程在大致水平的方向上切穿基底SiC晶片804。工具电极是引线(箔线)812,其在线轴808、810的对之间被馈送,使得引线812的有源部分可以改变。基底SiC晶片804和/或被施加到晶片804的电极形成了在WEDM过程期间使用的另一个电极。作为WEDM过程的一部分,电源818在引线812与另一个电极之间施加电压脉冲。在引线812与基底SiC晶片804之间没有发生直接的物理接触。因此,WEDM过程可以被用来切穿比引线812硬得多的半导体材料,例如,诸如SiC。
可以将介电液体820施加到引线812和基底SiC晶片804中的至少一个以辅助WEDM过程。例如,将介电液体820施加在引线812与基底SiC晶片804之间。介电液体820可以是油基电介质或水基电介质。可以将介电液体820泵送到包含基底SiC晶片804和/或引线812的槽或腔室822中,并且可以过滤介电液体820以去除由WEDM过程生成的污染物。
图9图示了用于图8中所示的WEDM装置800的晶片切割配置的实施例。根据该实施例,在引线812切穿基底SiC晶片804时,在横向于基底SiC晶片804的侧面900的方向上移动引线812。引线812的横向移动由图9中面向下的实心箭头指示。引线802也朝向基底SiC晶片804移动,和/或基底SiC晶片804朝向引线812移动,使得引线812在WEDM过程期间继续切穿基底SiC晶片804,以出产较薄产品晶片。该移动由图9中的面向左和面向右的虚线箭头指示。
在一个实施例中,介电液体820是油基电介质,并且辅助电极902被形成在基底SiC晶片804的侧面900(即,被切割的基底SiC晶片804的边缘)上。辅助电极902可以具有比基底SiC晶片804更大的导电性,使得在WEDM切割过程期间大幅的电流不会竖直地流过基底SiC晶片804。辅助电极902可以沉积在基底SiC晶片804的侧面900上。例如,金属层或碳层可以沉积在基底SiC晶片804的侧面900上。在更具体的实施例中,碳基漆(carbon-basedlacquer)可以被丝网印刷到基底SiC晶片804的侧面900上,并且被干燥以形成辅助电极902。在另一个实施例中,辅助电极902可以是被施加到基底SiC晶片804的侧面900的导电膏。
在WEDM装置控制器814的控制下,在辅助电极902被WEDM过程去除之前,电源818将电压脉冲施加在引线812与基底SiC晶片804的侧面900处的辅助电极902之间。在作为WEDM过程的部分的、将辅助电极902从基底SiC晶片804的侧面900去除之后,将电压脉冲施加在引线812与本征导电层904之间,该本征导电层904在由引线812切割的基底SiC晶片804的侧面900的部分上形成。
在火花(spark)期间产生的等离子体可以使介电液体820破裂(crack),从而形成静电碳(pyrostatic carbon)。一旦已经去除了辅助电极902,并且暴露了基底SiC晶片804的侧面900,静电碳就可以沉积在基底SiC晶片804的暴露的侧面900上。沉积的静电碳可以在由引线812切割的基底SiC晶片804的侧面900的部分上形成本征导电层904。本征导电层904提供导电性,该导电性允许在通过WEDM过程去除该区域中的辅助电极902之后,以及当在WEDM过程期间将诸如离子之类的材料和/或半导体的卡盘从基底SiC晶片804去除时,利用由电压脉冲引起的连续火花来连续切割SiC晶片804,该电压脉冲由电源818施加在引线812与形成在基底SiC晶片804的侧面900上的本征导电层904之间。
在将辅助电极902从基底SiC晶片804的侧面900去除时,以及利用每个附加的火花,去除基底SiC晶片804的一部分并且静电碳可以被沉积在基底SiC晶片804上以维持本征导电层904。通过WEDM过程生成的本征导电层904可以例如通过烘箱过程和/或通过使用富氧等离子体而去除,或者替代地被用作后续电镀过程的籽晶层,其中金属被沉积在从基底SiC晶片804切割的较薄产品晶片的切割表面上。此外或者作为替换方式,例如,如图7D中所示的那样,可以去除本征导电层904,并且可以在较薄产品晶片的切割表面上沉积附加的金属层,其中附加的金属层可以被用作后续电镀过程的籽晶层。
例如,由电源818施加的开源电压可以在14 V到200 V的范围内。例如,由电源818施加的脉冲的电流可以在0.1安培至100安培的范围内。如可以是脉冲之间的关断时间那样,脉冲的持续时间可以按照期望变化。在切割过程期间,WEDM过程可以被停止一次或多次,例如一次持续几秒,以确保新鲜电介质的可用性。例如,可以利用新的介电液体替换使用过的(例如,脏的)介电液体。WEDM装置800可以经由线轴系统811在WEDM过程期间自动替换引线,以维持电极完整性。当脉冲开始发生时,在引线812与基底SiC晶片804或辅助电极/本征导电层902/904之间形成的所生成的等离子体区域的直径取决于脉冲的导通时间。控制器814可以控制脉冲的持续时间以控制由WEDM过程创建的等离子体的程度或定位。对于大的脉冲持续时间而言,等离子体可能更大。在微秒EDM范围内,等离子体直径较小,并且因此焦耳热的量可能相对较小,并且基底SiC晶片804的较小局部区域受影响。
图10图示了用于图8中所示的WEDM装置800的晶片切割配置的另一个实施例。图10中所示的实施例与图9中所示的实施例类似。然而,不同的是,没有在通过WEDM过程切割的基底SiC晶片804的侧面900上最初形成和/或维持辅助电极。而是,基底SiC晶片804和/或在基底SiC晶片804上生长的外延SiC层拥有具有充分地足够高的电导率的掺杂区域,以在WEDM切割过程期间起到另一个电极的作用。此外或者作为替换方式,如上解释的本征导电层可以在WEDM切割过程期间形成。例如,基底SiC晶片804和/或在基底SiC晶片804上生长的外延SiC层可以拥有具有大于0.01西门子(S)/cm的电导率(或小于100 Ωcm的电阻率)的掺杂区域。根据该实施例,在WEDM装置控制器814的控制下,在引线812切穿掺杂区域时,电源818在基底SiC晶片804与引线812之间施加电压脉冲。由于在这种情况下不使用辅助电极,介电液体820可以是水基电介质。然而,可以使用油基或其他类型的介电液体820。在WEDM过程期间引线812切穿基底SiC晶片814时,可以经由WEDM装置800的卡盘802和对应的马达816来旋转基底SiC晶片804。基底SiC晶片804的旋转由图10中的圆圈箭头指示。与此相反,如结合图9所示的,基底SiC晶片804可以免于旋转。旋转的基底SiC晶片804可以导致辅助电极902的去除,如果没有在基底SiC晶片804中构建本征导电层和/或如果基底SiC晶片804不具有本征导电性,则该辅助电极902的去除可能是不利的。
图11A和11B图示了图1中所示的方法的另一个实施例。图11A示出了在WEDM切割过程期间的基底SiC晶片1000。在切穿基底SiC晶片1000以将较薄产品晶片从基底SiC晶片1000分离之前,第一外延SiC层1002被形成在基底SiC晶片1000的顶部主表面上,并且第二外延SiC层1004被形成在基底SiC晶片1000的底部主表面上。第一外延SiC层1002可以具有背对着基底SiC晶片1000的硅面,并且第二外延SiC层1004可以具有背对着基底SiC晶片1000的碳面。设想其他硅面和碳面的取向。支撑衬底1006、1008可以被附接到相对的外延SiC层1002、1004。图11A的右手侧示出了WEDM晶片切割过程的俯视图。
图11B示出了在作为WEDM过程的一部分的经由引线1010切穿基底SiC晶片1000之后的具有相对的外延SiC层1002、1004的基底SiC晶片1000。WEDM过程出产了从彼此分离并且从基底SiC晶片1000分离的第一产品晶片1012和第二产品晶片1014。第一产品晶片1012包括第一外延SiC层1002的至少一部分并且可能地包括基底SiC晶片1000的一部分1000’(这取决于原始的基底SiC晶片1000被切穿的位置),并且被附接到第一支撑衬底1006。第二产品晶片1014包括第二外延SiC层1004的至少一部分并且可能地包括基底SiC晶片1000的一部分1000’(这取决于原始的基底SiC晶片1000被切穿的位置),并且被附接到第二支撑衬底1008。在切穿基底SiC晶片1000以将较薄产品晶片1012、1014从彼此分离并且从基底SiC晶片1000分离之前,可以将掺杂剂注入到外延SiC层1002、1004中的至少一个中。在切穿基底SiC晶片1000以将较薄产品晶片1012、1014从彼此分离并且从基底SiC晶片1000分离之前,可以将具有外延SiC层1002、1004的基底SiC晶片1000退火,以激活被包含在外延SiC层1002、1004中的掺杂剂。替代地,可以在WEDM切割之后进行掺杂和/或退火。
诸如“在……下”、“下面”、“下”、“在……上”、“上”等等的空间相对术语出于易于描述的目的被用来解释一个元件相对于第二元件的定位。除了与各图中描绘的取向不同的取向之外,这些术语意图涵盖器件的不同取向。此外,诸如“第一”、“第二”等等的术语还被用来描述各种元件、区域、部分等,并且也不意图是限制性的。相同的术语遍及该描述指代相同的元件。
如本文中使用的,术语“具有”、“含有”、“包括”、“包含”等等是开放式术语,其指示陈述的元件或特征的存在,但是不排除附加的元件或特征。除非上下文另行明确指示的,冠词“一”、“一个”和“该”意图包括复数以及单数。
在下文中,详细解释如本文中描述的本方法、电线放电加工(WEDM)装置和SiC产品晶片的另外的实施例。要理解的是,不仅可以用指示的相应组合的形式、而且可以在不偏离本发明的范围的情况下以其他组合的形式或单独地使用上面提到的特征以及还要在下面解释的特征。可以使用WEDM装置来实行如本文中描述的方法。此外,可以利用如本文中描述的方法来产生SiC产品晶片。也就是说,还可以为WEDM装置和/或SiC产品晶片公开结合该方法所描述的全部特征,以及反之亦然。
根据由从SiC晶锭切割的较厚的基底SiC晶片出产较薄产品晶片的方法的实施例,该方法包括:利用支撑衬底来支撑基底SiC晶片;以及在由支撑衬底支撑基底SiC晶片时,作为电线放电加工(WEDM)过程的部分,使用引线在与基底SiC晶片的第一主表面平行的方向上切穿基底SiC晶片,以将产品晶片从基底SiC晶片分离,产品晶片当从基底SiC晶片被切割时,被附接到支撑衬底。
根据该方法的至少一个实施例,该方法包括:在产品晶片背对着支撑衬底的表面上形成外延SiC层。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之后,可以形成外延SiC层。
根据该方法的至少一个实施例,该方法包括:处理产品晶片背对着支撑衬底的表面。该处理可以导致由WEDM过程引起的表面损坏的去除。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之后,和/或在形成外延SiC层之前,可以实行对表面进行处理。
根据该方法的至少一个实施例,该方法包括:在基底SiC晶片的第一主表面上形成外延SiC层。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之前,可以形成所述外延SiC层。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之后,产品晶片可以包括外延SiC层的至少一部分。例如,产品晶片可以包括整个外延SiC层。
有可能的是,利用支撑衬底来支撑基底SiC晶片包括:将支撑衬底附接到外延SiC层背对着基底SiC晶片的表面,使得外延SiC层插入在支撑衬底与基底SiC晶片之间。
在该方法的至少一个实施例中,该方法包括:处理通过WEDM切割的外延SiC层的表面。由此,可以去除由WEDM过程引起的表面损坏。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之后,可以实行该处理。
根据至少一个实施例,该方法包括:在外延层中形成一个或多个掺杂区域。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之前,可以形成一个或多个掺杂区域。
根据该方法的至少一个实施例,该方法包括:将附加的支撑衬底附接到基底SiC晶片背对着外延SiC层的表面,使得具有外延SiC层的基底SiC晶片插入在支撑衬底与附加的支撑衬底之间。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之前,可以附接附加的支撑衬底。
根据该方法的至少一个实施例,通过WEDM过程将从基底SiC晶片分离的产品晶片切割成小于100 μm的厚度。对于从基底SiC晶片分离的产品晶片而言,特别有可能通过WEDM过程将其切割成小于20 μm的厚度。
根据该方法的至少一个实施例,该方法包括:在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之后,利用相同或不同的支撑衬底来重复支撑基底SiC晶片。该方法可以进一步包括:作为新的WEDM过程的一部分,使用相同或不同的引线来切穿基底SiC晶片,以将新的产品晶片从基底SiC晶片分离。新的产品晶片当从基底SiC晶片被切割时可以被附接到支撑衬底。在重复支撑基底SiC晶片之后,可以实行新的WEDM过程。
根据该方法的至少一个实施例,该方法包括:处理基底SiC晶片的切割表面以去除由WEDM过程引起的表面损坏,产品晶片沿着该切割表面被分离。在将产品晶片从基底SiC晶片分离之后,和/或在将新的产品晶片从基底SiC晶片分离之前,可以执行该处理。
根据该方法的至少一个实施例,WEDM过程包括:在引线与基底SiC晶片之间施加介电液体。WEDM过程可以进一步包括:在引线切穿基底SiC晶片时,在横向于基底SiC晶片的侧面的方向上移动引线。介电液体可以是油基电介质。替换地,介电液体可以是水基电介质。
根据该方法的至少一个实施例,WEDM过程包括:在基底SiC晶片的侧面上形成电极。例如在该侧面被引线切割时,可以通过WEDM过程去除该电极。另外,WEDM过程可以包括:特别地在通过WEDM过程去除电极之前,在引线与基底SiC晶片的侧面处的电极之间施加电压脉冲。此外或作为替换方式,特别地在通过WEDM过程去除该电极之后,可以在引线与在半导体晶片的侧面上形成的本征导电层之间施加电压脉冲。本征导电层可以例如与作为介电液体的油基电介质相结合地形成。
根据该方法的至少一个实施例,基底SiC晶片或在基底SiC晶片上形成的(可选)外延SiC层具有掺杂区域。在这种情况下,WEDM过程可以包括:在引线切穿掺杂区域时,将电压脉冲施加在基底SiC晶片与引线之间。
在该方法的至少一个实施例中,在WEDM过程期间,在引线切穿基底SiC晶片时,旋转基底SiC晶片。在基底SiC晶片旋转时,电压脉冲可以被施加在基底SiC晶片与引线之间。如果基底SiC晶片或在基底SiC晶片上形成的外延SiC层具有掺杂区域,则在基底SiC晶片旋转并且引线切穿掺杂区域时,电压脉冲可以被施加在基底SiC晶片与引线之间。
根据该方法的至少一个实施例,该方法包括:在基底SiC晶片的第一主表面上形成第一外延SiC层以及在基底SiC晶片与第一主表面相对的第二主表面上形成第二外延SiC层。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之前,可以形成第一外延SiC层和第二外延SiC层。第一外延SiC层可以具有背对着基底SiC晶片的硅面和/或第二外延SiC层可以具有背对着基底SiC晶片的碳面。切穿基底SiC晶片可以出产包括第一外延SiC层的至少一部分的产品晶片,并且出产包括第二外延SiC层的至少一部分的从基底SiC晶片分离的附加的产品晶片。
在该方法的至少一个实施例中,将掺杂剂注入到第一外延SiC层和第二外延SiC层中的至少一个中。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之前,可以注入掺杂剂。
根据该方法的至少一个另外的实施例,该方法包括:特别地在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之前,将具有第一外延SiC层和第二外延SiC层的基底SiC晶片退火,以激活被包含在第一外延SiC层中和第二外延SiC层中的掺杂剂。
在该方法的至少一个实施例中,在基底SiC晶片的第一主表面上形成外延SiC层。另外,在外延SiC层中形成一个或多个功能器件。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之前,可以形成外延SiC层和一个或多个功能器件。在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之后,产品晶片可以包括外延SiC层的至少一部分。
在该方法的至少一个实施例中,特别地在切穿基底SiC晶片以将产品晶片从基底SiC晶片分离之后,在通过WEDM过程形成的产品晶片的切割表面上形成金属喷镀层。
根据电线放电加工(WEDM)装置的至少一个实施例,所述WEDM装置包括:卡盘,该卡盘被配置成容纳具有支撑衬底的基底SiC晶片,以及在WEDM过程期间旋转基底SiC和支撑衬底。该WEDM装置进一步包括:第一线轴和第二线轴,它们被配置成馈送引线;以及控制器,该控制器被配置成控制卡盘的旋转和在第一线轴与第二线轴之间的引线的馈送,以便在WEDM过程期间使用引线在与基底SiC晶片的第一主表面平行的方向上切穿基底SiC晶片,并且将产品晶片从基底SiC晶片分离,产品晶片当从基底SiC晶片被切割时,被附接到支撑衬底。
根据SiC产品晶片的至少一个实施例,所述SiC产品晶片包括:SiC主体,其具有小于100 μm的厚度并且完全没有注入的氢。
在将上述范围的变型和应用考虑在内的情况下,应当理解的是,本发明不受前文描述的限制,也不受附图的限制。替代地,本发明仅由所附权利要求书及其合法等同物限制。
Claims (24)
1.一种由从SiC晶锭切割的较厚的基底SiC晶片出产较薄产品晶片的方法,所述方法包括:
利用支撑衬底来支撑所述基底SiC晶片;以及
在由所述支撑衬底支撑所述基底SiC晶片时,作为电线放电加工(WEDM)过程的部分,使用引线在与所述基底SiC晶片的第一主表面平行的方向上切穿所述基底SiC晶片,以将所述产品晶片从所述基底SiC晶片分离,所述产品晶片当从所述基底SiC晶片被切割时,被附接到所述支撑衬底。
2.根据权利要求1所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之后,在所述产品晶片背对着所述支撑衬底的表面上形成外延SiC层。
3.根据权利要求2所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之后,并且在形成所述外延SiC层之前,处理所述产品晶片背对着所述支撑衬底的表面,以去除由WEDM过程引起的表面损坏。
4.根据权利要求1所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之前,在所述基底SiC晶片的第一主表面上形成外延SiC层,
其中利用所述支撑衬底支撑所述基底SiC晶片包括:将所述支撑衬底附接到所述外延SiC层背对着所述基底SiC晶片的表面,使得所述外延SiC层插入在所述支撑衬底与所述基底SiC晶片之间,
其中在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之后,所述产品晶片包括所述外延SiC层的至少一部分。
5.根据权利要求4所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之后,处理通过所述WEDM过程切割的外延SiC层的表面,以去除由所述WEDM过程引起的表面损坏。
6.根据权利要求4所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之前,在所述外延SiC层中形成一个或多个掺杂区域。
7.根据权利要求4所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之前,将附加的支撑衬底附接到所述基底SiC晶片背对着所述外延SiC层的表面,使得具有所述外延SiC层的基底SiC晶片插入在所述支撑衬底与所述附加的支撑衬底之间。
8.根据权利要求1所述的方法,其中通过所述WEDM过程将从所述基底SiC晶片分离的产品晶片切割成小于100 μm的厚度。
9.根据权利要求1所述的方法,其中通过所述WEDM过程将从所述基底SiC晶片分离的产品晶片切割成小于20 μm的厚度。
10.根据权利要求1所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之后,利用相同或不同的支撑衬底来重复支撑所述基底SiC晶片;以及
在重复支撑所述基底SiC晶片之后,作为新的WEDM过程的部分,使用相同或不同的引线切穿所述基底SiC晶片,以将新的产品晶片从所述基底SiC晶片分离,所述新的产品晶片当从所述基底SiC晶片被切割时,被附接到所述支撑衬底。
11.根据权利要求10所述的方法,进一步包括:
在所述产品晶片从所述基底SiC晶片分离之后,并且在所述新的产品晶片从所述基底SiC晶片分离之前,处理所述基底SiC晶片的切割表面以去除由所述WEDM过程引起的表面损坏,所述产品晶片沿着所述切割表面被分离。
12.根据权利要求1所述的方法,其中所述WEDM过程包括:
在所述引线与所述基底SiC晶片之间施加介电液体;以及
在所述引线切穿所述基底SiC晶片时,在横向于所述基底SiC晶片的侧面的方向上移动所述引线。
13.根据权利要求12所述的方法,其中所述介电液体是油基电介质,并且其中所述WEDM过程包括:
在所述基底SiC晶片的侧面上形成电极;以及
在通过所述WEDM过程去除所述电极之前,将电压脉冲施加在所述引线与所述基底SiC晶片的侧面处的电极之间,并且在通过所述WEDM过程去除所述电极之后和在由所述引线切割所述侧面时,将电压脉冲施加在所述引线与在所述半导体晶片的侧面上形成的本征导电层之间。
14.根据权利要求12所述的方法,其中所述基底SiC晶片或在所述基底SiC晶片上形成的外延SiC层具有掺杂区域,并且其中所述WEDM过程包括:
在所述引线切穿所述掺杂区域时,将电压脉冲施加在所述基底SiC晶片与所述引线之间。
15.根据权利要求14所述的方法,其中所述介电液体是水基电介质。
16.根据权利要求12所述的方法,进一步包括:
在所述WEDM过程期间,在所述引线切穿所述基底SiC晶片时,旋转所述基底SiC晶片。
17.根据权利要求16所述的方法,其中所述基底SiC晶片或在所述基底SiC晶片上形成的外延SiC层具有掺杂区域,并且其中所述WEDM过程包括:
在所述基底SiC晶片旋转并且所述引线切穿所述掺杂区域时,将电压脉冲施加在所述基底SiC晶片与所述引线之间。
18.根据权利要求1所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之前,在所述基底SiC晶片的第一主表面上形成第一外延SiC层以及在所述基底SiC晶片与所述第一主表面相对的第二主表面上形成第二外延SiC层,
其中所述第一外延SiC层具有背对着所述基底SiC晶片的硅面,
其中所述第二外延SiC层具有背对着所述基底SiC晶片的碳面,
其中切穿所述基底SiC晶片可以出产包括所述第一外延SiC层的至少一部分的产品晶片,并且出产包括所述第二外延SiC层的至少一部分的从所述基底SiC晶片分离的附加的产品晶片。
19.根据权利要求18所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之前,将掺杂剂注入到所述第一外延SiC层和所述第二外延SiC层中的至少一个中。
20.根据权利要求18所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之前,将具有所述第一外延SiC层和所述第二外延SiC层的基底SiC晶片退火,以激活被包含在所述第一外延SiC层中和所述第二外延SiC层中的掺杂剂。
21.根据权利要求1所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之前,在所述基底SiC晶片的第一主表面上形成外延SiC层,并且在所述外延SiC层中形成一个或多个功能器件,
其中在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之后,所述产品晶片包括所述外延SiC层的至少一部分。
22.根据权利要求21所述的方法,进一步包括:
在切穿所述基底SiC晶片以将所述产品晶片从所述基底SiC晶片分离之后,在通过所述WEDM过程形成的产品晶片的切割表面上形成金属喷镀层。
23.一种电线放电加工(WEDM)装置,其包括:
卡盘,所述卡盘被配置成容纳具有支撑衬底的基底SiC晶片,以及在WEDM过程期间旋转所述基底SiC和所述支撑衬底;
第一线轴和第二线轴,所述第一线轴和第二线轴被配置成馈送引线;以及
控制器,所述控制器被配置成控制所述卡盘的旋转和在所述第一线轴与所述第二线轴之间的引线的馈送,以便在所述WEDM过程期间使用所述引线在与所述基底SiC晶片的第一主表面平行的方向上切穿所述基底SiC晶片,并且将产品晶片从所述基底SiC晶片分离,所述产品晶片当从所述基底SiC晶片被切割时,被附接到所述支撑衬底。
24.一种SiC产品晶片,其包括SiC主体,所述SiC主体具有小于100 μm的厚度并且完全没有注入的氢。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/971830 | 2018-05-04 | ||
US15/971,830 US10967450B2 (en) | 2018-05-04 | 2018-05-04 | Slicing SiC material by wire electrical discharge machining |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110435022A true CN110435022A (zh) | 2019-11-12 |
CN110435022B CN110435022B (zh) | 2022-11-04 |
Family
ID=68384624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910367570.7A Active CN110435022B (zh) | 2018-05-04 | 2019-05-05 | 通过电线放电加工实施SiC材料切片的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10967450B2 (zh) |
JP (1) | JP2019208018A (zh) |
CN (1) | CN110435022B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10272510B2 (en) * | 2016-01-14 | 2019-04-30 | United Technologies Corporation | Electrical discharge machining apparatus |
JP7083109B2 (ja) * | 2018-06-27 | 2022-06-10 | 株式会社牧野フライス製作所 | ワイヤ放電加工装置及びその制御方法並びに制御プログラム |
CN115415665A (zh) * | 2021-05-14 | 2022-12-02 | 日扬科技股份有限公司 | 非接触式加工装置及加工方法 |
CN115958709B (zh) * | 2022-12-28 | 2023-06-20 | 宁波合盛新材料有限公司 | 碳化硅晶片的多线切割方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186589A (ja) * | 2002-12-05 | 2004-07-02 | Denso Corp | 半導体基板の製造方法および製造装置 |
TWI226270B (en) * | 2002-12-26 | 2005-01-11 | Ind Tech Res Inst | Method and apparatus of asynchronous wire-cutting electric discharge machine |
CN101797713A (zh) * | 2010-04-08 | 2010-08-11 | 南京航空航天大学 | 硅片的磨削/电解复合多线切割加工方法 |
US20130240487A1 (en) * | 2010-11-24 | 2013-09-19 | Mitsubishi Electric Corporation | Wire-cut electrical discharge machining apparatus and semiconductor wafer manufacturing method |
CN103811381A (zh) * | 2012-11-09 | 2014-05-21 | 松下电器产业株式会社 | 晶片剥离装置及晶片剥离方法 |
CN103962664A (zh) * | 2013-01-29 | 2014-08-06 | 佳能市场营销日本株式会社 | 线放电加工装置以及线放电加工方法 |
CN104220201A (zh) * | 2012-04-12 | 2014-12-17 | 三菱电机株式会社 | 线放电加工装置以及使用该线放电加工装置的半导体晶片的制造方法 |
US20150279941A1 (en) * | 2010-09-30 | 2015-10-01 | Infineon Technologies Ag | Composite Wafer Having a Graphite Core |
JP2015216298A (ja) * | 2014-05-13 | 2015-12-03 | 株式会社ディスコ | ウェーハの加工方法 |
CN106409669A (zh) * | 2015-07-31 | 2017-02-15 | 英飞凌科技股份有限公司 | 形成晶片结构的方法、形成半导体器件的方法和晶片结构 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4131524A (en) | 1969-11-24 | 1978-12-26 | U.S. Philips Corporation | Manufacture of semiconductor devices |
US3914170A (en) | 1973-03-19 | 1975-10-21 | United Aircraft Corp | Erosion prevention and fault detection for electrochemical machining apparatus |
EP0483867A3 (en) | 1990-11-01 | 1993-01-27 | Matsushita Electric Industrial Co., Ltd | Method of discharge processing of semiconductor |
JP2000012745A (ja) | 1998-06-24 | 2000-01-14 | Nec Corp | 半導体パッケージおよびその製造方法 |
US6812552B2 (en) | 2002-04-29 | 2004-11-02 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US20040058478A1 (en) | 2002-09-25 | 2004-03-25 | Shafidul Islam | Taped lead frames and methods of making and using the same in semiconductor packaging |
US7351611B2 (en) | 2004-02-20 | 2008-04-01 | Carsem (M) Sdn Bhd | Method of making the mould for encapsulating a leadframe package |
FR2879183B1 (fr) | 2004-12-15 | 2007-04-27 | Atmel Grenoble Soc Par Actions | Procede de fabrication collective de microstructures a elements superposes |
US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
US8822306B2 (en) | 2010-09-30 | 2014-09-02 | Infineon Technologies Ag | Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core |
WO2012145419A2 (en) | 2011-04-18 | 2012-10-26 | Lawrence Livermore National Security, Llc | Method of fabricating high-density hermetic electrical feedthroughs |
US9349804B2 (en) | 2013-02-12 | 2016-05-24 | Infineon Technologies Ag | Composite wafer for bonding and encapsulating an SiC-based functional layer |
US11721547B2 (en) * | 2013-03-14 | 2023-08-08 | Infineon Technologies Ag | Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device |
US9054063B2 (en) | 2013-04-05 | 2015-06-09 | Infineon Technologies Ag | High power single-die semiconductor package |
US9613930B2 (en) | 2013-10-25 | 2017-04-04 | Infineon Technologies Ag | Semiconductor device and method for manufacturing a semiconductor device |
US9219049B2 (en) | 2013-12-13 | 2015-12-22 | Infineon Technologies Ag | Compound structure and method for forming a compound structure |
US9449876B2 (en) | 2014-01-17 | 2016-09-20 | Infineon Technologies Ag | Singulation of semiconductor dies with contact metallization by electrical discharge machining |
US20150364550A1 (en) | 2014-06-16 | 2015-12-17 | Infineon Technologies Ag | Optimized layer for semiconductor |
US9633843B2 (en) * | 2014-06-25 | 2017-04-25 | Global Wafers Co., Ltd | Silicon substrates with compressive stress and methods for production of the same |
US10300542B2 (en) * | 2014-09-24 | 2019-05-28 | Mitsubishi Electric Corporation | Wire electrical discharge machining apparatus and method of manufacturing semiconductor wafer |
DE102015103323A1 (de) | 2015-03-06 | 2016-09-08 | Infineon Technologies Austria Ag | Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung |
DE102015111453B4 (de) | 2015-07-15 | 2022-03-10 | Infineon Technologies Ag | Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements |
DE102015112649B4 (de) | 2015-07-31 | 2021-02-04 | Infineon Technologies Ag | Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement |
DE102016105610B4 (de) | 2016-03-24 | 2020-10-08 | Infineon Technologies Ag | Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung |
DE102016113500B4 (de) | 2016-07-21 | 2022-12-15 | Infineon Technologies Ag | Vorrichtung zum Steuern einer Bewegung einer Schleifscheibe und Verfahren zum Bilden von Halbleiterbauelementen |
DE102016114949B4 (de) | 2016-08-11 | 2023-08-24 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements |
-
2018
- 2018-05-04 US US15/971,830 patent/US10967450B2/en active Active
-
2019
- 2019-05-05 CN CN201910367570.7A patent/CN110435022B/zh active Active
- 2019-05-07 JP JP2019087291A patent/JP2019208018A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186589A (ja) * | 2002-12-05 | 2004-07-02 | Denso Corp | 半導体基板の製造方法および製造装置 |
TWI226270B (en) * | 2002-12-26 | 2005-01-11 | Ind Tech Res Inst | Method and apparatus of asynchronous wire-cutting electric discharge machine |
CN101797713A (zh) * | 2010-04-08 | 2010-08-11 | 南京航空航天大学 | 硅片的磨削/电解复合多线切割加工方法 |
US20150279941A1 (en) * | 2010-09-30 | 2015-10-01 | Infineon Technologies Ag | Composite Wafer Having a Graphite Core |
US20130240487A1 (en) * | 2010-11-24 | 2013-09-19 | Mitsubishi Electric Corporation | Wire-cut electrical discharge machining apparatus and semiconductor wafer manufacturing method |
CN104220201A (zh) * | 2012-04-12 | 2014-12-17 | 三菱电机株式会社 | 线放电加工装置以及使用该线放电加工装置的半导体晶片的制造方法 |
CN103811381A (zh) * | 2012-11-09 | 2014-05-21 | 松下电器产业株式会社 | 晶片剥离装置及晶片剥离方法 |
CN103962664A (zh) * | 2013-01-29 | 2014-08-06 | 佳能市场营销日本株式会社 | 线放电加工装置以及线放电加工方法 |
JP2015216298A (ja) * | 2014-05-13 | 2015-12-03 | 株式会社ディスコ | ウェーハの加工方法 |
CN106409669A (zh) * | 2015-07-31 | 2017-02-15 | 英飞凌科技股份有限公司 | 形成晶片结构的方法、形成半导体器件的方法和晶片结构 |
Also Published As
Publication number | Publication date |
---|---|
US20190337069A1 (en) | 2019-11-07 |
US10967450B2 (en) | 2021-04-06 |
CN110435022B (zh) | 2022-11-04 |
JP2019208018A (ja) | 2019-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110435022A (zh) | 通过电线放电加工来将SiC材料切片 | |
JP5621994B2 (ja) | モザイク状ダイヤモンドの製造方法 | |
CN104037070B (zh) | 半导体器件及其生产方法 | |
CN109065441A (zh) | 半导体装置及半导体装置的制造方法 | |
US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
KR20110063452A (ko) | 기판들의 개선된 클리빙 | |
CN1144274C (zh) | 半导体器件制造设备和半导体器件制造方法 | |
CN111005068A (zh) | 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法 | |
JPS5843909B2 (ja) | Icチツプ支持体及びその製造方法 | |
JP6857411B2 (ja) | 半導体層を製造するための方法及び装置 | |
CN105789109B (zh) | 包括埋入式阳极氧化物结构的半导体装置及其制造方法 | |
JPWO2012160880A1 (ja) | 発光素子の製造方法および発光素子 | |
KR101456842B1 (ko) | 태양 전지 제조 장치 및 태양 전지 제조 방법 | |
CN102832300B (zh) | 制造半导体发光装置的方法 | |
JP6481603B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
KR20190047785A (ko) | 저차원 물질을 위한 표면처리 방법 | |
KR20090132541A (ko) | 기판형 태양전지의 제조방법 | |
CN205303472U (zh) | 一种渐变电场限制环高压快恢复二极管芯片 | |
US20240297146A1 (en) | Method for manufacturing semiconductor device, method for manufacturing support substrate, and method for peeling substrate | |
US11362275B2 (en) | Annealing processes for memory devices | |
KR102499511B1 (ko) | 전해 처리 지그 및 전해 처리 방법 | |
WO2018070188A1 (ja) | 電解処理治具、電解処理治具の製造方法及び電解処理装置 | |
JP2024516571A (ja) | ゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板およびゲルマニウム基板構造の調製方法 | |
JP2023138469A (ja) | 4h-sic物質と直接コンタクトする3c-sic層を形成するために4h-sic物質のウエハを処理するプロセス | |
JP2005259859A (ja) | 拡散ウエハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |