JP6857411B2 - 半導体層を製造するための方法及び装置 - Google Patents

半導体層を製造するための方法及び装置 Download PDF

Info

Publication number
JP6857411B2
JP6857411B2 JP2018540209A JP2018540209A JP6857411B2 JP 6857411 B2 JP6857411 B2 JP 6857411B2 JP 2018540209 A JP2018540209 A JP 2018540209A JP 2018540209 A JP2018540209 A JP 2018540209A JP 6857411 B2 JP6857411 B2 JP 6857411B2
Authority
JP
Japan
Prior art keywords
support substrate
semiconductor layer
layer
separation layer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018540209A
Other languages
English (en)
Other versions
JP2018535562A (ja
Inventor
レーバー,シュテファン
シリンガー,カイ
ジープケ,フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexwafe GmbH
Original Assignee
Nexwafe GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexwafe GmbH filed Critical Nexwafe GmbH
Publication of JP2018535562A publication Critical patent/JP2018535562A/ja
Application granted granted Critical
Publication of JP6857411B2 publication Critical patent/JP6857411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Description

本発明は、半導体層を製造するための装置及び方法に関する。
大面積電子部品、例えば大面積発光素子又は太陽光電池には、これらのデバイスにおいて当該半導体ウェーハの材料コストが製品全体のコストのうちの大きな部分を占めるために、高品質かつ低コストの半導体ウェーハに対するニーズが存在している。半導体ウェーハの製造方法は公知に属し、その際、シリコンブロック(“インゴット”)からソーイング法によって半導体ウェーハが製造される。これにより、高品質の、とりわけ、単結晶半導体ウェーハを製造することが可能である。ただし、当該製造コストは、シリコンブロックのソーイング処理時の材料損失の点からしても、コスト高である。
こうした事情から、支持基板上に半導体層を析出させ、続いて、それを当該支持基板から引き剥がすという方式の別途方法が開発された。こうして、引き剥がされた当該半導体層は、当該電子デバイス製造用の当該半導体ウェーハとして使用される。
半導体ウェーハを製造するためのこの種の方法にはさまざまな最適化対策が講じられており、例えば国際公開第2013/004851号の開示において、コーティングプロセス中の潜在的な寄生析出面積が最小化された。
ただし、工業的使用にとっては、さらなるコスト削減が不可欠である。
国際公開第2013/004851号
したがって、本発明の目的は、半導体層を製造するための従来公知の当該方法においてコストダウンを達成することである。
前記目的は、請求項1に記載の半導体層を製造するための方法、請求項11に記載の半導体ウェーハ、請求項12に記載の半導体層を製造する際のコーティングされた支持基板の端縁側補正をするための装置、請求項14に記載の支持基板から半導体層を剥離するための剥離ユニット、並びに、請求項15に記載の半導体層を製造するための装置によって達成される。前記方法の有利な実施態様は請求項2から10に記載したとおりであり、端縁側補正をするための装置の有利な実施態様は請求項13に記載したとおりである。
本発明による前記半導体層を製造するための方法は、以下の方法ステップを有する。
方法ステップAにおいて、支持基板に分離層の生成が行なわれる。方法ステップBにおいて、前記分離層上に半導体層の被着が行なわれる。方法ステップCにおいて、前記支持基板からの前記半導体層の剥離が行なわれる。
上述した方法ステップはそれ自体として従来の技術から知られている。方法ステップCにおいて剥離された前記半導体層は−冒頭に述べたように−一般に、電子デバイスを製造するため、特に光起電性の太陽電池を製造するための半導体ウェーハとして使用される。
本発明は、複数の効果によって前記支持基板の品質及び再利用可能性が損なわれるために、当該支持基板の頻繁な交換が必要となり、そのために高コストが発生し及び/又は前記支持基板の品質低下によって、製造された当該半導体層の当該品質が損なわれ、そのため、製造された当該半導体層の品質とプロセスコストとのコスト効率から見て、同じく、高製造コストが発生するとの知見を基礎としている。本願出願人の調査によれば、これはとりわけ以下に述べる問題点に起因していることが判明した。
− 前記分離層が全面にわたって形成されていない場合には、該分離層が配置された前記支持基板の加工面に、前記半導体層の剥離不能な端縁が該基板上に残存する。この端縁領域では前記半導体層が、前記分離層が中間に介在することなく、直接に前記支持基板を被覆している。該支持基板が再使用されるたびにこの端縁領域の厚さはますます厚くなり、こうして、段が発生し、それがプロセスを損なうと共に、当該支持基板の再使用可能な回数を低下させ、かつ、剥離によって製造された当該半導体層の均一性を害することとなる。
− 前記支持基板の端縁側における材料堆積により、該基板の当該横方向寸法はコーティングプロセスのたびに増大する。特に、方法ステップBでの端縁側への半導体材料の堆積により、剥離不能もしくは剥離が困難な堆積層が招来される。しかも、当該支持基板の当該横方向広がりが不統一で、特に、それがすでに実施されたコーティング処理の回数に依存している場合には、当該支持基板の正確な取扱いは非常に困難となる。加えてさらに、前記支持基板の端縁側における材料堆積により、当該コーティング時のシャドーイング効果あるいは該支持基板のポジショニングミスが発生し得るために、これによっても、製造された当該半導体層の当該均一性と共に当該品質が損なわれることがある。
それゆえ、前記の不適な効果は、不均一な半導体層が析出され及び/又は当該支持基板の再使用可能回数が低下し及び/又はコストのかかる当該支持基板の後処理が要されるというリスクを高めることになる。したがって、総じて、これによって、製造コストが上昇する。
本発明による方法において重要なのは、方法ステップAにおいて、前記分離層は、前記支持基板の少なくとも一つの加工面を全面にわたって被覆して生成されることである。それゆえ、これによって、前記半導体層の被着に際して、当該加工面の端縁領域にあっても半導体層と支持基板との間の直接の接触が行なわれないために、剥離困難なコーティングされた端縁領域の発生が回避される。この場合、前記分離層が別個の層として前記支持基板上に被着されることも本発明の範囲に属する。同様に、前記分離層が少なくとも部分的に、好ましくは全面にわたって、前記支持基板の材料に、例えば該支持基板の当該加工面の多孔質シリコン形成によって形成されることも本発明の範囲に属する。これらのいずれの場合にあっても、本発明による方法において、前記分離層は当該加工面を全面にわたって被覆して形成される。
上記に応じて、方法ステップBにおいて、前記半導体層は、前記分離層を少なくとも前記加工面において全面にわたって被覆して被着される。これによって、特に、前記支持基板の当該加工面の面全体の効率的な利用が達成される。
加えてさらに、方法ステップBにおいて、前記半導体層は、前記支持基板の一又は複数の端縁側を少なくとも部分的に被覆して被着されることが重要である。
本願出願人の調査によれば、これによって、前記半導体層が前記加工面を全面にわたって被覆して形成されることが保障される旨判明した。析出された前記半導体層の当該端縁が前記支持基板とその上に被着された前記分離層との端縁と正確に合致するようにして前記半導体層を析出させることはそれ自体として望ましいことは確かである。ただし、この種の実施態様はプロセス技術的に非常に費用がかかり、それゆえ、コスト集約的及び/又はエラーが発生しやすい。
したがって、本発明による方法は、エラーが発生しにくく、それゆえにまたコストの安い実施態様として、方法ステップBにおいて、前記支持基板の当該端縁側を少なくとも部分的に被覆して前記半導体層を被着することを意図している。これにより、前記加工面での前記半導体層の全面にわたる被着が保障される。
さらに、前記方法ステップBとCとの間の方法ステップC0において、端縁側を被覆する前記半導体層の当該領域が除去されることが重要である。
それゆえ、方法ステップC0において、前記支持基板の当該端縁側で前記半導体層が再び除去されるという形で、前記支持基板の一種の“辺縁定義”が行なわれる。したがって、前記方法ステップC0の実施後には、好ましくは横方向広がりの点で、プロセス技術的に許容される誤差の範囲内で、当該コーティングプロセス前の前記支持基板の元来の寸法に合致している半導体層が残存する。技術的に許容される当該誤差は、一般に、若干μmレベルである。それゆえ、好ましくは、前記の横方向広がりは、20μm未満だけ、特に10μm未満だけ、さらに好ましくは5μm未満だけ変化する。一般に、一つの支持基板が複数回使用される際に生ずる当該厚さ及び/又は前記横方向広がりの減少は若干μm、特に、約1μmから5μmである。太陽電池分野で半導体ウェーハについて規格化された横方向広がりは一般に約1000μmの許容差を有することから、上述したような変化は、一つの支持基板が多数回再使用される場合にも許容可能である。
したがって、方法ステップCにおける前記半導体層の剥離後には、一方で、前記加工面に前記半導体層の残滓のない支持基板が残存する。これは、前記分離層が前記支持基板の前記加工面を全面にわたって被覆して生成されることに由来している。さらに、前記支持基板は、前記のプロセス技術的に許容される誤差の範囲内で、上述した元来の横方向寸法を有している。これは、方法ステップC0において、端縁側を被覆する前記半導体層の当該領域が除去されることに由来している。
それゆえ、本発明による方法は、前記半導体層の当該均一性が損なわれ及び/又は前記支持基板の再使用可能な回数が低下されるという冒頭に述べた短所を回避している。これにより、結果として、コストの安い製造プロセスが達成される。
前記の一連の利点は、本発明による方法の有利な実施態様において、つまり、方法ステップBにおいて、前記半導体層が前記支持基板の四辺の端縁側を周回して該端縁側を少なくとも部分的に被覆して被着される態様で達成される。したがって、好ましくは、前記半導体層は、前記加工面において前記支持基板のすべての辺縁を、特に、前記支持基板のすべての辺縁を前記半導体層が周回して被覆するようにして、被着される。この場合、前記半導体層が、前記支持基板の前記加工面とは反対側の前記支持基板裏面側の辺縁にまで達することは本発明の範囲に属する。ただし、前記半導体層は、前記加工面側の辺縁と前記裏面側の辺縁との間の部分区域のみを被覆して延び、それゆえ、前記支持基板の前記端縁側を部分的にのみ被覆するようにして被着されるのが有利である。これによって、前記支持基板の前記裏面側の辺縁の被覆が回避され、それによって、前記支持基板の前記裏面側への前記半導体層の被着が回避されると共に、前記支持基板の前記裏面側の毀損も回避される。
エラーをいっそう発生しにくくすると共に、それによる本方法の堅牢性は、方法ステップAにおいて、前記分離層は、前記支持基板の一又は複数の端縁側(5a,5b)に沿って少なくとも部分的に被覆して延び、特に、前記端縁側を被覆して生成され、好ましくは、方法ステップBの後、好ましくは、方法ステップC0において、少なくとも、端縁側を被覆する前記分離層の領域が除去されるという好ましい実施形態において達成される。
したがって、この有利な実施形態において、前記端縁側についても、前記分離層が前記支持基板の前記端縁側に被着されることは本発明の範囲に属する。同じく、前記分離層が、前記端縁側に少なくとも部分的に、好ましくは全面にわたって、前記支持基板に、例えば多孔質シリコン形成によって形成されることも可能である。
方法ステップBの後、特に方法ステップCの前、好ましくは方法ステップC0において、少なくとも、一端縁側を被覆する前記分離層の当該領域が除去される。したがって−技術的公差限度内で−少なくとも、前記支持基板の前記元来の横方向広がりを越える前記分離層の当該領域が除去される。この場合にも、特に、前記端縁側に、前記支持基板の多孔質シリコン形成によって前記分離層が形成され、それによって、前記支持基板のこうした端縁近傍の、若干μmの厚さの領域が機械的に比較的不安定であれば、技術的公差限度内で−前記端縁側の若干μmレベルの領域のさらなる除去が不可避なことがある。
それゆえ、この有利な実施形態において、前記分離層はまた、少なくとも、前記加工面における前記支持基板の当該辺縁を包むために、前記分離層の全面にわたる形成が保障されることによって、エラー発生のしにくさはさらに高められる。
この場合、前記半導体層が前記支持基板の前記端縁側を単に間接的に被覆すること、つまり、前記端縁側において常に前記分離層が支持基板と半導体層との間に配置されていることは本発明の範囲に属する。同じく、前記半導体層が前記端縁側において前記分離層よりもさらに前記支持基板の裏面側に向かって延び、こうして、前記加工面の辺縁に隣接する前記端縁側の第一の領域において、前記半導体層が前記端縁側で前記支持基板を−前記分離層の中間介在下で−間接的に被覆し、他方で前記加工面からさらに離間した第二の領域において、前記半導体層が前記支持基板の前記端縁側を−前記分離層の中間介在なしに−直接に被覆していることも本発明の範囲に属する。
したがって、本発明の重要な狙いは、前記加工面における前記分離層の全面にわたる形成と前記加工面における前記半導体層の全面にわたる被着とが保障されること並びに、前記支持基板の前記端縁側に堆積する材料が前記半導体層の剥離前に再び除去されることである。この材料は、前記端縁側を被覆する前記半導体層領域と、場合により、同じく前記支持基板の前記端縁側を被覆する前記分離層領域とを含んでいる。
前記により、前記支持基板の多数回の使用が可能である。それゆえ、有利な実施形態において、本発明による方法は、同一の支持基板の再使用下で、複数回にわたって実施される。特に、前記支持基板は、このようにして、10回を超え、特に25回を超え、とりわけ50回を超えて使用可能である。
したがって、上述したように、方法ステップBにおいて、前記半導体層は、好ましくは前記端縁側において前記分離層を少なくとも部分的に、好ましくは全面にわたって被覆して被着される。特に、前記端縁側において前記半導体層は、さらに、少なくとも部分的に前記半導体基板を直接に被覆して被着されるのが有利である。
好ましくは、前記支持基板の前記端縁側における当該材料の除去、したがって、少なくとも前記端縁側における前記半導体層の除去、場合によりさらに加えて、前記端縁側における前記分離層の除去は、以下の方法/装置、すなわち、
− レーザ照射による除去(例えば国際公開第2002/007927号の開示と同様)、
− ウォータージェット切断(例えば米国特許出願公開第2004/0026382号明細書の開示と同様)、
− 熱衝撃誘起破壊法(例えば米国特許出願公開第2008/0217311号明細書の開示と同様)
(この場合、特に、加熱プロセスとそれに続く冷却プロセスの組み合わせ、特に、レーザによる加熱とそれに続く液体による冷却プロセス、特にウォータージェット冷却器による冷却プロセスの組み合わせが有利である)、
− ダイヤモンドブレードチップソー(例えば米国特許第5934973号明細書の開示と同様)、
− 特に粒体又は粉体研磨粒子によるワイヤソー(例えば米国特許第6881131号明細書の開示と同様)、
− フライスカッター、
− プラズマ切断(例えば独国特許出願公開第102014107557号明細書の開示と同様)、
− イオンビーム切断(例えば米国特許第6252227号明細書の開示と同様)
のいずれか一つまた複数によって行なわれる。
前記端縁側を被覆している材料の除去に際し、前記支持基板の前記端縁側に沿って切断が実施され、こうして前記過剰材料が除去されることは本発明の範囲に属する。とりわけ、前記端縁側において除去されるべき前記材料は、前記除去プロセスに際して完全に、切削、融除、蒸発及び/又は溶融されるのが有利である。それゆえ、この好ましい実施形態において、前記端縁側において材料の除去に際して残滓が残存することはなく、当該材料は前記除去プロセスに際して完全に粉砕、蒸発及び/又は溶融されるため、特にそれらの排出は容易な方途で−例えば吸引によって−可能である。さらに、完全な除去により、部分的に切り離された破片が前記端縁側に広い範囲で発生し、これによって、前記加工面にも辺縁破壊が生じ、それが爾後の当該半導体ウェーハの面内にもたらされるというリスクが減少させられる。
前記支持基板の当該形状は、特に、前記半導体層の当該所望形状に依存している。一般的な半導体ウェーハは、対をなして互いに平行に延びる少なくとも四つの辺縁を有している。特に、互いに平行に延びる複数の対をなす辺縁を有した、矩形、正方形及び多角形のウェーハが知られている。その際、代表的なウェーハ形状は、正方形又は矩形の四つのコーナーの面取りによって幾何的に生ずる、“擬似正方形”又は“擬似矩形”とも称される八角形である。
方法ステップC0において、好ましくはすべての端縁側で、それぞれの当該端縁側を被覆する前記半導体層と、場合により、前記分離層の領域が除去される。特に、方法ステップC0において、互いに平行に延びる少なくとも一対の端縁側において材料を同時に除去すること、好ましくは、平行をなす端縁側のそれぞれの対につき、それぞれ同時に双方の端縁側において材料を除去するのがコスト効率的に有利である。
一般的な支持基板は、矩形の加工面、特に正方形の加工面を有し、したがって、互いに平行をなして延びる二対の端縁側を有している。好ましくは、この場合、方法ステップC0における方法ステップC0aにおいて、前記支持基板の互いに対向する二つの端縁側において同時に除去が行なわれる。さらに、好ましくは、間接又は直接に後続する方法ステップC0bにおいて、前記支持基板の他方の対向する二つの当該端縁側において同時に除去が行なわれる。
したがって、これにより、効率的にかつ短い加工時間で、前記支持基板の前記端縁側の当該材料除去が達成される。特に、前記方法ステップC0aとC0bの間に、前記加工面に対して垂直をなす一つの軸を中心に前記支持基板の90°の回転が行なわれるのが有利である。それゆえ、この有利な実施形態において、第一の加工ステーションで、互いに対向する前記第一の対の端縁側の同時除去が行なわれ、続いて、上述したように前記支持基板の90°の回転が行なわれ、さらに続いて、互いに対向する前記第二の対の端縁側の当該材料の除去が行なわれるようにして、インライン加工が可能である。これによって、インラインプロセスにおいて前記支持基板の前進運動方向と互いに平行をなして延びるそれぞれの端縁側の除去を行なうことができる。それゆえ、特に、有利な実施態様において、それぞれ二つの定置式除去ユニットによる除去を行なうことが可能であり、他方で、前記支持基板は、それぞれが端縁側の当該材料を除去する二つの除去ユニットに対して相対運動させられる。
さらに有利には、前記矩形の基板と前記半導体層は、許容差の範囲内で正方形をなす基底面を有する。同じく有利には、前記矩形又は正方形の基板はコーナーに面取り部を有する。これにより、上述した方法ステップC0a及びC0bの他に、場合により二つのステップC0c1及びC0c2からなる、両者の間における又は直接もしくは間接に後続する、前記面取り部を形成するための除去が同時に又は順次に実施されるさらに別の方法ステップC0cが生ずる。
特に、方法ステップC0bとC0c1との間に、前記支持基板の、前記加工面に対して垂直をなす一つの軸を中心とした、先ず45°、次いで90°の二回の回転が行なわれるのが有利である。それゆえ、この有利な実施形態において、第一の加工ステーションで、互いに対向する前記第一の対の端縁側の同時除去が行なわれ、続いて、先に述べたように、前記支持基板の90°の回転が行なわれ、さらに続いて、互いに対向する前記第二の対の端縁側の当該材料の除去が行なわれ、続いて、先に述べたように、前記支持基板の45°の回転が行なわれ、さらに続いて、互いに対向する第三の対の端縁側の当該材料の除去が行なわれ(C0C1)、続いて、先に述べたように、前記支持基板の90°の回転が行なわれ、さらに続いて、互いに対向する第四の対の端縁側の当該材料の除去が行なわれる(C0C2)ようにして、インライン加工が可能である。
さらに、前記方法ステップC0a,C0b,C0c1及びC0c2が、C0a,C0c1,C0b,C0c2の順序で、それぞれ、その間にそれぞれ45°の前記支持基板の回転が行なわれるようにして実施されれば、有利である。さらに、前記方法ステップC0cが、前以ての前記基板の回転なしに、四つ又はそれを上回る数の固定配置されたツール又は前記加工面に対して垂直をなす一つの軸を中心にして自由回転可能なツールによって一ステップで実施されれば、有利である。
さらに、前記基板が前記方法ステップCの間静止し、ツールが、あらかじめ定められた経路によって前記基板及び前記半導体層の所望の最終形状に沿って除去を実施すれば、有利である。この方法によれば前記基板の任意の形状が可能とされ、例えば特に、面取り部及び/又は切込み部及び/又は異形辺縁を有した円形形状の前記基板及び/又は前記半導体層が可能である。
特に、任意の形状を製造するための、方法ステップCにおける前記辺縁除去のための有利な方法は、さらに、前記基板を一又は複数のツールに供給し、その際、前記端縁側の経路全体を加工するように形成された単軸又は複軸可動式の前記基板供給ユニットによって行なわれる。
方法ステップAにおける前記支持基板への前記分離層の生成及び、方法ステップBにおける前記分離層上への前記半導体層の被着及び前記支持基板の前記端縁側への少なくとも部分的な、直接又は間接の前記半導体層の被着は、基本的に、それ自体公知の方法で行なうことが可能である。
例えば欧州特許第1613795号明細書から、窒化ケイ素からなる粉末コーティングの被着によって、コーティングされた当該媒体から半導体層を分離するための分離層が製造されることが知られている。その際、該粉末層は懸濁液として混合され、塗装分野から公知の一般的な方法、例えばスプレーコーティングによって被着され、乾燥され、焼成される。
欧州特許第0797258号明細書から、多孔質シリコンからなる多層コーティングの電気化学エッチングにより、シリコン基板からシリコン層を分離するための分離層を製造し得ることが知られている。その際、当該基板は、フッ化水素酸含有電解液中で、高多孔質及び低多孔質の個別層からなる多層コーティングが生ずるように、アンペア数の変動するエッチング電流に曝露される。この多層コーティングは、前記方法ステップBの実施後に、方法ステップCにおける前記半導体層の剥離を可能とする機械的に脆弱な層を形成する。
方法ステップCにおける前記半導体層の当該剥離は、同じく、例えばKajari−Schroeder(Sarah Kajari−Schroeder,Joerg Kaesewieter,Jan Hensen,Rolf Brendel:Lift−off of Freestanding Layers in the Kerfless Porous Silicon Process,Energy Procedia,Volume38,2013,page919−925)に述べられているような、それ自体として公知の方法で行なうことが可能である。それによれば、30〜50μmの厚さのシリコン層の剥離は0.2barの低圧による真空チャックによって行なわれる。この場合、先ず最初に、当該基板が適切な方法で固定される。その後、半径を具えた真空チャックが転動運動によって前記半導体層の当該表面全体にわたって案内され、低圧の印加によって前記半導体層が前記チャックに固定される。当該転動運動によって、前記半導体層に剥離力が及ぼされ、それによってなお残存している付着箇所が破壊され、こうして、基板から前記半導体層が分離される。
さらに、特に、前記半導体層が前記分離層とは反対側の面で、大面積にわたって低圧により、剥離要素、例えば大面積真空ピンセットに吸引されて、力の作用により前記半導体層が前記支持基板から除去されるようにすることも可能である。
有利な実施形態において、方法ステップCにおいて、前記剥離は、前記半導体層の剥離運動の前に又は同時に実施される、0.001°から10°の間、好ましくは0.01°から1°の間、特に好ましくは0.1°から0.5°の間の回転角度を有するせん断運動によって支援される。
これにより、半導体層と支持基板との間の前記分離層の領域における当該剥離プロセスが促進される。
さらに別の有利な実施態様において、前記方法ステップBとCの間、好ましくは、前記方法ステップC0とCの間に、前記分離層は、機械的応力負荷又はいわゆる“化学的腐食”による脆弱化が行なわれる。この種の応力負荷は、前記加工面と平行をなす運動方向における前記支持基板に対する前記半導体層の相対的な機械的運動によって行なうことが可能であり、その際、好ましくは当該運動は10μmから1000μmの範囲の距離にわたって行なわれる。同じく、前記の機械的応力負荷は、前記分離層への超音波の印加によるか及び/又は前記保持装置を介してさまざまな温度をもたらすことによる半導体層と支持基板との間の熱応力の印加によって行なうことも可能である。これは、有利には、少なくとも前記分離層において空間温度勾配が形成されること、好ましくは、前記分離層の前記半導体層側の面と前記支持基板側の面の間に30Kから500Kの範囲の温度差、好ましくは100Kから200Kの範囲の温度差が形成されることによって行なうことが可能である。
別法として及び/又はさらに加えて、半導体エッチング液又は当該ガスを前記分離層に入り込ませることにより、湿式化学エッチングによる化学的腐食を行なうことが可能である。
同じく、上述した方法を組み合わせることも本発明の範囲に属する。上述した方法のいずれか一つ又は複数を適用することにより前記分離層を脆弱化し、こうして、支持基板と半導体層間の機械的結合を脆弱化すると共に、剥離をいっそう容易とし、特に、当該剥離時の前記半導体層の破壊リスクの低下を達成することができる。
目下製造されている当該大面積半導体デバイスの多くはシリコンウェーハを基礎としている。したがって、好ましくは前記半導体層はシリコン層として形成される。特に、前記半導体層は、好ましくは1×1014cm−3から1×1020cm−3までの範囲、特に好ましくは5×1014cm−3から1×1016cm−3までの間のドーピングを有する、単結晶シリコン層として形成されるのが有利である。これは、この種のドーピングによって高効率の太陽電池の製造が可能であることに由来している。好ましくは、リン原子によるn型ドーピングが製造され、同じく好ましくは、ホウ素原子によるp型ドーピングが製造される。有利な実施形態において、方法ステップBにおいて、例えば少なくとも一つのpn接合を形成するために、p型領域とn型領域からなる層スタックが製造される。
前記支持基板はそれ自体公知の方法で形成されていてよく、特に、n型ドープ又はp型ドープすることができる。特に、支持基板として半導体基板、特にシリコン基板、好ましくは1×1016cm−3を超える、特に1×1017cm−3から5×1019cm−3までの範囲、特に1×1018cm−3から1×1019cm−3までの範囲のドーピングを有するp型ドープしたシリコン基板が使用されるのが有利である。これは、湿式化学エッチングとりわけ電気化学的湿式化学エッチングによってシリコンウェーハに可変的多孔性をつくり出すことができるという利点を有する。
前記分離層は、好ましくは、それ自体公知の方法で多孔質層として形成されている。特に、前記分離層の生成のため、有利には、前記支持基板は、それ自体公知の方法で、特に、独国特許出願公開第102013219839号明細書の開示と同様にエッチングプロセスによって多孔質シリコン形成される。
別法として、前記分離層は、例えば窒化ケイ素粉末、グラファイト粉末又は石英粉末が前記基板の当該表面にスプレー噴射されるか、浸漬されるか、ゾル・ゲル法によるか又はその他の公知の方法で被着され、場合により、例えば熱処理によって安定化されて、機械的に脆弱な粉末層として形成されていてよい。
本願出願人の調査によれば、特に、前記分離層が、0.1μmから100μmの範囲、特に、0.5μmから50μmの範囲、好ましくは0.8μmから5μmの範囲の厚さを有することにより、堅牢にしてエラーの発生しにくい処理が行なわれることが判明した。
前記支持基板は、好ましくは、50μmから5000μmの範囲の厚さ、特に、150μmから1000μm、さらに好ましくは400μmから800μmの厚さを有する。
前記半導体層の厚さは、前記電子デバイスを製造するための所望の当該半導体厚さによって一次的に定まる。好ましくは、前記半導体層の厚さは、10μmから500μmの範囲、特に、60μmから180μmの範囲内にある。太陽光電池の製造には、約150μmの厚さを有する半導体ウェーハが多く使用されるため、この使用目的に際しては前記半導体層の当該厚さも相応して適切に選択される。
本発明はさらに、本発明による方法により、特に、本発明による方法の有利な実施形態によって製造された、請求項11に記載の半導体ウェーハに関する。上述したように、前記剥離された半導体層は当該半導体ウェーハを表している。
上述したように、前記支持基板の前記端縁側において当該材料の特に効率的かつ省時間的な除去は、前記支持基板の対向する二つの面において同時に当該材料除去が行なわれることによって達成される。したがって、本発明はさらに、請求項12に記載の、当該半導体層を製造する際にコーティングされた支持基板の端縁側補正をするための装置及び、特に、本発明による方法による、特に、本発明による方法の好ましい実施形態による半導体層の製造に際するこの種の端縁側補正をするための装置の使用に関する。該装置は、前記支持基板の少なくとも一つの端縁側において材料を除去するための除去装置を有する。この種の装置は、太陽電池の製造プロセスにおいて辺縁定義を行なうために知られている。
重要な点は、前記除去装置は、前記支持基板の対向する二つの端縁側に、互いに離間しかつ平行をなして、好ましくは同一の回転軸を有して配置形成されていることである。この場合、これら二つの鋸刃間の間隔は、前記支持基板の前記二つの対応する端縁側の当該間隔に等しく、すなわち、分離層と半導体層が形成される前のこれら二つの端縁側に関する当該支持基板の当該幅に等しい。したがって、この有利な実施態様において、前記支持基板を前記双方の鋸歯の間を容易に通過させることにより、対向する前記双方の端縁側において当該材料除去を行なうことが可能である。前記支持基板の90°の回転とそれに続く新たなスライド通過により、相応して、他方の互いに対向する二つの当該端縁側において除去を行なうことができる。前記支持基板が正方形の基底面を有していない限り、そのため、前記二つの除去プロセスの間に、前記除去手段間の間隔が当該除去プロセスのためのそれぞれの当該幅に適合させられる。特に、前記装置は、上述した第一の除去装置に加えてさらに、第二の除去装置と回転装置を有しているのが有利である。前記第二の除去装置は、前記支持基板の対向する二つの面において、特に、前記支持基板の正確に二つの対向する面において、当該材料を除去するように形成され、前記回転装置は、前記支持基板を前記支持基板の少なくとも一つの端縁側と平行をなす一つの軸を中心に、特に90°だけ回転させるように形成されている。該回転装置は、加工方向において、第一及び第二の除去装置の間に配置されている。
それゆえ、この有利な実施形態において、インラインプロセスが可能である。すなわち、先ず最初に、前記第一の除去装置によって、対向する前記第一の対の端縁側において当該材料が除去される。続いて、前記支持基板が90°回転され、再び、続いて前記第二の除去装置において、好ましくは同じく二つの除去ユニット、特にチップソーの間を前記支持基板がスライド通過させられることにより、前記支持基板の互いに対向する前記第二の対の端縁側につき当該材料が除去される。
本発明による前記端縁側補正をするための装置は、好ましくは、本発明による方法、特に本発明による方法の有利な実施形態を実施するために形成されている。
コスト節減は、さらに、請求項14に記載の、支持基板から半導体層を剥離するための剥離ユニットによって達成される。したがって、本発明はさらに、その種の剥離ユニット、及び、特に、本発明による方法による、特に、本発明による方法の好ましい実施形態による半導体層の製造に際するその種の剥離ユニットの使用に関する。前記剥離ユニットは、下記の手段、すなわち、
− 前記支持基板をグリップするための第一のグリップユニット、及び前記半導体層をグリップするための第二のグリップユニットを有する、好ましくは一方又は双方のグリップユニットが前記基板の捻転を可能とする少なくとも二つのグリップユニット、特に、低圧グリップユニット、
− 特に、前記半導体層に対して垂直をなす一つの軸を中心として、半導体層と支持基板との間の相対回転を実現するための回転装置、
− 半導体層と支持基板との間に配置された分離層に超音波を印加するための超音波装置、
− 半導体層と支持基板との間に配置された分離層に熱衝撃を印加するための熱衝撃ユニット、
− 前記支持基板の一辺縁の中心点又は好ましくは離間した中心点を中心として半導体層と支持基板との間の相対運動を生み出すための偏向装置、並びに、前記半導体層の一辺縁又は離間した支点を中心として0.05°から45°の間、好ましくは0.1°から5°の間の角度だけ前記グリップユニット(11a又は11b)の偏向又は捻転させるための運動装置、
− 半導体層と支持基板との間に配置された分離層に少なくとも部分的にエッチング液を作用させるためのエッチングユニット
のうちのいずれか一つ又は複数を有する。
これにより、前記半導体層の、特に破壊を生じにくい剥離が達成される。
本発明による剥離ユニットは、好ましくは、本発明による方法、特に、本発明による方法の有利な実施形態を実施するために形成されている。
特にコストの安い方法態様は、前記端縁側補正をするための装置と前記剥離ユニットとが一つの構造上のユニットを形成し、特に、一つの共通のハウジング内に配置されている有利な実施形態において達成される。これにより、コーティングされた前記支持基板が前記装置の間をエラー並びに破壊が生じないようにして継続的に送られることができる。
コストの安い前記半導体層の製造は、特に、請求項15に記載の、半導体層を製造するための装置によって可能になる。該装置は、支持基板の分離層上に前記半導体層を析出するための析出装置を有する。重要な点は、前記装置は、請求項12又は13に記載の、コーティングされた支持基板の端縁側補正をするための装置を有することである。これにより、上述した一連の利点が達成される。さらに好ましくは、前記装置は、上述したように、前記半導体層の剥離に際する当該破損のリスクを低下させる、請求項14に記載の剥離ユニットを有する。
本発明による半導体層を製造するための装置は、好ましくは、本発明による方法を実施するために、特に、本発明による方法の有利な実施形態を実施するために形成されている。
以下に、一連の実施例及び図面を参照して、その他の有利な特徴及び態様を説明する。各図は以下を示している。
従来の技術による半導体層を製造するための方法を示す図である。 半導体層を製造するための方法の第一の実施例を示す図である。 半導体層を製造するための方法の第二の実施例を示す図である。 半導体ウェーハを製造するための装置を示す図である。 図4に示した当該装置の端縁側補正のための装置の詳細図である。 図4に示した当該装置の剥離ユニットの詳細図である。
すべての図は概略図であって、正確に縮尺された図ではない。図中において、同一もしくは機能的に同一の要素には同一の符号が付されている。図1から3において、支持基板1の加工面は常に上側に位置している。
図1には、従来の技術による半導体層を製造するための方法が表されている。
支持基板1に、多孔質の分離層2が形成された。続いて、図1において上側に位置する当該加工面に半導体層3がエピタキシャル析出された。この半導体層は当該加工面全体、すなわち、分離層を有する領域並びに分離層のない端縁領域のいずれをも被覆している。さらに、寄生析出により、当該半導体層3は、図1に示したように、当該支持基板の端縁側(5a及び5b)を少なくとも部分的に被覆している。続いて、レーザ照射によって、少なくとも当該半導体層3を完全に貫徹する分離切断4が実施される。当該分離切断箇所4の間に位置する当該半導体層3が取り去られる。
これによって、すでに冒頭に述べた短所、すなわち−前記端縁に前記半導体層の領域3aが前記支持基板上に残存し、しかも該領域は特に部分的に直接前記支持基板1に配置されているために、取り除くことがなかなか困難である−との短所が生ずる。
図2には、部分図aからeにより、本発明による方法の第一の実施例が表されている。
部分図aから判明するように、支持基板1が準備される。該支持基板1は、本実施例において、厚さ600μmかつ1×1018から5×1018cm−3、本実施例においては、3×1018cm−3のドーピングを有するp型ドープしたシリコン基板として形成されている。該支持基板は、好ましくは10cmから20cm、本実施例にあっては、156mmの辺縁長さを有する正方形の基底面を有する。
前記支持基板1の上側に位置する加工面には、多孔質分離層2が形成される。該分離層は、3μm、本実施例にあっては、約2μmの厚さを有している。前記支持基板1への当該多孔質分離層2の形成はエッチングによって行なわれ、例えば独国特許出願公開第102013219886号明細書の開示と同様にして実施可能である。該文書に開示された方法により、前記基板の前記加工面の全面にわたって当該分離層の形成が可能である。
したがって、図2b)に示した結果は、先に説明した方法ステップAに対応した状態に一致しており、その際、前記分離層2は、前記支持基板1の前記加工面の全面を被覆して形成されている。
先に説明したように、方法ステップBにおいて、半導体層3が前記加工面に化学蒸着により、本実施例においては、エピタキシャル析出によって被着される。当該半導体層の被着は、例えば基本的に国際公開第2013/004851号による開示と同様にエピタキシャル成長によって行なうことが可能である。
重要な点は、この方法ステップBにおいて、前記半導体層3は少なくとも前記加工面に付された前記分離層2を全面にわたって被覆すると共に、前記支持基板1の一つ又は複数の端縁側5aを少なくとも部分的に被覆して被着されることである。
前記結果は図2cに表されている。前記半導体層3は、それが前記支持基板1の厚さの大略三分の二にまで達することによって、該支持基板1の端縁側5aを部分的に被覆している。本実施例において、前記半導体層3は、該支持基板1の四箇所のすべての端縁側を周回して被覆しているために、前記半導体層3による前記分離層2の全面的被覆と共に前記加工面の全面的被覆は高いフォールトトレランスによって保障されている。
重要な点はさらに、先に説明した当該方法ステップBと、その後に続く、方法ステップC0における前記支持基板1からの前記半導体層3の剥離との間に、端縁側を被覆する前記半導体層3の領域が取り除かれることである。
図2d)から看取されるように、チップソーイングにより、前記支持基板1の端縁側5a,5bを被覆している前記半導体3の領域3aが取り除かれるようにして、分離切断4が実施される。この場合、該分離切断は前記半導体層3を完全に貫徹する。したがって、前記領域3aは、分離切断4が実施された後、もはや前記支持基板1及び残存している前記半導体層3と機械的に結合されていることなく、落下する。
前記の結果は図2e)に表されている:
したがって、この方法段階において、支持基板1、分離層2及び半導体層3からなる層システムが形成されており、その際、前記分離層2並びに前記半導体層3はいずれも前記支持基板1の前記加工面を全面的に被覆し、その際、前記支持基板1の元来の横方向広がりは許容差の範囲内で保持され、したがって、前記分離層2及び前記半導体層3の当該横方向広がりとも合致している。それゆえ、前記支持基板1の上述した156mmという元来の辺縁長さK(図2a、参照)は、当該支持基板の端縁側の余分な材料が取り除かれたために、図2e)に示した方法段階における辺縁長さKとも一致している。したがって、前記半導体層3も156mmという辺縁長さKを有している。
続いて、方法ステップCにおいて、前記支持基板からの前記半導体層の剥離が行なわれる。
前記剥離は、前記双方の層が本実施例において低圧吸引方式によって作動するグリッパによって互いに分離されるように、機械的な力の作用によって行なわれる。
図3には、本発明による方法の第二の実施例が表されている。繰返しを避けるため、以下では、図2に示した方法との重要な相違のみに言及することとする。
図3a)に示した、準備された支持基板1には、同じく、その加工面を全面的に被覆する分離層2が具えられる。そのため、この実施例において、当該支持基板1は窒化ケイ素粉末で被覆され、これにより、分離層2が形成され、その際、該分離層は工程に起因して部分的に当該支持基板1の端縁側5aを被覆している。別法として、該分離層は、この場合にも、図2に関連して述べたように、多孔質シリコン形成によって製造することも可能であり、その際、当該分離層は当該支持基板の前記端縁側を部分的に被覆するようにして製造される。
化学蒸着によって当該半導体層3の被着が行なわれた、図3c)に示した方法段階において、当該半導体層3は、したがって、前記分離層2を全面的に被覆し、かつ、当該支持基板1の当該端縁側5aを被覆している。したがって、この場合、当該支持基板1の当該端縁側5aを被覆する当該領域において、当該半導体層3は部分的に前記分離層2に直接に接する(当該端縁側5aの当該上側領域)と共に、部分的に当該支持基板1に直接に接している(当該端縁側5aの中間領域)。
このようにして、さらに加えて、当該分離層2による当該支持基板1の当該加工面の全面的被覆が高いフォールトトレランスによって所与である。
部分図の図3d)に示したように、続いて、当該支持基板1の端縁側5aを被覆する当該半導体層3の領域並びに当該分離層2の領域はいずれも取り去られる。そのため、この実施例において、レーザ照射による分離切断4が実施される。該分離切断4は、当該端縁側5aに重なり合っている層の厚さよりも大きいか又は少なくともその厚さに等しい幅を有している。したがって、この場合、除去領域の材料すなわち分離切断4の幅の材料は完全に溶融する。
別法として、その他の方法、例えばチップソーイングにより、とりわけ、当該端縁側5aを被覆した除去されるべき当該層の厚さに少なくとも等しく、好ましくは該厚さよりも大きな厚さのソーイングブレードを有するチップソーを使用することにより、当該分離切断4の領域の材料の完全な切削を行なうことも可能である。
図3e)に示した結果は図2e)に示した結果と同じである。特に、この実施例にあっても、図3e)に示した当該方法段階における当該支持基板1の当該辺縁長さは、図3aに示した当該方法段階における元来の辺縁長さと同じである。
この場合にも、続いて、当該半導体層3の剥離が行なわれる。そのため、この第二の実施例において、先ず最初に、当該層システム全体に超音波が印加される。当該分離層2は、当該半導体層3及び当該支持基板1に比較して、機械的に遥かに不安定である。したがって、超音波により、当該分離層2のさらなる機械的脆弱化が招来される結果、続いて、わずかな力の作用と、それに伴う半導体層破壊リスクの低下と共に、当該半導体層3の機械的剥離を行なうことが可能である。
図4には、半導体ウェーハを製造するための本発明による装置が概略的に示されている。該装置は、支持基板に半導体層をエピタキシャルコーティングするためのコーティングユニット6、以下に図5を参照して詳細な説明が行なわれる端縁側補正をするための装置7及び、以下に図6を参照して詳細な説明が行なわれる剥離ユニット8を有している。
この場合、前記コーティングユニット6は一つの構造単位を形成している。同じく、破線によって示唆されているように、前記端縁側補正をするための装置7及び前記剥離ユニット8も一つの構造単位を形成しており、特に、端縁側補正をするための装置と剥離ユニットは一つの共通のハウジング内に配置されている。
前記装置には、すでに少なくとも一つの加工面に分離層が全面にわたって被着されている、準備された支持基板1が供給される。前記コーティングユニット6は、特に、図5とそれに関連した説明に述べられているように、国際公開第2012/084187号の開示と同様にして形成されていてよい。
当該半導体層がコーティングされた当該支持基板は、前記端縁側補正をするための装置7に供給され、続いて、前記剥離ユニット8に供給される。該剥離ユニット8において、それぞれ、当該半導体層は当該支持基板から分離され、その際、当該半導体層は当該作業結果、すなわち、電子部品を製造するための、特に、太陽光電池を製造するためのシリコンウェーハを表している。
前記支持基板は洗浄され、特に、前記加工面がエッチングによって清潔化される。続いて、該支持基板は、新たに分離層が前記加工面に少なくとも全面にわたって形成され、該支持基板が図4に示した当該装置に再び装入されることによって、再使用が可能である。
図5は、上方からの平面図によって、前記端縁側補正をするための装置7を概略的に示したものである。半導体層がコーティングされた支持基板の供給は左側から行なわれ、その際、本実施例において、当該半導体層3は上側に配置されており、つまり、図5に示した上方から眺めた当該平面図は当該半導体層3を表しており、その辺縁5a及び5a′は該半導体層の下に位置する当該分離層2の当該辺縁並びにさらにその下に位置する当該支持基板1の当該辺縁に合致している。
前記端縁側補正をするための装置7は、二つの除去手段9a及び9bを具えた第一の除去装置及び、二つの除去手段9c及び9dを具えた第二の除去装置を有している。四つの除去手段9aから9dはすべて、それぞれ、チップソーとして、特に丸鋸として形成されている。
図5から看取されるように、前記除去手段9aから9dはそれぞれ対をなして対向配置されており、その際、前記除去手段間の間隔は当該支持基板1の当該辺縁長さに一致している。本実施例において、前記除去手段は固定されており、当該支持基板が該手段の間を左から右に向かって前記除去手段に対して相対通過運動させられる。したがって、当該支持基板1が前記第一の除去装置の当該除去手段9a及び9bを通過する際に、当該支持基板1の端縁側5aの材料の除去が行なわれ、すなわち、これらの端縁側5aにおいて、これらの端縁側5aを被覆している当該半導体層の領域と、場合により、当該分離層の領域とが取り除かれる。
続いて、当該支持基板1は加工方向において、回転装置10に供給される。該装置は、当該支持基板を吸引するための吸引穴を具えた可動式の高さ調節可能なパンチを有している。当該支持基板が破線で示したポジション1′に位置する際に、該パンチ10は上方へ(図5において、描図面から離間するように)可動し、こうして、当該支持基板が前記装置7を通過するために設けられた搬送手段から該支持基板を持上げ、その際、同時に該支持基板は吸引によって該パンチに固定される。該パンチはさらにモータ駆動により回転可能に形成されており、90°の回転を実施する。
したがって、前記回転が実施された後、先に当該支持基板の運動方向と平行をなして整列されていた端縁側5aは該運動方向に対して垂直に配向され、これに応じて、該運動方向に対して垂直に整列されていた当該支持基板1の端縁側5a′が、今や、該運動方向と平行をなして配向されている。
続いて、前記除去手段9c及び9dを具えた前記第二の除去装置に向かって当該支持基板1の搬送が行なわれる。したがって、この場合にも同様にして、当該支持基板1の当該端縁側において材料の除去による辺縁補正が実施される。先に行なわれた前記回転により、今や、残存している二辺の端縁側5a′の材料が除去される。
これにより、結果として、当該支持基板1の四箇所の端縁側5a及び5a′における端縁側補正が行なわれたこととなる。
図6には、側面図により、当該支持基板から当該半導体層を剥離するための剥離ユニット8が表されている。そのため、支持基板1は、二つの真空パンチ11aと11bとの間の剥離ポジションに搬送される。その際、該真空パンチ11bは、当該支持基板1の当該下側面に作用し、他方の真空パンチ11aは当該加工面、つまり、当該半導体層3の上側面に作用する。吸引穴を介して、当該支持基板1は前記真空パンチ11bに固定され、当該半導体層3は前記真空パンチ11aに固定される。続いて、該真空パンチ11aは上方に向かって移動変位され、これによって、当該半導体層3は当該支持基板1から剥離分離される。
この実施例において、前記真空パンチには超音波ユニット12が前置されている。この超音波ユニット12により、前記剥離プロセス前に、前記層システム−支持基板1、分離層2及び半導体層3−に、例えば周波数25kHzの超音波と600Wの電力が印加されるため、前記分離層2はその機械的安定性が脆弱化される。
別途実施例においては、前記超音波ユニット12に代えて、レーザによる当該支持基板の加熱とウォータージェット冷却による当該半導体層3の冷却とを結果する熱衝撃ユニットが配置されている。膨張率の相違によって前記分離層2に機械的応力が生じ、該層はこれによって機械的安定性が脆弱化されることとなる。
さらに他の別途実施例において、前記超音波ユニット12に代えて、前記層システム−支持基板1、分離層2及び半導体層3−を、例えばフッ化水素酸と硝酸又は沸騰リン酸からなる混合液中に浸漬することにより当該分離層の残存付着箇所を脆弱化するか又はほぼ完全に除去するエッチングユニットが配置されている。
さらに別の別途実施例において、前記超音波ユニット12の設置は放棄される。前記真空パンチ11a及び11bは、この実施例において、一つの共通の回転軸Dを中心にして回転可能に形成されている。この実施例においては、前記剥離のために、先ず、前記真空パンチ11bへの当該支持基板1の固定と前記真空パンチ11aへの当該半導体層3の固定が前記と同様にして行なわれる。続いて、真空パンチ11aと真空パンチ11bとが、前記回転軸周りを互いに反対向きに捻られ、本実施例にあっては、0.5°の角度だけ捻られる。これにより、特に前記分離層2に機械的応力が生じ、該分離層は、こうして、その機械的安定性が脆弱化されることとなる。
上述した一連の前記要素−回転装置、偏向装置、超音波装置、熱衝撃ユニット及びエッチングユニット−のうちの複数の要素を組み合わせることも同じく本発明の範囲に含まれる。

Claims (13)

  1. 以下の方法ステップ、すなわち、
    A 支持基板(1)に分離層(2)を生成するステップと、
    B 前記分離層(2)上に半導体層(3)を被着するステップと、
    C 前記半導体層(3)を前記支持基板から剥離するステップとを含んでなる、半導体層(3)を製造するための方法であって、
    方法ステップAにおいて、前記分離層(2)は、前記支持基板の少なくとも一つの加工面を全面的に被覆して生成され、かつ、前記支持基板の一又は複数の端縁側(5a,5b)に沿って少なくとも部分的に延びて前記端縁側を被覆して生成され、
    方法ステップBにおいて、前記半導体層(3)は、前記分離層を少なくとも前記加工面において全面にわたって被覆すると共に、前記支持基板の一又は複数の端縁側(5a,5b)を少なくとも部分的に被覆するようにして被着され、
    前記方法ステップBとCとの間の方法ステップC0において、端縁側を被覆する前記半導体層(3)の当該領域及び前記少なくとも一端縁側を被覆する前記分離層(2)の当該領域が除去されることを特徴とする方法。
  2. 方法ステップBにおいて、前記半導体層(3)は、前記端縁側(5a,5b)において前記分離層(2)を少なくとも部分的に被覆して被着され
    前記端縁側(5a,5b)において前記半導体層(3)は、さらに、少なくとも部分的に前記支持基板を直接に被覆して被着されることを特徴とする、請求項に記載の方法。
  3. 半導体層(3)及び分離層(2)の除去は、以下の方法/装置、すなわち、
    − レーザ照射による除去、
    − ウォータージェット切断、
    − 熱衝撃誘起破壊法、
    − ダイヤモンドブレードチップソー、
    イヤソー、
    − フライスカッター、
    − プラズマ切断、
    − イオンビーム切断
    のいずれか一つ又は複数によって行なわれことを特徴とする、請求項1又は2に記載の方法。
  4. 前記端縁側(5a,5b)において除去されるべき前記分離層(2)及び前記半導体層(3)は、前記分離層(2)及び前記半導体層(3)の除去プロセスに際して完全に、切削、融除、蒸発及び/又は溶融されることを特徴とする、請求項1からのいずれか一項に記載の方法。
  5. 前記支持基板(1)は矩形の加工面を有し、
    方法ステップC0における方法ステップC0aにおいて、前記支持基板の互いに対向する二つの端縁側(5a,5b)において同時に除去が行なわれ、かつ、間接又は直接に後続する方法ステップC0bにおいて、前記支持基板の対向する他の二つの端縁側(5a,5b)において同時に除去が行なわれ
    方法ステップC0aとC0bとの間に、前記加工面に対して垂直をなす一つの軸を中心に前記支持基板の90°の回転が行なわれることを特徴とする、請求項1からのいずれか一項に記載の方法。
  6. 方法ステップCにおいて、前記剥離は、前記半導体層(3)の剥離運動の前に又は同時に実施される、0.0001°から10°の間の回転角度を有するせん断運動によって支援されることを特徴とする、請求項1からのいずれか一項に記載の方法。
  7. 前記方法ステップBとCとの間に、前記分離層(2)は、機械的応力負荷又は化学的腐食により、又は上述の処理の組み合わせによって、脆弱化されることを特徴とする、請求項1からのいずれか一項に記載の方法。
  8. 前記半導体層(3)はシリコン層として形成されることを特徴とする、請求項1からのいずれか一項に記載の方法。
  9. 支持基板(1)として、半導体基板が使用されることを特徴とする、請求項1からのいずれか一項に記載の方法。
  10. 半導体ウェーハの製造方法であって、
    当該半導体ウェーハが、請求項1からのいずれか一項に記載の方法によって剥離された半導体層(3)である、製造方法。
  11. 支持基板の分離層(2)上に半導体層(3)を析出するための析出装置であって、前記分離層(2)は、前記支持基板の少なくとも一つの加工面を全面的に被覆して生成され、かつ、前記支持基板の一又は複数の端縁側(5a,5b)に沿って少なくとも部分的に延びて前記端縁側を被覆して生成され、前記半導体層(3)は、前記分離層を少なくとも前記加工面において全面にわたって被覆すると共に、前記支持基板の一又は複数の端縁側(5a,5b)を少なくとも部分的に被覆するようにして被着される当該析出装置と、
    ーティングされた支持基板の端縁側補正をするための装置(7)であって前記支持基板の少なくとも一つの端縁側において材料を除去するために少なくとも一つの除去装置を有する当該装置(7)と、を備えた、
    前記半導体層(3)を製造するための装置であって、
    前記除去装置は、前記支持基板の正確に二つの対向する端縁側(5a,5b)において材料を除去するために形成されていることを特徴とする装置。
  12. 前記装置は、第一の除去装置としての前記除去装置に加えてさらに、第二の除去装置と回転装置(10)とを有し、
    前記第二の除去装置は、前記支持基板の正確に二つの対向する面において材料を除去するために形成され、
    前記回転装置(10)は、前記支持基板(1)を該支持基板の少なくとも一つの端縁側と平行をなす一つの軸を中心に90°だけ回転させるために形成され、
    前記回転装置(10)は、加工方向において、第一及び第二の除去装置の間に配置されている請求項11に記載の装置。
  13. 半導体層(3)が配置された支持基板(1)から、前記半導体層(3)を剥離するための剥離ユニット(8)が備えられ、
    前記剥離ユニット(8)は、下記の手段、すなわち、
    導体層と支持基板(1)との間の相対回転を実現するための少なくとも一つの回転装置、
    − 前記支持基板をグリップするための第一のグリップユニット、及び前記半導体層をグリップするための第二のグリップユニット、並びに前記半導体層の一辺縁又は離間した支点を中心として0.05°から45°の間の角度だけ前記グリップユニット(11a又は11b)を偏向又は捻転させるための運動装置を有する少なくとも二つのグリップユニット
    − 半導体層(3)と支持基板(1)との間に配置された分離層(2)に超音波を印加するための超音波装置、
    − 半導体層(3)と支持基板(1)との間に配置された分離層(2)に熱衝撃を印加するための熱衝撃ユニット、
    − 半導体層(3)と支持基板(1)との間に配置された分離層(2)に少なくとも部分的にエッチング液を作用させるためのエッチングユニット
    のうちのいずれか一つ又は複数を有し、
    記剥離ユニットは、端縁側補正をするための装置(7)と共に構造上のユニットとして形成され、当該端縁側補正をするための装置と共に一つの共通のハウジング内に配置されている請求項11又は12に記載の装置。
JP2018540209A 2015-10-22 2016-09-27 半導体層を製造するための方法及び装置 Active JP6857411B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015118042.1 2015-10-22
DE102015118042.1A DE102015118042A1 (de) 2015-10-22 2015-10-22 Verfahren und Vorrichtung zum Herstellen einer Halbleiterschicht
PCT/EP2016/072970 WO2017067758A1 (de) 2015-10-22 2016-09-27 Verfahren und vorrichtung zum herstellen einer halbleiterschicht

Publications (2)

Publication Number Publication Date
JP2018535562A JP2018535562A (ja) 2018-11-29
JP6857411B2 true JP6857411B2 (ja) 2021-04-14

Family

ID=57199943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018540209A Active JP6857411B2 (ja) 2015-10-22 2016-09-27 半導体層を製造するための方法及び装置

Country Status (6)

Country Link
US (1) US10508365B2 (ja)
EP (1) EP3414369A1 (ja)
JP (1) JP6857411B2 (ja)
CN (1) CN108350604B (ja)
DE (1) DE102015118042A1 (ja)
WO (1) WO2017067758A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016107557A1 (de) 2016-04-22 2017-10-26 Nexwafe Gmbh Siliziumwafer für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102019130745A1 (de) * 2019-11-14 2021-05-20 Nexwafe Gmbh Verfahren und Trägerelement zur Herstellung einer Waferschicht

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239884B2 (ja) * 1989-12-12 2001-12-17 ソニー株式会社 半導体基板の製造方法
US5718615A (en) 1995-10-20 1998-02-17 Boucher; John N. Semiconductor wafer dicing method
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
US6252227B1 (en) 1998-10-19 2001-06-26 Taiwan Semiconductor Manufacturing Company Method for sectioning a semiconductor wafer with FIB for viewing with SEM
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2003533871A (ja) 2000-04-04 2003-11-11 シノヴァ エス.アー. 対象物を切断して切断物を機械加工するための方法および対象物または切断物を保持するための支持台
US6376797B1 (en) 2000-07-26 2002-04-23 Ase Americas, Inc. Laser cutting of semiconductor materials
JP4031648B2 (ja) * 2001-01-29 2008-01-09 松下電器産業株式会社 化合物半導体ウエハの製造方法
US6881131B2 (en) 2001-05-03 2005-04-19 The Trustees Of Princeton University Method and apparatus for diamond wire cutting of metal structures
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2853913B1 (fr) 2003-04-17 2006-09-29 Apollon Solar Creuset pour un dispositif de fabrication d'un bloc de materiau cristallin et procede de fabrication
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4401322B2 (ja) * 2005-04-18 2010-01-20 日東電工株式会社 支持板分離装置およびこれを用いた支持板分離方法
DE102005038027A1 (de) 2005-08-06 2007-02-08 Jenoptik Automatisierungstechnik Gmbh Verfahren zum Durchtrennen von spröden Flachmaterialien
US20070148917A1 (en) 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
KR101510377B1 (ko) * 2008-01-21 2015-04-06 엘지이노텍 주식회사 질화물 반도체 및 수직형 발광 소자의 제조방법
FR2953988B1 (fr) 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
DE102010055675A1 (de) 2010-12-22 2012-06-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Haltevorrichtung für Substrate sowie Verfahren zur Beschichtung eines Substrates
DE102011106859A1 (de) 2011-07-07 2013-01-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur kontinuierlichen Beschichtung von Substraten
AU2013222069A1 (en) * 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US20130273717A1 (en) * 2012-04-17 2013-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and Method for the Singulation of a Semiconductor Wafer
US9093385B2 (en) 2013-05-28 2015-07-28 Infineon Technologies Ag Method for processing a semiconductor workpiece with metallization
DE102013219839B4 (de) 2013-10-01 2018-08-30 RENA Technologies GmbH Vorrichtung zur Porosifizierung eines Siliziumsubstrates
DE102013219886A1 (de) 2013-10-01 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur kontinuierlichen Herstellung poröser Siliciumschichten

Also Published As

Publication number Publication date
WO2017067758A1 (de) 2017-04-27
JP2018535562A (ja) 2018-11-29
DE102015118042A1 (de) 2017-04-27
CN108350604A (zh) 2018-07-31
EP3414369A1 (de) 2018-12-19
US10508365B2 (en) 2019-12-17
CN108350604B (zh) 2023-11-24
US20180305839A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
TWI550700B (zh) 用於電漿切割半導體晶圓的方法與設備
TWI511239B (zh) 半導體裝置、半導體裝置之製造方法
CN110435022B (zh) 通过电线放电加工实施SiC材料切片的方法
JP6857411B2 (ja) 半導体層を製造するための方法及び装置
KR20130132388A (ko) 웨이퍼의 사다리꼴 연삭용 연삭 장치
JP2012256738A (ja) 光起電力装置の製造方法
KR20130136961A (ko) 반도체 및 태양 전지 웨이퍼 및 그의 가공 방법
JP5936312B2 (ja) 半導体ウエーハの加工方法
US11942327B2 (en) Singulation of silicon carbide semiconductor wafers
JP2022107727A (ja) 半導体層を被着するための装置、その製造方法及びそれを用いた半導体層の製造方法
WO2009098109A1 (en) Method of manufacturing a thin silicon slice
US7696068B2 (en) Method for manufacturing vertical light-emitting diode
JP2010150080A (ja) シリコンブロックの処理方法
JP2000294521A (ja) 電子素子の製造方法
CN109003898A (zh) 一种在薄片(包括晶圆)上实现图形转移的新工艺
KR20130098291A (ko) 반도체 및 태양 전지 웨이퍼
JP5201229B2 (ja) 半導体素子の製造方法
TWI744515B (zh) 被加工物的加工方法
JP2005286013A (ja) 太陽電池セルの製造方法及び太陽電池セル
CN115966589A (zh) 半导体芯片及其制造方法
JP2023081442A (ja) デバイスチップ、その製造方法、及び、その接着方法
JP2012089559A (ja) 窒化物系化合物半導体素子の製造方法
JP2006279071A (ja) 太陽電池及び太陽電池の製造方法
JP2004282037A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2010056317A (ja) 太陽電池用シリコン単結晶基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210315

R150 Certificate of patent or registration of utility model

Ref document number: 6857411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250