JP2024516571A - ゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板およびゲルマニウム基板構造の調製方法 - Google Patents

ゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板およびゲルマニウム基板構造の調製方法 Download PDF

Info

Publication number
JP2024516571A
JP2024516571A JP2023562707A JP2023562707A JP2024516571A JP 2024516571 A JP2024516571 A JP 2024516571A JP 2023562707 A JP2023562707 A JP 2023562707A JP 2023562707 A JP2023562707 A JP 2023562707A JP 2024516571 A JP2024516571 A JP 2024516571A
Authority
JP
Japan
Prior art keywords
range
germanium substrate
duration
germanium
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023562707A
Other languages
English (en)
Inventor
ヤンツ，ステファン
シュレイバー，ヴァルデマー
Original Assignee
フラウンホーファー－ゲゼルシャフト ツール フエルデルング デア アンゲヴァンテン フォルシュング エー．ファオ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホーファー－ゲゼルシャフト ツール フエルデルング デア アンゲヴァンテン フォルシュング エー．ファオ． filed Critical フラウンホーファー－ゲゼルシャフト ツール フエルデルング デア アンゲヴァンテン フォルシュング エー．ファオ．
Publication of JP2024516571A publication Critical patent/JP2024516571A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)

Abstract

本発明は、ゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板の調製方法に関し、前記方法は、Ａ.加工面と前記加工面に対向する後面とを有するゲルマニウム基板を用意し、前記ゲルマニウム基板の少なくとも前記加工面を少なくとも以下の加工工程によって電気化学エッチングする：Ａ．０前記加工面の不動態化であって、前記加工面をカソードとして分極化する工程、Ａ．１前記加工面のエッチングであって、前記加工面のアノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行う工程、Ａ．２前記ゲルマニウム基板の前記加工面の電気化学的不動態化であって、前記加工面をカソードとして分極化する工程、Ａ．３前記加工面のエッチングであって、前記加工面のアノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行う工程、Ｂ．前記加工面の再編成であって、前記ゲルマニウム基板を５００℃を超える温度へ加熱する工程を含む。本発明は、さらにゲルマニウム基板構造に関する。

Description

本発明は、請求項１に記載のゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板の調製方法と請求項２４に記載のゲルマニウム基板構造とに関する。
半導体素子の製造時、特に光起電性太陽電池の製造において多くの場合、ゲルマニウム層を使用する。一般的な手順は、ゲルマニウム基板上へのエピタキシによるゲルマニウム層の生成である。この際、非多孔質ゲルマニウム基板とエピタキシャル塗設されたゲルマニウム層との間に多孔質層構造を配置することで前記ゲルマニウム層において前記ゲルマニウム基板とは独立して機能する半導体素子を形成し、特に前記ゲルマニウム層を前記ゲルマニウム基板から剥離させることが有利である。
「リフトオフプロセスと基板再利用のためのメソポーラス・ゲルマニウムのモルフォロジー変換（Ｍｅｓｏｐｏｒｏｕｓ Ｇｅｒｍａｎｉｕｍ Ｍｏｒｐｈｏｌｏｇｙ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ ｆｏｒ Ｌｉｆｔ－ｏｆｆ Ｐｒｏｃｅｓｓ ａｎｄ Ｓｕｂｓｔｒａｔｅ Ｒｅ－Ｕｓｅ）」ＤＯＩ１０．１０６３／１．４７７５３５７ 「電気化学エッチングによるメソポーラス・ゲルマニウムの形成（Ｍｅｓｏｐｏｒｏｕｓ Ｇｅｒｍａｎｉｕｍ Ｆｏｒｍａｔｉｏｎ ｂｙ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）」ＤＯＩ：１０．１１４９／１．３１４７２７１
エー.ブーシェリフらの「リフトオフプロセスと基板再利用のためのメソポーラス・ゲルマニウムのモルフォロジー変換(Ｍｅｓｏｐｏｒｏｕｓ Ｇｅｒｍａｎｉｕｍ Ｍｏｒｐｈｏｌｏｇｙ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ ｆｏｒ Ｌｉｆｔ－ｏｆｆ Ｐｒｏｃｅｓｓ ａｎｄ Ｓｕｂｓｔｒａｔｅ Ｒｅ－Ｕｓｅ)」ＤＯＩ１０．１０６３／１.４７７５３５７よりゲルマニウム基板の加工面における多孔質構造の形成、前記加工面におけるゲルマニウム層のエピタキシャル成長、前記ゲルマニウム層の剥離および残りのゲルマニウム基板の再利用が公知である。
本出願人による調査によれば、従来公知であるプロセスにはプロセス信頼性および／または生成されたゲルマニウム層の品質について欠点、特に生成されたゲルマニウム層の電子品質における欠陥および／またはゲルマニウム層を剥離する際の高い破損危険性がある。
よって、高い電子品質および高いプロセス信頼性、特に剥離時における破損危険性が低いゲルマニウム層をゲルマニウム基板上にエピタキシャル生成することに対するニーズがある。
したがって、本発明はゲルマニウム層のエピタキシャル成長のための改良されたゲルマニウム基板構造および当該ゲルマニウム基板構造の製造方法を提供することを課題とする。
当該課題は、請求項１に記載のゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板の調製方法と請求項２０に記載のゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板構造とによって解決される。有利な態様は、各従属請求項において見受けられる。
本発明によるゲルマニウム基板構造を本発明による方法、特に当該方法の好ましい実施形態によって製造することが好ましい。本発明による方法は、本発明によるゲルマニウム基板構造、特に当該ゲルマニウム基板構造の好ましい実施形態を製造するために形成されていることが好ましい。
本発明によるゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板の調製方法であって、前記方法は、
Ａ.加工面と前記加工面に対向する後面とを有するゲルマニウム基板を用意し、さらに
前記ゲルマニウム基板の少なくとも前記加工面を少なくとも以下の加工工程によって電気化学加工する工程：
Ａ．０ 前記加工面の不動態化であって、前記加工面をカソードとして分極化する工程、
Ａ．１ 前記加工面のエッチングであって、前記加工面をアノードパルスでアノードとして、およびカソードパルスでカソードとして交互に分極化する工程、
Ａ．２ 前記ゲルマニウム基板の前記加工面の電気化学的不動態化であって、前記加工面をカソードとして分極化する工程、
Ａ．３ 前記加工面のエッチングであって、前記加工面をアノードパルスでアノードとして、およびカソードパルスでカソードとして交互に分極化する工程、および
Ｂ．前記加工面の再編成であって、前記ゲルマニウム基板を５００℃を超える温度へ加熱する工程を含む。
前記工程を上述の順番で実施するが、さらなる中間工程を挿入することは本発明の範囲内にある。
加工の間に極性が変更されない電気化学的な工程を単極性工程と称する。好ましくは前述の工程Ａ．２と工程Ａ．０とが単極性工程として形成されている。
極性が変化する工程を双極性工程と称する。好ましくは前述の工程Ａ．１および工程Ａ．３、さらに好ましくは後述する有利である実施形態に記載の工程Ａ．１Ａと工程Ａ．４のうち少なくとも一つ、好ましくは両工程が双極性工程として形成されている。
よって本発明による方法は、電気化学的加工工程として形成されている複数の加工工程を有する。この際、前記加工面の加工が実施され、（特に工程Ａ．１および工程Ａ．３における）エッチングを電気化学的に開始されるゲルマニウム原子の除去あるいは（特に工程Ａ．０および工程Ａ．２における）電気化学的な不動態化を特に表面における遊離ゲルマニウム結合を終結させることによって実施する。このことはエッチングまたは不動態化に関する、有利である発展態様として後述する工程についても該当する。前記加工面のエッチングまたは不動態化を実施するための工程は、加工工程のために電界を必要とするという点が共通している。
工程Ａ．１の前に工程Ａ．０において前記ゲルマニウム基板の加工面の不動態化を実施し、ここで、前記加工面をカソードとして分極化する。これにより、可能である箇所において表面原子が特にエッチング液の一つまたは複数の元素、特に水素を用いて共に不動態化されるという利点が得られる。
双極的に実施する電子化学的エッチングプロセスと単極性不動態化プロセスとを組み合わせることにより多孔質単層の生成を格段に良好に互いに分離することが可能である。これにより複数層の積層体を得ることが可能であり、各単層の気孔率は互いに大きく異なる。その後、前記再編成においては構造再配列が生じ、これにより当該気孔率の差がさらに大きくなる。
有利である実施形態において工程Ａ．１によって好ましくは気孔率が５％から１５％の範囲にあり、厚みが２００ｎｍから１．５μｍの範囲にある樹状層を前記加工面に生成する。
前記樹状構造は、隣接する各樹状突起が十分に大きな間隔を有することで当該各樹状突起をＡ．２を実施する間に効果的に不動態化し得るという利点をもたらす。このことは工程Ａ．３の間に基板表面が全くあるいはわずかにしか変化しないことを意味する。
別の有利である実施形態において工程Ａ．１において前記アノードパルスのパルス持続時間が実質的、特には正確に前記カソードパルスの長さと一致する。
これにより既に形成された樹状突起が自身の拡散において早期に中断されずにエッチング工程が基板表面に直交して実施されることを保証する。
別の有利である実施形態において工程Ａ．１Ａによって厚みが０．５μｍから２μｍの範囲、特に１．４μｍから１．６μｍの範囲にあり、気孔率が５％から１５％の範囲にある層を生成する。
これにより既存の層はほとんど変化しないものの前記多孔質層の厚みが増加する。さらに新しく形成される多孔質領域の気孔率が既存の多孔質層に比べてわずかに減少する。
別の有利である実施形態において工程Ａ．１を１５分を超える持続時間、特に１５分から２時間の範囲、好ましくは１５分から３０分の範囲における持続時間に亘って実施する。
これにより後述する閉じた成長テンプレート層（ｇｅｓｃｈｌｏｓｓｅｎｅ Ｗａｃｈｔｕｍｓｖｏｒｌａｇｅｓｃｈｉｃｈｔ）の厚みが決定される。調査によると前述のプロセスパラメータによって高品質である閉じた成長テンプレート層が可能となる。
別の有利である実施形態において前記工程Ａ．１におけるエッチング電流密度は、０．２ｍＡ／ｃｍ２から１ｍＡ／ｃｍ２の範囲、特に０．２５ｍＡ／ｃｍ２から０．７５ｍＡ／ｃｍ２の範囲にある。
これにより一方では各エッチング点の密度が表面の粗さを不利な形で変更しないことを保証し、他方ではこれにより得られる樹状突起が互いに接近しすぎないことを保証する。
別の有利である実施形態において工程Ａ．２を５分から２０分の範囲、特に４分から１２分の範囲における持続時間に亘って実施する。
これにより均一な不動態化が得られる。有利である発展態様において表面における遊離ゲルマニウム結合を水素によって不動態化させ、特に好ましくは不動態化にフッ化水素酸（ＨＦ）および／または水を使用する。
別の有利である実施形態において工程Ａ．２における電流密度は、０．５ｍＡ／ｃｍ２から１．５ｍＡ／ｃｍ２の範囲、特に約１ｍＡ／ｃｍ２である。
これにより特にプロセスの初期において分子水素の局所的な発生を回避または少なくとも低減し、水酸化物で不動態化されたゲルマニウム表面原子の均一な水素不動態化を促進する。
別の有利である実施形態において工程Ａ．３を３分から１時間の範囲、特に５分から４５分の範囲における持続時間に亘って実施する。
これにより固体への移行部において当該移行部の上方に位置する各多孔質構造の形状および特性に対応して緩衝層が形成される。
別の有利である実施形態において工程Ａ．３におけるエッチング電流密度は、２ｍＡ／ｃｍ２から１５ｍＡ／ｃｍ２の範囲、特に２．５ｍＡ／ｃｍ２から５ｍＡ／ｃｍ２の範囲にある。アノードパルスの持続時間は、０．５秒から１秒の範囲にあることが有利である。
これにより得られる層の気孔率が増加する。さらにこれにより既存の多孔質層が変化しない（攻撃されない）ようにすることができる。
工程Ａ．３において前記アノードパルスの持続時間は、前記カソードパルスの持続時間よりも短いことが有利である。これにより特にエピタキシにとって重要な領域の破壊が最小限に抑えられるという利点がある。
別の実施形態において工程Ｂにおいて６００℃から８００℃の範囲における温度への加熱を実施する。
当該プロセス工程において熱エネルギーを供給し、これにより表面に沿ったまたは体積における前記各遊離ゲルマニウム結合の拡散につながり、その結果、各多孔質構造の再構成が生じる。
工程Ｂにおいて１５分以上、特に１５分から１．５時間の範囲における持続時間に亘って加熱を実施することが好ましい。
これにより、エネルギー的均衡にあり、例えば各細孔内における結晶面（例えば、＜１１１＞方位にある各細孔壁）を再現する各構成をもたらす再構成が得られる。
工程Ｂを水素雰囲気および／またはアルゴン雰囲気下において実施することが好ましい。
水素および／またはアルゴンは、表面における酸化物の除去につながり、これによりさらに拡散することで再構成することが可能な各遊離ゲルマニウム結合につながる。
別の有利である実施形態において工程Ａ．１および／またはＡ．３、好ましくはＡ．１およびＡ．３におけるパルスの持続時間がそれぞれ１０秒未満、好ましくは５秒未満、特に好ましくは２秒未満、特に１秒未満である。よって前述の工程の場合、それぞれのアノードパルスとそれぞれのカソードパルスの持続時間がそれぞれ前述の上限よりも小さいことが好ましい。これにより時間効率の良い方法が得られるという利点が得られる。
十分な不動態化効果を得るためには工程Ａ．０および／または工程Ａ．２、好ましくは工程Ａ．０および工程Ａ．２を１０秒を超える、特に１５秒を超える、好ましくは２０秒を超える持続時間に亘って実施し、特に
工程Ａ．０を１０秒から３０秒の範囲、特に１５秒から２５秒の範囲における持続時間に亘って実施することが有利である。
特に不動態化工程Ａ．０におけるカソードパルスの持続時間が工程Ａ．１におけるカソードパルスの持続時間よりも長く、好ましくは不動態化工程Ａ．０におけるカソードパルスの持続時間が工程Ａ．１におけるカソードパルスの持続時間と比較して少なくとも１．５倍、好ましくは少なくとも２倍、特に少なくとも５倍長いことが有利である。これにより一方では工程Ａ．０において良好な不動態化が、他方では工程Ａ．１において良好な多孔質化が得られる。
さらに不動態化工程Ａ．２におけるカソードパルスの持続時間カソードパルスの持続時間が工程Ａ．３におけるカソードパルスの持続時間よりも長く、好ましくは不動態化工程Ａ．２におけるカソードパルスの持続時間が工程Ａ．３におけるカソードパルスの持続時間と比較して少なくとも１．５倍、好ましくは少なくとも２倍、特に少なくとも５倍長いことが有利である。これにより一方では工程Ａ．２において良好な不動態化が、他方では工程Ａ．３において良好な多孔質化が得られる。
別の有利である実施形態において工程Ａ．０および／または工程Ａ．２、好ましくは工程Ａ．０および工程Ａ．２が１０秒を超える、特に１５秒を超える、好ましくは２０秒を超える持続時間に亘って実施され、特に
工程Ａ．０を１０秒から３０秒の範囲、特に１５秒から２５秒の範囲における持続時間に亘って実施することが有利である。
これにより均一な不動態化が得られる。別の有利である発展態様において表面における遊離ゲルマニウム結合を水素によって不動態化し、特に好ましくは不動態化にフッ化水素酸（ＨＦ）および／または水を使用する。
工程Ａ．１および工程Ａ．２との間の工程Ａ．１Ａにおいて方法工程Ａ．１と比較してエッチング電流密度を増加させて前記加工面のエッチングを実施することが有利であり、この際、前記加工面の、アノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行い、アノードパルスの持続時間はカソードパルスの持続時間よりも短い。
これにより一方では既存の多孔質層がエッチング処理から保護され、他方ではより低い気孔率を有する追加の層が形成されるという利点が得られる。当該層は、工程Ｂにおける再編成において拡散シンクとして作用しない領域を形成するために重要である。
別の有利である実施形態において工程Ａ．１Ａにおけるアノードパルスの持続時間は、カソードパルスの持続時間の３０％から７０％の範囲、好ましくは４０％から６０％の範囲、特に約５０％である。
これにより無秩序にエッチングされる各領域が形成されないことを促進する。長めの不動態化パルスによってエッチングパルスによって生じる各表面原子の数が不動態化パルスの間に最大不動態化可能である各表面原子の数よりも小さいことを保証する。
別の有利である実施形態において工程Ａ．１Ａを４５分を超える持続時間、特に４５分から２時間の範囲、好ましくは１時間から１．５時間の範囲における持続時間に亘って実施する。
これにより既存の層がほとんど変化しないながらも多孔質層の厚みが増加する。
別の有利である実施形態において工程Ａ．１Ａにおけるエッチング電流密度は、工程Ａ．１におけるエッチング電流密度よりも少なくとも１０％、好ましくは少なくとも２０％、特に少なくとも３５％大きい。
電流密度の増加は、より大きな電界線密度につながるため、好ましくは基板表面に対して直交するように多孔質層が形成される。
工程Ａ．３の後にさらなるエッチング工程Ａ．４を実施することが有利であり、この際、前記加工面の、アノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行う工程。これにより高多孔質分離層が固体の方向において｛１１１｝面によって制限される場合には表面に対して横方向に実施される各原子の拡散が妨げられて、このことが前記分離層の形成に悪影響を及ぼすという利点が得られる。前記高多孔質層の下方におけるより低い気孔率を有する追加の層によって工程Ｂの再編成の間に高多孔質層からの各原子の拡散を可能にすることで分離層の生成を促進する。
エッチング工程Ａ．４は、エッチング工程Ａ．３と比較して低いエッチング電流密度を有し、好ましくは工程Ａ．３よりも少なくとも３０％低いエッチング電流密度、さらに好ましくは少なくとも５０％低い電流密度を有することが好ましい。これにより拡散シンクとして作用する、より低い気孔率を有する層が形成されるという利点がある。
工程Ａ．４においてカソードパルスの持続時間とアノードパルスの持続時間とは非対称比、特に１．５：１から２．５：１（カソードパルスの持続時間対アノードパルスの持続時間）の範囲、特に２：１の比を有することが有利である。これにより既存の多孔質層が依然としてエッチングプロセスの影響を受けないという利点が得られる。
本発明による方法は、前記ゲルマニウム基板上の前記加工面に好ましくはエピタキシャル堆積、特に気相エピタキシャル堆積される、少なくとも一つのゲルマニウム層を有する半導体素子層構造を生成するのに特に適している。前記ゲルマニウム層は、前記加工面の処理によって高い電子品質を有し、特に一つまたは複数の半導体素子の形成、特に一つまたは複数の光起電性太陽電池の形成に適している。
一つまたは複数の半導体素子の形成を前記半導体素子層構造が前記ゲルマニウム基板に配置されている間に実施することは本発明の範囲内にある。同様に前記半導体素子層構造をまず前記ゲルマニウム基板から剥離し、その後に一つまたは複数の半導体素子を特に前記半導体素子層構造における追加の各層の形成とともに形成することも本発明の範囲内にある。同様に一つまたは複数の半導体素子を部分的に前記半導体素子層構造の剥離前と部分的には剥離後に形成することも本発明の範囲内にある。
よって、前記ゲルマニウム基板の前記加工面に直接または間接的に半導体素子層構造が塗設されており、前記半導体素子層構造は、ゲルマニウムまたは周期表の第三および第五族の各元素を有する各化合物半導体からなり、好ましくはエピタキシ、特に気相エピタキシによって塗設される、少なくとも一つの第一の層を有することが有利である。
ゲルマニウムまたは周期表の第三および第五族の各元素を有する各化合物半導体からなる前記第一の層を前記ゲルマニウム基板の前記加工面、特に好ましくは前記ゲルマニウム基板の前記加工面に直接塗設することが好ましい。
前記半導体素子層構造は、複数の層、特に二から六層からなることは本発明の範囲内にある。このような半導体素子層構造は、特に各電気光学素子、特に各光起電性太陽電池の形成において有利である。
よって、好ましい実施形態において前記半導体素子層構造の前記第一の層はゲルマニウムからなり、好ましくは１μｍから１０μｍの厚みを有し、前記半導体素子層構造は、化合物半導体からなる、複数、好ましくは二から六の層を有する。
このような半導体素子層構造において半導体素子層構造全体の厚みが５μｍから４０μｍの範囲にあることが有利である。
別の有利である実施形態において前記半導体素子層構造の前記第一の層はゲルマニウムからなり、１０μｍから１５０μｍ、好ましくは５０μｍから１５０μｍの厚みを有する。このようなゲルマニウム層は、特に各光起電性太陽電池の形成に適している。
前記半導体素子層構造を好ましくは前述のとおりゲルマニウム基板から分離する。
したがって、前記半導体素子層構造を前記ゲルマニウム基板から分離し、特に前記半導体素子層構造を前記ゲルマニウム基板から分離する前に前記半導体素子層構造の縁を好ましくはレーザまたは鋸断によって除去することが有利である。前記半導体素子層構造の前記各縁を分離することは、前記半導体素子層構造が分離時に損傷、特に破損するリスクが軽減されるという利点を有する。
前述のとおり本発明による方法は、前記ゲルマニウム基板を複数のゲルマニウム層、特に複数の半導体素子層構造を製造するために使用することが可能であるという利点を有する。
よって、前記ゲルマニウム基板を複数回使用することが有利であり、この際、前記半導体素子層構造の分離後に第一の半導体素子層構造として少なくとも一つの第二の半導体素子層構造を前述のとおり前記ゲルマニウム基板上に塗設した後に前記ゲルマニウム基板から分離する。
前記第一の半導体素子層構造を前記ゲルマニウム基板から分離した後で前記第二の半導体素子層構造を塗設する前に前記ゲルマニウム基板の前記加工面を後処理する、好ましくは機械的および／または化学的に平滑化することが特に有利である。前記後処理によって後に前記ゲルマニウム基板上に生成される各層の品質が向上する。
冒頭で述べた課題は、さらにゲルマニウム基板と前記ゲルマニウム基板上にエピタキシャル成長されたゲルマニウム層とを有するゲルマニウム基板構造によって解消される。
本発明によるゲルマニウム基板構造は、前記方法、特に前記方法の好ましい実施形態によって製造されるゲルマニウム基板を有する。前記ゲルマニウム基板構造の前記ゲルマニウム基板上にはゲルマニウム層が配置されている。前記ゲルマニウム基板は、加工面と称される、前記ゲルマニウム層が配置される前面と前記前面に対向する後面とを有する。
前記ゲルマニウム層は、ドーピング濃度が１０１５ｃｍ-３を超えるｐ型またはｎ型ドーピングを有する。前記ゲルマニウム基板は、０．１から１．５μｍの範囲における厚みと４０％を超える気孔率とを有する、少なくとも一つの多孔質層を有し、当該層は、前記ゲルマニウム基板の前記加工面に配置され、前記加工面において前記ゲルマニウム基板を成端する、１μｍから２μｍの範囲における厚みと５％未満の気孔率とを有する成長層を有する。前記ゲルマニウム層は、前記多孔質層に対向する表面において不規則なピラミッド型の構造を有する。これにより前述の各利点が得られる。
前述のとおり工程Ａは、電気化学的な処理工程として形成された複数の加工工程、特に各エッチング工程および／または各不動態化工程を有する。この際、前記ゲルマニウム基板の前記加工面を第一のエッチング溶液と接触させることが好ましい。前記第一のエッチング溶液は、第一の電極によって電気的に接触されていることが好ましい。ゲルマニウム基板の電気化学的エッチング自体は公知であり、例えば「電気化学エッチングによるメソポーラス・ゲルマニウムの形成（Mesoporous Germanium Formation by Electrochemical Etching）」ＤＯＩ：１０．１１４９／１．３１４７２７１に記載されている。
アノードパルスの間、加工すべき表面がアノードとして機能するため、電解液のイオンの電子を受容する。不動態化パルスの間、加工すべき表面がカソードとして機能して電解液のイオンに電子を供給する。
前記ゲルマニウム基板の前記後面の接触は、前記後面に第二のエッチング液と接触させることによって実施することが好ましく、前記第二のエッチング液は第二の電極によって接触されている。
同様に前記ゲルマニウム基板の前記後面の接触を導電性を有し固体である媒体と直接接触させること（いわゆるドライコンタクト）によって得ることも本発明の範囲内にある。
電圧源によって第一の電極と第二の電極との間に電位を生成してエッチング電流が流れる。
前記第一のエッチング液と前記第二のエッチング液は、物理的に互いに分離されていることが好ましい。前記第一のエッチング液と前記第二のエッチング液を二つの槽に配置して前記ゲルマニウム基板が両槽の間の仕切壁を形成することが特に好ましい。
前記第一のエッチング液と前記第二のエッチング液は、同様に形成されることが好ましい。
工程Ａにおける全てのエッチング工程／不動態化工程を同一のエッチング液を用いて実施することが有利である。これによりプロセスのコストを削減することが可能となる。
前記第一および／または前記第二のエッチング液は、一つまたは複数の酸、好ましくはフッ化水素酸を含むことが好ましい。
前記第一および／または前記第二のエッチング液は、潤滑剤、特にエタノール、イソプロパノール、酢酸または蟻酸を含むことが好ましい。
前記第一および／または前記第二のエッチング液は、水を含むことが好ましい。
有利である実施形態において前記電気化学的エッチングプロセスを両側が電極によって接触されているエッチング槽からなる装置において実施する。前記エッチング槽内にはフッ化水素酸、潤滑剤および水からなるエッチング液が入っている。エッチングされるウェーハを当該ウェーハが前記槽を電気的に互いに分離された二つの領域に分割するように前記槽内に配置する。エッチング電流／不動態化電流は、発生器において生成され、各電線を介して前記両電極に供給される。
工程Ｂにおける前記再編成によって前記加工面に閉じた成長テンプレート層が形成されることが好ましい。当該成長テンプレート層は、実質的に閉じた表面を有することで前記成長テンプレート層上における欠点のない半導体層、特にゲルマニウム層のエピタキシャル成長を促進する。前記閉じた成長テンプレート層を１ｎｍから１００ｎｍの範囲における厚み、特に５ｎｍから３０ｎｍの範囲における厚みを有するように形成することが好ましい。
さらなる有利である特徴および実施形態について実施形態例および図１から３を参照しつつ以下に説明する。
各図面は、本発明によるゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板の調製方法の実施形態例の各部分工程を縮尺に合致しない形で概略的に図示している。
まずゲルマニウム基板を用意する。本実実施形態例においてゲルマニウム基板は、１７０μｍの厚みと、ドーパントＧａを用いたｐ型ドーピングと、（１～２）×１０１８ｃｍ－３、ここでは１．５×１０１８ｃｍ－３のドーピング濃度を有する。
前記ゲルマニウム基板は、少なくとも各図面において上側にある前記ゲルマニウム基板の加工面（前面）において洗浄され、ここでは１重量％の濃度におけるフッ化水素酸によって３分間洗浄される。図１ａ）は、ゲルマニウム基板１を概略的に図示している。
その後、方法工程Ａにおいて前記ゲルマニウム基板の前記加工面を電気化学的に処理する。
本実施例において電気化学的エッチングプロセスを両面に対して電極が接触しているエッチング槽からなる装置において実施する。前記エッチング槽内にはフッ化水素酸、潤滑剤および水からなるエッチング液が入っている。エッチングされるウェーハを当該ウェーハが前記槽を電気的に互いに分離された二つの領域に分割するように前記槽内に配置する。エッチング電流／不動態化電流は、発生器において生成され、電線を介して前記両電極に供給される。
前述の各エッチング液および前述の電気化学的加工の方法を以下に説明する全てのエッチング工程、特に不動態化工程においても使用する。
工程Ａは、複数の部分工程を有する：
工程Ａ．０において前記ゲルマニウム基板の前記加工面の不動態化を実施し、前記加工面をカソードとして分極化する。前記不動態化を２０秒の持続時間に亘って実施する。この際、さらに以下においても電流強度を前記ゲルマニウム基板の前記加工面の表面の１平方センチメール当たりの電流密度で示す。本第一実施形態例の工程Ａ．０では１ｍＡ／ｃｍ２の電流強度ｊを使用する。
工程Ａ．１において前記加工面のエッチングを実施し、前記加工面の、アノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行う。
エッチングを０．７５ｍＡ／ｃｍ２の電流密度ｊにおいて合計３０分間の持続時間に亘って実施する。電流方向は、前述の電流強度において交互に変更され、この際、一つのパルスの持続時間はそれぞれ１秒であり、その後直ちに電流方向が変更されるため、それぞれ１秒の持続時間を有する、交互のアノードパルスとカソードパルスとを用いた分極化を３０分間交互に実施する。
工程Ａ．０およびＡ．１の結果が図１ｂ）において概略的に図示されている：前記ゲルマニウム基板１の表面には工程Ａ．１によって部分的に樹状層２を形成し、当該樹状層は、ここでは１から２０％の範囲、ここでは約１０％の気孔率と１００ｎｍから１０００ｎｍ、ここでは５００ｎｍの厚みを有する。前記樹状層２は、表面に近い領域においてスポンジ状構造を、また後面に対向する領域において各図面においては各枝構造によって概略的に図示される樹状構造を有する。
工程Ａ．１Ａにおいて工程Ａ．１と比較して高いエッチング電流密度で前記加工面のエッチングを実施し、前記加工面をアノードとしてのアノードパルスとカソードとしてのカソードパルスを用いて交互に分極化する。当該工程を１ｍＡ／ｃｍ２の電流強度において６０分間の持続時間に亘って実施する。本実施形態例においては交替をパルスの異なる持続時間において実施し、アノードパルスとカソードパルスが交互に交替し、各アノードパルスの持続時間は０．５秒、各カソードパルスの持続時間は１秒である。工程Ａ．１Ａ後の状態は、図１ｃにおいて概略的に図示されている。
工程Ａ．１において生成された前記樹状層２が前記ゲルマニウム基板１の上部にある前記加工面に対向する領域においてスポンジ状で多孔質である態様を有するのに対して前記ゲルマニウム基板１の後面の方向に前記スポンジ状層から前記樹状層２の枝状の各多孔質構造（樹状領域）が延伸する。
工程Ａ．１Ａにおいて枝が細くなった多孔質層３を生成する。当該多孔質層３は、ここでは５００ｎｍの厚みと１％から１０％の範囲、ここでは２％の気孔率を有する。前記樹状層２と比較して枝が細くなった前記多孔質層３の枝状凹部の数が少ない。
工程Ａ．２において前記ゲルマニウム基板１の前記加工面の不動態化を実施し、この際、前記加工面をカソードとして分極化する。工程Ａ．２を１ｍＡ／ｃｍ２の電流強度において１０分間の持続時間に亘って実施する。
工程Ａ．３において前記加工面のエッチングを実施し、この際、前記加工面の、アノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行う。ここでは方法工程Ａ．３における処理を４５分の持続時間に亘って実施し、この際、アノードパルスとカソードパルスの電流密度は、それぞれ４ｍＡ／ｃｍ２であり、アノードパルスの持続時間がそれぞれ１秒、カソードパルスの持続時間がそれぞれ１秒である。これにより前記各枝状構造がスポンジ状の各多孔質構造に変換することで前記樹状層２と枝が細くなった前記多孔質層３とから多孔質スポンジ状層４が形成され、当該スポンジ状層は、さらに多孔質スポンジ状層４ａ分、前記ゲルマニウム基板１の後面方向にさらに延伸する。このことは図２ａ）において概略的に図示されている。
別の工程Ａ．４において再度エッチング工程Ａ．１Ａを実施する：工程Ａ．４において１０分の持続時間に亘って前記加工面をアノードとしてのアノードパルスとカソードとしてのカソードパルスに交互に分極化し、この際、アノードパルスとカソードパルスの電流密度はそれぞれ２ｍＡ／ｃｍ２である。アノードパルスの持続時間は０．５秒であり、カソードパルスの持続時間は１秒である。
これにより後述の剥離工程を促進することを可能にする、ファセットを有する（ここでは３００ｎｍの厚みを有する）薄い多孔質層５を生成する。前記各ファセットは、前記ゲルマニウム基板の前記多孔質層に対向する表面において不規則なピラミッド状の構造を形成する。このことは図２ｂ）において図示されている。
さらに前記層４ａの気孔率が増加する。
その後、１重量％の濃度を有するフッ化水素酸によって１から３分間、前記加工面における前記ゲルマニウム基板の洗浄を実施する。
最後に前記ゲルマニウム基板１をエタノール中で乾燥する。
工程Ｂにおいて前記加工面の再編成を実施し、この際、前記ゲルマニウム基板を５００℃を超える温度に加熱し、ここでは毎分１００℃の割合で温度を直線的に８００℃まで上昇させた後、８００℃の温度で３０分間保持する。
これにより、前面において閉じた成長テンプレート層６を形成する。当該成長テンプレート層は、ここでは１００ｎｍから１μｍの範囲、ここでは１００ｎｍの厚みを有する。
さらに前記層４、４ａの両方において気孔率が増加し、この際、前記層の厚みは少し減少し、前記層の空洞が拡大する。
次に前記閉じた成長テンプレート層６上に半導体素子、特に光起電性太陽電池を製造するためにゲルマニウム層を塗設することが可能である。
前記ゲルマニウム層は、ここでは気相エピタキシによって塗設され、１０μｍの厚みと５×１０１７原子／ｃｍ３のｐ型ドーピングとを有する。このことは図３において概略的に図示されている。
よって、図３における図は、本発明によるゲルマニウム基板構造の実施形態例を図示している。多孔質領域と固体半導体との間の移行部には、本断面図において各ファセット（「各鋸歯」）に見えるピラミッド型の構造がある。
前記ゲルマニウム層７は、前記ゲルマニウム基板１から剥離され、再度ゲルマニウム層をエピタキシ分離した後に剥離するために前記方法を再度実施することによって前記ゲルマニウム基板１を再利用することが可能である。前記ゲルマニウム層７の剥離の前に鋸引きまたはレーザ加工による剥離すべき面を画定することが可能である。剥離工程自体は、剥離すべきゲルマニウム層７を吸引または接着させた後、機械的に引き上げることによって実施することが可能である。
以下の表に個々の工程の必須方法パラメータが再度要約され、さらに本発明の方法の第二の実施形態例の各方法パラメータも記載されている。ここでは電流密度をｊで表し、対応する符号（＋／－）は、電流の方向を示す。前記各電流密度を常に正の各数値で示し、電流方向は変数ｊの各記号より得られる。アノードパルスのパルス持続時間をそれぞれｔ＋、カソードパルスのパルス持続時間はｔ-で表す。工程の合計持続時間をｔｇｅｓで表す。
Figure 2024516571000002
実施形態例２は、実施例1と比較して実質的に簡素化された実施である。当該実施形態例は、第一のエッチング工程の前にウェーハ表面の初期の不動態化（工程Ａ．０）が実施されない点で実施例1と異なり、これによりエッチング処理の均質性を低下させる可能性がある。実施例２においては第一のエッチングの後に各適合されたエッチングパラメータを用いたエッチング工程が再度実施されないため、固体ウェーハとの界面における細い層領域が形成されなくなる可能性がある（図１ｃにおける多孔質層３を参照）。さらに実施例２においては最終的な電気化学的エッチング工程がないため、固体ウェーハとの境界における多孔質層がさほど明白ではなくなり、当該境界面におけるファセットもさほど明白ではなくなる可能性がある。
符号一覧
１ ゲルマニウム基板
２ 樹状層
３ 枝が細くなった多孔質層
４、４ａ 多孔質スポンジ状層
６ 閉じた成長テンプレート層
７ エピタキシャル塗設されたゲルマニウム層

Claims (24)

  1. ゲルマニウム層（７）のエピタキシャル成長のためのゲルマニウム基板（１）の調製方法であって、前記方法は、
    Ａ.加工面と前記加工面に対向する後面とを有するゲルマニウム基板（１）を用意し、前記ゲルマニウム基板（１）の少なくとも前記加工面を少なくとも以下の加工工程によって電気化学加工する工程：
    Ａ．０ 前記加工面の不動態化であって、前記加工面をカソードとして分極化する工程、
    Ａ．１ 前記加工面のエッチングであって、前記加工面の、アノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行う工程、
    Ａ．２ 前記ゲルマニウム基板（１）の前記加工面の電気化学的不動態化であって、前記加工面をカソードとして分極化する工程、
    Ａ．３ 前記加工面のエッチングであって、前記加工面の、アノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行う工程、および、
    Ｂ．前記加工面の再編成であって、前記ゲルマニウム基板（１）を５００℃を超える温度へ加熱する工程を含む、方法。
  2. 前記工程Ａ．１によって好ましくは気孔率が５％から１５％の範囲で厚みが２００ｎｍから１．５μｍの範囲にある樹状層（２）を前記加工面に生成することを特徴とする、請求項１に記載の方法。
  3. 前記工程Ａ．１において前記アノードパルスのパルス持続時間が実質的に前記カソードパルスの長さと一致することを特徴とする、請求項１または２に記載の方法。
  4. 前記工程Ａ．１を、１５分を超える持続時間、特に１５分から２時間の範囲、好ましくは１５分から３０分の範囲における持続時間に亘って実施することを特徴とする、請求項１から３のいずれか１項に記載の方法。
  5. 前記工程Ａ．１におけるエッチング電流密度は、０．１ｍＡ／ｃｍ２から１ｍＡ／ｃｍ２の範囲、特に０．１５ｍＡ／ｃｍ２から０．７５ｍＡ／ｃｍ２の範囲にあることを特徴とする、請求項１から４のいずれか１項に記載の方法。
  6. 前記工程Ａ．２を５分から２０分の範囲、特に４分から１２分の範囲における持続時間に亘って実施することを特徴とする、請求項１から５のいずれか１項に記載の方法。
  7. 前記工程Ａ．２における電流密度は、０．５ｍＡ／ｃｍ２から２ｍＡ／ｃｍ２の範囲、特に約１ｍＡ／ｃｍ２であることを特徴とする、請求項１から６のいずれか１項に記載の方法。
  8. 前記工程Ａ．３を３分から１時間の範囲、特に５分から４５分の範囲における持続時間に亘って実施することを特徴とする、請求項１から７のいずれか１項に記載の方法。
  9. 前記工程Ａ．３におけるエッチング電流密度は、２ｍＡ／ｃｍ２から１５ｍＡ／ｃｍ２の範囲、特に２．５ｍＡ／ｃｍ２から５ｍＡ／ｃｍ２の範囲であり、特にアノードパルスの持続時間は、０．５秒から２．５秒の範囲にあることを特徴とする、請求項１から８のいずれか１項に記載の方法。
  10. 前記工程Ａ．３において前記アノードパルスの持続時間は、前記カソードパルスの持続時間よりも短いことを特徴とする、請求項１から９のいずれか１項に記載の方法。
  11. 前記工程Ｂにおいて６００℃から８００℃の範囲における温度への加熱を実施し、および／または１５分以上、特に１５分から１．５時間の範囲における持続時間に亘って加熱を実施し、および／または前記工程Ｂを水素雰囲気またはアルゴン雰囲気下において実施することを特徴とする、請求項１から１０のいずれか１項に記載の方法。
  12. パルスの持続時間は、前記工程Ａ．１および／または前記工程Ａ．３、好ましくは前記工程Ａ．１および前記工程Ａ．３においてそれぞれ１０秒未満、好ましくは５秒未満、特に好ましくは２秒未満、特に１秒未満であることを特徴とする、請求項１から１１のいずれか１項に記載の方法。
  13. 前記工程Ａ．０および／または前記工程Ａ．２、好ましくは前記工程Ａ．０および前記工程Ａ．２を、１０秒を超える、特に１５秒を超える、好ましくは２０秒を超える持続時間に亘って実施し、特に
    前記工程Ａ．０を１０秒から３０秒の範囲、特に１５秒から２５秒の範囲における持続時間に亘って実施することを特徴とする、請求項１から１２のいずれか１項に記載の方法。
  14. 前記工程Ａ．１および前記工程Ａ．２との間の前記工程Ａ．１Ａにおいて前記工程Ａ．１と比較してエッチング電流密度を増加させて前記加工面のエッチングを実施し、前記加工面の、アノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行い、
    アノードパルスの持続時間は、カソードパルスの持続時間よりも短いことを特徴とする、請求項１から１３のいずれか１項に記載の方法。
  15. 前記工程Ａ．１Ａによって厚みが０．５μｍから２μｍの範囲、特に１．４μｍから１．６μｍの範囲で気孔率が５％から１５％の範囲にある層を生成することを特徴とする、請求項１４に記載の方法。
  16. 前記工程Ａ．１Ａにおける前記カソードパルスの持続時間は、前記アノードパルスの持続時間の３０％から７０％の範囲、好ましくは４０％から６０％の範囲、特に約５０％であることを特徴とする、請求項１４または１５に記載の方法。
  17. 前記工程Ａ．１Ａを、４５分を超える持続時間、特に４５分から２時間の範囲、好ましくは１時間から１．５時間の範囲における持続時間に亘って実施することを特徴とする、請求項１４から１６のいずれか１項に記載の方法。
  18. 前記工程Ａ．１Ａにおけるエッチング電流密度は、前記工程Ａ．１におけるエッチング電流密度よりも少なくとも１０％、好ましくは少なくとも２０％、特に少なくとも３５％大きいことを特徴とする、請求項１４から１７のいずれか１項に記載の方法。
  19. 前記工程Ａ．３の後に工程Ａ．４において前記加工面のエッチングを実施し、前記加工面の、アノードパルスによるアノードとしての分極化と、カソードパルスによるカソードとしての分極化とを交互に行い、アノードパルスの持続時間は、カソード持続時間よりも長いことを特徴とする、請求項１から１８のいずれか１項に記載の方法。
  20. 前記ゲルマニウム基板（１）の前記加工面に直接または間接的に半導体素子層構造が塗設され、
    前記半導体素子層構造は、ゲルマニウムまたは周期表の第三および第五族の元素を有する化合物半導体からなり、好ましくはエピタキシ、特に気相エピタキシによって塗設される、少なくとも一つの第一の層を有することを特徴とする、請求項１から１９のいずれか１項に記載の方法。
  21. （ｉ）前記半導体素子層構造の前記第一の層は、ゲルマニウムからなり、好ましくは１μｍから１０μｍの厚みを有し、前記半導体素子層構造は、化合物半導体からなる、複数、好ましくは二から六の層を有し、
    前記半導体素子層構造全体の厚みは、好ましくは５μｍから４０μｍの範囲であり、
    または
    （ｉｉ）前記半導体素子層構造の前記第一の層は、ゲルマニウムからなり、１０μｍから１５０μｍ、好ましくは５０μｍから１５０μｍの厚みを有することを特徴とする、請求項２０に記載の方法。
  22. 前記半導体素子層構造を前記ゲルマニウム基板（１）から分離し、特に前記半導体素子層構造を前記ゲルマニウム基板（１）から分離する前に前記半導体素子層構造の縁を、好ましくはレーザまたは鋸断によって、除去することを特徴とする、請求項２０または２１に記載の方法。
  23. 前記ゲルマニウム基板（１）を複数回使用し、前記半導体素子層構造の分離後に第一の半導体素子層構造として少なくとも一つの請求項１７に記載の第二の半導体素子層構造を前記ゲルマニウム基板（１）上に塗設した後に前記ゲルマニウム基板（１）から分離し、
    特に前記第一の半導体素子層構造を前記ゲルマニウム基板（１）から分離した後で前記第二の半導体素子層構造を塗設する前に前記ゲルマニウム基板（１）の前記加工面を後処理する、好ましくは機械的および／または化学的に平滑化することを特徴とする、請求項２０から２２のいずれか１項に記載の方法。
  24. 特に請求項１から２３に記載の方法によって製造されたゲルマニウム基板（１）と前記ゲルマニウム基板（１）の上にエピタキシャル成長されたゲルマニウム層（７）とを有するゲルマニウム基板構造であって、
    前記ゲルマニウム層（７）は、ドーピング濃度が１０１５ｃｍ-３を超えるｐ型またはｎ型ドーピングを有し、
    前記ゲルマニウム基板（１）は、０．１から１．５μｍの範囲における厚みと４０％を超える気孔率とを有する、少なくとも一つの多孔質層を有し、当該多孔質層は、前記ゲルマニウム基板の前記加工面に配置されて前記加工面において前記ゲルマニウム基板（１）を成端する、１μｍから２μｍの範囲における厚みと５％未満の気孔率とを有する成長層を有し、
    前記ゲルマニウム層（７）は、前記多孔質層に対向する表面において不規則なピラミッド型の構造を有することを特徴とするゲルマニウム基板構造。
JP2023562707A 2021-04-12 2022-04-11 ゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板およびゲルマニウム基板構造の調製方法 Pending JP2024516571A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102021108992.1A DE102021108992A1 (de) 2021-04-12 2021-04-12 Verfahren zur Präparation eines Germaniumsubstrats und Germaniumsubstratstruktur für ein epitaktisches Aufwachsen einer Germaniumschicht
DE102021108992.1 2021-04-12
PCT/EP2022/059591 WO2022218905A1 (de) 2021-04-12 2022-04-11 Verfahren zur präparation eines germaniumsubstrats und germaniumsubstratstruktur für ein epitaktisches aufwachsen einer germaniumschicht

Publications (1)

Publication Number Publication Date
JP2024516571A true JP2024516571A (ja) 2024-04-16

Family

ID=81595757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023562707A Pending JP2024516571A (ja) 2021-04-12 2022-04-11 ゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板およびゲルマニウム基板構造の調製方法

Country Status (6)

Country Link
EP (1) EP4324021A1 (ja)
JP (1) JP2024516571A (ja)
KR (1) KR20230173138A (ja)
CN (1) CN117280443A (ja)
DE (1) DE102021108992A1 (ja)
WO (1) WO2022218905A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009004560B3 (de) * 2009-01-14 2010-08-26 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Germaniumdünnschicht

Also Published As

Publication number Publication date
EP4324021A1 (de) 2024-02-21
KR20230173138A (ko) 2023-12-26
WO2022218905A1 (de) 2022-10-20
DE102021108992A1 (de) 2022-10-13
CN117280443A (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
JP3492142B2 (ja) 半導体基材の製造方法
TWI694559B (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
CN102782818B (zh) 用于GaN装置的基于导电性的选择性蚀刻和其应用
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
JP3647191B2 (ja) 半導体装置の製造方法
US4380865A (en) Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
TW201330294A (zh) 奈米結構區域的電性接點
JP6023270B2 (ja) 発光素子の製造方法および発光素子
JP3777668B2 (ja) 薄膜太陽電池の製造方法
JP2024516571A (ja) ゲルマニウム層のエピタキシャル成長のためのゲルマニウム基板およびゲルマニウム基板構造の調製方法
Zhu et al. Achieving porous germanium from both p-and n-type epitaxial Ge-on-Si via bipolar potentiostatic etching
US20240186141A1 (en) Method for preparing a germanium substrate and germanium substrate structure for epitaxial growth of a germanium layer
JP4420475B2 (ja) 薄膜半導体の製造方法
JPH1117217A (ja) 発光素子材料の製造方法
KR102211486B1 (ko) 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극
DE102009004560B3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Germaniumdünnschicht
KR101935267B1 (ko) 초박형 실리콘 기판 제조 방법
Zeng et al. Formation of uniform and square nanopore arrays on (100) InP surfaces by a two-step etching method
JP2007081422A (ja) 薄膜半導体の製造方法
Cao et al. Origin of mosaic structure obtained during the production of porous silicon with electrochemical etching
WO2010081858A2 (de) Verfahren zum herstellen eines halbleiterbauelementes, insbesondere einer solarzelle, auf basis einer halbleiterdünnschicht mit einem direkten halbleitermaterial
JPH077179A (ja) 発光素子
US20120282726A1 (en) Method for forming thin semiconductor layer substrates for manufacturing solar cells
JP2003142708A (ja) 単結晶半導体薄膜の製造方法および薄膜半導体素子の製造方法
JP5360127B2 (ja) 薄膜半導体の製造方法