KR102211486B1 - 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극 - Google Patents

전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극 Download PDF

Info

Publication number
KR102211486B1
KR102211486B1 KR1020180168758A KR20180168758A KR102211486B1 KR 102211486 B1 KR102211486 B1 KR 102211486B1 KR 1020180168758 A KR1020180168758 A KR 1020180168758A KR 20180168758 A KR20180168758 A KR 20180168758A KR 102211486 B1 KR102211486 B1 KR 102211486B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride substrate
etching
free standing
manufacturing
Prior art date
Application number
KR1020180168758A
Other languages
English (en)
Other versions
KR20200079132A (ko
Inventor
전대우
라용호
김진호
이영진
황종희
김선욱
손호기
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020180168758A priority Critical patent/KR102211486B1/ko
Publication of KR20200079132A publication Critical patent/KR20200079132A/ko
Application granted granted Critical
Publication of KR102211486B1 publication Critical patent/KR102211486B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)

Abstract

식각속도가 빠르며 선택적인 에칭이 가능한 전기화학적 에칭법을 이용하여 콘벡스 형태로 휜 질화갈륨 기판의 N-면(N-face)을 에칭하여 평탄화하는 것에 의해 프리 스탠딩 질화갈륨 기판의 휨을 제어할 수 있는 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극에 대하여 개시한다.
본 발명에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법은 (a) 콘벡스 형태로 휜 질화갈륨 기판을 준비하는 단계; 및 (b) 상기 질화갈륨 기판의 N-면(N-face)을 전기화학적 에칭법으로 에칭하여 평탄화하는 단계;를 포함하며, 상기 (b) 단계에서, 상기 에칭은 20 ~ 40V의 인가전압 조건으로 실시하는 것을 특징으로 한다.

Description

전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극{MANUFACTURING METHOD OF FREE STANDING GALLIUM NITRIDE USING ELECTROCHEMICAL ETCHING METHOD AND PHOTOELECTRIC ELECTRODE FOR WATER DECOMPOSITION GYDROGEN PRODUCTION INCLUDING THE SAME}
본 발명은 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극에 관한 것으로, 보다 상세하게는 식각속도가 빠르며 선택적인 에칭이 가능한 전기화학적 에칭법을 이용하여 콘벡스 형태로 휜 질화갈륨 기판의 N-면(N-face)을 에칭하여 평탄화하는 것에 의해 프리 스탠딩 질화갈륨 기판의 휨을 제어할 수 있는 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극에 관한 것이다.
GaN은 우르자이트(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 대략 3.4eV의 직접 천이형 밴드갭을 갖는다. 또한, GaN은 InN 및 AlN와 전율 고용체를 이루어 금지대폭의 조정이 가능하며, 전율 고용체의 전 조성 범위 내에서 직접 천이형 반도체의 특성을 나타내기 때문에 청색 표시 및 발광소자의 재료로서 가장 각광 받고 있다.
GaN 단결정은 통상 사파이어(Al2O3), 실리콘 카바이드(SiC) 및 실리콘(Si) 중 어느 하나의 재질로 이루어진 기판 상에 금속유기화학증착법(Metal Organic Chemical Vapor Deposition; MOCVD)이나 수소화물기상성장법(Hydride Vapor Phase Epitaxy; HVPE)으로 GaN을 증착하여 형성하고 있다.
이러한 증착법으로 GaN 단결정의 성장 시 사용되는 기판으로는 사파이어를 가장 많이 사용하고 있다.
그러나, 사파이어는 질화갈륨과 격자상수 차(약 16％) 및 열팽창계수 차(약 35％)가 커서 질화갈륨과 접합되는 경우 계면에서 스트레인(strain)이 유발되고, 이 스트레인이 질화갈륨 결정 내에 격자결함, 휨 및 크랙(crack)을 발생시켜 고품질의 질화갈륨막 성장을 어렵게 하며, 질화갈륨 막 상에 제조된 소자의 수명을 단축시킨다.
사파이어와 질화갈륨에 존재하는 응력이 등방적(isotropic)이고, 질화갈륨 막에 의해 사파이어 기판에 발생되는 스트레인이 항복점보다 적을 경우, 성장된 질화갈륨 막이 사파이어 기판 쪽으로 휘게 되는데, 질화갈륨 막 두께가 증가할수록 곡률반경(curvature radius)이 감소하여 휨 정도가 커진다. 이러한 휨은 질화갈륨 후막이 성장된 기판 중심 부분과 주변 부분 간의 결정성 차이를 유발하게 된다.
휨을 제어하기 위한 방법으로써 격자변형(lattice strain)을 완화시키기 위하여 유사한 격자상수를 가진 완충층(buffer layer)을 기판 상에 비교적 낮은 온도에서 먼저 형성시킨 다음에 완충층 상에 GaN 단결정층을 성장시키는 방법 등이 제안된 바 있다.
그러나, 이러한 방법은 고가의 기판을 이용하여야 하며, 완충층의 형성 시 또 다른 성장 장비를 이용하여 생산단가가 높아질 뿐만 아니라, GaN 단결정층 내의 높은 전위(dislocation) 밀도는 레이저 다이오드나 발광다이오드 등으로의 응용에 적합하지 못하다.
최근에는 낮은 전위결함 밀도를 가지도록 동종인 프리 스탠딩 GaN 기판을 사용하여 동종 에피택시 성장을 시키고 있다. 하지만, 프리 스탠딩 GaN 기판을 제조하기 위해서는 이종 기판 상에 HVPE(hydride vapor phase epitaxy)법으로 성장시킨 후 레이저 오프나 화학적 분리 등으로 이종기판을 제거하여 수득할 수 있다.
그러나, 프리 스탠딩 GaN 기판은 사파이어와 질화갈륨에 사이에 존재하는 응력에 의해 휨 현상이 발생하는 문제가 여전히 존재한다. 프리 스탠딩 기판의 휨은 관통 전류의 비균일 분포 및 VGaON 복합 결함의 원인이 된다. 일반적으로, 0.6~1.5m의 휨 반경을 가진 2인치 프리 기판은 중앙과 에지가 500 ~ 200㎛의 높이 차를 나타낸다. 이러한 높이 차를 없애기 위해 CMP 공정으로 중앙영역을 제외한 에지 영역 주변의 GaN 층을 완전히 제거해야 하는 문제가 있다.
관련 선행 문헌으로는 대한민국 등록특허공보 제10-1186232호(2012.09.27. 공고)가 있으며, 상기 문헌에는 프리-스탠딩 질화갈륨 기판 제조방법이 기재되어 있다.
본 발명의 목적은 식각속도가 빠르며 선택적인 에칭이 가능한 전기화학적 에칭법을 이용하여 콘벡스 형태로 휜 질화갈륨 기판의 N-면(N-face)을 에칭하여 평탄화하는 것에 의해 프리 스탠딩 질화갈륨 기판의 휨을 제어할 수 있는 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법은 (a) 콘벡스 형태로 휜 질화갈륨 기판을 준비하는 단계; 및 (b) 상기 질화갈륨 기판의 N-면(N-face)을 전기화학적 에칭법으로 에칭하여 평탄화하는 단계;를 포함하며, 상기 (b) 단계에서, 상기 에칭은 20 ~ 40V의 인가전압 조건으로 실시하는 것을 특징으로 한다.
이때, 상기 인가전압은 25 ~ 35V 조건으로 실시하는 것이 보다 바람직하다.
상기 (b) 단계에서, 상기 에칭은 불화수소산, 황산, 인산, 옥살산, 염산 및 수산화칼륨 중 선택된 1종 이상을 포함하는 에천트를 이용한다.
상기 에천트는 0.2 ~ 0.4M의 농도를 갖는 옥살산을 이용하는 것이 바람직하다.
상기 (b) 단계에서, 상기 에칭은 10 ~ 120sec 동안 실시하는 것이 바람직하다.
상기 (b) 단계에서, 상기 에칭에 의해, 상기 질화갈륨 기판의 N-면(N-face)에는 복수의 나노 기공이 형성된다.
상기 (b) 단계에서, 상기 에칭은 실온(room temperature)에서 실시하는 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 프리 스탠딩 질화갈륨 기판을 포함하는 물분해 수소생산용 광전극은 상술한 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법에 의해 제조된 프리 스탠딩 질화갈륨 기판을 포함한다.
이때, 상기 광전극은 상기 질화갈륨 기판의 N-면(N-face)에 형성된 복수의 나노 기공에 의한 표면적 증가로 물분해 효율이 증가된다.
본 발명에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법은 식각속도가 빠르며 선택적인 에칭이 가능한 전기화학적 에칭법을 이용하여 콘벡스 형태로 휜 질화갈륨 기판의 N-면(N-face)을 에칭하여 질화갈륨 기판의 N-면(N-face)에 형성되는 복수의 나노 기공이 압축응력을 완화시키므로 콘벡스 형태로 휘어진 질화갈륨 기판의 보우(bow) 값을 감소시켜 N-면(N-face)을 플랫한 형태로 평탄화시킬 수 있게 된다.
이 결과, 본 발명에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법에 의해 제조된 프리 스탠딩 질화갈륨 기판을 물분해 수소생산용 광전극으로 적용하게 되면, 조밀한 구조의 복수의 나노 기공에 의해 표면적이 향상된다.
이 결과, 본 발명에 따른 프리 스탠딩 질화갈륨 기판을 포함하는 물분해 수소생산용 광전극은 질화갈륨 기판의 N-면(N-face)에 형성된 복수의 나노 기공에 의한 표면적 증가로 물분해 효율이 증가될 수 있다.
도 1은 사파이어/GaN 적층체에서 발생하는 휨 현상을 설명하기 위한 모식도.
도 2 내지 도 4는 본 발명의 실시예에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법을 나타낸 공정 모식도.
도 5는 본 발명의 실시예에서 사용되는 전기화학적 에칭 장치를 나타낸 모식도.
도 6은 실시예 1 ~ 3 및 비교예 1에 따른 기판의 에칭 후의 Ga-면과 N-면을 비교하여 나타낸 사진.
도 7은 실시예 3에 따른 기판의 에칭 전과 후를 나타낸 실측 사진.
도 8은 비교예 1에 따른 기판을 확대하여 나타낸 SEM 사진.
도 9는 실시예 1에 따른 기판을 확대하여 나타낸 SEM 사진.
도 10은 실시예 2에 따른 기판을 확대하여 나타낸 SEM 사진.
도 11은 실시예 1 ~ 2 및 비교예 1에 따른 기판을 광전극으로 이용하여 물분해 효율을 측정하는 과정을 설명하기 위한 사진.
도 12는 실시예 1 ~ 2 및 비교예 1에 따른 기판을 광전극으로 이용한 물분해 효율을 측정한 결과를 나타낸 그래프.
도 13은 비교예 1에 따른 기판에 대한 신뢰성 테스트를 실시한 후를 나타낸 SEM 사진.
도 14는 실시예 1에 따른 기판에 대한 신뢰성 테스트를 실시한 후를 나타낸 SEM 사진.
도 15는 실시예 2에 따른 기판에 대한 신뢰성 테스트를 실시한 후를 나타낸 SEM 사진.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극에 관하여 상세히 설명하면 다음과 같다.
도 1은 사파이어/GaN 적층체에서 발생하는 휨 현상을 설명하기 위한 모식도이고, 도 2 내지 도 4는 본 발명의 실시예에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법을 나타낸 공정 모식도이다.
도 1 및 도 2에 도시된 바와 같이, 콘벡스 형태(convex type)로 휜 질화갈륨 기판(100)을 준비한다.
이때, 사파이어 기판(200)으로부터 분리된 질화갈륨 기판(100)은 사파이어와 질화갈륨과의 격자상수 및 열팽창계수 등의 차이로 인해 발생되는 응력에 의해 표면이 볼록한 콘벡스 형태(convex type)로 휘어지는 현상이 발생한다.
이때, 콘벡스 형태에서는 N(질소)-면(N-face)에 압축응력(compressive stress)이 더 크게 작용하고, Ga-면(Ga-face)에는 인장응력(tensile stress)이 더 크게 작용한다.
다음으로, 도 3 및 도 4에 도시된 바와 같이, 질화갈륨 기판(100)의 N-면(N-face)을 전기화학적 에칭법으로 에칭하여 평탄화한다.
이러한 에칭에 의해, 질화갈륨 기판(100)의 N-면(N-face)에는 복수의 나노 기공(P)이 형성된다.
이때, 평탄화는 압축응력(compressive stress)이 더 크게 걸리는 N-면(N-face)을 에칭하여 홀 형태의 다공성 나노 기공(P)을 형성한다. 이러한 홀 형태의 다공성 나노 기공(P)은 압축응력을 완화시키므로 콘벡스 형태로 휘어진 질화갈륨 기판(100)의 보우(bow) 값을 감소시켜 N-면(N-face)을 플랫한 형태로 평탄화시킬 수 있게 된다.
도 5는 본 발명의 실시예에서 사용되는 전기화학적 에칭 장치를 나타낸 모식도로, 도 3 및 도 4와 연계하여 보다 구체적으로 설명하도록 한다.
도 3 내지 도 5에 도시된 바와 같이, 본 발명의 실시예에서 사용되는 전기화학적 에칭 장치(300)는 핫 플레이트(310)와, 핫 플레이트(310) 상에 안착되며 질화갈륨 기판(100)을 에칭하기 위한 에천트(E)가 채워지는 식각 용기(320)와, 질화갈륨 기판(100)에 전압을 인가하기 위한 전원부(300)를 포함한다.
이때, 핫 플레이트(310)는 식각 용기(320) 내의 에천트(E) 온도를 제어한다. 그리고, 전원부(330)는 질화갈륨 기판(100)에 접지되는 Ni 전극과, 에천트(E)에 침지되는 상대전극인 Pt 와이어에 전원을 각각 인가한다.
즉, 본 발명의 실시예에서 사용되는 전기화학적 에칭 장치(300)는 에칭 대상물이 질화갈륨 기판(100)에 Ni 전극을 접촉시켜 저항성 접촉을 형성하고, 상대전극으로 Pt 와이어를 사용하여 두 전극을 전원부(300)에 연결한 다음, 에천트(E)인 옥살산 내에서 화학 전지를 구성하고, 전기를 인가하여 에칭을 유도하게 되는 것이다.
이러한 전기화학적 에칭법은 물리적 에칭법인 ICP 방식에 비하여, 비용이 저렴하면서 식각속도가 빠르고, 선택적인 에칭이 가능할 뿐만 아니라 에칭 대상물에 대한 데미지(damage)가 작다는 장점을 갖는다.
특히, 본 단계에서, 에칭은 20 ~ 40V의 인가전압 조건으로 실시하는 것이 바람직하며, 25 ~ 35V의 인가전압 조건으로 실시하는 것이 보다 바람직하다. 이때, 인가전압이 20V 미만일 경우에는 전압이 낮아 에칭이 제대로 이루어지지 못하여 다공성 구조의 나노 기공(P) 형성에 어려움이 따를 수 있다. 반대로, 인가전압이 40V를 초과할 경우에는 더 이상의 효과 상승 없이 전압 세기 만을 증가시키는 요인으로 작용할 수 있으므로, 경제적이지 못하다.
이때, 에칭은 불화수소산, 황산, 인산, 옥살산, 염산 및 수산화칼륨 중 선택된 1종 이상을 포함하는 에천트가 이용될 수 있다. 이 중, 에천트로는 0.2 ~ 0.4M의 농도, 보다 바람직하게는 0.28 ~ 0.32M의 농도를 갖는 옥살산을 이용하는 것이 바람직하다. 이때, 옥살산의 농도는 다공성 구조에 민감한 조건으로, 다공성 구조의 크기와 균일도를 고려할 때 0.28 ~ 0.32M의 농도를 갖는 것을 이용하는 것이 보다 바람직하다.
즉, 에천트의 일함수와 더해진 값이 질화갈륨 기판의 일함수보다 큰 인가전압 조건으로 실시해야 한다. 이때, 옥살산의 일함수는 질화갈륨 기판의 일함수보다 약간 낮으므로, 에천트로 옥살산을 이용할 시, 전기화학적 에칭에 대한 컨트롤이 비교적 수월하게 진행될 수 있다.
이러한 옥살산의 농도가 0.2M 미만일 경우에는 농도가 너무 낮아 에칭이 원활히 진행되지 못하여 평탄화 구현에 어려움이 따를 수 있다. 반대로, 옥살산의 농도가 0.4M을 초과할 경우에는 기공의 벽이 두꺼워져 다공성 구조를 형성하는데 어려움이 따를 수 있다.
에칭은 실온(room temperature)에서 10 ~ 120sec 동안 실시하는 것이 바람직하다. 에칭 시간이 10sec 미만일 경우에는 에칭 시간이 너무 짧은 관계로 평탄화가 제대로 이루어지지 못할 우려가 있다. 반대로, 에칭 시간이 120sec을 초과할 경우에는 더 이상의 효과 상승 없이 에칭 시간만을 증가시키는 요인으로 작용할 수 있으므로, 경제적이지 못하다. 이때, 실온은 0 ~ 40℃일 수 있으나, 이에 제한되는 것은 아니다. 즉, 온도가 상승함에 따라 에칭이 상당히 빠른 속도로 진행될 수 있으며, 이에 따라 에칭되는 나노구조 형태를 제어하기 어려워 원하는 형상을 만들어 낼 수 없다.
전술한 본 발명의 실시예에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법은 식각속도가 빠르며 선택적인 에칭이 가능한 전기화학적 에칭법을 이용하여 콘벡스 형태로 휜 질화갈륨 기판의 N-면(N-face)을 에칭하여 질화갈륨 기판의 N-면(N-face)에 형성되는 복수의 나노 기공이 압축응력을 완화시키므로 콘벡스 형태로 휘어진 질화갈륨 기판의 보우(bow) 값을 감소시켜 N-면(N-face)을 플랫한 형태로 평탄화시킬 수 있게 된다.
이 결과, 본 발명의 실시예에 따른 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법에 의해 제조된 프리 스탠딩 질화갈륨 기판을 물분해 수소생산용 광전극으로 적용하게 되면, 조밀한 구조의 복수의 나노 기공에 의해 표면적이 향상된다. 따라서, 기존에 질화갈륨 기판 제조시에 남아있는 잔류응력이 제거되어 광전극으로 사용시에 효율 향상이 가능할 것으로 사료된다.
이 결과, 본 발명의 실시예에 따른 프리 스탠딩 질화갈륨 기판을 포함하는 물분해 수소생산용 광전극은 질화갈륨 기판의 N-면(N-face)에 형성된 복수의 나노 기공에 의한 표면적 증가로 물분해 효율이 증가될 수 있다.
실시예
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
실시예 1
콘벡스 형태로 휜 질화갈륨 기판을 준비하였다.
다음으로, 질화갈륨 기판의 N-면(N-face)을 0.3M의 농도를 갖는 옥살산을 에천트로 이용한 전기화학적 에칭법으로 3A의 전류 및 20V의 인가전압 조건으로 1분 동안 에칭하여 평탄화하는 것에 의해 프리 스탠딩 질화갈륨 기판을 제조하였다.
실시예 2
30V의 인가전압 조건으로 에칭한 것을 제외하고는 실시예 1과 동일한 방법으로 프리 스탠딩 질화갈륨 기판을 제조하였다.
실시예 3
40V의 인가전압 조건으로 에칭한 것을 제외하고는 실시예 1과 동일한 방법으로 프리 스탠딩 질화갈륨 기판을 제조하였다.
비교예 1
에칭이 실시되지 않은 콘벡스 형태로 휜 질화갈륨 기판을 준비하였다.
도 6은 실시예 1 ~ 3 및 비교예 1에 따른 기판의 에칭 후의 Ga-면과 N-면을 비교하여 나타낸 사진이고, 도 7은 실시예 3에 따른 기판의 에칭 전과 후를 나타낸 실측 사진이다. 이때, 도 7의 (a)는 에칭 전 상태를 나타낸 것이고, (b)는 에칭 후를 나타낸 것이다.
도 6 및 도 7에 도시된 바와 같이, 에칭을 실시하지 않은 비교예 1에 따른 기판과 달리, 실시예 1 ~ 3에 따른 기판의 경우, 에칭 후 N-면에 대해서만 선택적으로 에칭이 이루어진 것을 확인할 수 있다.
이때, 실시예 1 ~ 3에 따른 기판의 경우, 인가전압이 증가할수록 나노 기공의 다량 생성으로 다공성 구조가 증가한 것을 확인할 수 있다.
한편, 표 1은 PEC(photoelectrochemical) 물분해 공정 조건을 나타낸 것이다. 또한, 도 8은 비교예 1에 따른 기판을 확대하여 나타낸 SEM 사진이고, 도 9는 실시예 1에 따른 기판을 확대하여 나타낸 SEM 사진이며, 도 10은 실시예 2에 따른 기판을 확대하여 나타낸 SEM 사진이다. 또한, 도 11은 실시예 1 ~ 2 및 비교예 1에 따른 기판을 광전극으로 이용하여 물분해 효율을 측정하는 과정을 설명하기 위한 사진이고, 도 12는 실시예 1 ~ 2 및 비교예 1에 따른 기판을 광전극으로 이용한 물분해 효율을 측정한 결과를 나타낸 그래프이다. 이때, 전해질로는 NaOH를 사용하였고, pH는 13.6이었다. 그리고, 광원으로는 태양광에 가까운 Xe 램프를 사용하였다. 도 8 내지 도 10의 (a), (b) 및 (c)는 10㎛, 5㎛ 및 1㎛로 각각 확대하여 나타낸 것이다.
[표 1]
Figure 112018130004214-pat00001
도 8 내지 도 10에 도시된 바와 같이, 에칭을 실시하지 않은 비교예 1에 따른 기판과 에칭을 실시한 실시예 1 ~ 2에 따른 기판의 표면이 나타나 있다.
이때, 실시예 1 ~ 2에 따른 기판의 경우, 에칭시에 비교적 플랫(flat)하던 표면이 3차원 형상을 형성하며 에칭된 구조를 나타내고 있으며, 상대적으로 전압이 큰 30V의 인가전압 조건으로 실시한 실시예 2에서 매우 조밀한 형태의 나노 구조가 형성된 것을 확인할 수 있다.
이에 따라, 실시예 1에 비하여, 30V의 인가전압 조건으로 실시한 실시예 2의 경우, 광전극으로 적용시에 표면적의 증가로 인해 물분해 효율을 향상시키는데 효과적일 것으로 판단된다.
표 1, 도 11 및 도 12에 도시된 바와 같이, 나노 구조의 프리 스탠딩 질화갈륨 기판을 이용한 PEC 측정 결과를 나타나고 있다.
이때, 실시예 1 ~ 2에 따른 기판과 같이 1분 동안 에칭을 하게 되면, 개시전압(onset voltage)이 우측으로 이동함을 알 수 있다. 이 결과는 수소발생을 위해 요구되는 전압이 증가하였다고 볼 수 있다.
이때, 20V의 인가전압 조건으로 에칭한 실시예 1은 에칭하지 않은 비교예 1과 동일한 전류밀도를 보여주고 있고, 전류밀도가 포화(saturation) 상태가 되기까지 많은 전압을 필요로 함을 알 수 있었다.
또한, 30V의 인가전압 조건으로 에칭한 실시예 2는 전류밀도가 확연히 증가한 것을 확인할 수 있었으며. 전류밀도는 약 5mA/㎠까지 향상된 값을 나타내는 것을 확인할 수 있었다. 이 결과를 통해, 프리 스탠딩 질화갈륨 기판(FS-GaN)의 에칭 공정으로 광효율의 증가가 가능함을 확인하였다.
한편, 도 13은 비교예 1에 따른 기판에 대한 신뢰성 테스트를 실시한 후를 나타낸 SEM 사진이고, 도 14는 실시예 1에 따른 기판에 대한 신뢰성 테스트를 실시한 후를 나타낸 SEM 사진이며, 도 15는 실시예 2에 따른 기판에 대한 신뢰성 테스트를 실시한 후를 나타낸 SEM 사진이다. 도 13 내지 도 15의 (a), (b) 및 (c)는 10㎛, 5㎛ 및 1㎛로 각각 확대하여 나타낸 것이다.
도 13 내지 도 15에 도시된 바와 같이, 실시예 1 ~ 2 및 비교예 1에 따른 기판에 대한 신뢰성 테스트를 위해 300시간 동안 에칭을 실시한 결과, 실시예 1 ~ 2 및 비교예 1에 따른 3개의 샘플 모두 표면에는 대략 3 ~ 5㎛ 평균 높이의 마이크로 구조물이 형성되었다. 이때, 에칭 공정이 적용된 실시예 1 ~ 2에 따른 기판과 에칭 공정 적용되지 않은 비교예 1에 따른 기판은 나노 홀의 형성 여부가 큰 차이로 관찰되었다.
특히, 20V의 인가전압 조건으로 에칭한 실시예 1과 30V의 인가전압 조건으로 에칭한 실시예 2 간의 차이에서도 보듯이, 나노 홀의 밀도 측면에서도 큰 차이를 보이고 있어 나노 홀의 크기와 밀도가 물분해 효율 증가에 큰 영향을 미치는 것으로 판단된다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 질화갈륨 기판 P : 나노 기공
300 : 전기화학적 에칭 장치 310 : 핫 플레이트
320 : 식각 용기 330 : 전원부

Claims (9)

  1. (a) 콘벡스 형태로 휜 질화갈륨 기판을 준비하는 단계; 및
    (b) 상기 질화갈륨 기판의 N-면(N-face)을 전기화학적 에칭법으로 에칭하여 평탄화하는 단계;를 포함하며,
    상기 (b) 단계에서, 상기 에칭은 25 ~ 35V의 인가전압 조건으로 0 ~ 40℃의 실온(room temperature)에서 10 ~ 120sec 동안 실시하고,
    상기 (b) 단계에서, 상기 에칭에 의해, 압축응력이 더 크게 걸리는 상기 질화갈륨 기판의 N-면(N-face)에는 홀 형태를 갖는 복수의 나노 기공이 형성되는 것에 의한 표면적 증가로 물분해 효율이 증가되는 것을 특징으로 하는 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 (b) 단계에서,
    상기 에칭은
    불화수소산, 황산, 인산, 옥살산, 염산 및 수산화칼륨 중 선택된 1종 이상을 포함하는 에천트를 이용하는 것을 특징으로 하는 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법.
  4. 제3항에 있어서,
    상기 에천트는
    0.2 ~ 0.4M의 농도를 갖는 옥살산을 이용하는 것을 특징으로 하는 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항, 제3항 및 제4항 중 어느 한 항에 기재된 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법에 의해 제조된 프리 스탠딩 질화갈륨 기판을 포함하는 물분해 수소생산용 광전극으로서,
    상기 광전극은 압축응력이 더 크게 걸리는 상기 질화갈륨 기판의 N-면(N-face)에 형성된 홀 형태를 갖는 복수의 나노 기공에 의한 표면적 증가로 물분해 효율이 증가되는 것을 특징으로 하는 프리 스탠딩 질화갈륨 기판을 포함하는 물분해 수소생산용 광전극.
  9. 삭제
KR1020180168758A 2018-12-24 2018-12-24 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극 KR102211486B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180168758A KR102211486B1 (ko) 2018-12-24 2018-12-24 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180168758A KR102211486B1 (ko) 2018-12-24 2018-12-24 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극

Publications (2)

Publication Number Publication Date
KR20200079132A KR20200079132A (ko) 2020-07-02
KR102211486B1 true KR102211486B1 (ko) 2021-02-02

Family

ID=71599709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180168758A KR102211486B1 (ko) 2018-12-24 2018-12-24 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극

Country Status (1)

Country Link
KR (1) KR102211486B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112626622B (zh) * 2020-12-17 2022-04-01 中国科学院苏州纳米技术与纳米仿生研究所 一种氮化镓单晶基片的氮极性表面的表面处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186232B1 (ko) 2011-07-26 2012-09-27 삼성코닝정밀소재 주식회사 프리-스탠딩 질화갈륨 기판 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586940B1 (ko) * 2003-10-07 2006-06-07 삼성전기주식회사 질화갈륨계 단결정 기판의 제조방법
US20110057213A1 (en) * 2009-09-08 2011-03-10 Koninklijke Philips Electronics N.V. Iii-nitride light emitting device with curvat1jre control layer
KR101666378B1 (ko) * 2015-01-13 2016-10-14 울산과학기술원 ＧａＮ 기반 다공성 피라미드 광전극 및 그 제조방법
KR20170033987A (ko) * 2015-09-18 2017-03-28 한국세라믹기술원 프리 스탠딩 질화갈륨 기판의 휨 제어방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186232B1 (ko) 2011-07-26 2012-09-27 삼성코닝정밀소재 주식회사 프리-스탠딩 질화갈륨 기판 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
김진원 외 9명. "N-polar면의 선택적 에칭 방법을 통한 Free-standing GaN 기판의 Bowing 제어". 한국전기전자재료학회. 2016년 1월 31일, vol. 29, pp. 30-31 (2016.01.31.) 1부.*

Also Published As

Publication number Publication date
KR20200079132A (ko) 2020-07-02

Similar Documents

Publication Publication Date Title
US8859399B2 (en) Method of at least partially releasing an epitaxial layer
JP5135501B2 (ja) 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
CN105821435B (zh) 用于GaN装置的基于导电性的选择性蚀刻和其应用
JP5199057B2 (ja) 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
CN103872201B (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
KR101278063B1 (ko) 나노포러스 구조를 이용한 반도체소자 분리방법
JP6234787B2 (ja) 基板再生方法及び再生基板
JP2007305999A (ja) 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
TW200921764A (en) Non-polar III-V nitride material and production method
TWI407491B (zh) 分離半導體及其基板之方法
US12074247B2 (en) Nanorod production method and nanorod produced thereby
US20130207237A1 (en) Method for producing gallium nitride substrates for electronic and optoelectronic devices
US20150048301A1 (en) Engineered substrates having mechanically weak structures and associated systems and methods
KR102211486B1 (ko) 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극
CN102280533A (zh) 氮化镓衬底材料制造方法
KR20130086729A (ko) 고효율 발광다이오드 제조방법
US20190249333A1 (en) Low-dislocation bulk gan crystal and method of fabricating same
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
KR20170033987A (ko) 프리 스탠딩 질화갈륨 기판의 휨 제어방법
JP2017065944A (ja) Ｃ面ＧａＮウエハおよびＣ面ＧａＮウエハ製造方法
CN102222738A (zh) 氮化镓衬底材料的制造方法
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
KR101984934B1 (ko) 기판 재생 방법 및 재생 기판
KR101116905B1 (ko) 질화물 반도체 결정 성장 방법
JP4082409B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant