CN110400795B - 发光元件模块 - Google Patents

发光元件模块 Download PDF

Info

Publication number
CN110400795B
CN110400795B CN201910301237.6A CN201910301237A CN110400795B CN 110400795 B CN110400795 B CN 110400795B CN 201910301237 A CN201910301237 A CN 201910301237A CN 110400795 B CN110400795 B CN 110400795B
Authority
CN
China
Prior art keywords
substrate
emitting element
light
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910301237.6A
Other languages
English (en)
Other versions
CN110400795A (zh
Inventor
井川祐太
东坂浩由
小野刚史
泽井敬一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110400795A publication Critical patent/CN110400795A/zh
Application granted granted Critical
Publication of CN110400795B publication Critical patent/CN110400795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)

Abstract

本发明的发光元件模块接合具备电路元件的第一基板的至少两个以上的第一电极与至少两个以上的发光元件。在第一基板从第一基板的厚度方向的发光元件侧依序地层状地形成有第一配线至第n配线(n为2以上的整数)。位于第一基板中最靠近发光元件侧的层的第一配线，在俯视下，形成在第一基板中相邻的第一电极之间中的至少一处的电极间区域。

Description

发光元件模块
关于申请/优先权的引用
本申请请求基于2018年4月25日在日本申请的特愿2018-084447号为优先权。通过在此提及，其所有的内容可以并入本申请。
技术领域
本发明涉及一种具备电路元件的第一基板中的第一电极与发光元件接合的发光元件模块。
背景技术
在具备电路元件的第一基板中的第一电极与配置在第二基板上的发光元件中的第二电极接合的发光元件模块中，例如，在第一基板从第一基板的厚度方向的发光元件侧依序地层状地形成有多个配线，通常，多层的配线的第一基板的厚度方向中相邻的配线之间形成有层间绝缘膜。
在制造如此的发光元件模块的制造工程，在将第一基板以及第二基板贴合时，为了将第一基板中的第一电极与第二电极确实地贴合，有对第二基板施加规定的压力的荷重的情况。施加的荷重也施加在第一基板侧。
顺带一提，随着发光元件的第二电极的面积变小，又，随着第一基板中的多个第一电极与第二电极的连接点变多，第一基板中的第一电极与第二电极的每单位面积的接合荷重变大。例如，第二电极比10微米(μm)小，相对于以往的每单位面积的接合荷重，需要20倍～100倍以上的荷重。
在这个情况下，通过接合时的荷重，通过第一基板的配线的粗密状态，施加向配线的第一基板的厚度方向(纵方向)与第一基板的厚度方向正交的方向(横方向)的力。
图16是表示向第一基板100使发光组件210贴合时在第一配线100(1)施加的压力的状态的概略剖面图。图17是将在第一配线110(1)施加的压力分解的压力分解图。在图16，符号200a表示发光元件210的电极，符号100a表示第一基板100中的电极。
如图16所示，通过向第一基板100使发光组件210贴合时的荷重，向图16的左侧的箭头方向施加力F。由此，如图16的右侧所示，通过力F位于第一基板100中最靠近发光元件侧的层的第一配线110(1)弯曲。此力F，如图17所示，分解成与第一基板100的厚度方向Y(纵方向)正交的方向X(横方向)的第一分力Fx、厚度方向Y的第二分力F。
如图16以及图17所示，由于施加第一分力Fx以及第二分力Fy，产生第一基板100中的层间绝缘膜的微裂以及对基底电路(电路130)的损伤，产生电路动作的缺陷，产生降低可靠性等的问题。例如，在向搭载含有电路元件(具体而言是晶体管)的电路130(具体而言是大规模集成电路：LSI等的电路)的第一基板100，使具备发光元件210(具体而言是发光二极管：LED等的发光元件)的第二基板200贴合的情况下，产生如图18所示的缺陷。此在电路元件配置于第一基板的电极与发光元件的第二电极的连接点的正下方的情况下尤其显著。
图18是示意性地表示在以往的发光元件模块300，向第一基板100使第二基板200贴合的情况的概略剖面图。在第一基板100，搭载含有电路元件130a的电路130。在第二基板200，具备发光元件210。另外，在图18，符号100a表示第一基板100中的电极，符号100b表示第一基板100中的电路130的端子的一部分，符号110(1)表示第一基板100中的第一配线，符号110(2)表示第一基板100中的第二配线，符号110(3)表示第一基板100中的第三配线，符号120表示第一基板100中的层间绝缘膜，符号140表示第一基板100中的保护层，又，符号200a表示第二基板200(发光元件210)中的电极。
如图18所示，在发光元件210的正下方形成电路元件130a的情况、在电路元件130a的金属层、闸极多晶硅层仅在部分形成的情况下，由于向第一基板100使第二基板200贴合时的荷重，除了第一配线110(1)弯曲之外，应力施加在发光元件210、电路130，在极端的情况下可能导致发光元件210的破坏、电路130的破坏。
关于此点，在日本特开2008-159950号公报中，记载了由无机材料构成的无机薄膜从层间绝缘膜的表面的周缘部进入侧面，而到达半导体基板的表面的构成。在日本特许第4267481号公报中，记载了将最上层的衬垫正下方的通孔设为格子状的构成。又，在日本特开2009-124099号公报中，公开了在衬垫金属与配线金属之间不具有电位的半图形在包含屏蔽金属的边缘位置以铅直方向延伸的部分的区域形成的构成。
然而，在日本特开2008-159950号公报、日本特许第4267481号公报、日本特开2009-124099号公报记载的任一者的构成中，对由于使第一基板与第二基板贴合时的荷重而产生的缺陷(例如，第一基板中电路的破坏、发光元件的破坏)没有采取任何对策。
因此，本发明的目的在于提供一种具备电路元件的第一基板中的第一电极与发光元件接合，能够有效地防止由于使第一基板与发光元件贴合时的荷重而产生的缺陷(例如，第一基板中电路的破坏、接合的发光元件的破坏)的发光元件模块。
发明内容
解决问题的手段
为了解决前述的课题，本发明的发光元件模块接合具备电路元件的第一基板的至少两个以上的第一电极与至少两个以上的发光元件，在所述第一基板从所述第一基板的厚度方向的所述发光元件侧依序地层状地形成有第一配线至第n配线(n为2以上的整数)，位于所述第一基板中最靠近所述发光元件侧的层的所述第一配线，在俯视下，形成在所述第一基板中相邻的所述第一电极之间中的至少一处的电极间区域。
发明效果
根据本发明，可有效地防止因为使第一基板与发光元件贴合时的荷重而产生的缺陷(例如，第一基板中的电路的破坏、接合在第一基板的发光元件的破坏)。
附图说明
图1是示意性地表示在本发明的实施方式的发光元件模块，向第一基板使第二基板贴合的情况的概略剖面图。
图2是与第二基板一起表示形成在第一基板的第一配线的例子的概略平面图。
图3是与第二基板一起表示形成在第一基板的第一配线的其他例子的概略平面图。
图4是示意性地表示第二电极被配置成两个的发光元件以及第一配线的构成的例子的概略立体图。
图5是示意性地表示第二电极被配置成两个的发光元件以及第一配线的构成的其他例子的概略立体图。
图6是表示相对于第二电极被配置成两个的发光元件的第二电极间的电极间区域的第一配线的面积的概略平面图。
图7是表示相对于第二电极被配置成两个的发光元件的电极间区域的第一配线的面积比与光反射率比的关系的图表。
图8是示意性地表示在图1所示的发光元件模块、且第二电极被配置成两个的发光元件中的热的流动的概略剖面图。
图9是表示相对于电极间区域的第一配线的面积比与发热温度比的关系的图表。
图10是表示在第一基板的俯视下与第一配线的端部的至少一个重叠的第二配线的例子的概略平面图。
图11是表示在第一基板的俯视下与第一配线的端部的至少一个重叠的第二配线的其他例子的剖面图。
图12是表示在第一基板的俯视下与第一配线的端部的至少一个重叠的第二配线的另一其他例子的剖面图。
图13是表示在第一基板与在面方向多个并列设置的第一配线的例子相对并列设置多个具有两个第二电极的发光组件的构成的概略平面图。
图14是表示与在面方向并列设置多个第一电极的第一基板中配置在第一电极间的第一配线的例子相对并列设置多个一者的第二电极且作为单一的共通电极配置其他的第二电极的构成的概略平面图。
图15是表示与在面方向并列设置多个第一电极的第一基板中配置在第一电极间的第一配线的其他例子相对并列设置多个具有两个第二电极的发光元件的构成的概略平面图。
图16是表示在向第一基板使第二基板贴合时在第一配线施加的压力的状态的概略剖面图。
图17是将在第一配线施加的压力分解的压力分解图。
图18是示意性地表示在以往的发光元件模块，向第一基板使第二基板贴合的情况的概略剖面图。
具体实施方式
以下，参照图式对本发明的实施方式进行说明。在以下的说明中，对相同的构件赋予相同的符号。这些构件的名称及功能也相同。因此，不重复对于这些构件的详细说明。
图1是示意性地表示在本发明的实施方式的发光元件模块30，向第一基板10使配置在第二基板20的发光元件21贴合的情况的概略剖面图。
如图1所示，发光元件模块30接合具备电路元件13a(例如晶体管)的第一基板10中的第一电极10a与配置在第二基板20上的发光元件21的第二电极20a。作为第二基板20，除了为了形成发光元件所需要的基板(例如，蓝宝石基板、硅基板)、用以自贴设发光元件时的治具保护对发光元件的损伤的膜(例如，PET)之外，还能够例示出在同时贴设多个发光元件时将发光元件固定在规定的位置的膜、治具。
在第一基板10的第二基板20或者发光元件21侧，在第一基板10的厚度方向Y，自第二基板20侧朝向第一基板10侧依序形成有保护层14、层状的第一配线11(1)至第n配线11(n)(n为2以上的整数，在此例子中为n＝3)、电路元件13a、电路13的端子10b。在以下以n＝3进行说明。
在第一基板10与保护层14之间设置有层间绝缘膜12。即，在第一配线11(1)至第三配线11(3)的各个的配线间、第一配线11(1)至第三配线11(3)的厚度方向Y中相邻的配线间、第三配线11(3)与第一基板10之间形成有层间绝缘膜12。
在第二基板20，设置有发光元件21。发光元件21的第二电极20a、20a形成在第一基板10侧。
详细而言，在第一基板10，搭载有含有电子元件13a的电路13(例如LSI)。
并且，位于第一基板10中最靠近第二基板20或者发光元件21侧的层的第一配线11(1)，在俯视下，形成在相邻的第二电极20a、20a之间的至少一处的电极间区域α。在此，俯视指的是自第二基板20的基板面观察第一基板10侧的状态。
第一配线11(1)除了在俯视下第二电极20a、20a之间的电极间区域α之外，也形成在包含第二电极20a、20a的电极区域β、β。
根据本实施方式，由于位于第一基板10中最靠近发光元件21侧的层的第一配线11(1)形成在俯视下相邻的第二电极20a、20a之间的至少一处的电极间区域α，因此能够减少在至少一处的相邻的第二电极20a、20a之间未设置有第一配线11(1)的面积。即，在与第一基板10的厚度方向Y正交的方向X(横方向)，能够增加第一配线11(1)的占有面积。由此，能够缓和使第一基板10与发光元件21接合时的荷重对第一基板10的应力。因此，能够有效地防止因为使第一基板10与发光元件21接合时的荷重产生的缺陷(例如，第一基板10中的电路13的破坏)。而且，能够抑制因为施加向与第一基板10的厚度方向Y正交的方向X(横方向)的力而产生的微裂。进而，能够使在发光元件21已发光的情况下的反射光量的均匀性(例如颜色均匀性)提升。此在发光元件21中第二电极20a的面积变小、与第一基板10中的第一电极10a的连接点变多的情况下(例如，在第二基板20中第二电极20a比10μm小、配置在第二基板20的发光元件21的数量为多个、与第一基板10中第一电极10a的连接点为50000点以上的情况下)尤其有效。
作为第一配线11(1)以及第n配线11(n)虽然不特别限定，但能够代表性的以金属配线举例说明。
图2是与第二基板20一起表示形成在第一基板10的第一配线11(1)的例子的概略平面图。又，图3是与第二基板20一起表示形成在第一基板10的第一配线11(1)的其他例子的概略平面图。
第一配线11(1)可以以单一的形状形成(参照图2)，也可以以line and space(L&S)形状形成多个(参照图3)。在此，L&S形状为隔着间隔形成的条纹的形状。在此例子中，以L&S形状形成的多个第一配线11(1)沿着与相邻电极间方向正交或者大致正交的方向隔着间隔形成在相邻电极间方向。
作为第一配线11(1)至第n配线(n)，不限定为金属配线，也能够适用其他层(闸极多晶硅层等)的配线。
金属配线、闸极多晶硅层(GP层)也可以作为电阻、电容器配置。例如，形成闸极多晶硅层、扩散层，闸极多晶硅层的电阻(GP电阻)、扩散层的电阻(扩散电阻)也可以作为使第一基板10与发光元件21贴合时产生的ESD(Electro-StaticDischarge：静电放电)等的外在破坏要因的保护元件发挥功能。
第一电极10a以及第二电极20a的形状不特别限定，在俯视可以是矩形状(正方形状、长方形状)，也可以是圆形状、椭圆形状。
又，第一配线11(1)较佳为具备自发光元件21的光反射功能。能够通过光反射功能，使自发光元件21的第一基板10至第二基板20或者向发光元件侧的光取出效率提升。关于此，参照图4至图7并在以下进行说明。
图4是示意性地表示在第二电极20a被配置成两个在发光元件21的情况下(例如，LED的阳极与阴极)的第二电极20a(a)(阳极电极)、20a(b)(阴极电极)以及第一配线11(1)的构成的例子的概略立体图。两个第二电极20a(a)、20a(b)相当于发光元件21的阳极以及阴极，通过在单侧有电极，成为在第一基板10与发光元件21的接合时能够一次就得到发光元件21与第一基板10的电气导通的构造。图5是示意性地表示在第二电极被配置成两个在发光元件21的情况下的第二电极20a(a)、20a(b)以及第一配线11(1)的构成的其他例子的概略立体图。图6是表示相对于第二电极被配置成两个在发光元件21的第二电极20a(a)、20a(b)之间的电极间区域α的第一配线11(1)的面积的概略平面图。在图6，阴影部表示第二电极20a(a)、20a(b)之间的电极间区域α。又，图7是表示相对于图6所示的电极间区域α的第一配线11(1)的面积比与光反射率比的关系的图表。在图7，横轴表示相对于电极间区域α的第一配线11(1)的面积比。此面积比为将在相对于电极间区域α的面积的电极间区域α内的第一配线11(1)占有的面积的比例以百分比表示的值。纵轴表示光反射率比。此光反射率比为将与将相对于电极间区域α的第一配线11(1)的面积比设为100的状态下的光反射率相对的第一配线11(1)的光反射率的比例以百分比表示的值。
如图4以及图5所示，自发光元件的光L，除了向第一基板10侧方向射出之外，有时也会向第一基板10的相反方向射出。向第一基板10侧方向射出的光，通过第一基板10，其一部分被吸收。因此，在图4所示的构成中，导致光取出效率的降低。在本实施方式的图5中，第一配线11(1)具备将自发光元件21的光L反射的光反射功能。因此，向第一基板10的第二基板20侧的方向射出的光L被第一配线11(1)反射，而向第一基板10的第二基板20侧的相反侧的方向射出，光取出效率变高。
在此，相对于电极间区域α的第一配线11(1)的面积比与光反射比，如图7所示，成正比的关系。因此，将朝向第一基板10侧的光向第二基板20侧取出，为了使光取出效率提升，较佳为将第二电极20a(a)、20a(b)之间的电极间区域α(参照图6)中的第一配线11(1)的面积尽可能变大。能够通过如此，使光取出效率提升。
又，第一配线11(1)具备传导自发光元件21的热的散热功能。因此，能够抑制因发光元件21的发光元件模块30的温度上升。关于此，参照图8以及图9并在以下进行说明。
图8是示意性地表示在图1所示的发光元件模块30、且第二电极20a被配置成两个的发光元件21中的热H的流动的概略剖面图。图9是表示相对于电极间区域α的第一配线11(1)的面积比与发热温度比的关系的图表。在图9，横轴表示相对于电极间区域α的第一配线11(1)的面积比。此面积比与在图7说明的值为相同的值。纵轴表示发热温度比。此发热温度比为将与因将相对于电极间区域α的第一配线11(1)的面积比设为100的状态下的第一配线11(1)的发光元件21的发热温度相对的发光元件21的发热温度的比例以百分比表示的值。
如图8所示，发光元件21将光L射出，且，自己发热。并且，第一配线11(1)具备将自发光元件21的热传导至外部的散热功能。另外，不须提及散热功能可以不具有积极的传导至外部的构成(散热路径)，只要具备将自发光元件21的热吸收(使发光元件21的热散热)的散热功能即可。因此，例如，在俯视下第一配线11(1)不形成在第二电极20a、20a之间的电极间区域α的情况下，发光元件模块30的温度容易上升，仅此将导致发光元件模块30的可靠度的降低。
在此，相对于电极间区域α的第一配线11(1)的面积比与发热温度比，如图9所示，成反比的关系。因此，作为用以抑制因发光元件21的自己发热的发光元件模块30的温度上升、发光元件模块30的可靠性的降低的散热器，较佳为将第二电极20a、20a之间的电极间区域α(参照图6)中的第一配线11(1)的面积尽可能的变大。能够通过如此，抑制发光元件模块30的温度上升，仅此能够达成高可靠度的发光元件模块30。
作为在俯视下第二电极20a、20a之间的第一配线11(1)在电极间区域α占有的面积的比例，能够举例说明为25[％]以上，更佳为50[％]以上，进一步更佳为75[％]以上。
此外，第一配线11(1)能够连接在设置在第一基板10的电路13的端子10b。能够通过如此，将热H的路径确保至第一基板10。由此，能够将热H有效地自第一基板10散出，能够进一步抑制发光元件模块30的温度上升。
〔实施方式1〕
在本实施方式中，第一基板10具备的电路元件13a设置在第一基板10中的第一电极10a与发光元件21中的第二电极20a重叠的重叠区域。
在本实施方式中，在第一基板10的发光元件21侧的最表面，形成有保护层14(参照图1)。在保护层14设置有开口部14a。与发光元件21中的第二电极20a接合的第一基板10中的第一电极10a贯通开口部14a。位于连接在第一电极10a的第一配线11(1)的下一个的层的第二配线11(2)以与所述第一配线11(1)的端部的至少一个端部在俯视下重叠的方式配置。即，第二配线11(2)以与所述第一配线11(1)的两端部11a、11b、一端部11a或者其他端部11b在俯视下重叠的方式配置。此外，第二配线11(2)也可以形成到与所述第一配线11(1)相邻的其他第一配线11(1)的端部11c。
能够通过如此，使第一基板10中的电路13的抗破坏性提升。而且，能够抑制因向第一基板10的厚度方向Y(纵方向)的力而产生的微裂。
图10是表示与在第一基板10的第一配线11(1)重叠的第二配线11(2)的例子的概略平面图。图11是表示与在第一基板10的第一配线11(1)重叠的第二配线11(2)的其他例子的概略平面图。图12是表示与在第一基板10的第一配线11(1)重叠的第二配线11(2)的另一其他例子的概略平面图。
如图10至图12所示，第二配线11(2)以与第一配线11(1)相交(正交或者大致正交)的方式形成。第二配线11(2)较佳为在俯视下与第一配线11(1)相同或者大致相同的宽的配线。又，第二配线11(2)也可以以单一的形状形成(参照图10)。又，也可以切除一部分(参照图11)，也可以以line and space(L&S)形状形成(参照图12)。
〔实施方式2〕
在本实施方式中，n为10以下(在此例为n＝3)，除了配线层之外，具有闸极多晶硅层以及/或者扩散层。第一配线11(1)至第n配线中，至少一个配线连接在形成在闸极多晶硅层以及/或者扩散层的电阻16。
在本实施方式中，电阻16为第一基板10中连接在闸极电极的电阻。又，电阻16也可以连接在第一基板10中的第一电极10a。
能够通过如此，形成对于使第一基板10与发光元件21贴合时产生的ESD等的外在破坏要因的保护电路。
又，在本实施方式中，连接在闸极电极的层为闸极多晶硅层以及/或者扩散层。
通过如此，能够通过使用闸极多晶硅层以及/或者扩散层等的简单构成容易地实现对于ESD等的外在破坏要因的保护电路。
〔实施方式3〕
顺带一提，在第二基板20以可见光穿透的材料形成的情况下，在第一基板10的面方向多个并列设置的第一配线11(1)能够经由对应所述等的第二基板20自平面观察。
图13是表示在第一基板10与在面方向多个并列设置的第一配线11(1)的例子相对并列设置多个具有两个第二电极20a的发光组件21的构成的概略平面图。
在本实施方式中，如图13所示，在第一配线11(1)的规定位置设置有指标部γ。在此例中，指标部γ为在第一配线11(1)的本体部11d至与本体部11d延伸方向相交(正交或者大致正交)的方向的至少一方侧(具体而言为两侧)突出的突出部11e、11e。
能够通过如此，将指标部γ作为标记(Mark)使用。此标记能够用以使在使第二基板20贴合在第一基板10时第一基板10(第一电极10a)与第二基板20(第二电极20a)的位置对齐。能够通过如此，精度良好地进行第二基板20与第一基板10的位置对齐。
〔实施方式4〕
图14是表示与在面方向并列设置多个第一电极10a的第一基板10中配置在第一电极10a、10a间的第一配线11(1)的例子相对并列设置多个一者的第二电极20a(a)且作为单一的共通电极配置其他的第二电极20a(b)的构成的概略平面图。又，图15是表示与在面方向并列设置多个第一电极10a的第一基板10中配置在第一电极10a、10a间的第一配线11(1)的其他例子相对并列设置多个具有两个第二电极20a的发光元件21的构成的概略平面图。
在图14所示的构成中，发光元件21～21的共通电极构造以4行×6行的矩阵状并列设置的一者的第二电极20a(a)～20a(a)、与自其矩阵区域孤立的其他的第二电极20a(b)构成。在图14所示的构成中，第一配线11(1)在第一电极10a、10a之间沿着横方向(长边方向)延伸。并且，在图15所示的构成中，第一配线11(1)在相当于发光元件21、21之间的位置沿着纵方向(短边方向)延伸。
在本实施方式中，如图14以及图15所示，若为接合多个发光元件21～21的第一基板10的在第一电极10a、10a之间的第一配线11(1)，不特别限定发光元件21的布局以及/或者电极构造。
例如，在图14所示的构成中，第一配线11(1)虽然沿着横方向(长边方向)延伸，但如图15所示，不言可谕可以沿着纵方向(短边方向)延伸。又，在图14所示的构成，代替孤立的其他的第二电极20a(b)，不言而喻也可以在一者的电极20a(a)～20a(a)的背面(显示面侧)分别形成有其他的第二电极20a(b)～20a(b)。
〔其他的实施方式〕
在以上已说明的本实施方式的发光元件模块30，也可以形成损伤检测电路。损伤检测电路通常设置在发光元件模块30的施加压力的区域，能够检测是否对发光元件模块30施加了异常的压力。作为损伤检测电路，例如，能够举例说明在施加规定以上的压力(例如破坏电路13的程度的压力)前自己断裂的构成。其他，发光元件21也可以具有多个发光颜色，就各发光颜色将发光元件21配置在第二基板20，可重复与第一基板10连接。第二基板20能够在第一电极10a与第二电极20a接合后取出。
本发明不限定为以上说明的实施方式，能够以其他的各种方式实施。因此，实施方式为仅是单纯以所有的点举例说明，并非限制性的解释。本发明的范围由权利要求表示，并且完全不受说明书文本的限制。此外，属于与权利要求相等的范围的变形、变更全部在本发明的范围内。
符号说明
10、100…第一基板；10a、100a…第一电极；10b、100b…端子；11(1)～11(n)、110(1)～110(n)…第一配线～第n配线；11a、11b、11c…端部；11d…本体部；11e…突出部；12、120…层间绝缘膜；13、130…电路；13a、130a…电路元件；14、140…保护层；14a…开口部；16…电阻；20、200…第二基板；20a、20a(a)、20a(b)、200a…第二电极；21、210…发光元件；30、300…发光元件模块；α…电极间区域；β…电极区域；γ…指标部；L…光；H…热；F…力；Fx、Fy…分力

Claims (7)

1.一种发光元件模块，其由具备电路元件的第一基板中的至少两个以上的第一电极与至少两个以上的发光元件接合而成，其特征在于，
在所述第一基板从所述第一基板的厚度方向的所述发光元件侧依序地层状地形成有第一配线至第n配线，其中，n为2以上的整数，
位于所述第一基板中最靠近所述发光元件侧的层的所述第一配线，在俯视下，形成在所述第一基板中相邻的所述第一电极之间中的至少一处的电极间区域，
所述第一基板的所述第一配线具有将自所述发光元件的光反射的光反射功能，将自所述发光元件的光朝向所述发光元件侧反射，从而使反射的光取出。
2.根据权利要求1所述的发光元件模块，其特征在于，
所述第一基板的所述第一配线还具备将自所述发光元件的热散热的散热功能。
3.根据权利要求1或2所述的发光元件模块，其特征在于，
具备所述第一基板的所述电路元件设置于所述第一基板中的所述第一电极与所述发光元件中的第二电极重叠的重叠区域。
4.根据权利要求1或2所述的发光元件模块，其特征在于，
在所述第一基板的所述发光元件侧的最表面，形成有保护层，在所述保护层，设置有贯通与所述发光元件中的第二电极接合的所述第一基板中的所述第一电极的开口部，位于连接在所述第一电极的所述第一配线的下一个的层的第二配线以与所述第一配线的端部的至少一处的端部在俯视下重叠的方式配置。
5.根据权利要求1或2所述的发光元件模块，其特征在于，
所述n为10以下，所述发光元件模块除配线层之外，具有闸极多晶硅层以及/或者扩散层，从所述第一配线至第n配线中的至少一个配线连接至电阻，所述电阻形成在闸极多晶硅层以及/或者扩散层中。
6.根据权利要求5所述的发光元件模块，其特征在于，
所述电阻为所述第一基板中连接在闸极电极的电阻。
7.如权利要求5所述的发光元件模块，其特征在于，
所述电阻为所述第一基板中连接在第一电极的电阻。
CN201910301237.6A 2018-04-25 2019-04-15 发光元件模块 Active CN110400795B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-084447 2018-04-25
JP2018084447A JP7267683B2 (ja) 2018-04-25 2018-04-25 発光素子モジュール

Publications (2)

Publication Number Publication Date
CN110400795A CN110400795A (zh) 2019-11-01
CN110400795B true CN110400795B (zh) 2023-09-22

Family

ID=68291874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910301237.6A Active CN110400795B (zh) 2018-04-25 2019-04-15 发光元件模块

Country Status (4)

Country Link
US (1) US10797032B2 (zh)
JP (1) JP7267683B2 (zh)
CN (1) CN110400795B (zh)
TW (1) TWI727300B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115224181A (zh) * 2021-04-20 2022-10-21 群创光电股份有限公司 发光模块及包括其的发光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156447A (ja) * 2004-11-25 2006-06-15 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法
JP2007073752A (ja) * 2005-09-07 2007-03-22 Meiko:Kk Ｌｅｄディスプレー
JP2015198145A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
KR20170086366A (ko) * 2016-01-18 2017-07-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
TW201742236A (zh) * 2016-05-24 2017-12-01 大日本印刷股份有限公司 Ｌｅｄ元件用基板及ｌｅｄ顯示裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2691993B2 (ja) * 1988-06-17 1997-12-17 日本電信電話株式会社 半導体集積回路装置
JP3737045B2 (ja) * 2001-11-13 2006-01-18 株式会社リコー 半導体装置
JP2004207655A (ja) * 2002-12-26 2004-07-22 Matsushita Electric Ind Co Ltd 金属ベース基板および発光ユニット
JP4267481B2 (ja) 2004-02-20 2009-05-27 パナソニック株式会社 半導体装置
JP2008159950A (ja) 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
JP2009124099A (ja) 2007-10-24 2009-06-04 Panasonic Corp 半導体チップの電極構造
US8089156B2 (en) 2007-10-24 2012-01-03 Panasonic Corporation Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
JP5608042B2 (ja) * 2010-10-27 2014-10-15 シャープ株式会社 照明装置
US9153545B2 (en) * 2010-12-20 2015-10-06 Rohm Co., Ltd. Light-emitting element unit and light-emitting element package
JP5766593B2 (ja) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
US8928014B2 (en) * 2013-03-15 2015-01-06 Cooledge Lighting Inc. Stress relief for array-based electronic devices
JP6394052B2 (ja) * 2013-05-13 2018-09-26 日亜化学工業株式会社 発光装置及びその製造方法
DE102015213460A1 (de) * 2015-07-17 2017-01-19 Osram Gmbh Wellenlängenumwandlung von Primärlicht mittels eines Konversionskörpers
CN108475712B (zh) * 2015-12-01 2021-11-09 夏普株式会社 图像形成元件
DE102016103324A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Videowand-Modul und Verfahren zum Herstellen eines Videowand-Moduls
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
WO2018116814A1 (ja) * 2016-12-22 2018-06-28 シャープ株式会社 表示装置および製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156447A (ja) * 2004-11-25 2006-06-15 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法
JP2007073752A (ja) * 2005-09-07 2007-03-22 Meiko:Kk Ｌｅｄディスプレー
JP2015198145A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
KR20170086366A (ko) * 2016-01-18 2017-07-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
TW201742236A (zh) * 2016-05-24 2017-12-01 大日本印刷股份有限公司 Ｌｅｄ元件用基板及ｌｅｄ顯示裝置

Also Published As

Publication number Publication date
JP2019192800A (ja) 2019-10-31
US20190333902A1 (en) 2019-10-31
US10797032B2 (en) 2020-10-06
JP7267683B2 (ja) 2023-05-02
CN110400795A (zh) 2019-11-01
TW201946509A (zh) 2019-12-01
TWI727300B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US8827495B2 (en) Light-emitting device
KR100911962B1 (ko) 유기전계발광 표시 장치
KR102644403B1 (ko) 발광 소자
US7915090B2 (en) Method for manufacturing a semiconductor device
US10553770B2 (en) Light emitting device including light emitting element with multiple light emitting cells
KR101783955B1 (ko) 발광 다이오드 패키지 및 이를 구비한 백라이트 유닛
JP6736256B2 (ja) Ｌｅｄパッケージ
CN110400795B (zh) 发光元件模块
KR20200043580A (ko) 표시 장치
KR100905884B1 (ko) 보호 소자를 갖춘 발광소자
US10971891B2 (en) Light source device
CN107026185B (zh) 发光元件
US10636781B2 (en) Semiconductor device
JP2012134421A (ja) 半導体発光素子
US11605769B2 (en) Light emitting element and light emitting device
CN110890419A (zh) 半导体装置
US10573683B2 (en) Light-emitting diode chip
KR20170085055A (ko) 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치
JP2017195347A (ja) 発光装置
KR20070016898A (ko) 보호 소자를 갖춘 발광소자 및 그 제조방법
US20080150080A1 (en) Protective Diode for Protecting Semiconductor Switching Circuits from Electrostatic Discharges
JP2005167096A (ja) 半導体保護装置
JP6428422B2 (ja) 発光素子
JP2020096102A (ja) 電子モジュール
KR20240004985A (ko) 발광 모듈, 발광 모듈의 제조 방법 및 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant