CN110364569A - 一种沟槽栅mos-gct结构及其制备方法 - Google Patents
一种沟槽栅mos-gct结构及其制备方法 Download PDFInfo
- Publication number
- CN110364569A CN110364569A CN201910498395.5A CN201910498395A CN110364569A CN 110364569 A CN110364569 A CN 110364569A CN 201910498395 A CN201910498395 A CN 201910498395A CN 110364569 A CN110364569 A CN 110364569A
- Authority
- CN
- China
- Prior art keywords
- gate
- region
- layer
- gct
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 12
- 239000005360 phosphosilicate glass Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 239000011104 metalized film Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 description 15
- 238000004088 simulation Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/291—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
- H10D18/65—Gate-turn-off devices with turn-off by field effect
- H10D18/655—Gate-turn-off devices with turn-off by field effect produced by insulated gate structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
Landscapes
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种沟槽栅MOS‑GCT，在n‑基区上的p基区上设有n辅助层，在n辅助层上方中央设有n+阴极区；在n+阴极区的环形沟槽内圈的n辅助层上方的p+漏区与n+阴极区的铝层相连形成阴极K；在环形沟槽中设有栅氧化层和重掺杂的多晶硅层，作为关断门极Goff；在n辅助层上方环形沟槽外圈设有p+门极区，p+门极区上表面的铝电极为开通门极Gon；开通门极Gon与关断门极Goff相连形成集成栅极G；n‑基区向下依次设有n FS层、p+透明阳极区、金属化阳极A。本发明还公开了该沟槽栅MOS‑GCT的制备方法。本发明沟槽栅MOS‑GCT结构，显著降低门极驱动电路复杂度、寄生电感及成本，缩小体积。
Description
技术领域
本发明属于电力半导体器件技术领域，涉及一种沟槽栅MOS-GCT，本发明还涉及该沟槽栅MOS-GCT的制备方法。
背景技术
集成门极换流晶闸管(IGCT)是将其管芯(GCT)和门极驱动器通过印刷电路板集成在一起，采用“硬驱动”电路来触发，以实现器件内部换流。为了实现“硬驱动”，电路中需要并联几十只MOS管和电容，并将门极回路中的杂散电感必须控制在几十nH左右，以确保门极电流脉冲峰值为几千安培、其上升率为几千安培每微秒，因此导致门极驱动电路非常复杂、寄生电感大体积大且可靠性下降，使现有IGCT的开发和应用受到限制，亟需研制一种新的沟槽栅MOS-GCT结构，以克服上述的不足。
发明内容
本发明的目的是提供一种沟槽栅MOS-GCT，将GCT和MOS管集成在一个硅芯片上，并通过MOS沟槽栅来实现电压控制GCT的关断过程，可以显著降低门极驱动电路的复杂度、寄生电感及成本，并缩小体积。
本发明的另一目的是提供该种沟槽栅MOS-GCT的制备方法。
本发明所采用的技术方案是，一种沟槽栅MOS-GCT，整个器件以n-基区为衬底，n-基区向上设置有p基区，p基区向上设置有一层n辅助层，在n辅助层的上方中央设置有n+阴极区；在n+阴极区周围设置有环形沟槽，环形沟槽的槽底位置低于n辅助层下表面，环形沟槽内圈的n辅助层上方的p+漏区与n+阴极区的铝层相连形成阴极K；在环形沟槽中设置有栅氧化层和重掺杂的多晶硅层，作为关断门极Goff；在n辅助层上方环形沟槽外圈设置有p+门极区，p+门极区上表面的铝电极为开通门极Gon；开通门极Gon通过磷硅玻璃层中的通孔与关断门极Goff相连形成集成栅极G，该集成栅极G环绕在整个阴极K之外；n-基区向下设置有nFS层，n FS层向下设置有p+透明阳极区；p+透明阳极区的下方设置有多层的金属化阳极A。
本发明所采用的另一技术方案是，上述的沟槽栅MOS-GCT的制备方法，按照以下步骤具体实施：
步骤1、选用原始的高阻区熔中照单晶抛光硅片作为n-基区；
步骤2、硅片清洗后腐蚀减薄，在上述硅片n-基区的下表面采用磷离子注入及高温退火兼推进，形成n FS层；
步骤3、在步骤2所得硅片的上表面采用硼离子注入及高温退火兼推进，形成p基区；
步骤4、采用干氧-湿氧-干氧交替氧化在步骤3所得硅片表面形成掩蔽膜，经光刻形成磷扩散窗口，然后进行磷选择性两步扩散，在p基区上表面中央形成n+阴极区，并去掉整个器件表面上的氧化层；
步骤5、在步骤4所得硅片的上表面采用磷离子注入及高温推进兼退火，形成n辅助层；
步骤6、在步骤5所得硅片上表面通过光刻形成p+漏区和p+门极区的硼离子注入窗口，然后进行硼离子注入。
步骤7、去掉步骤6所得硅片下表面的氧化层，调整注入剂量，在下表面进行硼离子注入；然后进行高温退火兼推进，在下表面形成p+透明阳极区，同时上表面形成p+门极区和pMOS的p+漏区。
步骤8、在步骤7所得硅片上表面依次通过光刻、刻蚀、氧化、填充多晶硅及掺杂等工艺形成环形沟槽，得到沟槽栅pMOS；
步骤9、采用化学气相淀积形成磷硅玻璃掩蔽膜，通过光刻形成MOS-GCT门极和阴极的接触孔，然后进行PSG回流；
步骤10、在步骤9所得硅片的上表面蒸铝膜，然后对该铝膜进行反刻，形成集成栅极和阴极的压焊点；
步骤11、在步骤10所得硅片的下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层的金属化阳极；
步骤12、最后对步骤11所得硅片的上表面进行钝化保护，即得。
本发明的有益效果是，该沟槽栅MOS-GCT结构是将沟槽栅pMOS集成在GCT单元的四周，采用集成化的门极利用电压信号控制。当沟槽栅MOS-GCT开通时，通过给集成栅极G施加适当的正电压，p MOS截止，沟槽栅MOS-GCT通过p+np晶体管的集电极电流触发GCT开通；当沟槽栅MOS-GCT关断时，通过给集成栅极G施加适当的负电压，pMOS导通，通过沟道实现MOS-GCT的内部换流。因此，采用上述的沟槽栅MOS-GCT结构不仅可以利用电压信号来控制关断，实现其内部换流，还可以显著降低门极驱动电路的功耗、杂散电感及复杂度，提高驱动的可靠性。
附图说明
图1a是本发明沟槽栅MOS-GCT的基本结构剖面示意图；
图1b是现有的普通GCT芯片基本结构剖面示意图；
图2a是本发明沟槽栅MOS-GCT的等效电路；
图2b是本发明沟槽栅MOS-GCT在导通状态下的等效电路；
图2c是本发明沟槽栅MOS-GCT在关断状态下的等效电路；
图3a是本发明沟槽栅MOS-GCT在常、高温下(300K、400K)阻断期间沿阴极中心的纵向电场强度分布仿真曲线；
图3b是本发明沟槽栅MOS-GCT在常、高温下(300K、400K)的阻断特性仿真曲线；
图4是本发明沟槽栅MOS-GCT在常、高温下(300K、400K)导通特性曲线；
图5为沟槽栅MOS-GCT在常、高温(300K、400K)下开通过程中阳极电压随时间的变化曲线；
图6a分别为本发明沟槽栅MOS-GCT在感性负载下常、高温(300K、400K)状态中的关断特性仿真曲线；
图6b是本发明沟槽栅MOS-GCT在换流阶段沿门阴极下方的横向电流密度随时间变化的分布。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1a，本发明沟槽栅MOS-GCT(芯片)的结构是，整个器件以n-基区为衬底，n-基区向上设置有p基区，p基区向上设置有一层n辅助层，n辅助层作为pMOS的体区，在n辅助层的上方中央设置有n+阴极区；在n+阴极区周围设置有环形沟槽，环形沟槽的槽底位置低于n辅助层下表面，环形沟槽内圈的n辅助层上方的p+漏区与n+阴极区的铝层相连形成阴极K；在环形沟槽中设置有栅氧化层(即SiO2材料层)和重掺杂的多晶硅层(为Poly-Si，构成沟槽栅pMOS的栅极)，作为关断门极Goff；在n辅助层上方环形沟槽外圈设置有p+门极区，p+门极区上表面的铝电极为开通门极Gon；开通门极Gon通过磷硅玻璃层(PSG)中的通孔与关断门极Goff相连形成集成栅极G，该集成栅极G环绕在整个阴极K之外；n-基区向下设置有n FS层(即n场阻止层)，n FS层向下设置有p+透明阳极区；p+透明阳极区的下方设置有多层的金属化阳极A。
p+漏区表面浓度为1×1019～1×1020cm-3，深度为1.5～3.5μm，宽度为3.0～5.0μm。
n辅助层的表面浓度为1×1018～3×1018cm-3，深度为4.0～6.0μm。
p+门极区的表面浓度为1×1019～1×1020cm-3，深度为1.5～3.5μm。
参照图1b，为现有的普通GCT(芯片)基本结构剖面图。整个器件以n-基区为衬底，n-基区向上设置有p基区，p基区上方中心设置有n+阴极区，该n+阴极区上表面是阴极铝电极K；环绕该n+阴极区的p基区上表面设置了门极G，该门极G环绕着整个n+阴极区；n-基区向下设置有n场阻止层，n场阻止(n FS)层向下为p+透明阳极区；p+透明阳极区的下方设置有多层的金属化阳极A。
对比图1b和图1a，与现有的普通GCT芯片结构相比较，本发明的沟槽栅MOS-GCT芯片在GCT主单元外围增加了沟槽栅pMOS，可以通过电压信号来控制器件的关断；同时p+门极区下方设置了n辅助层，可以防止关断时载流子从p+门极区抽取。而现有的普通GCT芯片关断时，需采用较复杂的电流驱动型关断电路来实现；相反，本发明沟槽栅MOS-GCT关断时，可以采用更为简单的电压驱动型关断电路，从而显著降低门极驱动电路的复杂度、寄生电感及成本，并缩小体积。
本发明上述沟槽栅MOS-GCT的制备方法，按照以下步骤具体实施：
步骤1、选用原始的高阻区熔中照单晶抛光硅片作为n-基区；
步骤2、硅片清洗后腐蚀减薄，在上述硅片n-基区的下表面采用磷离子注入及高温退火兼推进，形成n FS层(n场阻止层)(与普通的GCT的FS层形成方法相同)；
步骤3、在步骤2所得硅片的上表面采用硼离子注入及高温退火兼推进，形成p基区；
步骤4、采用干氧-湿氧-干氧交替氧化在步骤3所得硅片表面形成掩蔽膜，经光刻形成磷扩散窗口，然后进行磷选择性两步扩散，在p基区上表面中央形成n+阴极区，并去掉整个器件表面上的氧化层(与普通的GCT的n+阴极区形成方法相同)；
步骤5、在步骤4所得硅片的上表面采用磷离子注入及高温推进兼退火，形成n辅助层；
步骤6、在步骤5所得硅片上表面通过光刻形成p+漏区和p+门极区的硼离子注入窗口，然后进行硼离子注入。
步骤7、去掉步骤6所得硅片下表面的氧化层，调整注入剂量，在下表面进行硼离子注入；然后进行高温退火兼推进，在下表面形成p+透明阳极区(与普通的GCT的p+透明阳极区形成方法相同)，同时上表面形成p+门极区和pMOS的p+漏区。
步骤8、在步骤7所得硅片上表面依次通过光刻、刻蚀、氧化、填充多晶硅(Poly-Si)及掺杂等工艺形成环形沟槽，得到沟槽栅pMOS，(与沟槽栅pMOS的制作方法相同)；
步骤9、采用化学气相淀积形成磷硅玻璃(PSG)掩蔽膜，通过光刻形成MOS-GCT门极和阴极的接触孔，然后进行PSG回流；
步骤10、在步骤9所得硅片的上表面蒸铝膜，然后对该铝膜进行反刻，形成集成栅极和阴极的压焊点；
步骤11、在步骤10所得硅片的下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层的金属化阳极(与普通的GCT的阳极形成方法相同)；
步骤12、最后对步骤11所得硅片的上表面进行钝化保护，即得。
本发明器件的工作原理是，
本发明的沟槽栅MOS-GCT等效电路如图2a所示。可见，MOS-GCT可以等效为一个pnp晶体管和一个由pMOS控制其负基极电流的npn晶体管的耦合；
当沟槽栅MOS-GCT处于阻断状态时，在阳-阴极两端加上正向电压(UAK>0)时，J2结反偏来承担正向阻断电压；若门极加上施加一个负电压信号(幅值为-15V)，pMOS导通，漏电流由pMOS沟道流出；
当沟槽栅MOS-GCT开通时，给门极G加上一个正电压脉冲信号(幅值为+15V)，此时pMOS不导通，触发脉冲转换成正电流信号使沟槽栅MOS-GCT导通，此时主器件相当于一个由p+nn-pn+组成的普通GCT，可等效为npn晶体管和pnp晶体管的耦合，其导通状态下的等效电路如图2b所示，开通后沟槽栅MOS-GCT与现有的普通GCT相同，具有较低的通态压降，可以通过大电流；
当沟槽栅MOS-GCT关断时，给门极G施加一个负电压信号(幅值为-15V)，使pMOS快速开通，J3结截止，阳极电流通过pMOS沟道换流到阴极。可见，沟槽栅MOS-GCT的关断与现有的普通GCT相同，可以像pnp晶体管那样关断，其关断状态下的等效电路如图2c所示，其关断速度取决于pnp晶体管。
可见，本发明沟槽栅MOS-GCT在阻断或关断期间都需要一个-15V的电压，通过pMOS沟道释放断态的漏电流和关断过程中的阳极电流，完全能够实现内部换流，其关断电路与现有的IGBT器件相似；与普通IGCT相比，无需几千安培的负电流脉冲，故省去了庞大的关断回路，降低了驱动电路的复杂度，提高了驱动的可靠性。
本发明的器件的特性评价是：
为了评价本发明沟槽栅MOS-GCT的特性，以4.5kV沟槽栅MOS-GCT为例，根据图1b建立了结构模型，利用专业仿真软件对沟槽栅MOS-GCT的正向阻断特性、导通特性及开关特性分别进行了仿真。
1)正向阻断特性
当阳-阴极间电压UAK>0、门极电压UGK＝-15V时，沟槽栅MOS-GCT处于正向阻断状态，J2结反偏承担正向阻断电压，漏电流通过pMOS沟道流到阴极。
参照图3a，为本发明的沟槽栅MOS-GCT在常温(300K)和高温(400K)下沿阴极中心剖分的纵向电场强度分布仿真曲线。可见，当温度为300K时，pn结处的峰值电场较低，电场强度分布为梯形，对应的阻断电压也较低。当温度较高(400K)时，pn结处的峰值电场较高，对应的阻断电压也高。
参照图3b，是本发明沟槽栅MOS-GCT在常温(300K)和高温(400K)下的阻断特性仿真曲线。由图可见，300K时的阻断电压为5200V；400K时的阻断电压达到了5980V，但是对应的漏电流也显著增大。
2)正向导通特性
当npn晶体管开通并与pnp晶体管形成内部正反馈后，沟槽栅MOS-GCT进入正向导通状态。
参照图4，是本发明沟槽栅MOS-GCT在常温(300K)和高温(400K)下导通特性曲线。在电流密度JA＝60A/cm2时，温度为300K下的导通压降为1.32V，温度为400K下的导通压降为1.23V。在电流密度小于95A/cm2时，通态压降随着温度的升高而降低；在电流密度大于95A/cm2时，通态压降随着温度升高而增大。
3)开通特性
当阳-阴极间电压UAK>0，在门极施加正向电压(即UGK＝15V)时，此时pMOS不导通，沟槽栅MOS-GCT在门极处p+np晶体管的作用下进入开通状态。
参照图5，是本发明沟槽栅MOS-GCT在开通过程的阳极电压随时间的变化曲线。可见，在高温(400K)阳极电压下降比常温(300K)时稍慢，但导通时间相差无几。
4)关断特性
当阳-阴极间电压UAK>0时，在门极施加一个负电压(即UGK＝-15V)时，pMOS导通，阳极电流从沟道流到阴极，使J3结截止，npn晶体管与pnp晶体管之间的正反馈作用消失，沟槽栅MOS-GCT开始关断。
参照图6a，为本发明的沟槽栅MOS-GCT在感性负载下的关断特性仿真曲线。由图可见，在常温(300K)下沟槽栅MOS-GCT关断时存储时间较小，且阳极电压上升峰值较小，阳极电流下降的拖尾时间也较短。
参照图6b，是本发明沟槽栅MOS-GCT在换流阶段沿阴极下方Y＝7μm横向电流密度分布。可见，在器件关断之前，即t＝25μs前，阴极下方的电流密度最大。在t＝25μs时给栅极施加一个关断信号，在远低于1μs时间内就可将阳极电流从阴极下方换流至pMOS沟道流出；随关断持续推进，沟道电流先上升至最大值，随后再缓缓降低直至关断。可见沟槽栅MOS-GCT是通过pMOS的导通来实现内部换流的。
上述特性分析表明，本发明沟槽栅MOS-GCT通过pMOS的导通可以控制MOS-GCT的关断，不仅可以实现芯片内换流，而且可以显著降低门极驱动电路的复杂度、寄生电感及成本，并缩小体积。因此，用本发明的沟槽栅MOS-GCT来代替现有的普通GCT可望更好地满足于大功率变流器的实际应用。
Claims (5)
1.一种沟槽栅MOS-GCT，其特征在于：整个器件以n-基区为衬底，n-基区向上设置有p基区，p基区向上设置有一层n辅助层，在n辅助层的上方中央设置有n+阴极区；在n+阴极区周围设置有环形沟槽，环形沟槽的槽底位置低于n辅助层下表面，环形沟槽内圈的n辅助层上方的p+漏区与n+阴极区的铝层相连形成阴极K；在环形沟槽中设置有栅氧化层和重掺杂的多晶硅层，作为关断门极Goff；在n辅助层上方环形沟槽外圈设置有p+门极区，p+门极区上表面的铝电极为开通门极Gon；开通门极Gon与关断门极Goff相连形成集成栅极G，该集成栅极G环绕在整个阴极K之外；n-基区向下设置有n FS层，n FS层向下设置有p+透明阳极区；p+透明阳极区的下方设置有多层的金属化阳极A。
2.根据权利要求1所述的沟槽栅MOS-GCT，其特征在于：所述的p+漏区表面浓度为1×1019～1×1020cm-3，深度为1.5～3.5μm，宽度为3.0～5.0μm。
3.根据权利要求1所述的沟槽栅MOS-GCT，其特征在于：所述的n辅助层的表面浓度为1×1018～3×1018cm-3，深度为4.0～6.0μm。
4.根据权利要求1所述的沟槽栅MOS-GCT，其特征在于：所述的p+门极区的表面浓度为1×1019～1×1020cm-3，深度为1.5～3.5μm。
5.一种权利要求1-4任一所述的沟槽栅MOS-GCT的制备方法，其特征在于，按照以下步骤具体实施：
步骤1、选用原始的高阻区熔中照单晶抛光硅片作为n-基区；
步骤2、硅片清洗后腐蚀减薄，在上述硅片n-基区的下表面采用磷离子注入及高温退火兼推进，形成n FS层；
步骤3、在步骤2所得硅片的上表面采用硼离子注入及高温退火兼推进，形成p基区；
步骤4、采用干氧-湿氧-干氧交替氧化在步骤3所得硅片表面形成掩蔽膜，经光刻形成磷扩散窗口，然后进行磷选择性两步扩散，在p基区上表面中央形成n+阴极区，并去掉整个器件表面上的氧化层；
步骤5、在步骤4所得硅片的上表面采用磷离子注入及高温推进兼退火，形成n辅助层；
步骤6、在步骤5所得硅片上表面通过光刻形成p+漏区和p+门极区的硼离子注入窗口，然后进行硼离子注入。
步骤7、去掉步骤6所得硅片下表面的氧化层，调整注入剂量，在下表面进行硼离子注入；然后进行高温退火兼推进，在下表面形成p+透明阳极区，同时上表面形成p+门极区和pMOS的p+漏区。
步骤8、在步骤7所得硅片上表面依次通过光刻、刻蚀、氧化、填充多晶硅及掺杂等工艺形成环形沟槽，得到沟槽栅pMOS；
步骤9、采用化学气相淀积形成磷硅玻璃掩蔽膜，通过光刻形成MOS-GCT门极和阴极的接触孔，然后进行PSG回流；
步骤10、在步骤9所得硅片的上表面蒸铝膜，然后对该铝膜进行反刻，形成集成栅极和阴极的压焊点；
步骤11、在步骤10所得硅片的下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层的金属化阳极；
步骤12、最后对步骤11所得硅片的上表面进行钝化保护，即得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910498395.5A CN110364569B (zh) | 2019-06-10 | 2019-06-10 | 一种沟槽栅mos-gct结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910498395.5A CN110364569B (zh) | 2019-06-10 | 2019-06-10 | 一种沟槽栅mos-gct结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110364569A true CN110364569A (zh) | 2019-10-22 |
| CN110364569B CN110364569B (zh) | 2022-11-22 |
Family
ID=68215760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910498395.5A Active CN110364569B (zh) | 2019-06-10 | 2019-06-10 | 一种沟槽栅mos-gct结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110364569B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896102A (zh) * | 2019-11-04 | 2020-03-20 | 西安电子科技大学 | 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法 |
| CN114335171A (zh) * | 2020-10-09 | 2022-04-12 | 李培刚 | 可控硅元器件及其制备方法 |
| CN114783874A (zh) * | 2022-06-22 | 2022-07-22 | 泰科天润半导体科技（北京）有限公司 | 具有三层外延的碳化硅凹槽mos栅控晶闸管的制造方法 |
| CN114783875A (zh) * | 2022-06-22 | 2022-07-22 | 泰科天润半导体科技（北京）有限公司 | 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法 |
| CN118398657A (zh) * | 2024-06-27 | 2024-07-26 | 北京怀柔实验室 | 半导体器件芯片、其制造方法、半导体器件及电子设备 |
| CN118738109A (zh) * | 2024-06-28 | 2024-10-01 | 北京怀柔实验室 | 门极换流晶闸管单元及其制备方法、半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993022798A1 (en) * | 1992-04-29 | 1993-11-11 | North Carolina State University | Base resistance controlled mos gated thyristor with improved turn-off characteristics |
| CN103956381A (zh) * | 2014-05-07 | 2014-07-30 | 电子科技大学 | 一种mos栅控晶闸管 |
| US20150349104A1 (en) * | 2014-05-27 | 2015-12-03 | Pakal Technologies, Llc | Insulated gate turn-off device with turn-off transistor |
| CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
| CN108242465A (zh) * | 2016-12-23 | 2018-07-03 | 株洲中车时代电气股份有限公司 | 一种门极换流晶闸管及其制备方法 |
-
2019
- 2019-06-10 CN CN201910498395.5A patent/CN110364569B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993022798A1 (en) * | 1992-04-29 | 1993-11-11 | North Carolina State University | Base resistance controlled mos gated thyristor with improved turn-off characteristics |
| CN103956381A (zh) * | 2014-05-07 | 2014-07-30 | 电子科技大学 | 一种mos栅控晶闸管 |
| US20150349104A1 (en) * | 2014-05-27 | 2015-12-03 | Pakal Technologies, Llc | Insulated gate turn-off device with turn-off transistor |
| CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
| CN108242465A (zh) * | 2016-12-23 | 2018-07-03 | 株洲中车时代电气股份有限公司 | 一种门极换流晶闸管及其制备方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896102A (zh) * | 2019-11-04 | 2020-03-20 | 西安电子科技大学 | 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法 |
| CN110896102B (zh) * | 2019-11-04 | 2021-03-30 | 西安电子科技大学 | 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法 |
| CN114335171A (zh) * | 2020-10-09 | 2022-04-12 | 李培刚 | 可控硅元器件及其制备方法 |
| CN114783874A (zh) * | 2022-06-22 | 2022-07-22 | 泰科天润半导体科技（北京）有限公司 | 具有三层外延的碳化硅凹槽mos栅控晶闸管的制造方法 |
| CN114783875A (zh) * | 2022-06-22 | 2022-07-22 | 泰科天润半导体科技（北京）有限公司 | 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法 |
| CN118398657A (zh) * | 2024-06-27 | 2024-07-26 | 北京怀柔实验室 | 半导体器件芯片、其制造方法、半导体器件及电子设备 |
| CN118738109A (zh) * | 2024-06-28 | 2024-10-01 | 北京怀柔实验室 | 门极换流晶闸管单元及其制备方法、半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110364569B (zh) | 2022-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110364569B (zh) | 一种沟槽栅mos-gct结构及其制备方法 | |
| US5379089A (en) | Flash control device using cascade-connected thyristor and MOSFET | |
| CN103022089A (zh) | 一种无snapback效应的逆导型绝缘栅双极晶体管 | |
| CN104393034B (zh) | 一种mos栅控晶闸管的制造方法 | |
| CN108122971A (zh) | 一种rc-igbt器件及其制备方法 | |
| CN100464428C (zh) | 一种注入效率可控的门极换流晶闸管 | |
| WO2020151088A1 (zh) | 一种极低反向恢复电荷超结功率vdmos | |
| CN104022149B (zh) | 一种集成反向pin管的mos场控晶闸管及其制备方法 | |
| WO2020224358A1 (zh) | 一种具有低开启过冲电流的横向绝缘栅双极型晶体管 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| JPH03155677A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| CN110212027B (zh) | 电子注入增强型双模式mos控制晶闸管及其制造方法 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN114628507B (zh) | 具有沟槽-平面柵的发射极开关晶闸管及其制造方法 | |
| CN103811336B (zh) | 低功率应用的igbt功率器件及其制造方法 | |
| CN108091567A (zh) | 半超结fs iegt结构及其制造方法 | |
| CN109887844B (zh) | 一种双埋层mos栅控晶闸管及制备方法 | |
| JP2003218354A (ja) | 半導体装置およびその製造方法 | |
| JPH10270686A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN107302020A (zh) | 一种沟槽栅rc‑igbt及其制备方法 | |
| CN113437135B (zh) | 一种压控型发射极关断晶闸管器件及其制造方法 | |
| JPH0427164A (ja) | 半導体装置およびその製造方法ならびに該装置を用いたフラッシュ制御装置 | |
| CN114783875B (zh) | 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
| CN217719611U (zh) | 一种具有三层外延的碳化硅凹槽mos栅控晶闸管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230818 Address after: Room 412, 4th Floor, Building A3A4, Zhong'an Chuanggu Science and Technology Park, No. 900 Wangjiang West Road, High tech Zone, Hefei Area, China (Anhui) Pilot Free Trade Zone, 230000 Patentee after: Hefei Sensi Power Semiconductor Co.,Ltd. Address before: 710048 Shaanxi province Xi'an Beilin District Jinhua Road No. 5 Patentee before: XI'AN University OF TECHNOLOGY |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A trench gate MOS-GCT structure and its preparation method Granted publication date: 20221122 Pledgee: Anhui pilot Free Trade Zone Hefei area sub branch of Huishang Bank Co.,Ltd. Pledgor: Hefei Sensi Power Semiconductor Co.,Ltd. Registration number: Y2024980052373 |