CN110308600A - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板、显示面板和显示装置，该阵列基板包括：扫描线、数据线以及像素组，像素组呈阵列排列，每个像素组包括沿行方向上依次设置的第一子和第二子像素；每组扫描线均包括第一和第二扫描线，同一像素组位于同一组的第一和第二扫描线之间，数据线设置于同一列像素组的第一和第二子像素之间；像素组还包括第一和第二薄膜晶体管；同一像素组的第一和第二薄膜晶体管的输入端均与位于该像素组的数据线电连接，第一和第二薄膜晶体管的输出端分别与第一和第二子像素电连接；在平行于衬底基板的平面内，第一薄膜晶体管的输入端指向输出端的方向与第二薄膜晶体管的输入端指向输出端的方向相同。由此，可提升画质，改善产品性能。

Description

阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种阵列基板、显示面板和显示装置。

背景技术

在显示技术领域中，显示面板和显示装置通常采用薄膜晶体管进行驱动。随着显示技术的发展，为降低成本，通常采用半源极(也称双栅极，dual gate)驱动方式驱动像素阵列。双栅极的驱动方式可使数据线的数目相对于传统驱动方式中的数据线的数目减半，从而减少源极驱动电路数量，进而减少驱动芯片数量，降低成本。

但是，现有采用双栅极驱动方式的显示面板中，不同的薄膜晶体管布局有差异，导致工艺过程中，不同膜层有对位偏差时导致寄生电容有差异，从而导致产品(包括显示面板和显示装置)的显示性能较差，如出现竖纹、闪烁、残影等显示不良现象。

发明内容

本发明实施例提供了一种阵列基板、显示面板和显示装置，以提升画质，有利于改善显示面板和显示装置的显示性能。

第一方面，本发明实施例提供了一种阵列基板，包括：

衬底基板；

设置于衬底基板一侧的多个扫描线组、多条数据线以及多个像素组，所述多个像素组呈阵列排列，每个所述像素组包括沿行方向上依次设置的第一子像素和第二子像素；

每个所述扫描线组均包括第一扫描线和第二扫描线，同一所述像素组中的所述第一子像素和所述第二子像素位于同一个所述扫描线组的所述第一扫描线和第二扫描线之间，所述数据线设置于同一列所述像素组的所述第一子像素和所述第二子像素之间；

所述像素组还包括第一薄膜晶体管和第二薄膜晶体管；同一所述像素组的所述第一薄膜晶体管的输入端和所述第二薄膜晶体管的输入端均与位于该所述像素组的所述第一子像素和所述第二子像素中间的所述数据线电连接，所述第一薄膜晶体管的输出端与所述第一子像素电连接，所述第二薄膜晶体管的输出端与所述第二子像素电连接；

在平行于所述衬底基板的平面内，所述第一薄膜晶体管的输入端指向输出端的方向为第一方向；所述第二薄膜晶体管的输入端指向输出端的方向也为第一方向。

第二方面，本发明实施例还提供了一种显示面板，包括第一方面提供的任一种阵列基板，还包括与所述阵列基板相对设置的彩膜基板，以及位于所述阵列基板与所述彩膜基板之间的液晶层。

第三方面，本发明实施例还提供了一种显示装置，包括第二方面提供的任一种显示面板。

本发明实施例提供的阵列基板，通过设置在平行于衬底基板的平面内，第一薄膜晶体管的输入端指向输出端的方向为第一方向；第二薄膜晶体管的输入端指向输出端的方向也为第一方向。即通过设置在平行于衬底基板的平面内，第一薄膜晶体管的输入端指向输出端的方向与第二薄膜晶体管的输入端指向输出端的方向相同，由此，可使在薄膜晶体管的制备过程中，虽然薄膜晶体管的输入端和输出端所在的膜层与薄膜晶体管中的其他结构(例如控制端)所在的膜层在工艺上存在对位偏差，但该膜层对位偏差导致的第一薄膜晶体管的电学性能的变化与第二薄膜晶体管的电学性能的变化相同，即第一薄膜晶体管源/漏极与栅极产生的寄生电容Cgs相同。从而，即便存在膜层对位偏差，由于第一薄膜晶体管和第二薄膜晶体管的变化一致，像素电极的电压变化一致，产生的馈通电压(feedthrough)一致，有利于改善竖纹，降低闪烁画面内显示不均和残像的风险，从而有利于提升画质，进而有利于提升显示面板和显示装置的显示性能，另外可避免耦合电容的补偿设计，从而有利于确保较高的开口率和较小的feedtrough电压。

附图说明

图1为现有技术提供的一种阵列基板的结构示意图；

图2为本发明实施例提供的一种阵列基板的结构示意图；

图3为图2中薄膜晶体管的放大结构示意图；

图4为本发明实施例提供的另一种阵列基板中薄膜晶体管的结构示意图；

图5为本发明实施例提供的又一种阵列基板中薄膜晶体管的结构示意图；

图6为本发明实施例提供的又一种阵列基板的结构示意图；

图7为为沿图3中A1-A2的剖面结构示意图；

图8为本发明实施例提供的一种显示面板的结构示意图；

图9为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部。

图1为现有技术提供的一种阵列基板的结构示意图，示出了薄膜晶体管的结构。参照图1，该阵列基板01包括扫描线011、数据线012、像素013、补偿电容014和薄膜晶体管020；薄膜晶体管020包括控制端021、输入端022和输出端023。其中，该阵列基板采用dual gate设计，即相邻设置的两列像素013共用一条数据线012。通常，该阵列基板01的薄膜晶体管布局中，对于与同一条数据线012电连接的上下相邻的两个薄膜晶体管020，由输入端022指向输出端023的方向是相反的。示例性的，分别如图1中的第一极方向018和第二极方向019所示。控制端021可为栅极，输入端022可为漏极，输出端023可为源极。实际生产过程中，当源极和漏极所在膜层相对于栅极层存对位偏差，如左/右偏移时，相邻两列像素013的栅源耦合电容(源极与栅极之间的耦合电容)会有差异，从而导致其馈通(feedthrough)电压存在差异，像素电极的电压产生差异，导致竖纹产生。补偿电容014的设计可解决此问题，但是补偿电容的设计一方面会降低开口率，另一方面会导致栅源耦合电容增大，馈通电压相应增大，从而产生闪烁(flicker)和残像变差，导致显示面板和显示装置的画质较差，从而导致显示性能较差。

针对上述问题，本发明实施例提供一种阵列基板，通过设置在平行于衬底基板的平面内，第一薄膜晶体管的输入端指向输出端的方向为第一方向；第二薄膜晶体管的输入端指向输出端的方向也为第一方向，可解决由于栅极层和源漏极层对位偏移而产生的耦合电容变化不一致的问题，由此，一方面可避免补偿电容设计，有利于提高开口率；另一方面，在改善竖纹的同时，可降低闪烁面内不均和残像的风险，从而有利于提升画质和产品显示性能。

下面结合图2-图6对本发明实施例提供的阵列基板进行示例性说明。

需要注意，下文中，未指明“第一”和“第二”时，一结构名称所代表的结构包括“第一”，也包括“第二”。例如，扫描线可代表第一扫描线和第二扫描线，子像素可代表第一子像素和第二子像素，薄膜晶体管可代表第一薄膜晶体管和第二薄膜晶体管。

图2为本发明实施例提供的一种阵列基板的结构示意图，图3为图2中薄膜晶体管的放大结构示意图。参考图2和图3，该阵列基板10包括：衬底基板100；设置于衬底基板100一侧的多个扫描线组110、多条数据线120以及多个像素组130，多个像素组130呈阵列排列，每个像素组130包括沿行方向X上依次设置的第一子像素131和第二子像素132；每个扫描线组110均包括第一扫描线111和第二扫描线112，同一像素组130中的第一子像素131和第二子像素132位于同一个扫描线组130的第一扫描线131和第二扫描线132之间，数据线120设置于同一像素组130的第一子像素131和第二子像素132之间；像素组130还包括第一薄膜晶体管141和第二薄膜晶体管142；同一像素组130的第一薄膜晶体管141的输入端1411和第二薄膜晶体管142的输入端1421均与位于该像素组130的第一子像素131和第二子像素132中间的数据线120电连接，第一薄膜晶体管141的输出端1412与第一子像素131电连接，第二薄膜晶体管142的输出端1422与第二子像素132电连接；在平行于衬底基板100的平面内，第一薄膜晶体管141的输入端1411指向输出端1412的方向为第一方向09；第二薄膜晶体管142的输入端1421指向输出端1422的方向也为第一方向09。

其中，衬底基板100具有支撑保护作用，可为刚性基板，例如玻璃基板或硅基板；也可为柔性基板，例如聚酰亚胺基板或不锈钢基板；还可为本领域技术人员可知的其他类型或材料的基板，本发明实施例对此不作限定。

其中，第一扫描线111和第二扫描线112分别用于向第一薄膜晶体管141和第二薄膜晶体管142提供开关控制信号。示例性的，开关控制信号可为高低电平信号。例如，高电平时，薄膜晶体管打开；低电平时，薄膜晶体管关断；或者，高电平时，薄膜晶体管关断，低电平时，薄膜晶体管打开。可根据薄膜晶体管的类型设置高低电平信号与薄膜晶体管的开关状态的对应关系，本发明实施例对此不作限定。

需要注意的是，各像素组130中的第一子像素131均相同，且各像素组130中的第二子像素132均相同；各像素组130中的第一薄膜晶体管141均相同，且各像素组130中的第二薄膜晶体管142均相同。本文中，可将分属于不同像素组130的第一子像素131、第二子像素132、第一薄膜晶体管141以及第二薄膜晶体管142为示例，对本发明实施例提供的阵列基板10进行示例性说明。

其中，数据线120用于通过第一薄膜晶体管141和第二薄膜晶体管142分别向第一子像素131和第二子像素132提供数据信号。示例性的，数据信号可为电压信号，数据信号的大小对应该阵列基板后续形成的显示面板及显示装置中该子像素的显示亮度的亮暗，具体对应关系可根据阵列基板以及显示需求设置，本发明实施例对此不赘述也不作限定。

其中，图2中示例性的示出了5行4列的像素组130，在其他实施方式中，还可根据阵列基板10的实际需求，设置像素组130的数量和阵列排布方式，本发明实施例对此不作限定。

在此基础上，设置与同一行像素组130电连接的一个扫描线组110中的第一扫描线111和第二扫描线112分别位于该行像素组130的相对两侧，可使同一个像素组130中的两个子像素分别与同一个扫描线组110中的两条扫描线电连接。

示例性的，第一子像素131通过第一薄膜晶体管141与第一扫描线111电连接，第二子像素132通过第二薄膜晶体管142与第二扫描线112电连接，由此，与第一扫描线111相关的连接线与与第二扫描线112相关的连接线之间无交叉，不需要跨线设计，可使阵列基板的布局较简单，且膜层设计较简单。

其中，在平行于衬底基板100的平面内，第一薄膜晶体管141的输入端1411指向输出端1412的方向为第一方向09；第二薄膜晶体管142的输入端1421指向输出端1422的方向也为第一方向09。即，第一薄膜晶体管141和第二薄膜晶体管142的由输入端指向输出端的方向均相同。

示例性的，以图3中示出的方位为例，该第一方向09可为平行于行方向X且均指向左的方向，或理解为垂直于列方向Y且均指向左的方向。在其他实施方式中，第一方向09可为平行于衬底基板100的平面内的任意方向，即可为行方向X与列方向Y所决定的平面内的任意方向，本发明实施例对此不作限定。

其中，第一薄膜晶体管141的控制端与输出端1412在垂直于衬底基板100的方向上交叠形成第一栅源耦合电容，第二薄膜晶体管142的控制端与输出端1422在垂直于衬底基板100的方向上交叠形成第二栅源耦合电容。第一栅源耦合电容和第二栅源耦合电容分别影响数据线120传输至第一子像素131和第二子像素132的数据信号，进而影响像素电极充电电位。同时，薄膜晶体管的控制端与输出端的交叠面积越大，栅源耦合电容的容值越大，对数据信号的影响越大。

本发明实施例通过设置第一薄膜晶体管141和第二薄膜晶体管142的输入端指向输出端的方向为同一方向，在制作工艺过程中，即使膜层之间产生对位偏差，即膜层间错位时，第一栅源耦合电容和第二栅源耦合电容的变化趋势一致，或同时增大，或同时减小，由此导致像素电极的电压受到栅极电位的影响相同，如栅极电位瞬间拉低，像素电极的电压因为栅源耦合电容的影响也会瞬间拉低，第一栅源耦合电容和第二栅源耦合电容的变化趋势一致，所以产生的馈通电压一致。由此，膜层间错位对第一子像素131和第二子像素132的最终接收到的数据信号的影响一致，一方面可避免补偿电容设计，有利于提升子像素的开口率；另一方面，可改善竖纹，同时，可降低闪烁面内不均和残像的风险，从而有利于提升画质和产品显示性能。

此外，比较图3和图1，本发明实施例提供的阵列基板10还可将在空间位置上距离较近的第一薄膜晶体管141的控制端与第二薄膜晶体管142的控制端间错开设置，示例性的，将上一像素组130的第二薄膜晶体管142与下一像素组130的第一薄膜晶体管141间错开设置，或者将上一像素组130的第一薄膜晶体管141与下一像素组130的第二薄膜晶体管142间错开设置，需要说明的是，上下只是针对图示而言，另外上一像素组与下一像素组是指相邻两行像素中，与同一数据线电连接的两个像素组。而薄膜晶体管的控制端相对于扫描线的面积较大，如此设置，可避免将大面积金属块相对设置时可能存在的刻蚀不彻底而导致的短路的风险，从而有利于降低可使工艺难度，有利于提高产品良率。

需要说明的是，图2中仅示例性的示出了数据线120为沿列方向Y延伸的直线，第一扫描线111和第二扫描线112为沿行方向X延伸的直线，但并不构成对本发明实施例提供的阵列基板10的限定。在实际产品中，数据线120、第一扫描线111和第二扫描线112的线型和走线可根据阵列基板10的实际需求设置，本发明实施例对此不作限定。

其次，需要说明的是，图3中仅示例性的以薄膜晶体管(包括第一薄膜晶体管和第二薄膜晶体管)的沟道形状为U型对本发明实施例提供的阵列基板10进行了说明，但并不构成对本发明实施例提供的阵列基板10的限定。在其他实施方式中，薄膜晶体管的沟道形状还可为L型或I型。

再次，需要说明的是，第一和第二仅为了对同一组中的相同的子像素、薄膜晶体管和扫描线进行区分而命名，在光电性能上并无区别，即“第一”和“第二”可在语序中调换。本发明方案中表示子像素、薄膜晶体管以及扫描线的另一种表述方式，还可为，第一子像素通过第一薄膜晶体管与第二扫描线电连接，第二子像素通过第二薄膜晶体管与第一扫描线电连接；或者可为第一子像素通过第二薄膜晶体管与第一扫描线电连接，第二子像素通过第一薄膜晶体管与第二扫描线电连接，或者可为本领域技术人员可理解的其他表述方式，本发明实施例对此不作限定。

示例性的，图4为本发明实施例提供的另一种阵列基板中薄膜晶体管的结构示意图，示出了薄膜晶体管的沟道形状为I型时阵列基板10的局部结构。图5为本发明实施例提供的又一种阵列基板中薄膜晶体管的结构示意图，示出了薄膜晶体管的沟道形状为L型时阵列基板10的局部结构。图4和图5示出的阵列基板10中，通过设置第一薄膜晶体管和第二薄膜晶体管的输入端指向输出端的方向均为第一方向09，使得膜层间错位对第一子像素131和第二子像素132的最终接收到的数据信号的影响一致，一方面可避免补偿电容设计，有利于提升子像素的开口率；另一方面，可改善竖纹，同时，可降低闪烁面内不均和残像的风险，从而有利于提升画质和产品显示性能。

可选的，继续参照图2，在平行于衬底基板100的平面内，沿行方向X，在同一像素组130中，第一薄膜晶体管141位于第一子像素131朝向第二子像素132的一侧，第二薄膜晶体管142位于第二子像素132背离第一子像素131的一侧。

如此设置，可使薄膜晶体管分别位于同一条数据线120电连接的相邻子像素的同一侧，从而可实现阵列基板10中的所有子像素的薄膜晶体管中输入端指向输出端的方向均相同，也可称为输入端和输出端的极排列方向均相同。

示例性的，图2中各薄膜晶体管均位于与之电连接的子像素的右侧，在其他实施方式中，薄膜晶体管还可位于与之电连接的子像素的左侧，可根据阵列基板10的实际需求设置，本发明实施例对此不作限定。另外，第一子像素131可以与第一薄膜晶体管的漏极与数据线电连接而不需要额外设置跨线，相对于同一像素组130的第一薄膜晶体管141位于第一子像素131远离第二子像素132的一侧时，薄膜晶体管的漏极与数据线电连接需要额外设置跨线而导致的增加工艺流程和制作成本而言，本发明实施例提供的阵列基板10可避免设置跨线，有利于减少工艺流程，降低制作成本。

可选的，继续参照图2，第一薄膜晶体管141与第二薄膜晶体管142的连线与第一子像素131或第二子像素132的对角线延伸方向相同。

如此设置，可使第一薄膜晶体管141和第二薄膜晶体管142均在第一子像素131和第二子像素132的拐角位置处。

示例性的，以图2中示出的方位为例，第一薄膜晶体管141可位于第二子像素132的左上角，第二薄膜晶体管142可位于第二子像素132的右下角。在其他实施方式中，还可设置，第一薄膜晶体管141位于第一子像素131的右上角，第二薄膜晶体管142位于第一子像素131的左下角；或者采用本领域技术人员可知的其他方式，本发明实施例对此不作限定。

如此设置的好处至少包括以下三个方面：第一，对于第一薄膜晶体管141而言，无需额外设置引线将其漏极(或源极)与数据线120电连接，由此可减少引线占用的面积，有利于预留更大的面积以设置像素电极，从而有利于确保较高的开口率；第二，对于第二薄膜晶体管142而言，其源极(或漏极)可直接与第二子像素132的像素电极电连接，而无需弯折(如将第二薄膜晶体管设置在数据线和第二子像素之间的位置，此时，为了保证薄膜晶体管的输入端和输出端朝向一致，需要将输出端弯折设计从而保证与像素电极电连接)，由此可确保较低的设计难度，且对刻蚀精度要求较低，有利于确保制作良率，降低成本；第三方面，可将连接上一行像素组130中的第二薄膜晶体管142与这一行像素组130中的第一薄膜晶体管141在空间位置上间错开，从而可避免将大面积金属块相对设置时可能存在的刻蚀不彻底而导致的短路的风险，从而有利于降低可使工艺难度，有利于提高产品良率。

需要说明的是，这里的对角线延伸方向可理解为连接上下左右相对的边界拐点位置的方向。示例性的，以子像素为多边形为例，对角线延伸方向可包括左上拐点与右下拐点的连线方向，或者右上拐点与左下拐点的连线方向，本发明实施例对此不作限定。

其次，需要说明的是，图2中示例性的示出了子像素形状为中部向右凸起的多边形，如设置成双畴结构的像素形状。在其他实施方式中，子像素的形状还可根据阵列基板10的实际需求设置，例如仅在拐角凹陷的多边形，或者本领域技术人员可知的其他形状，本发明实施例对此不作限定。

可选的，图6为本发明实施例提供的又一种阵列基板的结构示意图，参照图2和图6，同一像素组130中，与同一条数据线120电连接的第一子像素131和第二子像素132的极性相反或相同。

如此设置，可使对于同一像素组130，数据线120为第一子像素131提供一正极性数据电压信号后，为第二子像素提供一负极性数据电压信号，或者数据线120为第一子像素131提供一负极性数据电压信号后，为第二子像素提供一正极性数据电压信号，或者与同一数据线电连接的同一像素组提供正极性数据电压信号后，对相邻行的像素组提供负极性数据电压信号，或者与同一数据线电连接的同一像素组提供负极性数据电压信号后，对相邻行的像素组提供正极性数据电压信号，由此，可利用数据电压信号极性的反转，避免同一条数据线120持续提供相同极性的电压信号时，由于子像素漏电以及相邻两列子像素极性相同而导致的显示画质较差的问题，从而有利于提高画质。

需要说明的是，子像素极性的设置还与驱动方式相关，图2中仅示例性的示出了同一条数据线上的极性反转方式为“+、-、-、+、+、-、……”或者“-、+、+、-、-、+、……”，图6中仅示例性的示出了同一条数据线上极性反转方式为“+、+、-、-、+、+……”或者“-、-、+、+、-、-、……”。在其他实施方式中，还可以根据阵列基板的实际需求，设置反转方式为本领域技术人员可知的其他方式，本发明实施例对此不作限定。

可选的，继续参照图3、图4或图5，与同一条数据线120电连接的第一子像素131和第二子像素132位于数据线120的两侧；部分数据线120作为第一薄膜晶体管141的输入端1411，或者部分数据线120作为第二薄膜晶体管142的输入端1421。

如此设置，可利用数据线120作为薄膜晶体管的部分功能结构，从而薄膜晶体管与数据线在空间布局上可交叠，从而有利于减少布设数据线120、第一薄膜晶体管141以及第二薄膜晶体管142所用的空间，有利于预留较大的空间以形成子像素，从而有利于提升开口率。

可选的，继续参照图3、图4或图5，第二薄膜晶体管142的输入端1421通过辅助连接线150与数据线120电连接。

示例性的，薄膜晶体管均位于子像素的同一侧，第二薄膜晶体管142距离数据线120的距离较远，且第二薄膜晶体管142的输入端位于其输出端背离数据线120的一侧。通过设置辅助连接线150，可使第二薄膜晶体管142的输入端1421与数据线120实现电连接，确保数据线120上的数据信号能正常提供至第二子像素132。

可选的，图7为沿图3中A1-A2的剖面结构示意图。参照图3和图7，辅助连接线150与第二薄膜晶体管142的输入端1421同层设置；第二薄膜晶体管142的输入端1421为第二薄膜晶体管142的源极或漏极，需要说明的是，薄膜晶体管结构包括有源层160，根据有源层160的材料不同，薄膜晶体管的类型可以是非晶硅薄膜晶体管，低温多晶硅薄膜晶体管或者氧化物薄膜晶体管，在此不做限定。根据有源层与栅极层(即扫描线所在的膜层)的相对于衬底基板的位置不同，薄膜晶体管的结构可为顶栅结构和底栅结构，图中仅以底栅结构为例，在此不作限定。

其中，通过将辅助连接线150与第二薄膜晶体管142的源极或漏极同层设置，可不额外增加膜层的数量，从而有利于实现阵列基板、显示面板以及显示装置的轻薄化设计。

其中，第二薄膜晶体管142的控制端可为栅极，与第一扫描线111和第二扫描线112同层设置。

需要说明的是，图7中仅示例性的示出了与本发明实施例所要求保护的发明点相关的膜层，在其他实施方式中，阵列基板10还可包括栅绝缘层、层间介质层以及本领域技术人员可知的其他功能膜层，本发明实施例对此不作限定。

可选的，继续参照图3和图7，辅助连接线150的至少部分在衬底基板100的垂直投影位于第一扫描线111和第二扫描线112之间。

如此设置，可减少辅助连接线150与第一扫描线111和第二扫描线112的交叠面积，从而有利于降低辅助连接线150与扫描线交叠而对第二薄膜晶体管142的性能的影响，从而有利于确保第一薄膜晶体管141与第二薄膜晶体管142的性能一致，进而有利于确保显示画质，提升显示性能。

需要说明的是，图7中仅示例性的示出了第一扫描线111和第二扫描线112均位于辅助连接线150靠近衬底基板100的一侧，但并不构成对本发明实施例提供的阵列基板10的限定。在其他实施方式中，还可根据阵列基板10的实际需求，设置各膜层相对于阵列基板100的位置，本发明实施例对此不作限定。

在上述实施方式的基础上，本发明实施例还提供一种显示面板，该显示面板包括上述实施方式提供的任一种阵列基板，因此该显示面板也具有上述实施方式提供的阵列基板所具有的有益效果，可参照上文理解，在此不赘述。

示例性的，图8为本发明实施例提供的一种显示面板的结构示意图。参照图8，该显示面板20还包括与阵列基板10相对设置的彩膜基板220，以及位于阵列基板10与彩膜基板220之间的液晶层200。

其中，彩膜基板220包括彩色色阻块、黑色遮光层以及本领域技术人员可知的其他结构；液晶层200可包括本领域技术人员可知的任一种类型的液晶材料，本发明实施例对此均不作限定。

在上述实施方式的基础上，本发明实施例还提供一种显示装置，该显示装置包括上述实施方式提供的任一种显示面板，显示面板包括上述实施方式提供的任一种阵列基板，因此该显示装置也具有上述实施方式提供的显示面板和阵列基板所具有的技术效果，可参照上文理解，此处不赘述。

示例性的，图9为本发明实施例提供的一种显示装置的结构示意图。参照图9，该显示装置30包括显示面板20。

图9中仅示例性的示出了该显示装置30为手机，在其他实施方式中，该显示装置30还可为平板电脑、智能可穿戴设备或本领域技术人员可知的其他类型的具有显示功能的装置或设备，本发明实施例对此不作限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种阵列基板，其特征在于，包括：

衬底基板；

设置于衬底基板一侧的多个扫描线组、多条数据线以及多个像素组，所述多个像素组呈阵列排列，每个所述像素组包括沿行方向上依次设置的第一子像素和第二子像素；

每个所述扫描线组均包括第一扫描线和第二扫描线，同一所述像素组中的所述第一子像素和所述第二子像素位于同一个所述扫描线组的所述第一扫描线和第二扫描线之间，所述数据线设置于同一列所述像素组的所述第一子像素和所述第二子像素之间；

所述像素组还包括第一薄膜晶体管和第二薄膜晶体管；同一所述像素组的所述第一薄膜晶体管的输入端和所述第二薄膜晶体管的输入端均与位于该所述像素组的所述第一子像素和所述第二子像素中间的所述数据线电连接，所述第一薄膜晶体管的输出端与所述第一子像素电连接，所述第二薄膜晶体管的输出端与所述第二子像素电连接；

在平行于所述衬底基板的平面内，所述第一薄膜晶体管的输入端指向输出端的方向为第一方向；所述第二薄膜晶体管的输入端指向输出端的方向也为第一方向。

2.根据权利要求1所述的阵列基板，其特征在于，在平行于所述衬底基板的平面内，沿行方向，在同一所述像素组中，所述第一薄膜晶体管位于所述第一子像素朝向所述第二子像素的一侧，所述第二薄膜晶体管位于所述第二子像素背离所述第一子像素的一侧。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一薄膜晶体管与所述第二薄膜晶体管的连线与所述第一子像素或所述第二子像素的对角线延伸方向相同。

4.根据权利要求1所述的阵列基板，其特征在于，与同一条所述数据线电连接的所述第一子像素和所述第二子像素位于所述数据线的两侧；

部分所述数据线作为所述第一薄膜晶体管的输入端，或者

部分所述数据线作为所述第二薄膜晶体管的输入端。

5.根据权利要求1所述的阵列基板，其特征在于，同一所述像素组中，与同一条所述数据线电连接的所述第一子像素和所述第二子像素的极性相反或相同。

6.根据权利要求1所述的阵列基板，其特征在于，所述第二薄膜晶体管的输入端通过辅助连接线与所述数据线电连接。

7.根据权利要求6所述的阵列基板，其特征在于，所述辅助连接线与所述第二薄膜晶体管的输入端同层设置；

所述第二薄膜晶体管的输入端为所述第二薄膜晶体管的源极或漏极。

8.根据权利要求7所述的阵列基板，其特征在于，所述辅助连接线的至少部分在所述衬底基板的垂直投影位于所述第一扫描线和所述第二扫描线之间。

9.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管和/或所述第二薄膜晶体管的沟道形状为U型、L型或I型。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的阵列基板；还包括与所述阵列基板相对设置的彩膜基板，以及位于所述阵列基板与所述彩膜基板之间的液晶层。

11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。