CN110226231B - 具有无金接触部的氮化物结构及形成这种结构的方法 - Google Patents

具有无金接触部的氮化物结构及形成这种结构的方法 Download PDF

Info

Publication number
CN110226231B
CN110226231B CN201880007541.3A CN201880007541A CN110226231B CN 110226231 B CN110226231 B CN 110226231B CN 201880007541 A CN201880007541 A CN 201880007541A CN 110226231 B CN110226231 B CN 110226231B
Authority
CN
China
Prior art keywords
layer
contact
group iii
electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880007541.3A
Other languages
English (en)
Other versions
CN110226231A (zh
Inventor
J·R·拉罗什
E·M·詹贝斯
K·P·叶
T·E·卡齐奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of CN110226231A publication Critical patent/CN110226231A/zh
Application granted granted Critical
Publication of CN110226231B publication Critical patent/CN110226231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种具有设置于衬底上的III族‑N半导体层的半导体结构。与III族‑N半导体层接触的多层电接触结构包括与III族‑N半导体层接触的无金接触层；和电连接到无金接触层的无金导电蚀刻停止层。导电过孔穿过衬底到达蚀刻停止层。所述结构包括多个电极结构，每个电极结构提供源电极结构、漏电极结构和栅电极结构中的相应一个。源电极结构、漏电极结构和栅电极结构包括：电接触结构和电极接触部。电极接触部具有相同的无金结构并具有共面的上表面。

Description

具有无金接触部的氮化物结构及形成这种结构的方法
技术领域
本公开通常地涉及一种具有与氮化物的上表面接触的无金电接触结构的结构。
背景技术
如本领域所知，许多具有III族-氮化物半导体的单片微波集成电路(MMIC)被越来越多地用于高频和高功率应用，III族-氮化物半导体有时称为氮化物半导体，例如氮化镓基(AlGaN/GaN)高电子迁移率晶体管(HEMT)。III族-氮化物在下文中有时也称为III族-N，其包括例如二元InN、GaN、AlN，它们的三元合金如AlxGa1-xN(AlGaN)合金和其他氮基合金。
为了实现这些HEMT器件的潜力，有必要实现低电阻、良好的边缘敏锐度和可靠的金属到金属接触和金属到半导体欧姆接触。大多数III族-N代工金属到金属和金属到半导体低电阻欧姆接触使用金(Au)以减小薄层电阻(针对传输线路和欧姆接触)以及在为达到对于有源器件的最小金属到半导体欧姆接触电阻而必须的高温退火期间减少氧化。
也是所知的，在许多单片微波集成电路(MMIC)和其他集成电路(IC)中，对于安装芯片的接地和电信号而言，电连接到MMIC的底部，这些连接是通过导电过孔来实现的，导电过孔穿过衬底和/或在衬底的至少一部分上的或半导体外延层，到达将过孔连接到晶圆上的金属化体(有时也称为正面金属化)的电接触部。
传统上，III族-N HEMT MMIC和器件是由III-V代工厂中基于剥离工艺进行制作的。然而，最近，III族-N HEMT已经开始在Si CMOS代工环境中使用高产率硅(Si)等(silicon like)、无Au、减法工艺技术进行制作。更具体地，“剥离”工艺中的掩模具有窗口以暴露待将材料沉积的表面的选定部分。将材料沉积在掩模上，一部分材料穿过窗口到达该表面被暴露的选定部分。用溶剂将掩模和该掩模上的一部分材料(沉积材料的不需要的部分)将从该表面上剥离，同时将材料的所需的部分留在该平面被暴露的选定部分上。“减法”工艺首先在整个表面上沉积材料。然后形成掩模，用于仅覆盖沉积材料的选定部分(处理后要留下的部分)；同时沉积材料的不需要的部分被暴露。然后使刻蚀剂与掩模接触，从而除去被暴露的不需要的部分，同时掩模防止刻蚀剂除去材料的被覆盖的、所需的部分。
相对于Si CMOS代工厂而言，众所周知，III-V化合物半导体器件和电路(在传统的III-V代工厂中处理)的产量和成本长期受到较小的晶圆体积、处理过程中增长的衬底处理、普遍使用基于剥离的工艺技术来定义金属线，以及使用耗时的电子束光刻技术来进行亚500nm栅极光刻的限制。另一方面，Si CMOS代工环境的好处是较高的晶圆体积、较大的晶圆直径(>200mm)、高度自动化的盒到盒晶圆制作或处理工具、减法工艺技术、先进的光学光刻集群工具和技术(能够定义亚100纳米特征)和摩尔定律范例，推动设备发展和技术节点发展。
然而，如前所述，为了利用Si代工厂基础设施和背景Si CMOS晶圆体积的优势，开发的III族-N工艺必须是无Au的。金是Si中的深能级陷阱掺杂剂。因此，不允许在Si CMOS代工厂生产线的前端或后端出现Au，因为它是严重的污染问题，可能导致灾难性的良率问题。
因此，在Si代工厂环境中对GaN(或其他III-V)器件晶圆进行无金处理需要使用Si代工厂生产线后道工序(BEOL)兼容的金属化，例如铝(Al)或铜(Cu)。铜是这些可使用金属中最具吸引力的，因为它具有优异的导电性和抗电迁移性(electro-migrationresistance)。然而，由于缺乏挥发性的铜干法刻蚀副产物，铜不能通过光刻技术容易地被减法图案化(subtractively patterned)，其中光刻胶掩模和等离子体刻蚀已经非常成功地用于铝。为了处理铜，开发了嵌入(Damascene)工艺，其也是减法工艺。在Cu嵌入工艺中，用于铜的主体绝缘体材料，通常是下面的绝缘层(通常是二氧化硅)，用将在其中形成铜的开口的沟槽进行图案化。在绝缘层上沉积厚的铜涂层，该铜涂层显著地过度填充沟槽，并且使用化学机械平坦化(CMP)来去除在绝缘层顶部上方延伸的过量铜。填充在绝缘层的沟槽内的Cu不被去除，并且变成图案化的导电的互连。
也是如本领域所知的，虽然Cu是可控的，但它也对Si代工厂造成其自身的污染风险。阻挡层应完全包围所有铜互连，因为铜扩散到周围材料会降低其性能。通常，沟槽衬有薄的钽(Ta)和/或氮化钽(TaN)金属层(作为Ta/TaN/Cu电镀种子金属叠层的一部分)，以作为沿Cu金属互连的底部和侧面的扩散阻挡层。在Cu CMP后，互连金属的顶部涂覆有SiNx以充当顶部界面扩散阻挡层，以防止在夹层氧化物沉积期间的氧化，并且用作额外的互连形成的刻蚀停止层(在二氧化硅的沟槽刻蚀期间)。然而，当通过穿过晶圆或穿过半导体层的过孔来促进背面到正面的金属互连时，需要氯(或其他氧化剂)基的刻蚀以形成这些过孔，会出现额外的工艺复杂性。氯基刻蚀副产物是非挥发性的，并且刻蚀工艺导致性能降级的Cu界面表面。
发明内容
根据本公开，提供了一种半导体结构，其具有：衬底；布置在该衬底上的III族-N半导体层；和与该III族-N半导体层接触的多层电接触结构。该电接触结构包括：与III族-N半导体层接触的无金接触层；和与该无金接触层电连接的无金、导电的刻蚀停止层。导电过孔穿过衬底到达该刻蚀停止层。
在一个实施例中，多层电接触结构包括布置在无金接触层上的铝基层。
在一个实施例中，无金接触层与III族-N半导体层直接接触，并且其中无金接触层和铝基层具有使得III族-N半导体层在低于660度的温度中退火的物理退火性质，以形成与III族-N半导体层欧姆接触。
在一个实施例中，电极接触部与多层电接触结构电连接，该多层电接触和电极接触提供源极、漏极或栅极电极结构。
在一个实施例中，电极接触部是无金电极接触部。
在一个实施例中，提供了一种用于形成半导体结构的方法。该方法包括：提供其上布置有III族-N半导体层的衬底；形成与该III族-N半导体层接触的多层电接触结构，该电接触结构包括：与III族-N半导体接触的无金接触层，和与该接触层电连接的无金导电刻蚀停止层；以及形成穿过该衬底到达该刻蚀停止层的导电过孔。
在一个实施例中，接触层被形成为与III族-N半导体层直接接触，并且其中接触层和铝基层在低于660度的温度中退火以形成与III族-N半导体层欧姆接触。
在一个实施例中，提供了一种半导体结构，其具有：III族-N半导体层；和包括金属硅化物的电接触结构，所述金属硅化物与该III族-N半导体层欧姆接触。
在一个实施例中，提供了一种用于形成与III族-N层接触的导电欧姆接触的方法，其包括：在电接触结构和III族-N半导体层之间形成欧姆接触，包括：在电接触结构的第一金属和III族-N半导体层之间形成第一金属氮化物，和将电接触结构的第二金属扩散到第一金属内和扩散到III族-N半导体层的上表面，包括：防止与该电接触的第三金属或金属氮化物混杂。
在一个实施例中，防止混杂包括：在沉积欧姆接触的第三金属或金属氮化物之前，在欧姆接触形成期间形成和退火电接触结构的第一金属和第二金属。
在一个实施例中，防止混杂包括：在电接触金属沉积工艺期间，在电接触结构的第二金属和第三金属或金属氮化物之间形成部分氧化的夹层。
在一个实施例中，防止混杂包括：在电接触结构金属沉积工艺期间，将第三金属形成为金属氮化物。
在一个实施例中，提供了一种半导体结构，包括：衬底；位于衬底上表面上的III族-N层，III族-N层具有穿过III族-N层到达衬底的上表面的窗口；设置在窗口中、位于衬底的上表面上并与III族-N层欧姆接触的接触结构。
在一个实施例中，提供了一种半导体结构，包括：衬底；位于衬底上表面上的III族-N层，III族-N层具有穿过III族-N层到达衬底上表面的窗口，这样的窗口暴露III族-N层的侧壁；和设置于该窗口中并与III族-N层被暴露的侧壁欧姆接触的接触结构。
在一个实施例中，刻蚀停止层包括铝、镍、钼、铂或铝。
在一个实施例中，电接触结构是两层或更多层Al与Ta，Ti，TiN，Pt，Ni，Si，AISi，W或Mo的叠层。
在一个实施例中，电接触结构包括金属硅化物。
在一个实施例中，电接触结构包括的金属硅化物为CoSi2或NiSi。
在一个实施例中，金属硅化物凹入III族-N半导体层内。
在一个实施例中，提供了一种半导体结构，其包括：III族-N半导体层；与III族-N半导体层欧姆接触的源电极结构和漏电接触电极结构；栅电极结构，设置在源电极结构和漏电极结构之间，与III族-N半导体层接触；其中每个源电极结构、漏电接触电极结构和栅电极结构包括：电接触结构和该电接触结构上的电极接触部，每个电极接触部是类似材料(like-material)。
在一个实施例中，电极接触部是无金导电材料。
在一个实施例中，每个电极接触部包括：衬垫和设置在衬垫上的无金导电材料。
在一个实施例中，电极接触部具有共面的上表面。
在一个实施例中，提供了一种半导体结构，其包括：III族-N半导体层；与III族-N半导体层欧姆接触的源电极结构和漏电极结构；栅电极结构，设置于源电极结构和漏电极结构之间，与III族-N半导体层接触；其中每个源电极结构、漏电极结构和栅电极结构包括：电接触结构和电接触结构上的电极接触部，电极接触部具有共面的上表面。
在一个实施例中，每个电极接触部包括无金导电材料。
在一个实施例中，提供了一种用于形成半导体结构的方法，其包括：提供III族-N半导体层，其具有与III族-N半导体层欧姆接触的源极和漏极电接触结构，以及设置在源极和漏极电接触结构之间与III族-N半导体层接触的栅极电接触结构；并且同时形成多个电极接触部，多个电极接触部中的每一个形成在源极和漏极电接触结构和栅极电接触结构中的相应一个上并且与源极和漏极电接触结构和栅极电接触结构中的相应一个电连接。
在一个实施例中，提供了一种用于形成半导体结构的方法，包括：提供III族-N半导体层；在III族-N半导体层上形成栅电极，该栅电极包括：多个层，这些层包括单一材料或多种材料，这样的材料包括：镍(Ni)、氮化钛(TiN)、镍/氮化钽(Ni/TaN)、镍/钽(Ni/Ta)、镍/钽/氮化钽(Ni/Ta/TaN)、镍/钼(Ni/Mo)、氮化钛/钨(TiN/W)，或掺杂金属硅化物；其中所述栅电极形成包括用干法刻蚀剂掺杂刻蚀所述多个层中的一个或多个，包括：氮化钛(TiN)、氮化钛/钨(TiN/W)或金属硅化物，所述干法刻蚀剂包括：氯基刻蚀剂或氟基刻蚀剂或其组合。
在一个实施例中，栅电极的形成包括用湿法刻蚀刻蚀多个层中的一个或多个，包括：镍/氮化钽(Ni/TaN)、镍/钽(Ni/Ta)、镍/钽/氮化钽(Ni/Ta/TaN)。
利用这样的布置，硅晶圆代工厂兼容、减法图案化的穿过衬底过孔(TSV)刻蚀停止金属层被放置在晶圆的正面上，在正面无金金属互连接触结构和背面刻蚀的过孔之间。诸如镍或钼或铂的金属用作氯基背面过孔刻蚀的刻蚀停止层，而铝可用作氟基刻蚀的刻蚀停止层。这些金属刻蚀停止层尽可能薄，以减轻对互连接触结构的正面到后面的电阻的负面影响。
在一个实施例中，电接触结构包括设置在电接触结构的第三金属层(防止混杂的层)上的导电的刻蚀停止层。在该实施例中，在正面处理和背面晶圆减薄之后，使用具有两步刻蚀工艺停止于导电刻蚀停止层的化学干法刻蚀形成背面过孔。在过孔刻蚀工艺的第一步中，使用干法氟基刻蚀在衬底的底部的被暴露部分中形成过孔。这种氟基刻蚀选择性地停止在III族-N层上。在第二步骤中，将过孔中被暴露的III族-N层的底表面暴露于干法氯基刻蚀。这种氯基背面过孔干法刻蚀继续刻蚀过孔穿过III族-N层和电接触结构，并终止于电接触结构金属的导电的刻蚀停止层。
在一个实施例中，电接触结构的前三种金属中的一种也是导电刻蚀停止层，并且化学刻蚀包括用单一氟基刻蚀剂形成穿过衬底和介电层的过孔。在该实施例中，在沉积电接触结构前，将III族-N材料选择性地刻蚀到衬底上，以在III族-N材料中待形成过孔的地方形成开口(孔)。然后用介电材料填充孔，该介电材料可以像衬底一样在氟基化学物质中被刻蚀。然后沉积电接触结构，其前三层之一包括氟基化学物质的刻蚀停止层，并且继续处理正面的剩余部分。结果，在背面处理期间，可以使用单一氟基干法刻蚀来选择性地刻蚀过孔穿过衬底和孔电介质，到达嵌入在电接触结构中的刻蚀停止层。
在一个实施例中，电接触结构的前三种金属中的一种也是导电刻蚀停止层，并且化学刻蚀包括用单一氟基刻蚀剂形成穿过衬底层的过孔。在该实施例中，在沉积电接触结构之前，将III族-N材料选择性地刻蚀到衬底上，其中在III族-N材料中将形成开口(孔)。然后将电接触结构沉积到孔中(因此在孔的底部直接接触衬底)，并且继续处理正面的剩余部分。结果，在背面处理期间，可以使用单一氟基干法刻蚀来选择性地刻蚀过孔通过衬底到嵌入在电接触结构中的刻蚀停止层。
在附图和以下描述中阐述了本公开的一个或多个实施例的细节。根据说明书和附图以及权利要求，本发明的其他特征、目的和优点将是显而易见的。
附图说明
图1A是根据本公开的场效应晶体管(FET)，这里是高电子迁移率晶体管(HEMT)的简化截面示意图；
图1B是图1A中FET的一部分的简化平面图，这种平面图是沿图1A中的线1B-1B截取的；
图2A-2U是根据本公开的半导体结构的各种制作阶段的在制作的各个阶段的半导体结构的横截面概略图，其中，图2U'是图2U中由箭头2U'-2U'指示的部分的分解横截概略图；
图2D'是图2的放大部分，在图2D中，这样的放大部分用箭头圈出；
图3A是根据本公开的图2A到图2T的结构中使用的多个栅电极结构中的一个示例的横截面概略图；
图3A'是可以在图2A到图2T的结构中使用的多个栅电极结构中的一个示例的另一个实施例的横截面概略图；
图3B是根据本公开在图2A到图2U的结构中用作源电极和漏电极结构的多个电极结构中的一个示例的横截面概略图；
图3B'是根据本公开另一个实施例在图2A到图2U的结构中用作源电极和漏电极结构的多个电极结构中的一个示例的横截面概略图；
图4A和图4A'是用于理解形成根据本公开的半导体结构的低温退火工艺的一对横截面概略图；
图4B和图4B'是用于理解形成根据本公开的半导体结构的另一低温退火工艺的一对横截面概略图；
图5A-5C是根据本公开另一个实施例的半导体结构制作中的各个阶段的横截面概略图；
图5B'是示出了图5B的放大的部分的横截面概略图，这样的部分在图5B中用箭头5B'-5B'圈出；
图5A'是根据本发明另一个实施例的半导体结构的横截面概略图；
图6A-6D是根据本公开另一个实施例的半导体结构的制作中各个阶段的横截面概略图；
图6C'是示出了图6C的放大的部分的横截面概略图，这样的部分在图6C中用箭头6C'-6C'圈出；
图6D'是根据本公开另一实施例的半导体结构的放大的部分的横截面概略图；
图7A-图7G是根据本公开另一实施例的半导体结构的制作中的各个阶段的横截面概略图；
图8A-图8H是根据本公开又一实施例的半导体结构的制作中的各个阶段的横截面概略图；
图9A-图9E是根据本公开再一实施例的半导体结构的制作中的各个阶段的横截面概略图；和
图10A-图10G是根据本公开图2A-图2U中半导体制作各个阶段中的半导体结构中所使用的的栅极电极结构在制作的各阶段的横截面示意图。
各附图中的相同参考附图标记表示相同元件。
具体实施方式
参考图1A和图1B，示出了一种半导体结构10，具有在其中形成的多栅极场效应晶体管(FET)12，这里是HEMT。如图1A所示，FET12包括多个，这里例如四个、无金的、指状的、互连到无金的栅极焊盘16的栅电极接触结构141-144；多个这里例如两个无金的、指状的、互连到无金的漏极焊盘20的漏电极结构181-182；和多个这里例如三个无金的、由无金导电互连结构24互连的源电极结构221-223。应当理解，栅电极结构141-144、漏电极结构181-182和源电极结构221-223的数量可以比所示的多或少。无论怎样，栅电极结构141-144中的每一个被沉积在漏电极结构181-182中相应的一个和源电极结构221-223中相应的一个之间，以控制半导体结构10中的载流子在漏电极结构181-182中相应的一个和源电极结构221-223中相应的一个之间流动。另外，如图所示，提供了两个焊盘261，262，并且连接到导电互连结构24的端部。这些焊盘261，262分别通过穿过半导体结构10的导电过孔301，302连接到形成在半导体结构10底部上的导电层28。如将结合图2A-图2T更详细地描述的那样，结构10的正面或顶面在硅代工厂中处理以形成多栅极FET 12。
更具体地，参考图2A，更详细地示出了半导体结构10，其包括：衬底32，这里例如，硅(Si)、碳化硅(SiC)或绝缘体上硅(SOI)。在衬底32上部上的III族-N半导体层34，例如，具有在衬底32的上表面上大约1微米-5微米的厚度，其次是第二III族-N半导体层36，此处例如是氮化镓铝(AlxGa1-xN,其中x为0<x≤1)，例如具有在III族-N层34的上表面上大约5nm-30nm的厚度。应当理解，层34这里是GaN缓冲结构，其也包括未示出的成核层和应力缓解层；典型地氮化铝(AlN)和氮化镓铝(AlxGa1-xN,其中x为0<x≤1)。使用常规的硅(Si)代工厂兼容的减法图案化(光刻和刻蚀)技术来移除III族-N半导体层34和III族-N半导体层36的部分以形成图1A所示的台面结构。然而，应当注意，由图1A中刻蚀的台面结构提供的电隔离，也可以由同一掩膜层的离子植入(而不是刻蚀)提供，这里例如是氮。这将导致平面结构。如下面将描述的，结构10可以被处理以形成上面图1A和图1B所示的多栅FET12。应当注意，指状的栅电极结构141-144、漏电极结构181-182和源电极结构221-223在台面11上，但是栅极焊盘16、漏极焊盘20和两个焊盘261，262离开台面11。
现在参考图2B，图2A中所示结构的正面或顶面涂有钝化层38，这里例如氮化硅SiNx。如图2C所示，使用常规硅(Si)代工厂兼容减法法图案化(光刻和刻蚀)技术对层38进行处理以形成穿过层38的选定部分的窗口或开口401-407，窗口401和窗口407因此暴露GaN层34中待形成焊盘261，262，栅极焊盘16和漏极焊盘20(图1A和图1B所示)的下面表面部分，以及窗口402-406暴露AlGaN层36中待形成源电极结构221-223和漏电极结构181-182的下面部分，如图2C所示。
现在参考图2D，电接触结构421到427在结构上是相同的，其中一个典型示例，图3B中详细示出的电接触结构421包括：(A)无金欧姆接触结构42OC，其具有钛(Ti)或钽(Ta)的底层42a；例如，铝或Si掺杂的铝(Al1-xSix，其中Si掺杂，x，通常≤0.05)位于层42a上的层42b；和，例如钽(Ta)或金属氮化物，这里例如是氮化钛(TiN)的层42c；(B)无金导电的刻蚀停止层42ES，这里例如是镍或钼或铂，设置于欧姆接触结构42OC上；和，(C)无金电极接触部，这里一种铜嵌入电极接触部，将结合图2K进行描述。应当注意，刻蚀停止层以小于特定刻蚀剂的速率的一半(≤1/2)的速率刻蚀，而不是该刻蚀剂蚀穿正在被刻蚀的材料直到刻蚀停止层的速率。层42a，层42b，层42c和层42ES设置在图2C所示结构的表面上，并且通过开口401-407；值得注意的是，电接触结构421和427设置在两个焊盘261，262上，并且电连接到两个焊盘261，262(图1B)；电接触结构422，424和426设置在源电极结构221-223上，并且电连接到源电极结构221-223；电接触部423和425设置在漏电极结构181和182上，并且电连接到漏电极结构181和182，电接结构触结构421和427形成为与GaN层34接触。沉积之后，使用常规硅(Si)代工厂兼容的减法图案化(光刻和刻蚀)技术(具体地，使用氯基干法刻蚀化学物质刻干法蚀欧姆接触结构42OC)形成欧姆接触结构42OC的层42a，层42b和层42c。然后，在将要描述的退火工艺期间，电接触结构422至426被形成为与III族-N半导体层36(这里是AlGaN层)欧姆接触。这里，例如，电接触结构421至427的厚度大于60nm。
更具体地，欧姆接触结构42OC中的每一个是三金属叠层并且包括：(a)Ti或Ta的底层42a(对于结构422-426(如图2D'所示)，其可以在沉积层42a之前通过氯等离子体干法刻蚀到层36中而凹入III族-N半导体层36的上表面部分中)；(b)铝基层42b，这里例如是铝或Si掺杂铝Al1-xSix层42b(其中x小于1；这里x通常≤0.05)；(c)顶部金属层42c，例如钽或金属氮化物层42c，这里例如是在铝基层42b层上的氮化钛(TiN)。层42a和层42c的典型厚度为5nm-30nm；而层42b的厚度范围可以为50nm-350nm，取决于为欧姆接触三层结构42OC叠层选择的金属层。
更具体地，为了保持最佳的接触形态和为了污染控制，用于形成半导体欧姆接触的欧姆接触结构42OC的退火保持低于铝的熔点(≤660℃)。这种低温退火通常在稳态温度下在氮环境中花费超过五(≥5)分钟。更具体地，金属到半导体欧姆接触结构42OC的第一金属元素，这里例如Ti或Ta层42a，直接沉积在III族-N表面上或布置成与III族-N表面接触，这里例如AlxGa1-xN层36，并在欧姆接触结构420OC的欧姆接触形成退火(本文中也称为欧姆退火)期间从环境温度到稳态退火温度的温度斜坡(temperature ramp)期间，通过与III族-N材料界面层36中的第V族元素氮反应形成金属氮化物。应当注意，当使用线性温度斜坡时，温度斜坡通常≤15℃/秒，但是可以使用阶梯式温度斜坡曲线，以及混合式阶梯和线性斜坡曲线，以优化在金属氮化物的形成中第一金属层42a与III族-N表面层36的相互作用。接下来，第二低电阻金属，例如铝层42b，在≤660℃持续时间≥5分钟的稳态退火工艺期间，扩散到第一金属(这里层42a)中、被形成的金属氮化物中，和扩散到III族-N材料(这里层36)的表面中，以提供最低电阻欧姆接触。最后，为了最大化第一金属和第二金属之间的相互作用量，这里在温度≤660°形成欧姆接触的金属到半导体欧姆接触结构42OC的层42a和层42b，以及III族-N材料层，必须防止与设置在两层(这里是层42a和42b)之上并与所述两层中的上层(这里是层42b)接触的任何第三金属层(金属氮化物或金属，这里层42c)混杂。
防止欧姆接触结构42OC的前两层(这里是层42a和42b)与第三层(这里是层42c)的混杂可以通过几种方式实现：首先，可以通过沉积欧姆接触结构42OC并且将欧姆接触结构42OC退火为第一和第二金属(层42a和层42b)的双层叠层，随后在第三金属(这里是层42c)沉积前去除任何氧化界面(通过干法刻蚀、湿法刻蚀或原位干法溅射去除氧化界面)；第二，当欧姆接触结构42OC的欧姆退火之前，沉积欧姆接触结构42OC的所有三个金属层42a，42b和42c时，可以使用以下两种方法中的一种来形成欧姆接触结构42OC和III族-N半导体层36之间的低温(≤660℃)欧姆接触：在第一种方法中，参见图4A，欧姆接触结构42OC的金属氮化物层(例如TiN或TaN，这里是层42c)被设置为与第二铝层(42b)接触，并且在≤660℃的退火期间抵制与层42b的混杂，而且金属层42a与III族-N层36和金属层42b合金化，其中在层42a和III族-N层36之间形成金属氮化物夹层(InterLayer)a，ILa，如图4A'所示(应注意，在退火之后可能存在一些层42a的未合金化的部分，Un-L，并且金属氮化物夹层可能是不连续的)形成后退火(post-anneal)欧姆接触结构42OC；在第二种方法中(并参考图4B)，在欧姆接触结构42oc沉积工艺或欧姆接触结构42oc的欧姆退火期间，薄的(～1nm-10nm厚)部分氧化的第二金属(这里是铝层42b)或第三金属(这里是Ta，TiN或TaN层42c)或其组合通过与在沉积和/或退火装置中所使用的或有意引入到沉积和/或退火装置中的气体中存在的氧气反应而形成夹层(InterLayer)b，ILb。该部分氧化的金属夹层ILb形成在第二金属层(这里是铝层42b)和第三金属或金属氮化物层(这里是Ta，TiN或TaN层42c)之间，或与第二铝层(42b)接触，其在≤660℃的退火期间抵制混杂，形成后退火欧姆接触结构42OC'，如图4B'所示。换句话说，在第二种方法(图4B和4B')中，在金属沉积和/或退火工艺期间，通过形成氧化物夹层ILb防止在退火期间第三金属层42c(金属氮化物或金属)与层42b混杂，并且氧化物夹层层ILb形成在层42b和层42c之间，且金属层42a与III族-N层36和金属层42b合金化，金属氮化物夹层ILa形成在层42a和III族-N层36之间(应注意，在退火之后可能存在一些层42a的未合金化的部分Un-L)。因此，在一个实施例中(图4B和图4B')，通过在电接触结构金属沉积和/或欧姆退火工艺期间，在欧姆接触结构42OC的第二金属和第三金属之间形成部分氧化的夹层ILb来防止混杂。在第一种方法(图4A和图4A')中，通过形成金属或金属氮化物层作为层42c来防止混杂。
如上所述，通过向欧姆接触结构添加少量硅掺杂剂，也可以实现金属到半导体欧姆接触电阻的进一步优化。硅可以通过多种方法沉积，例如电子束沉积和溅射。硅可以作为单独的层沉积在欧姆接触结构42OC内(通过溅射硅溅射靶或通过电子束沉积)或通过共溅射纯靶(这里例如硅和铝)将硅混杂到另一层中或通过溅射Si掺杂的靶(这里例如Si掺杂的Al1-xSix层42b，其中Si掺杂x，通常≤0.05)。
因此，在低温下的欧姆接触形成退火可总结如下：在从环境温度到稳态温度的退火工艺的温度斜坡(ramping)阶段期间，形成具有欧姆接触结构42OC的第一金属的金属氮化物(这里是层42a)；其中，电接触结构的第二金属(这里是层42b)扩散到第一金属中和III族-N半导体层(这里是层36)的上表面，以减小在III族-N层36和欧姆接触结构42oc之间的界面处形成的欧姆接触的电阻；并且其中与III族-N半导体层36接触的第一金属与和欧姆接触层42b的第二金属在欧姆退火工艺期间被防止与欧姆接触层42c的第三金属(或金属氮化物)混杂；其中，在欧姆接触形成退火工艺期间，保持第一金属和第二金属以及第三金属(金属氮化物或金属)低于其熔点。防止前两种金属(层42a和层42b)与第三金属(层42c)混杂间接地增强了前两种金属与III族-N界面在低温下的相互作用，从而有利于降低接触电阻。在上述退火工艺之后，如图3B所示，将导电的刻蚀停止层42ES，这里例如镍、钼或铂设置在层42c上。
现在参考图2E，示出了图2D中所示的结构涂覆有介电层44，这里也是SiNx，如图所示。
现在参考图2F，在层44中形成开口或窗口46，如使用任何常规硅(Si)代工厂容光刻和刻蚀处理技术所示的那样，以暴露III族-N半导体层36中待形成指状栅极电极结构141-144(图1A和1B)的部分，这里在本实施例中，栅极电极结构141-144与III族-N半导体层36(这里是AlGaN层)肖特基接接触。
现在参考图2G，将在图3A中更详细讨论的指状栅电极结构141-144(图1A和图1B)，通过开口或窗口46使用硅代工厂兼容光刻和刻蚀工艺形成，如图所示。更具体地，栅电极结构141-144中的每一个在结构上是相同的，其中示例性的一个，这里是在图3A中详细示出的栅电极结构141包括：(A)栅极电接触结构14GC，具有与AlGaN半导体层36肖特基接触的栅极金属层14a，这里是单种材料或多种材料，例如镍(Ni)、氮化钛(TiN)、镍/氮化钽(Ni/TaN)、镍/钽(Ni/Ta)、镍/钽/氮化钽(Ni/Ta/TaN)、镍/钼(Ni/Mo)、氮化钛/钨(TiN/W)或掺杂硅化物；和(B)无金电极接触部，这里是铜嵌入电极接触部，将结合图2K进行描述。使用常规硅(Si)代工厂兼容的减法法图案化技术形成的栅极金属层14a，这里是与III族-N半导体层36形成肖特基接触的肖特基接触金属；应当注意，栅极电接触结构14GC可具有薄的(通常约2nm-10nm)介电层14b，例如氧化铝(Al2O3)，如图3A所示，设置在栅极金属层14a和III族-N半导体层36之间，以形成金属绝缘栅HEMT(MISHEMT)。应当注意，栅极金属层14a可以是T形，如图3A所示；或者如图3A'所示是伽马形(Γ形)，以形成具有指向相邻漏电极结构方向的悬垂部分15的场板结构(field plate structure)。
应当注意，用于包括肖特基栅极金属层14a的金属或金属氮化物的干法刻蚀通常是氯基的(例如，用于刻蚀Ni和TiN)或氟基的(例如，用于刻蚀Mo，TiN，W，Ta和TaN)或其组合的(例如，用于刻蚀TiN，W，Ta和TaN)。然而，当在肖特基栅极金属层14a中使用Ni时，由于缺少挥发性刻蚀副产物，因此干法刻蚀可能非常困难。因此，镍干法刻蚀，这里例如氯(Cl2)和氩(Ar)气体混杂物，主要是物理刻蚀(溅射)而不是基于化学的刻蚀。由于主要是物理的干法刻蚀对下面的层的具有较差的刻蚀选择比，因此在某些情况下，例如当肖特基栅极金属层14a中的Ni的厚度与钝化层38中的电介质的厚度大致相同时，干法刻蚀包括肖特基层14a的Ni可能导致不可接受的过刻蚀到钝化层38中。在这种情况下，这里可能需要在钝化层38和肖特基栅极金属层14a的悬垂部分15之间沉积牺牲介电层(未示出)，例如二氧化硅(SiO2)。
刻蚀包括Ni的肖特基栅极金属层14a的一种替代方法是对顶部金属(这里例如TaN，Ta，Mo或其组合)(如果存在)采用干法刻蚀和对Ni层采用湿法刻蚀(这里例如基于HF，H3PO4，HNO3或H2SO4或其组合)。重要的是选择肖特基金属层14a的Ni湿法刻蚀剂，以使得它对顶部金属层具有高度选择性(如果使用的话，底部肖特基金属层变为14a'，并且顶部肖特基层变为14”a，如图下面图10C-图10G所示)。另外，应当最小化被掩蔽的肖特基栅极金属层14a特征(这里也称为下切)下面的镍的非预期的移除，使得由该工艺产生的栅极尺寸是可重复的并且栅极按预期起作用。结果，随着肖特基金属层14a掩蔽的特征尺寸的总宽度缩短，肖特基栅极金属层14a中的镍层的厚度也将缩短，以使下切最小化。对于由肖特基栅极金属14a限定的小于1微米(≤1μm)的特征尺寸，肖特基接触栅极金属层14a的沉积Ni的厚度这里例如可能≤100nm。
结合图10A-图10G更详细地示出了栅电极结构141-144的形成。因此，在形成如图10A所示的介电层44(这里也是SiNx)和如图10B所示的层44中的开口或窗口46(如上结合图2E和图2F所述)后，如10C所示，将第一栅极金属或肖特基接触金属层14'a，这里例如Ni或TiN，沉积在介电层44上并通过窗口46沉积到AlGaN层36被暴露的部分上。接着，如图10C所示，在第一栅极金属或肖特基接触金属层上沉积第二栅极金属层14”a，例如TaN，Ta，Mo或W。
接下来，如图10D所示，在与窗口46对准的第二栅极接触金属14”a的表面的一部分上形成光刻胶或硬掩模45。如图10E所示，使用干法刻蚀去除由掩模暴露的第二栅极接触金属14”a的部分。接下来，如图10F所示，使用相同的掩模45，使用干法或湿法刻蚀来去除第一栅极接触部或肖特基接触金属14'a的被暴露的部分。然后如图10G所示，移除掩模45。
在形成肖特基栅极金属层14a之后，如图2K所示，继续处理形成上述电极接触部，这里是铜嵌入电极接触部541-5411；这里电极542作为其中一个示例在图3A中详细示出。应当注意，如图2I所示，每个铜嵌入电极接触部541-5411的形成伴随两个介电层(这里是SiNx层48和SiO2层50)的沉积而发生。第一层48(这里是SiNx)作用是扩散阻挡(当铜设置在其下方时)和刻蚀停止。将第二层，这里是SiO2层50，选择性地刻蚀到第一层48(这里是SiNx)，然后对其进行刻蚀以露出栅极金属层14a，从而形成沟槽，随后在其中沉积无金材料，这里是铜。
通常，通过首先溅射薄金属种子层(通常为Ta/Cu，Ta/TaN或TaN/Cu且≤100nm)来形成铜嵌入电极接触部541-5411，以促进铜电镀到形成于第二介电层中的沟槽中。应当注意，种子层还用作铜扩散阻挡层和电介质的粘附层。然后通过化学机械抛光(CMP)去除沟槽的过量铜过量填充，通过仅留下设置在沟槽中的金属来限定金属互连。当添加其他铜嵌入层时，重复如下将讨论的该过程。因此，嵌入电极接触部541-5411具有共面的上表面。
开始前一段中描述的嵌入工艺，并且现在参考图2H，介电层48，这里例如是SiNx，被沉积在图2G所示结构的表面上。现在参考图2I，第二介电层50，这里例如SiO2，被沉积在层48上，并使用常规硅(Si)代工厂兼容光刻和刻蚀技术来图案化以形成穿过层50和层48的选定部分的窗口52，从而暴露指状栅电极结构141-144与电接触结构421至427的上表面，如图2J所示，用于同时形成源、漏和栅电极541-5411，从而完成上面结合图1A描述的栅电极结构141-144、漏电极结构181-182和源电极结构221-223。
现在参考图2K，在如上所述的在嵌入工艺中通过CMP去除多余金属(此处为Cu)之后，在电接触结构421至427和指状栅电极结构141-144被暴露的上表面上形成电极接触部541-5411，如图所示。电极接触部541-5411中的每一个电极接触结构相同；电极接触部541-5411中的一个示例，这里是电极接触部542，分别用于源电极结构221-223或漏电极结构181-182中的一个示例，这里是图3B中示出的源电极结构221，以及栅电极接触部的一个示例这里是图3A中示出的栅电极结构141。因此，如图3A和图3B中更清楚地所示，每个电极接触部541-5411在该实例中包括铜的上层54b，其具有衬有粘附和铜扩散阻挡层54a的侧面和底部，这里例如是钽或氮化钽或其组合。
因此，漏电极结构181-182中的每一个和源电极结构221-223中的每一个是与III族-N半导体层26接触的多层电接触结构，并且包括：与III族-N半导体层26欧姆接触的无金接触层42OC；电连接到无金接触层42OC的无金、导电的刻蚀停止层42ES；以及无金嵌入电极接触部542，544，546，548和5410中的一个。此外，栅电极结构141-144中的每一个包括无金栅极电接触部和无金嵌入电极接触部543，545，547中的一个。此外，嵌入电极接触部542-5410中的每一个的结构相同，并且所有八个嵌入电极接触部542-5410同时形成。
现在参考图2L，在CMP之后，在表面上沉积介电层56，这里沉积氮化硅(SiNx)，然后层56被覆盖上第二介电层58，这里是氧化物层58，例如是二氧化硅。
现在参考图2M，使用常规硅代工厂兼容光刻和刻蚀处理技术对层56和层58进行图案化，以在源电极结构221-223(图1B)和焊盘261和262(图1B)上形成穿过层56和层58的开口或窗口601-605并且由此暴露电极接触部541，542，546，5410和5411的顶部，如图所示。
现在参考图2N，上部电互连621-625使用常规硅代工厂兼容处理技术分别形成在窗口601-605中，从而分别与电极接触部541-5411中的541，542，546，5410和5411形成电连接，并因此与源电极结构221-223(图1B)和焊盘261和262(图1B)电连接。上部电互连621-625中的每一个被构造为与电极接触部541，542，546，5410和5411中的每一个相同，并且包括铜的上层62b，其具有衬有粘附和铜扩散阻挡层62a的底部和侧面，这里例如是钽(Ta)或氮化钽(TaN)或其组合。
现在参考图2O，在图2M所示的结构上形成介电层64，这里是SiNx，接着形成二氧化硅的介电层66。
参考图2P，穿过层64、层66的选定部分形成窗口68，以暴露上部电互连621-625的顶部。
现在参考图2Q，导电的互连结构24(图1A，图1B)形成为类似于上部电互连621-625，其包括铜的上层24b，其具有底部和侧面，该侧面衬有粘附和铜扩散阻挡层24a，这里例如是钽或氮化钽或其组合。
参考图2R，介电层70，这里是SiNx，形成在图2Q所示结构的表面上。应当注意，如果需要，可以以与上述Cu互连层相同的方式添加额外的Cu基互连层。在添加最终互连层之后，可以添加测试焊盘层或输入/输出焊盘(未示出)，以便于分别进行最终测试或连接到其他电路(未示出)。此时正面处理完成。
在完成正面处理之后，现在参考图2S，背面处理开始。更具体地，晶圆面朝下安装在未示出的临时载体上，然后将晶圆减薄，这里例如为50微米或100微米。掩蔽这种结构的被暴露的下表面以暴露电极接触部541和5411下方的衬底32的底部部分。然后，通过使用干法氟基刻蚀(这里例如六氟化硫SF6)从SiC或Si衬底32的底部刻蚀，在被暴露的部分中形成过孔72。
现在参考图2T，衬底32的下表面暴露于干法氯基刻蚀，这里例如三氯化硼(BCl3)和氯(Cl2)的组合，通过刻蚀穿过III族-N层34的被暴露部分然后穿过电极接触部541和5411的欧姆接触结构42OC的Ti或Ta层42a被暴露的内部部分，然后穿过铝基层42b的内部部分，然后穿过金属氮化物层42c被暴露的内部部分，继续加深过孔72的深度(如箭头72所示)；刻蚀然后在电极接触部541和5411下方的电接触结构42上的刻蚀停止层42ES处停止，如所指出的。
接下来，参考图2U，图2T中结构的底部具有设置在衬底32底部上并且设置在过孔72中的导电层28(图1A)。这里，例如，层28b是铜，其具有粘附和铜扩散阻挡层28a，这里例如是钽或者氮化钽或其组合(如图2U'所示)以形成导电过孔301和302(图1A)和地平面导体303。导电过孔301和302将地平面导体303电互连到正面金属化层并最终穿过刻蚀停止层42ES至电极接触部541和5411的底部到而互连到互连源电极结构221-223(图1A和1B)。应当理解，导电过孔301和302以及地平面303可以具有由替代金属构成的层28，例如金(Au)层28b和钛(Ti)或钛/铂(Ti/Pt)层28a。在这种情况下，背面处理将在金不会出现任何污染问题的区域中进行。
因此，这里，在上面结合图2A到图2U描述的实施例中，在正面处理和背面晶圆减薄之后，使用具有两步刻蚀工艺的化学干法刻蚀形成背面过孔72，其终止于导电刻蚀停止层42ES。在过孔刻蚀工艺的第一步骤中，使用干法氟基刻蚀(例如，六氟化硫SF6)在SiC或Si衬底层32的底部的被暴露部分中形成过孔。该氟基刻蚀选择性地停止在III族-N层34上，例如氮化镓(GaN)和氮化铝(AlN)。在第二步骤中，过孔72中被暴露的III族-N层的下表面暴露于干法氯基刻蚀，例如三氯化硼(BCl3)和氯(Cl2)的组合。这种氯基背面过孔72干法刻蚀继续过孔刻蚀，穿过III族-N层34和36(在图2所示的示例中，“离开”台面刻蚀仅需要在刻蚀通过衬底层32之后刻蚀穿过III族-N层34)和金属到半导体电接触结构，并且终止于导电刻蚀停止层42ES，这里例如镍或钼或铂。
现在参考图5A至图5C，这里描述了MMIC结构10'的一部分的实施例，这里例如，如图5A中更详细地示出的，具有多栅极HEMT FET，其具有：分别设置在电接触结构422，424和426上的电极接触部542，546和5410，如图所示，以提供无金的源电极结构221-223，所述无金的源电极结构221-223与III族-N半导体层36欧姆接触，并且与穿过衬底32、III族-N层34和III族-N半导体层36到达形成于结构10'的底部的导电层28的无金导电过孔301-303(图5C)互连；电极接触部544和548，分别设置于电接触结构423和425上，以提供无金的漏电极结构181,182，所述无金的漏电极结构181,182与III族-N族半导体层36欧姆接触并且互连到无金漏极焊盘20；以及分别设置在无金的栅电极结构141-144上的电极接触部543，545，547和549，所述无金的栅电极结构141-144与III族-N半导体层36肖特基接触并连接到栅极焊盘16(图1B)。结构10'包括：电阻R，这里例如是氮化钽(TaN)，具有一对电极(电阻器R的相对端)R1和R2；其中一个电极R1连接到电极接触部5411，电接触部427，然后通过穿过衬底32和III族-N层34的导电过孔304(图5C)连接到形成在结构10'底部的无金导电层28，另一个电极R2设置在电极5412上，电极5412设置在电接触部428上，电接触部428设置在III族-N层34上；和电容器C，其具有由电极接触部541和电接触结构421(图5A)形成的下板C1，并且下板C1与穿过衬底32和III族-N层34直到形成在结构10'的底部的无金电极导电层28的导电过孔305互连，连；上板C2，这里电互连54a，其具有衬有层54a(这里例如是钽或氮化钽或其组合)的铜层54b；以及电介质75，这里例如是氮化硅，设置在上板C2和下板C1之间，如图所示。最后，应当注意，在许多电路设计中，电容器C和电阻器R不需要连接到导电过孔30。
应当注意，形成电容器C的下板C1和用于电阻器R的铜的厚度比用于源电极结构221，222和223和用于漏电极结构181和182的铜的厚度更厚，这是由于两个原因：首先，在嵌入处理期间形成的沟槽必须更深(除非离子注入隔离而不是如上所述的台面(mesa)，未示出，用于实现平面结构)以使得能够“离开”台面11(图1B和图2A)垂直互连到“在台面11上”的电接触结构42。其次，由于CMP工艺，在金属层沉积期间形成的所有接触在该层的上表面上终止于相同的水平。
还应注意，上述电接触结构421-428以与上面结合图2A-图2T描述的相同方式形成。因此，源电极结构221，222和223以及漏电极结构181和182与III族-N半导体层36欧姆接触，并且栅电极结构141，142和143与III族-N半导体层36肖特基接触。
接下来，进行如图2S和图2T中所示的背面处理。更具体地，晶圆面朝下安装在临时载体(未示出)上，将晶圆减薄，这里例如为50微米或100微米。用掩模78掩蔽这种结构的被暴露的下表面，并使用常规硅兼容处理技术处理，以暴露设置在电接触结构421，422，424，426和427的中心或内表面部分下方的衬底32的底部的部分，如图所示，接着是首先干法氟基刻蚀，这里，例如SF6，如上面结合图2S所描述的，以刻蚀过孔72穿过衬底32被暴露的部分，然后是干法氯基刻蚀，这里例如是三氯化硼(BCl3)和氯(Cl2)的组合，通过刻蚀穿过III族-N层34和36被暴露的部分，然后穿过中心或内部部分79IP来继续加深过孔72，如示例性电接触结构之一所示，这里是电接触结构421，422，424，426和427的下表面的电接触结构422(图5B')的，并且停止于该结构的刻蚀停止层42ES(这里例如是镍或钼或铂)，如上面结合图2T所描述的那样。应当注意，电接触结构422，424，426的下表面的外部79OP保持未被刻蚀，因此保持与III族-N层36欧姆接触。
接下来，如图5C所示，去除掩模78，并且执行如结合图2U所述的背面处理。因此，图5B中的下表面具有形成在其上，且形成在延伸的过孔72的侧面和底面上的导电层28，如结合图2U'所述，以在被暴露的电连接导电的刻蚀停止层42ES上形成导电过孔301-305，以电互连源电极结构221-223，电容器C的底板C1和电阻器的电极R1，如图所示。
应当注意，这里电接触结构42'可以是单个欧姆接触层42'OC，这里是硅化物层，这里例如是硅化镍(NiSi)或硅化钴(CoSi2)，如图5A'所示。此外，还可以掺杂硅化物层欧姆接触结构42'OC以进一步改善接触电阻。在NiSi的情况下，例如它可以掺杂磷(P)，砷(As)，锑(Sb)或其组合。为了形成欧姆接触结构42'OC，沉积Si和Ni或Co，回刻蚀然后合金化。在NiSi的情况下，这里的合金温度例如是～450℃。在CoSi2的情况下，使用两步退火，例如约550℃，然后约700℃。为了促进与III族-N层36的更好的欧姆接触，硅化物层，欧姆接触结构42'OC可以凹入III族-N半导体层36中，使得硅化物层欧姆接触结构42'OC的底表面距离III族-N层36的底表面2nm-20nm。应当注意，刻蚀停止层42ES设置在欧姆接触结构42'OC上，如图所示。这里，电接触结构包括欧姆接触结构42'OC，其在欧姆接触结构42'OC上具有刻蚀停止层42ES。
现在参考图6A-图6D，描述了另一个实施例。如图6A所示，这里又一次示出了结构10”，其具有衬底32，例如Si或SiC；如上所述，台面形状的(通过刻蚀或注入隔离限定的，如上所述)在衬底32的上部上的III族-N半导体层34，如图所示，这里III族-N层34例如是在衬底32的上表面上具有约1微米-5微米厚度的氮化镓层；和在III族-N层34的上表面上的III族-N半导体层36，这里是AlxGa1-xN，例如具有约5nm-30nm的厚度。如下面将描述的，结构10”将被处理以形成多栅极HEMT。然而，这里，在III族-N层34和36的、待形成导电过孔90(将结合图6B和图6C进行描述)以与源电极结构221-223(图1B)电互连的部分内，使用常规硅代工厂兼容减法图案化(光刻和刻蚀)技术刻蚀出孔80，这里例如是三氯化硼(BCl3)和氯(Cl2)干法刻蚀的组合，。
参考6B，孔80填充有半导体或电介质或金属材料82，这里例如是SiNx，SiO2，钼或多晶硅或其组合，其可以在含氟气体中被干法刻蚀。如上结合图2B-图2K所述的那样处理该结构，以形成电接触结构42”1-42”5；值得注意的是，这里电接触结构42”1-42”5不包括单独的刻蚀停止层，例如上面结合图2A-图2U所述的刻蚀停止层42ES；相反，在本实施例中，电接触结构42”1-42”5的欧姆接触结构42”OC中的铝或Si掺杂铝Al1-xSix层42b(其中Si掺杂x通常≤0.05)层起刻蚀停止层的作用，如将结合图6B描述的。如图所示，电极接触部541，543，545，547和549分别设置在欧姆接触结构42OC1-42OC5的顶部。电接触结构42”1，42”3和42”5用于源电极结构221-223，电接触结构42”2和42”4作为漏电极结构181，182(图1B)。应当注意，如图所示，电接触结构42”1，42”3和42”5的底表面的表面积大于半导体或电介质或金属材料82的表面积，其中电接触结构42”1，42”3和42”5的外表面部分与III族-N半导体层36欧姆接触。如图所示，栅电极结构141-144与III族-N半导体层36肖特基接触，并且在其上具有电极接触部542，544，546和548，如图所示。
上面结合图3B已经描述了电接触结构42”1-42”5的欧姆接触结构层42a，42b和42c以及电极接触部，其中的欧姆接触42OC1-42OC5具有：Ti或Ta的底层42a(可以凹入III族-N半导体层36的上表面部分)；铝基层的中间层42b，这里铝或Si掺杂铝Al1-xSix层；钽或金属氮化物层的顶层42c，这里例如是在铝或Si掺杂铝Al1-xSix层上的钽(Ta)、氮化钽(TaN)或氮化钛(TiN)；电极接触部541-549，具有导电金属互连接触，这里例如铜，其侧面和底部衬有扩散阻挡层，这里例如是钽或氮化钽或其组合。因此，如下面将更详细地讨论的，关于背面处理，应当注意，在本实施例中，没有单独的刻蚀停止层42ES(上面结合图2A-图2U描述的)；相反，由于在该实施例中用于形成过孔90(图6C)的氟化学刻蚀剂，刻蚀停止层由电接触结构42”的层42b提供，这里例如是铝(或Si掺杂铝Al1-xSix)。
接下来，背面处理如图2U中那样进行，更具体地，晶圆面朝下安装在临时载体(未示出)上，将晶圆减薄，这里例如为50微米或100微米。通过掩模96(图6C)掩蔽这种结构的被暴露的下表面，以暴露源极电极结构221-223下方的衬底32的底部的部分。应当注意，半导体或电介质或金属材料82的外周部分被掩模96覆盖；并且因此在电接触结构42”的内部部分81IP(图6C’)下方，电接触结构42的其他部分81OP保持与层36欧姆接触。接下来，使用干法氟基刻蚀这里例如SF6对过孔90进行刻蚀，以刻蚀过孔90穿过衬底层32并穿过材料82(这里例如图6C’中的SiNx，SiO2，钼或多晶硅)的内部部分、Ti或Ta的底层42a(其可以凹入III族-N半导体层36的上表面部分中)的内部部分81IP、然后在铝基层42b的内部停止,因为铝基层42b的氟基刻蚀副产物是非挥发性的。因此，这里没有额外的(单独的)刻蚀停止层42ES；相反，层42b用作刻蚀停止层。
接下来，参考图6D，图6C中结构的底部具有导电层28，这里例如是铜基的导电层，在图6C中结构的底部上并且在延伸的过孔90的侧面和底面上形成导电层28，以形成导电过孔96和地平面(ground)导体95，如上文结合图2U所述，以便该结构电互连到如图所示的电接触结构42”的内部或中央部分，并因此与源电极结构221-223互连。在本实施例中，如上面结合图6A所述，在背面处理和过孔90形成前，从晶圆的正面刻蚀III族-N材料。然后采用可以用氟基干法刻蚀化学物质刻蚀的材料层82(这里例如SiNx，SiO2，钼或多晶硅)填充孔80(图6A)。假设需要刻蚀以形成过孔90的所有的层现在是衬底32(硅、碳化硅(SiC)、二氧化硅(SiO2)、氮化硅(SiNx)或其组合)和孔半导体或电介质或金属材料82(这里例如SiNx，SiO2，钼或多晶硅)，现在都可以使用氟基刻蚀剂刻蚀这些层。作为结果，然后将氟基刻蚀用于整个过孔刻蚀工艺。
现在参考图6D'，描述了另一个实施例。在该实施例中，过孔96被刻蚀得比图6D中的更宽；然而，这里再次地，刻蚀在铝基层42b的内部停止。因此，再次没有额外的(单独的)刻蚀停止层42ES；相反，层42b用作刻蚀停止层。在这种情况下(图6D')，在过孔90中没有剩余的介电层82(如图6C'所示)。
现在参考图7A-图7G，示出了再一个实施例。这里，图2B中所示的结构10”'进行结合图2C所描述的处理，仅除了形成窗口402-406之外，如图所示。在形成窗口402-406之后，使用常规硅(Si)代工厂兼容(减法)光刻和刻蚀处理技术，在层36的被窗口402，404，406暴露的内表面部分上形成刻蚀停止层42ES'，这里例如是二氧化硅或SiNx；在图7B中应当注意，层36的被暴露表面的外表面部分没有刻蚀停止层42ES'。可替代地，但未示出，刻蚀停止层42ES'可以在被所有窗口40暴露的层36的内表面部分上形成。
现在参考图7C，现在在刻蚀停止层42ES'上形成层42a，42b和42c；值得注意的是，层42a，42b和42c的外周边部分与层36直接接触。因此，在上面结合图4A，图4A'和图4B，图4B'描述的退火工艺之后，在层42a，42b和42c的外周边部分和III族-N层36之间形成欧姆接触。应当注意，这里电接触结构42”'1，42”'3，42”'5包括刻蚀停止层，这里是刻蚀停止层42ES'，其位于层42a，42b和42c的内部部分下方；而不是在层42a，42b和42c的上方。因此，虽然，如上面结合图3B所述，电接触结构42”'包括在层42c顶部的刻蚀停止层42ES(在电接触结构42的顶部)；这里，如图3B'所示，用于图7A-图7F中的电接触结构42'的刻蚀停止层42ES'位于电接触结构42”'的层42a的内部或中央部分下方。
还在图7C中注意到，电极接触541-549同时形成源电极结构221-223，漏电极结构181，182和栅电极结构141-144的上层，如图所示。
现在参考图7D，在完成正面处理之后，现在一并参考图2S，背面处理开始。更具体地，晶圆面朝下安装在未示出的临时载体上，然后将晶片减薄，这里例如为50微米或100微米。该结构的底表面被掩蔽，其中窗口设置在刻蚀停止层42ES'的下方。如图所示，刻蚀剂(例如氟)用于刻蚀过孔102穿过衬底32。
现在参考图7E，使用诸如BCl3和Cl2的氯基刻蚀剂将过孔102延伸到过孔102'；如图所示，这种刻蚀在刻蚀停止层42ES'处停止，如图所示。接下来，当使用SiO2或SiNx作为层42ES'刻蚀停止时，使用氟基干法刻蚀化学物质从过孔102'的底部去除刻蚀停止层42ES'。氟基的湿法刻蚀适合于去除SiO2和Al2O3层42ES'刻蚀停止，和一些SiNx层42ES'刻蚀停止，如图7F所示。
现在参考图7G，导电层28形成在该结构的底部上方，如上面结合图2U所述的那样，以与源电极结构221-223电互连。
现在参考图8A-图8F，示出了又一个实施例，用于形成到源电极结构之一的欧姆接触以及源电极结构与背面金属化导电层28的连接。因此，在AlGaN层36的上表面上形成介电层38之后，如图8A所示，形成窗口200，所述窗口200穿过介电层38、AlGaN层36的基础(underlying)部分，和GaN层34，到达衬底32的表面，如图8B所示，这里使用常规光刻和干法刻蚀工艺，这里例如氯基刻蚀剂BCl3和Cl2。
接下来，参考图8C，具有欧姆接触结构42OC的层42a，42b和42c的电接触结构42'被顺序地沉积和图案化，如使用如上结合图2D所述的常规光刻-刻蚀工艺所示，欧姆接触结构42OC具有：钛(Ti)或钽(Ta)的底层42a；在底层42a上的例如铝或Si掺杂铝Al1-xSix(其中Si掺杂x通常≤0.05)的层42b；和层42c，例如钽(Ta)或金属氮化物，这里例如是氮化钛(TiN)。接下来，使用上述退火工艺来形成欧姆接触区110(图8C中欧姆接触结构42OC与AlGaN层36的侧壁之间)。接下来，如图8D所示，形成介电层44和48，如上面结合图2F至2H所述。
接下来，如上面结合图2I所描述的，通过沉积介电层50开始嵌入工艺，如图8E所示，接着形成电互连，包括，在该示例中铜的上层54b，其底部和侧面衬有粘附剂和铜扩散阻挡层54a，这里例如是钽或氮化钽或其组合，如上面结合图2I-图2L所描述的，从而得到上述嵌入电极结构541-5411中的示例性一个，这里表示为没有下标的54，如图8F所示。
继续进行如上结合图2M-图2R所述的处理，在其之后，开始如上面结合图6A-图6D所述背面处理。更具体地，晶圆面朝下安装在临时载体(未示出)上，将晶圆减薄，这里例如为50微米或100微米。掩蔽这种结构的被暴露的下表面，以暴露源电极结构下方的衬底32的底部的部分。接下来，使用干法氟基刻蚀来刻蚀过孔90，这里例如SF6以刻蚀过孔90穿过衬底层32并穿过Ti或Ta的底层42a，然后在氟基刻蚀的副产物是非挥发性的铝基层42b处停止。因此，这里没有额外的(单独的)刻蚀停止层42ES；相反，层42b用作刻蚀停止层，如图8G所示。
接下来，参考图8H，图8G中结构的底部具有与电接触结构42'的层42b电连接的导电层28，如上面结合图2S-图2U所述。
现在参考图9A-图9E，示出了再一个实施例。这里，在AlGaN层36的上表面上形成介电层38之后，如图9A所示，形成窗口200，窗口200穿过介电层38、AlGaN层36的基础部分和GaN层34到达衬底32的表面，如图9B所示，这里使用常规光刻和干法刻蚀工艺，这里例如氯基刻蚀剂BCl3和Cl2。
接下来，用氟基干法刻蚀剂刻蚀窗口202，所述氟基干刻蚀剂横向刻蚀介电层38(如图9C所示)以暴露围绕窗口200边缘的III族-N半导体层36的表面部分(如图9B所示)。
接下来，如图9D和图9E所示，如结合图8C和图8D所述的那样形成层42a，42b，44和48，然后，继续如上结合图8E和图8F所描述的过程。
已经描述了本公开的许多实施例。然而，应该理解，在不脱离本公开的精神和范围的情况下，可以进行各种修改。例如，金属到半导体欧姆接触结构42OC'可以包括两层或更多层Al与Ta，Ti，TiN，Pt，Ni，Si，AlSi，W或Mo的叠层，例如Ta/Al，Ti/Al，Ta/Al/Ta，Ta/Al1-xSix/Ta，Ta/Al/TiN Ta/Al/Ni，Ti/Al/Ni，Ta/Al，Ti/Al，Ti/Al/W，Ti/Al/Mo，Ti/Al/Pt。此外，在形成电极接触部54之前，可以从无金制作区域移除图2J中的结构，在这种情况下，电极接触部54可以是金。
现在应该理解，根据本发明的半导体结构包括：III族-N半导体层；与III族-N半导体层欧姆接触的源电极结构和漏电极结构；栅电极结构，其设置在源电极结构和漏电极结构之间，与III族-N半导体层接触；其中，源电极结构、漏电极结构和栅电极结构包括：电接触结构和电接触结构上的电极接触部，每个电极接触部是相同或相似的材料。半导体结构可独立地或与另一特征组合地包括以下特征中的一个或多个，包括：其中电极接触部是无金导电材料；其中每个电极接触部包括衬垫和设置在衬垫上的无金导电材料；其中电极接触部具有共面的上表面。
现在应该理解，根据本公开的半导体结构包括：III族-N半导体层；与III族-N半导体层欧姆接触的源电极结构和漏电极结构；栅电极结构，设置在源电极结构和漏电极结构之间，与III族-N半导体层接触；其中每个源电极结构、漏电极结构和栅电极结构包括：电接触结构和电接触结构上的电极接触部，电极接触部具有共面的上表面。半导体结构可独立地或与另一特征组合地包括以下特征中的一个或多个，包括：其中每个电极接触部包括无金导电材料；其中每个电极接触部包括衬垫和设置在衬垫上的无金导电材料。
现在应该理解，根据本公开的形成半导体结构的方法包括：提供III族-N半导体层，其具有与III族-N半导体层欧姆接触的源电极结构和漏电极结构，和栅电极结构，其设置在源电极结构和漏电极结构之间并与III族-N半导体层接触；以及同时形成多个电极接触部，所述多个电极接触部中的每一个被形成在源极电接触结构、漏极电接触结构和栅极电接触结构中的相应一个上并且与源极电极结构、漏极电接触结构中的相应一个电连接。该方法可独立地或与另一特征组合地包括以下特征中的一个或多个，包括：其中，其中电极接触部形成具有共面的上表面；其中每个电极接触部包括无金导电材料；和其中每个电极接触部形成有衬垫和设置在衬垫上的无金导电材料。
现在应该理解，根据本公开的形成半导体结构的方法包括：提供III族-N半导体层；在III族-N半导体层上形成栅电极，该栅电极包括：多个层，这些层包括单一材料或多种材料，这样的材料包括：镍(Ni)、氮化钛(TiN)、镍/氮化钽(Ni/TaN)、镍/钽(Ni/Ta)、镍/钽/氮化钽(Ni/Ta/TaN)、镍/钼(Ni/Mo)、氮化钛/钨(TiN/W)，或掺杂金属硅化物；其中所述栅电极形成包括用干法刻蚀剂刻蚀所述多个层中的一个或多个层，所述多个层包括：氮化钛(TiN)、氮化钛/钨(TiN/W)或掺杂金属硅化物，所述干法刻蚀剂包括：氯基刻蚀剂或氟基刻蚀剂或其组合。该方法还可以包括这样的特征，其中栅电极形成包括用湿法刻蚀刻蚀多个层中的一个或多个，所述多个层包括：镍/氮化钽(Ni/TaN)、镍/钽(Ni/Ta)、镍/钽/氮化钽(Ni/Ta/TaN)。
因此，其他实施例在以下权利要求的范围内。

Claims (4)

1.一种半导体结构，包括：
III族-N半导体层；
源电极结构和漏电极结构，与所述III族-N半导体层欧姆接触；
栅电极结构，设置于所述源电极结构和所述漏电极结构之间，且与所述III族-N半导体层接触；并且
其中所述源电极结构、所述漏电极结构和所述栅电极结构包括：电接触结构和位于所述电接触结构上的电极接触部，每个电极接触部是相同材料的；
其中，所述电极接触部中的每一个是无金、导电材料，并且其中所述电极接触部中的每一个包括铜的上层，具有衬有粘附和铜扩散阻挡层的侧面和底部；
其中所述源电极结构和所述漏电极结构的电接触结构包括：
(A)无金的欧姆接触结构，具有钛或钽的底层、位于所述底层之上的铝或Si掺杂的铝(Al1-xSix)层，以及顶部金属层，其中Si掺杂x≤0.05；
(B)无金导电的刻蚀停止层，设置于所述欧姆接触结构上，其中所述刻蚀停止层是镍或钼或铂。
2.根据权利要求1所述的半导体结构，其中所述电极接触部具有共面的上表面。
3.一种用于形成半导体结构的方法，包括：
提供III族-N半导体层，其具有与所述III族-N半导体层欧姆接触的源电接触结构和漏电接触结构，以及栅电接触结构，所述栅电接触结构设置于所述源电接触结构和所述漏电接触结构之间并与所述III族-N半导体层接触；以及
同时形成多个电极接触部，所述多个电极接触部中的每一个被形成于所述源电接触结构、所述漏电接触结构和所述栅电接触结构中相应的一个上，且与所述源电接触结构、所述漏电接触结构和所述栅电接触结构中相应的一个电连接；
其中所述电极接触部中的每一个包括无金、导电材料，并且其中所述电极接触部中的每一个包括铜的上层，具有衬有粘附和铜扩散阻挡层的侧面和底部；
其中所述源电接触结构和所述漏电接触结构的电接触结构包括：
(A)无金的欧姆接触结构，具有钛或钽的底层、位于所述底层之上的铝或Si掺杂的铝(Al1-xSix)层，以及顶部金属层，其中Si掺杂x≤0.05；
(B)无金导电的刻蚀停止层，设置于所述欧姆接触结构上，其中所述刻蚀停止层是镍或钼或铂。
4.根据权利要求3所述的方法，其中所述电极接触部被形成为具有共面的上表面。
CN201880007541.3A 2017-02-21 2018-02-13 具有无金接触部的氮化物结构及形成这种结构的方法 Active CN110226231B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/438,196 US10096550B2 (en) 2017-02-21 2017-02-21 Nitride structure having gold-free contact and methods for forming such structures
US15/438,196 2017-02-21
PCT/US2018/017896 WO2018156375A1 (en) 2017-02-21 2018-02-13 Nitride structure having gold-free contact and methods for forming such structures

Publications (2)

Publication Number Publication Date
CN110226231A CN110226231A (zh) 2019-09-10
CN110226231B true CN110226231B (zh) 2023-06-23

Family

ID=61386923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880007541.3A Active CN110226231B (zh) 2017-02-21 2018-02-13 具有无金接触部的氮化物结构及形成这种结构的方法

Country Status (10)

Country Link
US (1) US10096550B2 (zh)
EP (1) EP3586370B1 (zh)
JP (1) JP7175280B2 (zh)
KR (1) KR102205176B1 (zh)
CN (1) CN110226231B (zh)
AU (1) AU2018224010B2 (zh)
CA (1) CA3045927C (zh)
IL (1) IL267922B (zh)
TW (1) TWI692013B (zh)
WO (1) WO2018156375A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671774B (zh) * 2017-10-16 2020-08-21 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US11177216B2 (en) * 2018-09-06 2021-11-16 Raytheon Company Nitride structures having low capacitance gate contacts integrated with copper damascene structures
IT201800011065A1 (it) 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione
JP7326844B2 (ja) * 2019-04-23 2023-08-16 富士通株式会社 半導体デバイスの放熱構造及びその製造方法、増幅器
US11476154B2 (en) 2019-09-26 2022-10-18 Raytheon Company Field effect transistor having improved gate structures
US11063011B1 (en) * 2020-02-20 2021-07-13 Nanya Technology Corporation Chip and wafer having multi-layered pad
US11340512B2 (en) 2020-04-27 2022-05-24 Raytheon Bbn Technologies Corp. Integration of electronics with Lithium Niobate photonics
DE102020132602B4 (de) * 2020-05-13 2023-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren
US11515410B2 (en) 2020-10-30 2022-11-29 Raytheon Company Group III-V semiconductor structures having crystalline regrowth layers and methods for forming such structures
US11581448B2 (en) 2021-04-01 2023-02-14 Raytheon Company Photoconductive semiconductor switch laterally fabricated alongside GaN on Si field effect transistors
US11710708B2 (en) 2021-08-19 2023-07-25 Raytheon Company On-chip EMF isolation of an integrated circuit coupled with photoconductive semiconductor switch under an on-chip faraday cage
EP4187620A1 (en) * 2021-11-25 2023-05-31 Nexperia B.V. Multi-finger semiconductor device

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606581B2 (ja) * 1994-05-18 1997-05-07 日本電気株式会社 電界効果トランジスタ及びその製造方法
US20040238891A1 (en) 1995-08-24 2004-12-02 Mitsuhiro Nakamura Multi-layered structure for fabricating an ohmic electrode and ohmic electrode
US5940694A (en) * 1996-07-22 1999-08-17 Bozada; Christopher A. Field effect transistor process with semiconductor mask, single layer integrated metal, and dual etch stops
US5698870A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal
US5698900A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force Field effect transistor device with single layer integrated metal and retained semiconductor masking
US5869364A (en) * 1996-07-22 1999-02-09 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for metal semiconductor field effect transistor (MESFET)
US6225211B1 (en) 1999-04-29 2001-05-01 Industrial Technology Research Institute Method for making stacked and borderless via structures on semiconductor substrates for integrated circuits
KR100416442B1 (ko) * 1999-06-02 2004-01-31 아리조나 스테이트 유니버시티 전류제어 전계효과 트랜지스터
US6727169B1 (en) 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US20020142531A1 (en) 2001-03-29 2002-10-03 Hsu Sheng Teng Dual damascene copper gate and interconnect therefore
KR100465761B1 (ko) 2002-06-17 2005-01-13 삼성전자주식회사 탄탈륨 질화막을 포함하는 반도체 배선 구조 및 그 형성방법
KR100502407B1 (ko) 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
US6919639B2 (en) 2002-10-15 2005-07-19 The Board Of Regents, The University Of Texas System Multiple copper vias for integrated circuit metallization and methods of fabricating same
US7838875B1 (en) 2003-01-22 2010-11-23 Tsang Dean Z Metal transistor device
US20050092616A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Baths, methods, and tools for superconformal deposition of conductive materials other than copper
US20050151166A1 (en) * 2004-01-09 2005-07-14 Chun-Chieh Lin Metal contact structure and method of manufacture
US8089093B2 (en) 2004-02-20 2012-01-03 Nichia Corporation Nitride semiconductor device including different concentrations of impurities
US7196005B2 (en) 2004-09-03 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process with dummy features
US7335588B2 (en) 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
EP1887618A4 (en) 2005-06-03 2009-07-22 Furukawa Electric Co Ltd III-V GROUP NITRIDE COMPOUND SEMICONDUCTOR DEVICE AND ELECTRODE FORMATION METHOD
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7420227B2 (en) 2005-06-22 2008-09-02 National Chiao Tung University Cu-metalized compound semiconductor device
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP5231719B2 (ja) 2006-03-30 2013-07-10 富士通株式会社 電界効果トランジスタの製造方法
US9040398B2 (en) 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
JP2007335677A (ja) 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
US7863189B2 (en) 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
FR2914500B1 (fr) 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP5358893B2 (ja) 2007-04-03 2013-12-04 三菱電機株式会社 トランジスタ
WO2009012536A1 (en) 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices
US7964923B2 (en) * 2008-01-07 2011-06-21 International Business Machines Corporation Structure and method of creating entirely self-aligned metallic contacts
KR101376260B1 (ko) * 2008-04-14 2014-03-20 삼성전자 주식회사 반도체 소자 및 그 제조 방법
JP2010147254A (ja) * 2008-12-18 2010-07-01 Renesas Electronics Corp 半導体装置
JP5391720B2 (ja) * 2009-02-19 2014-01-15 富士通株式会社 化合物半導体装置及びその製造方法
WO2010118087A1 (en) 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Enhancement mode gan hemt device and method for fabricating the same
US20100308380A1 (en) 2009-06-05 2010-12-09 International Business Machines Corporation Dual damascene processing for gate conductor and active area to first metal level interconnect structures
US8168486B2 (en) * 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
US8686562B2 (en) 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US9548206B2 (en) * 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US20110248283A1 (en) * 2010-04-07 2011-10-13 Jianjun Cao Via structure of a semiconductor device and method for fabricating the same
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
JP5714250B2 (ja) 2010-07-14 2015-05-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
EP3150262B1 (en) 2010-07-16 2019-04-17 Roger R. Adams Wearable device for roller transportation
JP5707763B2 (ja) 2010-07-26 2015-04-30 住友電気工業株式会社 半導体装置の製造方法
EP2423951B1 (en) 2010-08-05 2016-07-20 Imec Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof
US8413320B2 (en) * 2011-01-28 2013-04-09 Raytheon Company Method of gold removal from electronic components
US8853749B2 (en) 2011-01-31 2014-10-07 Efficient Power Conversion Corporation Ion implanted and self aligned gate structure for GaN transistors
JP5626010B2 (ja) 2011-02-25 2014-11-19 富士通株式会社 半導体装置及びその製造方法、電源装置
US8466555B2 (en) * 2011-06-03 2013-06-18 Raytheon Company Gold-free ohmic contacts
US8507920B2 (en) 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US8841703B2 (en) 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP2013143532A (ja) 2012-01-12 2013-07-22 Toshiba Corp 半導体装置
US20130214364A1 (en) 2012-02-16 2013-08-22 International Business Machines Corporation Replacement gate electrode with a tantalum alloy metal layer
KR101913387B1 (ko) 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
JP5662367B2 (ja) 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
JP5970736B2 (ja) 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9666705B2 (en) 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
US8710660B2 (en) 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
US8912570B2 (en) 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US20140089609A1 (en) 2012-09-26 2014-03-27 Advanced Micro Devices, Inc. Interposer having embedded memory controller circuitry
US9099490B2 (en) * 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
JP6043970B2 (ja) * 2012-12-21 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体装置
US9312203B2 (en) 2013-01-02 2016-04-12 Globalfoundries Inc. Dual damascene structure with liner
US8895992B2 (en) * 2013-02-22 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9490209B2 (en) 2013-03-13 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-migration barrier for Cu interconnect
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
JP6171250B2 (ja) 2013-06-28 2017-08-02 住友電工デバイス・イノベーション株式会社 半導体装置
US9269784B2 (en) 2013-08-21 2016-02-23 Global Communication Semiconductors, Inc. Gallium arsenide based device having a narrow band-gap semiconductor contact layer
US9048305B2 (en) 2013-10-15 2015-06-02 Ishiang Shih High electron mobility transistors with minimized performance effects of microcracks in the channel layers
US9954088B2 (en) 2013-10-18 2018-04-24 Agency For Science, Technology And Research Semiconductor device fabrication
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
EP3155652A4 (en) 2014-06-11 2018-03-14 HRL Laboratories, LLC Ta based ohmic contact
JP6104858B2 (ja) 2014-08-20 2017-03-29 株式会社東芝 半導体装置および半導体装置の製造方法
US20160071791A1 (en) 2014-09-09 2016-03-10 Globalfoundries Inc. Multimetal interlayer interconnects
JP6276150B2 (ja) 2014-09-16 2018-02-07 株式会社東芝 半導体装置
WO2016054545A1 (en) 2014-10-02 2016-04-07 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US9818692B2 (en) * 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
JP6591168B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
US9502535B2 (en) * 2015-04-10 2016-11-22 Cambridge Electronics, Inc. Semiconductor structure and etch technique for monolithic integration of III-N transistors
WO2016170978A1 (ja) 2015-04-20 2016-10-27 富士電機株式会社 半導体装置
US9478508B1 (en) 2015-06-08 2016-10-25 Raytheon Company Microwave integrated circuit (MMIC) damascene electrical interconnect for microwave energy transmission
CN105789281B (zh) * 2016-03-17 2019-01-29 石家庄学院 混合极性的GaN器件

Also Published As

Publication number Publication date
KR102205176B1 (ko) 2021-01-19
TW201837996A (zh) 2018-10-16
EP3586370A1 (en) 2020-01-01
CA3045927A1 (en) 2018-08-30
EP3586370B1 (en) 2022-09-21
KR20190082924A (ko) 2019-07-10
TWI692013B (zh) 2020-04-21
IL267922A (en) 2019-08-29
AU2018224010B2 (en) 2022-02-03
CA3045927C (en) 2023-04-18
AU2018224010A1 (en) 2019-05-30
CN110226231A (zh) 2019-09-10
WO2018156375A1 (en) 2018-08-30
JP7175280B2 (ja) 2022-11-18
IL267922B (en) 2019-12-31
US10096550B2 (en) 2018-10-09
JP2020508574A (ja) 2020-03-19
US20180240754A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
CN110226231B (zh) 具有无金接触部的氮化物结构及形成这种结构的方法
JP7146784B2 (ja) 金フリーコンタクトを有する窒化物構造及びそのような構造を形成する方法
TWI723315B (zh) 用於形成供第ｉｉｉ－ｖ族場效電晶體用的閘極結構之方法
JP7101768B2 (ja) 電界効果トランジスタの電極構造
KR20210052537A (ko) 구리 다마신 구조와 통합된 낮은 커패시턴스 게이트 접촉부를 갖는 질화물 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant