TWI723315B - 用於形成供第ｉｉｉ－ｖ族場效電晶體用的閘極結構之方法 - Google Patents

用於形成供第ｉｉｉ－ｖ族場效電晶體用的閘極結構之方法 Download PDF

Info

Publication number
TWI723315B
TWI723315B TW108100525A TW108100525A TWI723315B TW I723315 B TWI723315 B TW I723315B TW 108100525 A TW108100525 A TW 108100525A TW 108100525 A TW108100525 A TW 108100525A TW I723315 B TWI723315 B TW I723315B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
gate
gate metal
oxide
Prior art date
Application number
TW108100525A
Other languages
English (en)
Other versions
TW201937605A (zh
Inventor
傑弗瑞 拉羅奇
Original Assignee
美商雷森公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商雷森公司 filed Critical 美商雷森公司
Publication of TW201937605A publication Critical patent/TW201937605A/zh
Application granted granted Critical
Publication of TWI723315B publication Critical patent/TWI723315B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種用於形成供場效電晶體用的閘極結構之方法包含提供半導體。形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方。使用沉積製程以在該介電質層上方且到該開口中選擇性沉積閘極金屬，藉由該閘極金屬沉積製程沉積的該閘極金屬非與該介電質層黏附。

Description

用於形成供第ＩＩＩ－Ｖ族場效電晶體用的閘極結構之方法
本揭露一般涉及用於形成供場效電晶體(FET)用的閘極結構之方法，更具體地涉及用於形成供場效電晶體(FET)用的閘極結構之方法，而無需減去(subtractive)或提起(liftoff)處理。
如本領域中已知的，許多具有第三族氮化物半導體的單片微波積體電路(MMIC)，有時稱為氮化物半導體，例如基於氮化鎵(AlGaN/GaN)的高電子遷移率電晶體(HEMT)，越來越多地用於高頻和高功率應用。第三族氮化物於此及之後有時亦稱為第三族氮化物(Group III-N)，其包含例如二元的InN、GaN、AlN，它們的三元合金，例如Alx Ga1-x N(AlGaN)合金，及其他基於氮的合金。
為了實現這些有潛力的HEMT裝置，需要達成低電阻、好的邊緣敏銳度及可靠的金屬對金屬接觸及金屬對半導體歐姆接觸和肖特基接觸(用於形成閘極)。大部分第三族氮化物使用金(Au)鑄造金屬對金屬及金屬對半導體低電阻歐姆接觸，以降低面電阻(對於傳輸線及歐姆接觸)且以減少在所需的高溫退火期間的氧化，以達成對主動裝置的最低金屬對半導體歐姆接觸電阻。用於肖特基閘極接觸物的較佳接觸金屬是鎳(Nickel)，因為它具有大的功函數(≥5eV)。
如所知的，在許多單晶微波積體電路(MMIC)及其他積體電路(IC)，電連接被作成至MMIC的底部，其用於接地及電訊號的兩者至安裝的晶片，這些連接被作成為穿過電性傳導通孔，其穿過基板及/或在基板的至少部分上的半導體磊晶層至連接通孔至晶圓上的金屬化物的電接觸物；有時稱為前端金屬化物。
傳統地，第三族氮化物HEMT MMIC及裝置由在第III-V族鑄造中由基於提起(liftoff)的處理來被製造。近來，惟，已開始使用高產率矽(Si)類、無金的減去處理技術於矽互補金屬氧化物半導體(Si CMOS)鑄造環境中製造第三族氮化物HEMT。特別是，「提起」製程是遮罩具有窗以暴露材料的要被沉積的表面的選擇的部分。材料被沉積於遮罩上，有材料的一部分穿過窗至表面的暴露的選擇的部分上。遮罩以溶劑沿著遮罩上的材料的部分從表面被提起(沉積的材料的不想要的部分)，而留下想要的材料的部分於表面的暴露的選擇的部分上。「減去」製程為材料首先沉積於整個表面上方。之後遮罩被形成以僅覆蓋於沉積的材料的選擇的部分(在處理後要留下的部分)的上方；沉積的材料的不想要的部分被暴露。蝕刻劑之後接觸遮罩，因而移除被暴露的不想要的部分同時遮罩防止蝕刻劑移除被覆蓋的材料的想要的部分。
相對於Si CMOS鑄造，所知的為III-V化合物半導體裝置及電路(於傳統III-V鑄造中處理)的產率及成本長久受限於低晶圓體積、在製程期間增加的基板處理、用以定義金屬線的基於提起的製程技術的廣泛使用、及耗費時間的對於次500 nm閘極微影的電子束微影的使用。另一方面，Si CMOS鑄造環境具有以下的利益：高晶圓體積、大晶圓直徑(≥200 mm)、高自動化晶圓載具以裝載晶圓製造或處理工具、減去處理技術、先進光學微影叢集工具及技術(可定義次100 nm特徵)、及摩爾定律典範，其驅使設備發展及技術節點發展的兩者。
惟，如前所述的，為了利用Si鑄造基礎設施及背景Si CMOS晶圓體積的利益的優勢，發展的第三族氮化物製程必須是無金(Au-free)的。金是對於Si的深階陷阱摻雜物。因此，不允許Au於Si CMOS鑄造產線的前端或後端，因為它是嚴重污染的憂慮，其會造成災難的產率問題。
於Si鑄造環境的GaN(或其他III-V)裝置晶圓的無金處理因此需要使用Si鑄造的與產線後端(BEOL)可相容的金屬化物，例如鋁(Al)或銅(Cu)。使用銅為這些金屬中最有吸引力的，因為它的超優電傳導性及電遷移阻。惟，因為缺少揮發銅乾蝕刻副產物，銅不能直接由光微影技術減去圖案化，於光微影中光阻遮罩及電漿蝕刻已在對於鋁的使用上有大的成功。為了處理銅，鑲嵌(Damascene)製程(其亦為減去)被研發。於Cu鑲嵌製程，對於銅(Cu)的主絕緣體材料，典型地為下伏絕緣層(通常為二氧化矽)，被以銅要被形成於其中的開口溝槽圖案化。顯著地過填充溝槽的銅的厚覆層沉積於絕緣層上，且化學機械平坦化(CMP)被用以移除延伸於絕緣層的頂部之上多餘的銅。填充於絕緣層的溝槽內的Cu不被移除且成為圖案化的導電互連體。
如於所屬技術領域中亦所知的，雖然Cu是可處理的，亦會有它自己的對於Si鑄造的污染風險。障壁層應完全環繞所有銅互連體，因為擴散進入周圍材料的銅會降低它們的特性。典型地，溝槽襯有薄鉭(Ta)及/或氮化鉭(TaN)金屬層(作為Ta/TaN/Cu鍍種金屬堆疊的部分)，以作為沿著Cu金屬互連體的底及側的擴散障壁。在後Cu CMP，互連體金屬的頂部以SiNx 覆蓋，以作為頂介面擴散障壁，以防止在層間氧化物沉積期間的氧化，且作為對於形成額外互連體的停止蝕刻層(在二氧化矽的溝槽蝕刻期間)。惟，當背至前側金屬互連體利用穿過晶圓或穿過半導體層的通孔，其需要基於氯(或其他氧化劑)的蝕刻以形成這些通孔，出現額外的製程複雜度。基於氯的蝕刻副產物為非揮發性的且蝕刻製程造成劣化的Cu介面表面。
如本領域所知的，在高頻應用中使用的場效電晶體(FET)通常是第III-V族裝置，例如氮化鎵(GaN)HEMT FET。雖然今天許多這些GaN FET是在專門設計用於製造這些GaN FET的鑄造中製造的，但是還希望在目前設計用於製造矽(Si)裝置的鑄造中製造這些裝置。
根據本揭露，提供一種用於形成供場效電晶體用的閘極結構之方法，包括：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；使用沉積製程以在該介電質層上方且到該開口中選擇性沉積閘極金屬，藉由該閘極金屬沉積製程沉積的該閘極金屬非與該介電質層黏附。
於一實施態樣，藉由該閘極金屬沉積製程沉積的該閘極金屬非與該介電質層黏附而與該半導體黏附。
於一實施態樣，絕緣層形成在該半導體上方，該開口暴露該絕緣層，以及藉由該閘極金屬沉積製程沉積的該閘極金屬非與該介電質層黏附而與該絕緣層黏附。
於一實施態樣，該方法包含化學還原該初始閘極金屬。
於一實施態樣，該沉積製程是原子層沉積(ALD)。
於一實施態樣，提供一種用於形成供場效電晶體用的閘極結構之方法。該方法包含：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；形成初始閘極金屬到該開口中。
於一實施態樣，該方法包含化學還原該初始閘極金屬到該閘極結構中。
於一實施態樣，該化學還原包括將該沉積的初始閘極金屬在還原劑中退火。
於一實施態樣，該初始閘極金屬為氧化物。
於一實施態樣，該初始閘極金屬為氧化鎳。
於一實施態樣，初始閘極金屬形成包括原子層沉積(ALD)。
於一實施態樣，提供了一種用於在第III-V族半導體的選擇的部分上方形成鎳結構之方法。該方法包含：形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；在由該開口所暴露的表面上形成氧化鎳；以及將還原劑中的該氧化鎳退火，以將該氧化鎳轉化為鎳。
於一實施態樣，提供一種用於形成供場效電晶體用的閘極結構之方法。該方法包含：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；以及選擇性沉積閘極金屬氧化物到該開口中。
於一實施態樣，該閘極金屬沉積包括原子層沉積(ALD)。
於一實施態樣，提供一種用於形成供場效電晶體用的閘極結構之方法，包括提供半導體；在該半導體的表面上方形成非氧化物介電質層，該非氧化物介電質層具有開口在其中，該開口設置在該半導體的該表面的選擇的部分上方；使該非氧化物介電質層和該半導體的該表面的該暴露的選擇的部分受到閘極金屬沉積製程，其中，被沉積的閘極金屬非與該非氧化物介電質層黏附而與形成在該半導體的該表面的該暴露的選擇的部分上的氧化物黏附。
於一實施態樣，該方法包含在該半導體的該表面上方形成氧化物絕緣層，該開口暴露該氧化物絕緣層，以及其中藉由該閘極金屬沉積製程沉積的該閘極金屬非與該非氧化物介電質層黏附而與該氧化物絕緣層黏附。
於一實施態樣，一種用於在第III-V族半導體的選擇的部分上方形成閘極結構之方法，包括：形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；在由該開口所暴露的表面上形成氧化鎳；將還原劑中的該氧化鎳退火，以將該氧化鎳轉化為鎳。
於一實施態樣，一種用於形成供場效電晶體用的閘極結構之方法，包括：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；藉由原子層沉積選擇性沉積閘極金屬到該開口中；化學還原該沉積的閘極金屬。
發明人已經體認到，用於製造供GaN HEMT用的基於鎳的閘極的NiO的選擇性沉積克服了傳統的基於提起的III-V鑄造和減去矽鑄造中基於Ni的閘極製造的限制。III-V鑄造中基於提起的處理可能導致不需要的光阻殘餘物，從而導致對FET的不利影響，其是以下中的一或更多：產量差、性能下降及/或FET的可靠性降低。另一方面，Si鑄造中基於Ni的閘極的減去處理具有挑戰性，因為較佳的閘極結構金屬鎳(Ni)難以乾蝕刻(它主要是濺射/物理蝕刻而不是化學蝕刻)。結果，Ni的蝕刻主要是物理蝕刻，其本質上是非選擇性的，並且通常使用犧牲介電質層來形成FET的閘極結構。犧牲介電質層的使用反過來可能對自由設計具有最佳伽馬閘極頂部到通道距離的伽馬閘極型結構的能力產生負面影響，因為在鎳閘極結構蝕刻製程期間可能無意中蝕刻到閘極通道中。另外，對於伽馬閘極(gamma gate)和T閘極結構兩者，Ni乾蝕刻產物的低揮發性經常導致再沉積含Ni蝕刻產物，這又可能導致影響產量及/或性能及/或可靠性的缺陷。或者，使用濕蝕刻來定義減去處理的基於鎳的閘極可能導致閘極金屬特徵的底切(undercut)，進而導致以下結果：尺寸控制差(導致性能變化性和低產量增加)，以及降低可靠性。
發明人還認識到，透過開口選擇性地沉積氧化鎳(NiO)閘極金屬層，這裡使用ALD；並且NiO層不會黏附到諸如SiNx 的非氧化物層上，而是黏附到半導體層，例如AlGaN層，其終止於在NiO ALD沉積製程期間可能形成-OH基的原生氧化物，從而促進ALD沉積。也就是說，抑制沉積在非氧化物層上的NiO金屬，因為沒有顯著濃度的-OH基(因為存在氧化物層，例如SiO2 或Al2 O3 )於SiNx (非氧化物層)上，其將與NiO結合，而作為半導體的AlGaN將具有一些在ALD期間NiO將沉積在其上的原生氧化物。發明人對用於沉積的-OH基的依賴性的這種認知是在沉積的氧化物(例如SiO2 或Al2 O3 )、原生氧化物或氧電漿處理的表面(例如氧化的AlGaN表面或SiNx 表面)上用於選擇性閘極金屬沉積的基礎。
因此，本發明利用氧化鎳(NiO)的選擇性原子層沉積(ALD)來形成基於Ni的閘極，其僅沉積需要Ni(或NiO)的NiO。結果，在基於提起的處理(III-V鑄造)中不存在捕獲抗蝕劑殘留物的風險，並且不需要減去濕或乾蝕刻(Si鑄造)。此外，原子層沉積(ALD)的使用防止了可能由基於濺射的Ni沉積引起的裝置表面的損壞(如在Si鑄造中常見的那樣)。NiO本身可以包括閘極(如Ni具有≥5eV的功函數)、或者在氫氣中(完全或部分地)還原為Ni以形成Ni閘極。最後，ALD金屬沉積避免了物理轟擊引起的表面損傷，這可能藉由物理氣相沉積技術賦予。
該揭露的一或更多實施態樣的細節伴隨圖式及以下的敘述提出。從說明書及圖式且從申請專利範圍將會顯而明暸該揭露的其他特徵、物件、及優點。
現在參照圖1A及1B，顯示半導體結構10具有形成於其中的多閘極場效電晶體(FET)12，此處為HEMT。FET 12包含複數，於此例如四，無金指狀閘極電極接觸結構141 至144 ，其互連於無金的閘極墊16；複數，於此例如二，無金指狀汲極電極結構181 至182 ，其互連於無金指狀汲極墊20；及複數，於此例如三，無金源極電極結構221 至223 ，其由無金導電互連體結構24互連，如圖1A所示。可以理解的是閘極電極結構141 至144 、源極電極結構221 至223 及汲極電極結構181 至182 的數量可為大於(或小於)所示的。惟，閘極電極結構141 至144 的每一個設置於對應的汲極電極結構181 至182 之一和對應的源極電極結構221 至223 之一之間以控制在半導體結構10中的載子在的源極電極結構221 至223 和汲極電極結構181 至182 之間的流動。此外，二墊261 、262 被提供且連接於導電互連體結構24的端部，如所示。這些墊261 、262 由穿過半導體結構10的導電通孔301 、302 分別連接於形成於半導體結構10的底部上方的導電層28。如將關聯圖2A至2T更詳細敘述的，結構10的前或頂側於矽鑄造中處理，以形成多閘極FET 12。
更詳細地，參照圖2A，顯示半導體結構10的更多細節，包含：基板32，於此例如，矽(Si)、碳化矽(SiC)或絕緣體上矽(SOI)。在基板32的上部分上的第三族氮化物半導體層34的層，於此例如，具有約1至5微米的厚度在基板32的上表面上方，接著第二第三族氮化物半導體層36，於此例如氮化鋁鎵(Alx Ga1-x N，其中x為0＜x≤1)，例如具有約5至30奈米的厚度在第三族氮化物層34的上表面上。應該理解的是，層34在此處是GaN緩衝結構，其還包含未顯示的成核和應變消除層；通常為氮化鋁(AlN)和氮化鋁鎵(Alx Ga1-x N，其中x為0＜x≤1)。與習用矽(Si)鑄造可相容的減去圖案化(微影及蝕刻)技術用於移除第三族氮化物半導體層34及第三族氮化物半導體層36的部分以形成圖1A所示的凸台(mesa)結構。需注意的是，惟，由圖1A的蝕刻的凸台結構提供的電隔離亦可由相同被遮蔽的層的離子佈植(取代蝕刻)提供，於此例如氮。這會形成平面結構。如將於下敘述的，結構10會被處理而形成於上在圖1A及1B所示的多閘極FET 12。需注意的是，指狀閘極電極結構141 至144 、汲極電極結構181 至182 及源極電極結構221 至223 在凸台11上，而閘極墊16、汲極墊20及二墊261 、262 不在凸台11上。
現在參照圖2B，圖2A所示的結構的前或頂側批覆鈍化層38，於此例如，氮化矽SiNx 。層38使用與習用矽(Si)鑄造可相容的減去圖案化(微影及蝕刻)技術處理以形成窗或開口401 至407 ，以窗401 及407 穿過層38的選擇的部分，因而暴露GaN層34的下伏表面部分的墊261 、262 、閘極墊16及汲極墊20(圖1A及1B)要形成處，且窗402 至406 暴露AlGaN層36的下伏的部分的源極電極結構221 至223 及汲極電極結構181 至182 (圖1A及1B)要形成處，如圖2C所示。
現在參照圖2D，電接觸結構421 至427 在構造上相同，且其一範例，於此為電接觸結構421 ，於圖3B顯示更多細節，以包含：(A)無金歐姆接觸結構42OC 具有：鈦(Ti)或鉭(Ta)的底層42a；層42b，例如鋁或矽摻雜的鋁(Al1-x Six )，其中Si摻雜x典型為≤0.05)，在層42a上；及層42c，例如鉭(Ta)或金屬氮化物，於此例如氮化鈦(TiN)。(B)無金的電性傳導蝕刻停止層42ES ，於此例如，鎳或鉬或鉑，設置於歐姆接觸結構42OC 上；及(C)無金電極接觸物，於此為銅鑲嵌電極接觸物，要關聯圖2K描述。需注意的是，蝕刻停止層對於特定的蝕刻劑的蝕刻速率小於此蝕刻劑蝕刻穿過在到達蝕刻停止層前被蝕刻的材料的速率的一半(≤1/2)。層42a、42b、42c、和42ES 設置在圖2C所示結構的表面上方並通過開口401 至407 ；值得注意的是，電接觸結構421 和427 設置在兩個墊261 、262 上方，並且電連接到兩個墊261 、262 (圖1B)；電接觸結構422 、424 和426 設置在源極電極結構221 至223 上方，並且電連接到源極電極結構221 至223 ；電接觸結構423 和425 設置在汲極電極結構181 和182 上方並且電連接到汲極電極結構181 和182 ，電接觸結構421 和427 形成為與GaN層34接觸。在沉積後歐姆接觸結構42OC 的層42a、42b及42c使用可相容於習用矽(Si)鑄造的減去圖案化(微影或蝕刻)技術形成(特別是使用基於氯的乾蝕刻化學物質來乾蝕刻歐姆接觸結構42OC )。電接觸結構422 至426 之後形成為與第三族氮化物半導體層36歐姆接觸，於此要敘述在退火製程期間的AlGaN層。於此，例如，電接觸結構421 至427 大於60 nm厚。
更詳細地，歐姆接觸結構42OC 的每一者為三金屬堆疊且包含：(a)Ti或Ta的底層42a(其在沉積層42a之前由基於氯電漿的乾蝕刻進入層36，可凹陷進入對於結構422 至426 的第三族氮化物半導體層36的上表面部分(如圖2D'所示))；(b)基於鋁的層42b，於此例如，鋁或矽摻雜的鋁Al1-x Six 層42b(其中x小於1；於此x典型的≤0.05)；且(c)頂金屬層42c，例如鉭或金屬氮化物層42c，於此例如氮化鈦(TiN)，在基於鋁的層42b的層上。對於層42a及層42c的典型的厚度為5至30 nm，而層42b可在50至350 nm的範圍，依選擇作為歐姆接觸三層結構42OC 堆疊的金屬層而定。
更詳細地，為了維持最佳接觸構形，且為了控制污染，退火歐姆接觸結構42OC 以形成半導體歐姆接觸維持於鋁的熔點以下(≤660℃)。此低溫退火典型的需要長於5(≥5)分鐘於氮環境中且於穩態溫度。更詳細地，金屬對半導體歐姆接觸結構42OC 的第一金屬元素，於此例如Ti或Ta層42a，直接沉積於第三族氮化物表面上或設置為與其接觸，於此第三族氮化物表面例如為Alx Ga1-x N層36，且在歐姆接觸結構42OC 的歐姆接觸形成退火(於此處亦稱為歐姆退火)期間，在溫度從環境溫度改變至穩態退火溫度期間，由與第V族元素氮在第三族氮化物材料介面層36中反應形成金屬氮化物。需注意的是，當使用線性溫度改變時，溫度改變典型的為≤15℃/sec，惟，階梯溫度改變線型及混合的階梯及線性溫度改變線型都可以被使用，以在金屬氮化物的形成時最佳化第一金屬層42a與第三族氮化物表面層36的交互作用。接著，在≥5分鐘的≤660℃穩態退火製程期間，第二較低電阻金屬，於此例如鋁層42b，擴散進入第一金屬(於此，層42a)、形成的金屬氮化物、且進入第三族氮化物材料(於此，36)的表面，以提供最低電阻的歐姆接觸。最後，為了最大化第一及第二金屬，於此為形成歐姆接觸的金屬對半導體歐姆接觸結構42OC 的層42a及42b，及第三族氮化物材料層36之間於≤660℃的溫度的交互作用的量，需要防止與設置於此二層(於此，層42a及層42b)之上且與此二層的上層(於此，層42b)接觸的任意第三金屬層(金屬氮化物或金屬，於此層42c)的交互混合。
歐姆接觸結構42OC 的首二層(於此，層42a及42b)與第三層(於此，層42c)的交互混合的防止可由一些方法達成：首先，可由以下達成：沉積歐姆接觸結構42OC 且在第三金屬(於此，層42c)沉積之前對第一及第二金屬的二層堆疊(層42a及42b)於以任意氧化的介面的後續移除(由氧化的介面的乾蝕刻、濕蝕刻或原位乾濺射移除)時退火歐姆接觸結構42OC ；再者，當歐姆接觸結構42OC 的所有三金屬層42a、42b、及42c的沉積在歐姆接觸結構42OC 的歐姆退火之前，可使用以下的二方法的其中之一以形成低溫(≤660℃)歐姆接觸於歐姆接觸結構42OC 與第三族氮化物半導體層36之間：於第一方法，參照圖4A，歐姆接觸結構42OC 的金屬氮化物層(例如TiN或TaN，於此層42c)被設置為與第二鋁層(42b)接觸且在於≤660℃的退火期間阻擋與層42b的交互混合，且金屬層42a與第三族氮化物層36及金屬層42b合金化，其以金屬氮化物層間層a(ILa)形成於層42a及第三族氮化物層36之間的方式，如圖4A'所示(需注意的是，在退火後可能有一些層42a的未合金化的部分Un-L，且金屬氮化物層間層可能是不連續的)，形成後退火歐姆接觸結構42OC ；於第二方法(且參照圖4B)，層間層b(ILb)(薄(約1至10 nm厚)的部分氧化的第二金屬(於此，鋁層42b)或第三金屬(於此，Ta、TiN或TaN層42c)或其組合)由與在以下情況之一時出現的氧反應形成：在歐姆接觸結構42OC 的沉積製程期間或是在歐姆接觸結構42OC 的歐姆退火期間使用的或刻意導入沉積及/或退火設備的氣體。部分氧化的金屬層間層ILb形成於第二金屬層(於此，鋁層42b)及第三金屬或金屬氮化層(於此，Ta、TiN或TaN層42c)之間或接觸在形成後退火歐姆接觸結構42OC '的於≤660℃的退火期間抵擋交互混合的第二鋁層(42b)，如圖4B'所示。換言之，於第二方法(圖4B及4B')，在金屬沉積及/或退火製程期間，在形成氧化物層間層ILb的退火期間，第三金屬層42c(金屬氮化物或金屬)被防止與層42b交互混合，且氧化物層間層ILb形成於層42b及層42c之間，且金屬層42a與第三族氮化物層36及金屬層42b合金化，且金屬氮化物層間層ILa形成於層42a及第三族氮化物層36之間(需注意的是，在退火後可能有一些層42a的未合金化的部分Un-L)。因此，於一實施方式，(圖4B及4B')，交互混合由在電接觸結構金屬沉積及/或歐姆退火製程期間形成部分氧化的層間層ILb於歐姆接觸結構42OC 的第二及第三金屬之間而防止。於第一方法(圖4A及4A')，交互混合由形成金屬或金屬氮化物層作為層42c而防止。
金屬對半導體歐姆接觸電阻的進一步優化亦可由添加小量的矽摻雜物於歐姆接觸結構而達成，如上所述的。矽可由許多方法沉積，例如電子束沉積及濺射。矽可被沉積作為歐姆接觸結構42OC 內的分開的層(由矽濺射標靶的濺射或由電子束沉積)，或由共同濺射純標靶(於此例如矽及鋁)或由濺射Si摻雜的標靶(於此例如矽摻雜的鋁Al1-x Six 層42b，其中Si摻雜x典型地≤0.05)而混合矽於另一層。
因此，於低溫的歐姆接觸形成退火可總結為以下：在從環境溫度至穩態溫度的退火製程的溫度改變狀態期間形成金屬氮化物與歐姆接觸結構42OC 的第一金屬(於此為層42a)；其中電接觸結構的第二金屬(於此為層42b)擴散進入第一金屬且至第三族氮化物半導體層(於此為層36)的上表面以降低形成於第三族氮化物層36及歐姆接觸結構42OC 的介面的歐姆接觸的電阻；及其中在歐姆退火製程期間，與第三族氮化物半導體層36接觸的第一金屬及歐姆接觸層42b的第二金屬被防止與歐姆接觸層42c的第三金屬(或金屬氮化物)交互混合；及其中於歐姆接觸形成退火製程期間，第一金屬、第二金屬及第三金屬(金屬氮化物或金屬)維持於它們的熔點之下。防止首二金屬(層42a及42b)與第三金屬(層42c)交互混合間接增強在低溫時首二金屬與第三族氮化物介面的交互作用，因而促進低接觸電阻。在上述的退火製程後，電性傳導蝕刻停止層42ES ，於此例如鎳、鉬或鉑，被設置於層42c上，如圖3B所示。
現在參照圖2E，圖2D所示的結構的表面覆蓋有介電質層44，於此亦為SiNx ，如所示。
現在參照圖2F，開口或窗46形成於層44中，如所示，使用與任何習用矽(Si)鑄造可相容的微影及蝕刻處理技術以暴露指狀閘極電極結構141 至144 (圖1A及1B)要形成處的第三族氮化物半導體層36的部分，於此實施方式，其與第三族氮化物半導體層36(於此為AlGaN層)肖特基(Schottky)接觸。
現在參照圖2G，要於圖3A更詳細的敘述的指狀閘極電極結構141 至144 (圖1A及1B)使用與矽(Si)鑄造可相容的微影及蝕刻製程而形成為穿過開口或窗46，如所示。特別是，於其一例子，閘極電極結構141 至144 的每一者在構造上相同，於此閘極電極結構141 於圖3A詳細顯示，包含：(A)閘極電接觸結構14GC ，其具有閘極金屬層14a，於此為單一材料或複數材料，例如鎳(Ni)、氮化鈦(TiN)、鎳/氮化鉭(Ni/TaN)、鎳/鉭(Ni/Ta)、鎳/鉭/氮化鉭(Ni/Ta/TaN)、鎳/鉬(Ni/Mo)、氮化鈦/鎢(TiN/W)或摻雜的金屬矽化物，其與AlGaN半導體層36肖特基接觸；以及(B)無金電極接觸物，於此為銅鑲嵌電極接觸物，要與圖2K關聯敘述。閘極金屬層14a，其使用與習用矽(Si)鑄造可相容的減去圖案化技術形成，於此為形成與第三族氮化物半導體層36的肖特基接觸的肖特基接觸金屬；需注意的是，閘極電接觸結構14GC 可具有薄(典型為約2至10 nm)介電質層14b，例如氧化鋁(Al2 O3 )，設置於閘極金屬層14a及第三族氮化物半導體層36之間，如圖3A所示，以形成金屬絕緣閘極HEMT(MISHEMT)。應注意的是，閘極金屬層14a可為T型，如所示，或伽馬型(Γ型)，如於圖3A'所示，以形成具有相鄰汲極電極結構的方向的凸懸部分15的場平板結構。
需注意的是，對於包括肖特基閘極金屬層14a的金屬或金屬氮化物的乾蝕刻會典型的為基於氯的(用以蝕刻，例如Ni或TiN)或基於氟的(用以蝕刻，例如Mo、TiN、W、Ta及TaN)或其組合(用以蝕刻，例如TiN、W、Ta及TaN)。惟，當Ni被用於肖特基閘極金屬層14a中，它可能很難乾蝕刻，因為缺少揮發蝕刻副產物。因此，鎳乾蝕刻，於此例如氯氣(Cl2 )及氬(Ar)氣體混合，主要為物理蝕刻(濺射)而不是基於化學的蝕刻。因為多數的物理乾蝕刻對於下伏的層具有差的蝕刻選擇性，於一些情況乾蝕刻包含肖特基層14a的Ni會造成無法接受的進入鈍化層38的過蝕刻，於此例如當肖特基閘極金屬層14a中的Ni的厚度與鈍化層38中的介電質的厚度約相等時。於此情況，可能需要沉積犧牲介電質層(未顯示)，於此例如二氧化矽(SiO2 )，於鈍化層38與肖特基閘極金屬層14a的凸懸部分15之間。
蝕刻包括Ni的肖特基閘極金屬層14a的另一方法為使用對於頂金屬(於此例如，TaN、Ta、Mo或其組合)乾蝕刻(若存在)，及對於Ni層的濕蝕刻(於此例如基於HF、H3 PO4 、HNO3 或H2 SO4 或其組合)。重要的是，選擇對於肖特基金屬層14a的Ni的濕蝕刻劑，使得它對於頂金屬層有高選擇性(若使用，底肖特基金屬層變為14a'且頂肖特基層變為14a"，如於下於圖10C至10G敘述的)。此外，被遮蔽的肖特基閘極金屬層14a特徵下面的鎳的非刻意移除(於此處亦稱為基蝕(undercut))應被最小化，使得製程所成的閘極尺度是可重覆的且閘極有想要的功能。如此，由肖特基金屬層14a遮蔽的特徵尺寸的總寬度縮小，肖特基閘極金屬層14a中的鎳層的厚度亦會縮小而最小化基蝕。對於小於一微米(≤1 µm)的特徵尺寸，當由肖特基閘極金屬14a定義，肖特基接觸閘極金屬層14a的沉積的Ni的厚度於此例如接近≤100 nm。
閘極電極結構141 至144 的形成關聯圖10A至10G更詳細的說明。因此，在形成介電質層44(於此亦為SiNx ，如圖10A所示)及開口或窗46於層44中之後(如圖10B所示)，如於上關連圖2E及2F所述，第一閘極金屬或肖特基接觸金屬層14'a(於此例如Ni或TiN)被沉積於介電質層44上方且穿過窗46至AlGaN層36的暴露的部分上，如圖10C所示。接著，第二閘極金屬層14"a被沉積於第一閘極金屬或肖特基接觸層上方，於此例如為TaN、Ta、Mo或W，如圖10C所示。
接著，光阻或硬遮罩45形成於第二閘極接觸金屬14"a的表面的部分上方且進入窗46之中，如圖10D所示。由遮罩暴露的第二閘極接觸金屬14"a的部分使用乾蝕刻移除，如圖10E所示。接著，使用相同遮罩45，使用乾或濕蝕刻以移除第一閘極接觸物或肖特基接觸金屬14'a的暴露的部分，如圖10F所示。遮罩45之後被移除，如圖10G所示。
在肖特基閘極金屬層14a形成後，製程繼續，形成前述的電極接觸物，於此為銅鑲嵌電極接觸物541 至5411 ，如圖2K所示；其一例子，於此電極542 更詳細的顯示於圖3A。需注意的是，各銅鑲嵌電極接觸物541 至5411 的形成與二介電質層(於此為SiNx 層48及SiO2 層50)的沉積一起發生，如圖2I所示。第一層48，於此為SiNx ，用作擴散障壁(當銅被沉積於其下面)及蝕刻停止物。第二層(於此為SiO2 層50)被對於第一層48(於此為SiNx )選擇性蝕刻，其之後被蝕刻以揭露閘極金屬層14a，因而形成溝槽進入無金材料(於此為銅)之後要被沉積處中。
典型地，銅鑲嵌電極接觸物541至5411首先由濺射薄金屬種層(典型為Ta/Cu、Ta/TaN或TaN/Cu且
Figure 108100525-A0305-02-0025-6
100nm)而形成，以幫助銅電鍍進入形成於第二介電質層中的溝槽。需注意的是，種層亦用作銅擴散障壁且亦為對於介電質的黏著層。溝槽的超出的銅過填充之後以化學機械研磨(CMP)移除，其由僅留下設置於溝槽中的金屬定義金屬互連體。當其他銅鑲嵌層被添加，此製程重覆，如將於下討論的。因此，銅鑲嵌電極接觸物541至5411具有共平面的上表面。
開始於前段所述的鑲嵌製程，且現在參照圖2H，介電質層48，於此例如SiNx，被沉積於圖2G所示的結構的表面上方。現在參照圖2I，第二介電質層50，於此例如SiO2，被沉積於層48上方且使用與傳統矽(Si)鑄造可相容的微影及蝕刻技術圖案化以形成穿過層50及層48的選擇的部分的窗52，因而暴露電接觸結構421至427及指狀閘極電極結構141至144的頂表面，如圖2J所示，用於同時形成源極、汲極及閘極電極541至5411，因而完成閘極電極結構141至144、汲極電極結構181至182及源極電極結構221至223，如上關連圖1A敘述的。
現在參照圖2K，在超出金屬(於此為Cu)已由在如上所述的鑲嵌製程中的CMP被移除後，電極接觸物541至5411形成於電接觸結構421至427及指狀閘極電極結構141至144的暴露的頂表面上，如所示。電極接觸物541至 5411的每一者在結構上相同；電極接觸物541至5411的一例子，於此為對於分別的源極或汲極電極結構181至182、221至223的一例子的電極接觸物542，於此源極電極結構221於圖3B所示，且閘極電極接觸物的一例子，於此閘極電極結構141於圖3A所示。因此，如於圖3A及3B中更清楚的顯示的，各電極接觸物541至5411包含，於此例中，銅的上層54b具有底及側，其襯有黏著物及銅擴散障壁層54a，於此例如鉭或氮化鉭或其組合。
因此，汲極電極結構181至182的每一者及源極電極結構221至223的每一者為與第三族氮化物半導體層36接觸的多層的電接觸結構且包含：與第三族氮化物半導體層36歐姆接觸的無金接觸層42OC；及電連接於無金接觸層42OC的無金導電蝕刻停止層42ES；及，無金鑲嵌電極接觸物542、544、546、548及5410的一者。此外，閘極電極結構141至144的每一者包含無金閘極導電接觸物及無金鑲嵌電極接觸物543、545及547的一者。此外，鑲嵌電極接觸物542至5410的每一者在結構上相同且八鑲嵌電極接觸物542至5410皆同時形成。
現在參照圖2L，在CMP後，介電質層56(於此為氮化矽(SiNx))被沉積於表面上方且之後層56被以第二介電質層58(於此為氧化物層58(於此例如二氧化矽))覆蓋。
現在參照圖2M，層56及58使用與習用矽鑄造可相容的微影及蝕刻製程技術圖案化，以具有開口或窗 601至605形成於其中在源極電極結構221至223(圖1B)及墊261及262(圖1B)上方，且因而暴露電極接觸物541、542、546、5410及5411的頂部，如所示。
現在參照圖2N，上電互連體621至625分別使用與習用的矽鑄造可相容的製程技術形成於窗601至605中，因而分別作成至電極接觸物541、542、546、5410及5411的電連接，且因此至源極電極結構221至223(圖1B)及墊261及262(圖1B)。上電互連體621至625的每一者以與電極接觸物541、542、546、5410及5411的每一者建構的相同，且包含銅的上層62b，其具有底及側，其襯有黏著物及銅擴散障壁層62a，於此例如，鉭(Ta)或氮化鉭(TaN)或其組合。
現在參照圖2O，介電質層64(於此為SiNx)在二氧化矽的介電質層66之前形成於圖2M所示的結構上方。
參照圖2P，窗68形成穿過層64、66的選擇的部分以暴露上電互連體621至625的頂部。
現在參照圖2Q，導電互連體結構24(圖1A及1B)的形成與上電互連體621至625類似，包含銅的上層24b，其具有底及側，其襯有黏著物及銅擴散障壁層24a，於此例如鉭或氮化鉭或其組合。
參照圖2R，介電質層70(於此為SiNx)形成於圖2Q所示的結構的表面上方。需注意的是，若需要，額外的基於Cu的互連體層可以與如上所述的Cu互連體層相同 的方式添加。在添加最後互連體層之後，測試墊層或輸入/輸出墊(未顯示)可被添加以幫助最後測試或分別連接於其他電路(未顯示)。於此時點，前側處理完成。
在前側處理完成後，現在參照圖2S，背側處理開始。更特定的是，晶圓設置為面朝下於暫時載體(未顯示)上，晶圓之後被薄化，於此例如50或100微米。此結構的暴露的底表面被遮蔽以暴露在電極接觸物541及5411下方的基板32的底部的部分。接著，藉由從SiC或Si基板32的底部的使用基於氟的乾蝕刻(於此例如六氟化硫(SF6))而蝕刻，通孔洞72形成於暴露的部分中。
現在參照圖2T，基板32的底表面被暴露於基於氯的乾蝕刻，於此例如三氯化硼(BCl3)及氯氣(Cl2)的組合，以藉由蝕刻穿過第三族氮化物層34的暴露的部分而繼續通孔洞72的深度(如以箭頭表示)，且之後穿過Ti或Ta層42a的暴露的內部分，之後穿過基於鋁的層42b的內部分，之後穿過電極接觸物541及5411的歐姆接觸結構42OC的金屬氮化物層42c的暴露的內部分；蝕刻之後停止於在電極接觸物541及5411下方的在電接觸結構42上的蝕刻停止層42ES，如所示。
接著，參照圖2U，圖2T的結構的底部具有導電層28(圖1A)設置於基板32的底部上且進入通孔洞72。於此，例如，層28b為銅，其有黏著物及銅擴散障壁層28a，於此例如鉭或氮化鉭或其組合(如圖2U'所示)，以形成導電通孔301及302(圖1A)及地面導電物303。導電通孔 301及302將地面導電物303電互連至金屬化層的前側且最終至互連體源極電極結構221至223，穿過蝕刻停止層42ES至電極接觸物541及5411(圖1A及1B)的底部。應理解的是，導電通孔301及302及地面303可具有層28，其包括替代的金屬，於此例如，金(Au)層28b及鈦(Ti)或鈦/鉑(Ti/Pt)層28a。於此情況，背側處理會執行於金不會出現任何污染問題的區域。
因此，於此，於上關連圖2A至2U所述的實施方式中，在前側處理及背側晶圓薄化之後，背側通孔洞72使用以終結於電性傳導蝕刻停止層42ES上的二步驟蝕刻製程的化學乾蝕刻形成。於通孔洞蝕刻製程的第一步驟，通孔使用基於氟的乾蝕刻(例如，六氟化硫(SF6))形成於SiC或Si基板層32的底部的暴露的部分中。此基於氟的蝕刻選擇性的停止於第三族氮化物層34上，例如氮化鎵(GaN)及氮化鋁(AlN)。於第二步驟，在通孔洞72中的暴露的第三族氮化物層的底表面暴露於基於氯的乾蝕刻，例如，三氯化硼(BCl3)及氯氣(Cl2)的組合。此基於氯的背側通孔洞72乾蝕刻繼續通孔洞蝕刻，穿過第三族氮化物層34及36(於圖2所示的例子，在蝕刻穿過基板層32後，凸台外("off" mesa)蝕刻僅需蝕刻穿過第三族氮化物層34)及金屬對半導體電接觸結構且終結於導電蝕刻停止層42ES(於此例如鎳、鉬或鉑)上。
現在參照圖5A至5C，此實施方式敘述MMIC結構10'的部分，於此例如，具有如於圖5A中更詳細顯示 的多閘極HEMT FET，其具有：電極接觸物542、546及5410分別設置於電接觸結構422、424及426上，如所示以提供無金源極電極結構221至223，其與第三族氮化物半導體層36歐姆接觸且與無金導電通孔301至303(圖5C)互連，此無金導電通孔301至303穿過基板32、第三族氮化物層34及第三族氮化物半導體層36至形成於結構10'的底部上的導電層28；電極接觸物544及548分別設置於電接觸結構423及425上，如所示，提供無金汲極電極結構181、182，其與第三族氮化物半導體層36歐姆接觸且與無金汲極墊20(圖1B)互連及與設置於無金閘極電極結構141至144上方的電極接觸物543、545、547及549互連，其分別與第三族氮化物半導體層36肖特基接觸且連接於閘極墊16(圖1B)。結構10'包含：電阻器R，於此例如氮化鉭(TaN)，其具有一對電極(在電阻器R的對置端)R1及R2；電極之一者R1連接於電極接觸物5411、電接觸物427且之後至導電層28，藉由導電通孔304(圖5C)穿過基板32、第三族氮化物層34至形成於結構10'的底部上的無金導電層28，且另一電極R2其設置於第三族氮化物層34上所設置的電接觸物428上的電極5412上；且電容器C具有由電極接觸物541及電接觸結構421(圖5A)形成的底板C1且互連至導電通孔305，穿過基板32及第三族氮化物層34至形成於結構10'的底部上的無金導電層28；上板C2，於此電互連體具有銅層54b，其襯有層，於此例如，鉭或氮化鉭或其組合；及介電質75，於此例如氮化矽，設置於上板C2及底板C1之間，如所示。最後，應 注意的是，於許多電路設計，電容器C及電阻器R不需連接於導電通孔30。
需注意的是，形成電容器C的下板C1及用於電阻器R的銅的厚度厚於用於源極電極結構221、222及223及汲極電極結構181及182者，因為二原因：第一，在鑲嵌處理期間形成的溝槽必須較深(除非離子佈植隔離取代於上所述的凸台，其未顯示，被使用以致能平面的結構)以致能凸台11外("off" mesa 11)(圖1B及2A)垂直互連體至凸台11上("on" mesa 11)電接觸結構42。第二，因為CMP製程，在金屬層沉積期間形成的所有接觸物終結於層的上表面的相同水平上。
亦需注意的是，於上所述的電接觸結構421至428以與於上關聯圖2A至2T敘述的相同的方式形成。因此，源極電極結構221、222及223汲極電極結構181及182與第三族氮化物半導體層36歐姆接觸，且閘極電極結構141、142及143與第三族氮化物半導體層36肖特基接觸。
接著，背側處理繼續，如圖2S及2T。更特定的是，晶圓設置為面朝下於暫時載體(未顯示)上，晶圓被薄化，於此例如50或100微米。此結構的暴露的底表面的以遮罩遮蔽且使用與習用的矽可相容的製程技術以暴露設置在電接觸結構421、422、424、426及427的中心或內表面部分下方的基板32的底部的部分，如所示，接著，第一基於氟的乾蝕刻，於此例如SF6，如上關連圖2S敘述的，以蝕刻通孔洞72穿過基板32的暴露的部分，且之後基於氯的 乾蝕刻，於此例如三氯化硼(BCl3)及氯氣(Cl2)的組合，以繼續通孔洞72的深度，其藉由蝕刻穿過第三族氮化物層34及36的暴露部分，之後，穿過中心或內部分79IP(圖5B')，如所示，電接觸結構的一者的例子，於此電接觸結構421、422、424、426及427的底表面的電接觸結構422(圖5B')，且停止於結構的蝕刻停止層42ES(於此例如鎳或鉬或鉑)，如於上關連圖2T敘述的。需注意的是，電接觸結構422、424、426的底表面的外部分79OP維持未被蝕刻，且因此維持與第三族氮化物層36的歐姆接觸。
接著，參照圖5C，遮罩78被移除且背側製程的執行如關聯圖2U敘述。因此，圖5B的結構的底部具有導電層28形成於它的上方且於之後延伸的通孔洞72的側及底表面上方，如於上關連圖2U'敘述的，以形成導電通孔301至305於暴露的電性傳導蝕刻停止層42ES上方以與源極電極結構221至223、電容器C的底板C1及電阻器的電極R1電互連，如所示。
需注意的是，於此電接觸結構42'可為單一歐姆接觸層42'OC於此為矽化物層，於此例如矽化鎳(NiSi)或矽化鈷(CoSi2)，如圖5A'所示。此外，矽化物層歐姆接觸結構42'OC亦可被摻雜以進一步改進接觸電阻。於NiSi的情況，例如它可被以磷(P)、砷(As)、銻(Sb)或其組合摻雜。為了形成歐姆接觸結構42'OC，Si及Ni或Co被沉積、蝕刻回去且之後被合金化。於NiSi的情況，合金溫度於此例如約450℃。於CoSi2的情況，使用二步驟退火，於此例如，約550℃接著約700℃。為了更促進對於第三族氮化物層36的歐姆接觸，矽化物層、歐姆接觸結構42'OC 可之後被凹陷進入第三族氮化物半導體層36，使得矽化物層歐姆接觸結構42'OC 的底表面距離第三族氮化物層36的底表面為2至20 nm。需注意的是，蝕刻停止層42ES 被設置於歐姆接觸結構42'OC 上，如所示。於此，電接觸結構包含歐姆接觸結構42'OC ，其具有蝕刻停止層42ES 於歐姆接觸結構42'OC 上。
現在參照圖6A至6D，敘述另一實施方式。於此，再次說明，如於圖6A，結構10"顯示為具有基板32，於此例如Si或SiC；凸台形狀的(由蝕刻或佈植隔離定義，如上所述)第三族氮化物半導體層34在基板32的上部分上，於此第三族氮化物層32為，例如，氮化鎵(GaN)的層，其具有接近1至5微米的厚度在基板32的上表面上方，如所示，及第三族氮化物半導體層36，於此為Alx Ga1-x N，例如，具有接近5至30 nm的厚度，在第三族氮化物層34的上表面上。如將於下敘述的，結構10"會被處理以形成多閘極HEMT。於此，惟，孔80被蝕刻，其使用與習用矽鑄造可相容的減去圖案化(微影及蝕刻)技術，且於此例如，三氯化硼(BCl3 )及氯氣(Cl2 )的組合的乾蝕刻，於電性傳導通孔90處的第三族氮化物層34及36的部分(其要被關聯圖6B及6C敘述)要形成處以與源極電極結構221 至223 (圖1B)電互連。
參照圖6B，孔80以半導體或介電質或金屬材料82填充，其可於含有氟的氣體中被乾蝕刻，於此例如，SiNx 、SiO2 、鉬或多晶矽或其組合。結構接受如上關連圖2B至2K敘述的處理以形成電接觸結構42"1 至42"5 ；需注意的是，於此電接觸結構42"1 至42"5 不包含分開的蝕刻停止層(如於上關連圖2A至2U所述的蝕刻停止層42ES )；而是，於此實施方式，電接觸結構42"1 至42"5 的歐姆接觸結構42"OC 的鋁或矽摻雜的鋁Al1-x Six 層42b(其中Si摻雜x典型為≤0.05)層用作蝕刻停止層，如將關聯圖6B敘述的。分別的電極接觸物541 、543 、545 、547 及549 設置在分別的歐姆接觸結構42OC1 至42OC5 的頂部上，如所示。電接觸結構42"1 、42"3 及42"5 為對於源極電極結構221 至223 且電接觸結構42"2 及42"4 為對於汲極電極結構181 、182 (圖1B)。需注意的是，電接觸結構42"1 、42"3 及42"5 的底表面大於半導體或介電質或金屬材料82的表面積，有電接觸結構42"1 、42"3 及42"5 的外表面部分與第三族氮化物半導體層36歐姆接觸，如所示。閘極電極結構141 至144 與第三族氮化物半導體層36肖特基接觸，如所示，且具有電極接觸物542 、544 、546 及548 於其上，如所示。
上面結合圖3B已敘述電接觸結構42"1 至42"5 的歐姆接觸結構層42a、42b及42c和電極接觸物，歐姆接觸結構42OC1 至42OC5 具有：Ti或Ta的底層42a(其可被凹陷進入第三族氮化物半導體層36的上表面部分)；基於鋁的層的中層42b，於此鋁或矽摻雜的鋁Al1-x Six 層；及鉭或金屬氮化物的上層42c，於此例如鉭(Ta)、氮化鉭(TaN)或氮化鈦(TiN)在鋁或矽摻雜的鋁Al1-xSix層上；及電極接觸物541至549，其具有電性傳導金屬互連體接觸物，於此例如銅，其具有側及底，其襯有擴散障壁層，於此例如鉭或氮化鉭或其組合。因此，如將於下更詳細討論的，關於背側處理，需注意的是於此實施方式，沒有分開的蝕刻停止層42ES(於上關聯圖2A至2U敘述的)；而是，因為氟化學蝕刻劑用以形成通孔90(圖6C)於此實施方式，蝕刻停止層由層42b提供，於此例如電接觸結構42"的鋁(或矽摻雜的鋁Al1-xSix)。
接著，繼續背側處理，如圖2U。更特定的是，晶圓設置為面朝下於暫時載體(未顯示)上，晶圓被薄化，於此例如50或100微米。此結構的暴露的底表面被由遮罩96(圖6C)遮蔽以暴露在源極電極結構221至223下方的基板32的底部的部分。需注意的是，半導體層或介電質或金屬材料82的外週邊部分由遮罩96遮蓋；且因此在電接觸結構42的內部分81IP(圖6C')下方，而電接觸結構42的其他部分81OP維持與層36歐姆接觸。接著，通孔90使用基於氟的乾蝕刻(於此例如SF6)而蝕刻，以蝕刻通孔90穿過基板層32且穿過材料82的內部分(於此例如圖6C'中的SiNx、SiO2、鉬或多晶矽)，Ti或Ta的底層42a的內部分81IP(其可被凹陷進入第三族氮化物半導體層36的上表面)，且之後停止於基於鋁的層42b的內部分，基於鋁的層42b的基於氟的蝕刻副產物為非揮發的。因此，於此沒有額外的(分開的)蝕刻停止層42ES；而是層42b用作蝕刻停止層。
接著，參照圖6D，圖6C的結構的底部有導電層28(於此例如基於銅的)，其形成在它上方及在延伸的通孔洞90的側及底表面的上方，以形成導電通孔96及地面導電物95，如於上關連圖2U敘述的，用於使結構與電接觸結構42"的內或中心部分互連，如所示，且因而與源極電極結構221至223互連。於此實施方式，在背側處理及通孔90形成之前，第三族氮化物材料從晶圓的前側被蝕刻，如於上關連圖6A所述的。孔80(圖6A)之後以材料層82(於此例如，SiNx、SiO2、鉬或多晶矽)填充，其可以基於氟的乾蝕刻化學物質蝕刻。令需要被蝕刻以形成通孔90的所有層現在為基板32(矽、碳化矽(SiC)、二氧化矽(SiO2)、氮化矽(SiNx)或其組合)及孔半導體或介電質或金屬材料82(於此例如SiNx、SiO2、鉬或多晶矽)，這些層現在可全部使用基於氟的蝕刻劑蝕刻。因此，基於氟的蝕刻之後用於整個通孔蝕刻製程。
現在參照圖6D'，敘述另一實施方式。於此實施方式，通孔90被蝕刻為比圖6D的更寬；惟，於此再次說明蝕刻停止於基於鋁的層42b的內部分。因此，再次說明於此沒有額外的(分開的)蝕刻停止層42ES；而是層42b用作蝕刻停止層。於此情況(圖6D')，沒有留下的介電質層82於通孔90中(如圖6C'所示)。
現在參照圖7A至7G，顯示另一實施方式。於此圖7A所示的結構10"'接受，如關聯圖7B所述的處理，除了僅窗402至406形成，如所示。在形成窗402至406之後，蝕刻停止層42ES '，於此例如，二氧化矽或SiNx ，使用與習用矽(Si)鑄造可相容的(減去)微影及蝕刻處理技術，於由窗402 、404 、406 暴露的層36的內表面部分上；需注意的是，於圖7B，層36的暴露的表面的外表面部分沒有蝕刻停止層42ES '。或是，但未顯示，蝕刻停止層42ES '可形成於由所有窗40暴露的層36的內表面部分上。
現在參照圖7C，層42a、42b及42c現在形成於蝕刻停止層42ES '上方；需注意的是，層42a、42b及42c的外週邊部分直接與層36接觸。因此，在於上關連圖4A、4A'、4B及4B'敘述的退火製程後，歐姆接觸形成於層42a、42b及42c的外週邊部分與第三族氮化物層36之間。應注意的是，於此電接觸結構42"'1 、42"'3 及42"'5 包含蝕刻停止層，於此為蝕刻停止層42ES '，其在層42a、42b及42c的內部分下方；而不是層42a、42b及42c的頂部上。因此，雖然如於上關聯圖3B敘述的，電接觸結構42"'包含蝕刻停止層42ES 於層42c的頂部上(於電接觸結構42的頂部上)；於此，如於圖3B'所示，用於圖7A至7F的電接觸結構42'的蝕刻停止層42ES '在電接觸結構42"'的層42a的內或中心部分的下方。
亦需注意的是，於圖7C電極接觸物541 至549 同時形成源極電極結構221 至223 、汲極電極結構181 、182 及閘極電極結構141 至144 的上表面，如所示。
現在參照圖7D，在前側處理完成後，且現在參照圖2S，背側處理開始。更特定的是，晶圓設置為面朝下於暫時載體(未顯示)上，晶圓之後被薄化，於此例如50或100微米。結構的底表面被以其中的窗遮蔽，窗設置於蝕刻停止層42ES '下方。作為蝕刻劑，於此例如，氟，被用以蝕刻通孔102穿過基板32，如所示。
現在參照圖7E，基於氯的蝕刻劑，例如BCl3 及Cl2 ，被用以延伸通孔102至通孔102'；如所示，此蝕刻停止於蝕刻停止層42ES '，如所示。接著，蝕刻停止層42ES '從通孔洞102'的底部移除，其使用基於氟的乾蝕刻化學物質，當SiO2 或SiNx 用作層42ES '蝕刻停止時。基於氟的濕蝕刻適用於移除SiO2 及Al2 O3 層42ES '蝕刻停止，及一些SiNx 層42ES '蝕刻停止，如圖7F所示。
現在參照圖7G，導電層28形成於於上關連圖2U所述的結構的底部上方，以與源極電極結構221 至223 電互連。
現在參照圖8A至8F，顯示另一實施方式，用於形成對於源極電極結構的一者的歐姆接觸，及源極電極結構至背側金屬化導電層28的連接。因此，在形成介電質層38於AlGaN層36的上表面上後，如圖8A所示，窗200形成穿過介電質層38、AlGaN層36的下伏部分、及GaN層34至基板32的表面，如圖8B所示，於此使用習用微影及乾蝕刻製程，於此例如基於氯的蝕刻劑BCl3 及Cl2 。
接著，參照圖8C，具有歐姆接觸結構42OC 的層42a、42b及42c的電接觸結構42'依序被沉積且圖案化，如所示，其使用習用微影蝕刻製程，如於上關連圖2D敘述的，歐姆接觸結構42OC 具有鈦(Ti)或鉭(Ta)的底層42a；層42b，例如鋁或矽摻雜的鋁Al1-x Six ，其中Si摻雜x典型為≤0.05)，在層42a上；及層42c，例如鉭(Ta)或金屬氮化物，於此例如氮化鈦(TiN)。接著，如上所述的退火製程用以形成歐姆接觸區110(於圖8C在歐姆接觸結構42OC 及AlGaN層36的側壁之間)。接著，介電質層44及48形成，如圖8D所示，如於上關連圖2F至2H所述。
接著，鑲嵌製程開始，由沉積介電質層50，如上關連圖2I所述，如圖8E所示，接著形成電互連體包含，於此例中，銅的上層54b具有底及側，其襯有黏著物及銅擴散障壁層54a，於此例如鉭或氮化鉭或其組合，如於上關連圖2I至2L所述的，其造成上述鑲嵌電極接觸物541 至5411 的一例子，於此表示為沒有下標的，如54，如於圖8F所示的。
繼續處理，如於上關連圖2M至2R敘述，在其後，開始背側處理，如上關連圖6A至6D所述。更特定的是，晶圓設置為面朝下於暫時載體(未顯示)上，晶圓被薄化，於此例如50或100微米。此結構的暴露的底表面被遮蔽以暴露在源極電極結構下方的基板32的底部的部分。接著，通孔90使用基於氟的乾蝕刻(於此例如SF6 )而蝕刻，以蝕刻通孔90穿過基板層32且穿過Ti或Ta的底層42a，且之後停止於基於鋁的層42b，基於鋁的層42b的基於氟的蝕刻副產物為非揮發的。因此，於此沒有額外的(分開的)蝕刻停止層42ES ；而是層42b用作蝕刻停止層，如圖8G所示。
接著，參照圖8H，圖8G的結構的底部具有導電層28，其與電接觸結構42'的層42b電連接，如於上關連圖2S至2U所述。
現在參照圖9A至9E，顯示另一實施方式。因此，在形成介電質層38於AlGaN層36的上表面上後，如圖9A所示，窗200形成穿過介電質層38、AlGaN層36的下伏部分、GaN層34至基板32的表面，如圖9B所示，於此使用習用微影及乾蝕刻製程，於此例如基於氯的蝕刻劑BCl3 及Cl2 。
接著，窗202以基於氟的乾蝕刻劑蝕刻，其側向蝕刻介電質層38(如圖9C所示)以暴露圍繞窗200的邊緣的第三族氮化物半導體層36的表面部分(如圖9B所示)。
接著，如圖9D及9E所示，層42a、42b、44及48形成，如關連圖8C及8D所述，在其後製程繼續，如於上關連圖8E及8F所述。
應該理解，在不脫離該揭露的精神和範圍的情況下可以進行各種修改。例如，金屬對半導體歐姆接觸結構42OC '可包括二或更多Al與Ta、Ti、TiN、Pt、Ni、Si、AlSi、W、或Mo的層堆疊，例如，Ta/Al、Ti/Al、Ta/Al/Ta、Ta/Al1-x Six /Ta、Ta/Al/TiN Ta/Al/Ni、Ti/Al/Ni、Ta/Al、Ti/Al、Ti/Al/W、Ti/Al/Mo、Ti/Al/Pt。再者，圖2J所示的結構可在形成電極接觸物54之前從無金製造區移除，於此情況電極接觸物54可為金。
現在參考圖11A至11E，描述了用於選擇性沉積基於Ni的閘極結構之製程。因此，在形成如圖2F所示的開口或窗46之後，透過開口46選擇性地沉積氧化鎳(NiO)閘極金屬層128，這裡使用ALD；應注意，NiO層128不會黏附到SiNx層44，而是黏附到AlGaN層36，其終止於在NiO ALD沉積製程期間可能形成-OH基的原生氧化物，從而促進ALD沉積。也就是說，抑制沉積在SiNx上的NiO金屬，因為沒有顯著濃度的-OH基(因為存在氧化物層，例如SiO2或Al2O3)於SiNx層上，其將與NiO結合，而作為半導體的AlGaN將具有一些在ALD期間NiO將沉積在其上的原生氧化物。對用於沉積的-OH基的依賴性是在沉積的氧化物(例如SiO2或Al2O3)、原生氧化物或氧電漿處理的表面(例如氧化的AlGaN表面或SiNx表面)上選擇性閘極金屬沉積的基礎。
接下來，參考圖11B，NiO層128在還原劑中退火，這裡例如是包括氫的氣體，以藉由如下反應將NiO轉化，還原為Ni層128'：NiO+H2=Ni+H2O，形成閘極電極結構14'1至14'4，如圖11B所示。
接下來，參考圖11C，在結構上方沉積介電質層130，這裡例如是SiNx，接著是層132，這裡例如二氧化矽，然後使用化學機械研磨(CMP)平坦化，如圖所示在圖11C中。
使用習用的微影蝕刻製程在這裡透過氧化矽層50在源極歐姆接觸物(S)、汲極歐姆接觸物(D)和Ni閘極 金屬128'上形成開口52，這裡例如使用基於氟的乾蝕刻，應注意，在SiNx層130處停止蝕刻。接下來，使用基於氟的乾蝕刻使開口108繼續穿過SiNx層130，從而暴露源極歐姆接觸物(S)、汲極歐姆接觸物(D)和形成閘極電極結構14'1至14'4的Ni閘極金屬128'，如圖11D所示。
接下來，參考圖11E，在暴露的源極歐姆接觸物(S)、汲極歐姆接觸物(D)和Ni閘極金屬128'上形成銅鑲嵌接觸物541至5411，如圖所示。更具體地，這裡，藉由首先濺射薄金屬種層(典型為Ta/Cu、Ta/TaN/Cu或TaN/Cu且
Figure 108100525-A0305-02-0042-7
100nm)來形成銅鑲嵌電極接觸物541至5411，以促進銅鍍到暴露的源極歐姆接觸物(S)、汲極歐姆接觸物(D)和閘極電極結構14'1至14'4的Ni閘極金屬128'上。需注意的是，種層亦用作銅擴散障壁且亦為對於介電質的黏著層。開口52(圖11D)的超出的銅過填充之後以化學機械研磨(CMP)移除，其由僅留下設置於溝槽中的金屬定義金屬互連體來完成FET。然後，FET處理的其餘部分如2L至2U中所述進行。
現在參照圖12A至12C，顯示另一實施方式。這裡，在形成如圖11B所示的閘極金屬128'之後，在閘極金屬128'上形成頂部或帽層128a，例如TiN/W、W、Ta、TaN、Ta/TaN或Mo，以提供例如伽馬(gamma)閘極結構141"至144"，如圖12A所示。
接下來，參考圖12B，在結構上沉積介電質層130，這裡例如是SiNx，接著是層50，這裡例如二氧化矽，然後使用化學機械研磨(CMP)平坦化。
現在參考圖12C，使用習用的微影蝕刻製程在這裡透過氧化矽層50在源極歐姆接觸物(S)、汲極歐姆接觸物(D)和Ni閘極金屬128'上形成開口52，這裡例如使用基於氟的乾蝕刻，應注意，在SiNx 層130處停止蝕刻。接下來，使用基於氟的乾蝕刻使開口52繼續穿過SiNx 層130，從而暴露源極歐姆接觸物(S)、汲極歐姆接觸物(D)和形成閘極電極結構141 "至144 "的Ni閘極金屬128'，如圖12C所示。剩餘的處理如上面結合圖11F(或圖2K)和然後2L至2U所述進行以完成FET。
現在參考圖13A，這裡在形成圖2E所示的結構之後，在層44上方沉積Al2 O3 的層140，如圖所示，這裡，例如，使用具有≥1沉積週期的ALD。
接下來，參考圖13B，如圖所示，使用習用微影，接著濕及/或乾蝕刻製程，例如基於氫氟酸的濕蝕刻、或基於氯的乾蝕刻、或兩者的組合，對層140進行圖案化。
接下來，參考圖13C，藉由選擇性地形成圖案化的Al2 O3 層140、ALD NiO材料層128繼續該製程，如上面結合附圖12G所述；如上所述，NiO層128將不會黏附到SiNx 層44，而是黏附到圖案化的Al2 O3 層140。接下來，該製程如上文結合圖11B所述繼續，其中NiO在還原劑(這裡例如是包括氫的氣體)中退火，以將NiO轉化，還原為Ni。如前所述，SiNx 上的NiO金屬沉積受到抑制，因為沒有顯著濃度的-OH基(因為氧化物層如SiO2 或Al2 O3 )而Al2 O3 ，作為氧化物，NiO將在ALD沉積期間容易地結合。
接下來，該製程如上面結合圖11C至11E(或圖2H至2K)所述，然後藉由圖2L至2U繼續。
現在參考圖14A至14K，將描述用於金屬-絕緣體-半導體FET(MISFET)的閘極。因此，這裡在AlGaN層36(圖14A)上形成例如Al2 O3 的絕緣體層150，如圖14B所示。然後，製造以類似於圖2B至2F的方式進行，並且附加要求除了SiNx 層38的部分之外還需要移除Al2 O3 層150形成窗40'1 至40'7 ，如圖14D所示。在實踐中，SiNx 的基於氟的接觸形成乾蝕刻將對Al2 O3 層150具有選擇性。移除Al2 O3 需要稀釋HF濕蝕刻或基於氯的乾蝕刻。
如上面結合圖2D所述形成源極(S)和汲極(D)電接觸結構421 到427 ；如圖14E所示。在如上結合圖2D描述的形成電接觸結構421 至427 之後，如上面結合圖2E至2F所述繼續該製程，具有介電質層44，這裡也是SiNx ，如圖14F所示形成的層。
接下來，穿過層44和鈍化層38(這裡例如是如圖14G所示的氮化矽SiNx 38)形成開口46，如上面結合圖2F所述。應注意，用於形成開口46的蝕刻使用定時蝕刻製程在Al2 O3 層150處停止。
接下來通過開口選擇性地沉積氧化鎳(NiO)閘極金屬層128，這裡使用ALD，如上面結合圖11A所述，如圖14H所示。接下來，參考圖14I，NiO層128在還原劑中退火，這裡例如是包括氫的氣體，以將NiO轉化，還原為Ni層128'，如上面結合圖11B所述，如圖14I所示。接下來，如圖14J所示，該製程如上面結合圖11C至11E所述而繼續，或者該製程繼續如圖12A至12C所示，接著圖2L至2U完成FET，如圖14J至14K所示。
現在應該理解，根據本揭露的用於形成供場效電晶體用的閘極結構之方法包含：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；使用沉積製程以在該介電質層上方且到該開口中選擇性沉積閘極金屬，藉由該閘極金屬沉積製程沉積的該閘極金屬非與該介電質層黏附。該方法可以單獨地或組合地包含以下特徵中的一或更多，包含：化學還原該初始的閘極金屬；其中，藉由該閘極金屬沉積製程沉積的該閘極金屬非與該介電質層黏附而與該半導體黏附；或在該半導體上方形成絕緣層，該開口暴露該絕緣層，以及其中藉由該閘極金屬沉積製程沉積的該閘極金屬非與該介電質層黏附而與該絕緣層黏附。
現在亦應該理解，根據本揭露的用於形成供場效電晶體用的閘極結構之方法包含：提供半導體；在該半導體的表面上方形成非氧化物介電質層，該非氧化物介電質層具有開口在其中，該開口設置在該半導體的該表面的選擇的部分上方；使該非氧化物介電質層和該半導體的該表面的該暴露的選擇的部分受到閘極金屬沉積製程，其中，被沉積的閘極金屬非與該非氧化物介電質層黏附而與形成在該半導體的該表面的該暴露的選擇的部分上的氧化物黏附。該方法亦可包含特徵：在該半導體的該表面上方形成氧化物絕緣層，該開口暴露該氧化物絕緣層，以及其中藉由該閘極金屬沉積製程沉積的該閘極金屬非與該非氧化物介電質層黏附而與該氧化物絕緣層黏附。
現在亦應該理解，根據本揭露的用於形成供場效電晶體用的閘極結構之方法包含：提供半導體；在該半導體上方形成具有開口在其中的介電質層，該開口在該半導體的選擇的部分上方；以及選擇性沉積閘極金屬氧化物到該開口中。該方法可以單獨地或組合地包含以下特徵中的一或更多，包含：化學還原該初始的閘極金屬；其中，該初始閘極金屬形成包括原子層沉積；其中，該初始閘極金屬為金屬氧化物；或其中，該化學還原包括將該沉積的初始閘極金屬在還原劑中退火。
現在應該理解，根據本揭露的用於在第III-V族半導體的選擇的部分上方形成閘極結構之方法包含：形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；在由該開口所暴露的表面上形成氧化鎳；以及將還原劑中的該氧化鎳退火，以將該氧化鎳轉化為鎳。該方法亦可包含該特徵，其中，該初始閘極金屬形成包括原子層沉積。
現在亦應該理解，根據本揭露的用於形成供場效電晶體用的閘極結構之方法包含：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；藉由原子層沉積選擇性沉積閘極金屬到該開口中；以及化學還原該沉積的閘極金屬。
已敘述了一些本發明的實施方式。然而，應該理解，在不脫離該揭露的精神和範圍的情況下可以進行各種修改。例如，在任何前述實施方式中，NiO金屬128不需要被還原為Ni金屬128'或僅部分地減少。因此，其他實施方式在以下申請專利範圍的範圍內。
10‧‧‧結構 10'‧‧‧結構 10"‧‧‧結構 10"'‧‧‧結構 11‧‧‧凸台 12‧‧‧FET 141‧‧‧閘極電極結構 142‧‧‧閘極電極結構 143‧‧‧閘極電極結構 144‧‧‧閘極電極結構 14a‧‧‧閘極金屬層 14'a‧‧‧閘極金屬層 14"a‧‧‧閘極金屬層 14b‧‧‧介電質層 14GC‧‧‧閘極電接觸結構 14'1‧‧‧閘極電極結構 14'2‧‧‧閘極電極結構 14'3‧‧‧閘極電極結構 14'4‧‧‧閘極電極結構 14"1‧‧‧閘極結構 14"2‧‧‧閘極結構 14"3‧‧‧閘極結構 14"4‧‧‧閘極結構 15‧‧‧凸懸部分 16‧‧‧閘極墊 181‧‧‧汲極電極結構 182‧‧‧汲極電極結構 20‧‧‧汲極墊 221‧‧‧源極電極結構 222‧‧‧源極電極結構 223‧‧‧源極電極結構 24‧‧‧導電互連體結構 24a‧‧‧障壁層 24b‧‧‧上層 261‧‧‧墊 262‧‧‧墊 28‧‧‧導電層 28a‧‧‧障壁層 28b‧‧‧層 301‧‧‧導電通孔 302‧‧‧導電通孔 303‧‧‧地面導電物 304‧‧‧導電通孔 305‧‧‧導電通孔 32‧‧‧基板 34‧‧‧第三族氮化物層 36‧‧‧第三族氮化物層 38‧‧‧介電質層 401‧‧‧窗 402‧‧‧窗 403‧‧‧窗 404‧‧‧窗 405‧‧‧窗 406‧‧‧窗 407‧‧‧窗 40'1‧‧‧窗 40'2‧‧‧窗 40'3‧‧‧窗 40'4‧‧‧窗 40'5‧‧‧窗 40'6‧‧‧窗 40'7‧‧‧窗 421‧‧‧電接觸結構 422‧‧‧電接觸結構 423‧‧‧電接觸結構 424‧‧‧電接觸結構 425‧‧‧電接觸結構 426‧‧‧電接觸結構 427‧‧‧電接觸結構 428‧‧‧電接觸結構 42a‧‧‧層 42b‧‧‧層 42c‧‧‧層 42'‧‧‧電接觸結構 42OC‧‧‧歐姆接觸結構 42OC1‧‧‧歐姆接觸結構 42OC2‧‧‧歐姆接觸結構 42OC3‧‧‧歐姆接觸結構 42OC4‧‧‧歐姆接觸結構 42OC5‧‧‧歐姆接觸結構 42'OC‧‧‧歐姆接觸結構 42ES‧‧‧蝕刻停止層 42ES'‧‧‧蝕刻停止層 42"‧‧‧電接觸結構 42"1‧‧‧電接觸結構 42"2‧‧‧電接觸結構 42"3‧‧‧電接觸結構 42"4‧‧‧電接觸結構 42"5‧‧‧電接觸結構 42"'‧‧‧電接觸結構 42"'1‧‧‧電接觸結構 42'''3‧‧‧電接觸結構 42'''5‧‧‧電接觸結構 44‧‧‧介電質層 46‧‧‧窗 48‧‧‧介電質層 50‧‧‧介電質層 52‧‧‧窗 54‧‧‧電極接觸物 541‧‧‧電極接觸物 542‧‧‧電極接觸物 543‧‧‧電極接觸物 544‧‧‧電極接觸物 545‧‧‧電極接觸物 546‧‧‧電極接觸物 547‧‧‧電極接觸物 548‧‧‧電極接觸物 549‧‧‧電極接觸物 5410‧‧‧電極接觸物 5411‧‧‧電極接觸物 5412‧‧‧電極接觸物 54a‧‧‧障壁層 54b‧‧‧層 56‧‧‧介電質層 58‧‧‧介電質層 601‧‧‧窗 602‧‧‧窗 603‧‧‧窗 604‧‧‧窗 605‧‧‧窗 621‧‧‧上電互連體 622‧‧‧上電互連體 623‧‧‧上電互連體 624‧‧‧上電互連體 625‧‧‧上電互連體 62a‧‧‧障壁層 62b‧‧‧上層 64‧‧‧介電質層 66‧‧‧介電質層 68‧‧‧窗 70‧‧‧介電質層 72‧‧‧通孔洞 74‧‧‧箭頭 75‧‧‧介電質 78‧‧‧遮罩 79IP‧‧‧內部分 79OP‧‧‧外部分 80‧‧‧孔 81IP‧‧‧內部分 81OP‧‧‧部分 82‧‧‧材料 90‧‧‧通孔 95‧‧‧地面導電物 96‧‧‧遮罩 102‧‧‧通孔 102'‧‧‧通孔 110‧‧‧歐姆接觸區 128‧‧‧NiO閘極金屬層 128'‧‧‧Ni閘極金屬 128a‧‧‧帽層 130‧‧‧介電質層 140‧‧‧層 150‧‧‧絕緣體層 200‧‧‧窗 202‧‧‧窗 C‧‧‧電容器 C1‧‧‧板 C2‧‧‧板 R‧‧‧電阻器 R1‧‧‧電極 R2‧‧‧電極 5B'‧‧‧箭頭 2U'‧‧‧箭頭 6C'‧‧‧箭頭 1B‧‧‧線
圖1A為場效電晶體(FET)的簡化橫截面簡圖，此為高電子移動率電晶體(HEMT)，根據本揭露；
圖1B為圖1A的FET的部分的簡化平面視圖，此平面視圖是沿著圖1A的線1B-1B；
圖2A至2U為於半導體結構的製造的多樣的階段的輪廓橫截面簡圖，根據本揭露，其中圖2U'為由箭頭2U'-2U'所指的圖2U的部分的放大輪廓橫截面簡圖；
圖2D'為圖2D的放大的部分，此放大的部分由圖2D中的箭頭所環繞；
圖3A為用於圖2A至2T的結構中的複數閘極電極結構之一範例的輪廓橫截面簡圖，根據本揭露；
圖3A'為可用於圖2A至2T的結構中的複數閘極電極結構之一範例的另一實施態樣的輪廓橫截面簡圖；
圖3B為用作圖2A至2U的結構中的源極和汲極電極結構的複數電極之一範例的輪廓橫截面簡圖，根據本揭露；
圖3B'為用作圖2A至2U的結構中的源極和汲極電極結構的複數電極結構之一範例的輪廓橫截面簡圖，根據本揭露的另一實施態樣；
圖4A及4A'為對於理解在半導體結構的形成中使用的低溫退火製程是有用的一對輪廓橫截面簡圖，根據本揭露；
圖4B及4B'為對於理解在半導體結構的形成中使用的另一低溫退火製程是有用的一對輪廓橫截面簡圖，根據本揭露；
圖5A至5C為在半導體結構的製造的多樣的階段的輪廓橫截面簡圖，根據本揭露的另一實施態樣；
圖5B'為顯示圖5B的放大部分的輪廓橫截面簡圖，此部分是由圖5B的箭頭5B'-5B'環繞；
圖5A'為半導體結構的輪廓橫截面簡圖，根據本揭露的另一實施態樣；
圖6A至6D為在半導體結構的製造的多樣的階段的輪廓橫截面簡圖，根據本揭露的另一實施態樣；
圖6C'為顯示圖6C的放大部分的輪廓橫截面簡圖，此部分是由圖6C的箭頭6C'-6C'環繞；
圖6D'為半導體結構的放大部分的輪廓橫截面簡圖，根據本揭露的另一實施態樣；
圖7A至7G為在半導體結構的製造的多樣的階段的輪廓橫截面簡圖，根據本揭露的另一實施態樣；
圖8A至8H為在半導體結構的製造的多樣的階段的輪廓橫截面簡圖，根據本揭露的另一實施態樣；
圖9A至9E為在半導體結構的製造的多樣的階段的輪廓截面圖，根據本發明的另一實施態樣；以及
圖10A至10G為用於圖2A至2U的半導體結構的製造的多樣的階段中的閘極電極結構的製造的多樣的階段的輪廓橫截面簡圖，根據本揭露。
圖11A至11E是用於製造根據本揭露的HEMT FET的步驟的輪廓橫截面簡圖；
圖12A至12C是用於製造根據本揭露的另一實施態樣之HEMT FET的步驟的輪廓橫截面簡圖；
圖13A至13C是根據本揭露的又一個實施態樣的用於製造HEMT FET的步驟的輪廓橫截面簡圖；以及
圖14A至14K是根據本揭露的又一個實施態樣的用於製造MISFET的步驟的輪廓橫截面簡圖。 各個圖式中相似的參考符號表示相似的元件。
10‧‧‧結構
11‧‧‧凸台
12‧‧‧FET
141~144‧‧‧閘極電極結構
181、182‧‧‧汲極電極結構
221~223‧‧‧源極電極結構
24‧‧‧導電互連體結構
261、262‧‧‧墊
28‧‧‧導電層
301、302‧‧‧導電通孔
303‧‧‧地面導電物
1B‧‧‧線

Claims (7)

  1. 一種用於形成供場效電晶體用的閘極電極結構之方法，此閘極電極結構包括：下閘極電極接觸結構，其具有閘極金屬層；及上電極接觸結構，該方法包括：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；使用沉積製程以在該介電質層上方且到該開口中選擇性沉積該下閘極電極接觸結構之該閘極金屬層，藉由該閘極金屬層沉積製程沉積的該閘極金屬層非與該介電質層黏附；以及其中該沉積製程包括沉積閘極金屬氧化物層且之後化學還原該已沉積之閘極金屬氧化物層為該閘極金屬層。
  2. 一種用於形成供場效電晶體用的閘極電極結構之方法，此閘極電極結構包括：下閘極電極接觸結構，其具有閘極金屬層；及上電極接觸結構，該方法包括：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；使用沉積製程以在該介電質層上方且到該開口中選擇性沉積該下閘極電極接觸結構之該閘極金屬層，藉由該閘極金屬層沉積製程沉積的該閘極金屬層非與該介電質層黏 附；以及其中該沉積製程包括：沉積閘極金屬氧化物層，其係非與該介電質層黏附而與該半導體黏附，且之後化學還原反應該閘極金屬氧化物層以形成該閘極金屬層。
  3. 一種用於形成供場效電晶體用的閘極電極結構之方法，此閘極電極結構包括：下閘極電極接觸結構，其具有閘極金屬層；及上電極接觸結構，該方法包括：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；使用沉積製程以在該介電質層上方且到該開口中選擇性沉積該下閘極電極接觸結構之該閘極金屬層，藉由該閘極金屬層沉積製程沉積的該閘極金屬層非與該介電質層黏附；以及包含在該半導體上方形成絕緣層，該開口暴露該絕緣層，以及其中該沉積製程包括：藉由該閘極金屬層沉積製程沉積閘極金屬氧化物層，其非與該介電質層黏附而與該絕緣層黏附；且化學還原該閘極金屬氧化物層以形成該閘極金屬層。
  4. 一種用於形成供場效電晶體用的閘極電極結構之方法，此閘極電極結構包括：下閘極電極接觸結構，其具有閘極金屬層；及上電極接觸結構，該方法包括； 提供半導體；在該半導體的表面上方形成非氧化物介電質層，該非氧化物介電質層具有開口在其中，該開口設置在該半導體的該表面的選擇的部分上方；使該非氧化物介電質層和該半導體的該表面的該暴露的選擇的部分受到閘極金屬沉積製程，其中，被沉積的閘極金屬非與該非氧化物介電質層黏附而與形成在該半導體的該表面的該暴露的選擇的部分上的氧化物黏附；以及包含在該半導體的該表面上方形成氧化物絕緣層，該開口暴露該氧化物絕緣層，以及其中，藉由該閘極金屬沉積製程沉積的該閘極金屬非與該非氧化物介電質層黏附而與該氧化物絕緣層黏附。
  5. 一種用於形成供場效電晶體用的閘極結構之方法，其包括：提供半導體；形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；選擇性沉積閘極金屬氧化物到該開口中。 其中，該初始閘極金屬形成包括原子層沉積；其中，該初始閘極金屬為金屬氧化物；以及其中，該閘極金屬氧化物層是氧化鎳及在還原劑中將該氧化鎳退火，以將該氧化鎳轉化為鎳，以形成該閘極金屬層。
  6. 一種用於在第III-V族半導體的選擇的部分上方形成閘極結構之方法，其包括：形成具有開口在其中的介電質層於該半導體上方，該開口在該半導體的選擇的部分上方；在由該開口所暴露的表面上形成氧化鎳；以及將還原劑中的該氧化鎳退火，以將該氧化鎳轉化為鎳。
  7. 如請求項6之方法，其中，該初始閘極金屬形成包括原子層沉積。
TW108100525A 2018-01-29 2019-01-07 用於形成供第ｉｉｉ－ｖ族場效電晶體用的閘極結構之方法 TWI723315B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/882,250 2018-01-29
US15/882,250 US10566428B2 (en) 2018-01-29 2018-01-29 Method for forming gate structures for group III-V field effect transistors

Publications (2)

Publication Number Publication Date
TW201937605A TW201937605A (zh) 2019-09-16
TWI723315B true TWI723315B (zh) 2021-04-01

Family

ID=65234694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100525A TWI723315B (zh) 2018-01-29 2019-01-07 用於形成供第ｉｉｉ－ｖ族場效電晶體用的閘極結構之方法

Country Status (8)

Country Link
US (1) US10566428B2 (zh)
EP (1) EP3747040A1 (zh)
JP (1) JP7035223B2 (zh)
KR (1) KR102426822B1 (zh)
CN (1) CN111344837B (zh)
IL (1) IL274281B (zh)
TW (1) TWI723315B (zh)
WO (1) WO2019147402A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7082508B2 (ja) * 2018-03-22 2022-06-08 ローム株式会社 窒化物半導体装置
US11990343B2 (en) * 2018-12-07 2024-05-21 Macom Technology Solutions Holdings, Inc. Gate metal formation on gallium nitride or aluminum gallium nitride
US11335810B2 (en) * 2019-07-22 2022-05-17 Nexgen Power Systems, Inc. Method and system for fabrication of a vertical fin-based field effect transistor
US11063011B1 (en) * 2020-02-20 2021-07-13 Nanya Technology Corporation Chip and wafer having multi-layered pad
DE102021102235A1 (de) * 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter schaltkreis mit rückseitiger durchkontaktierung
US11652043B2 (en) 2020-04-29 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure with backside via
WO2021217651A1 (en) * 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
US11515410B2 (en) 2020-10-30 2022-11-29 Raytheon Company Group III-V semiconductor structures having crystalline regrowth layers and methods for forming such structures
US11581448B2 (en) 2021-04-01 2023-02-14 Raytheon Company Photoconductive semiconductor switch laterally fabricated alongside GaN on Si field effect transistors
US11710708B2 (en) 2021-08-19 2023-07-25 Raytheon Company On-chip EMF isolation of an integrated circuit coupled with photoconductive semiconductor switch under an on-chip faraday cage
KR20230086509A (ko) * 2021-12-08 2023-06-15 삼성전자주식회사 반도체 장치, 반도체 패키지, 및 반도체 장치의 제조 방법
CN118243761B (zh) * 2024-05-28 2024-07-30 星云基因科技有限公司 一种利用生物传感器进行生物信息识别的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129897B2 (en) * 2008-12-19 2015-09-08 Asm International N.V. Metal silicide, metal germanide, methods for making the same
US20170032975A1 (en) * 2015-07-29 2017-02-02 United Microelectronics Corp. Semiconductor process for treating metal gate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2977263B2 (ja) * 1990-10-22 1999-11-15 株式会社日立製作所 パターン形成方法
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
US6440830B1 (en) * 2000-08-30 2002-08-27 Advanced Micro Devices, Inc. Method of copper-polysilicon gate formation
US6645818B1 (en) * 2002-11-13 2003-11-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal gate for N- and P-FETs
EP1563117B1 (en) 2002-11-15 2010-01-06 President And Fellows Of Harvard College Atomic layer deposition using metal amidinates
US7160819B2 (en) 2005-04-25 2007-01-09 Sharp Laboratories Of America, Inc. Method to perform selective atomic layer deposition of zinc oxide
JP5366235B2 (ja) 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US7759262B2 (en) * 2008-06-30 2010-07-20 Intel Corporation Selective formation of dielectric etch stop layers
US7852136B2 (en) 2008-08-12 2010-12-14 Raytheon Company Bias network
US7927942B2 (en) * 2008-12-19 2011-04-19 Asm International N.V. Selective silicide process
JP5889791B2 (ja) * 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8637390B2 (en) * 2010-06-04 2014-01-28 Applied Materials, Inc. Metal gate structures and methods for forming thereof
US9583608B2 (en) * 2012-08-03 2017-02-28 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing nitride semiconductor device
US20140073106A1 (en) * 2012-09-12 2014-03-13 International Business Machines Corporation Lateral bipolar transistor and cmos hybrid technology
US8890264B2 (en) * 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
US20150235856A1 (en) 2014-02-20 2015-08-20 Raytheon Company Semiconductor structures having t-shaped electrodes
US9478508B1 (en) 2015-06-08 2016-10-25 Raytheon Company Microwave integrated circuit (MMIC) damascene electrical interconnect for microwave energy transmission
US9761694B2 (en) 2016-01-27 2017-09-12 International Business Machines Corporation Vertical FET with selective atomic layer deposition gate
US9570302B1 (en) * 2016-02-10 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning a material layer
US10109507B2 (en) * 2016-06-01 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine contamination control in semiconductor manufacturing process
US10128237B2 (en) * 2016-06-24 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of gate replacement in semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129897B2 (en) * 2008-12-19 2015-09-08 Asm International N.V. Metal silicide, metal germanide, methods for making the same
US20170032975A1 (en) * 2015-07-29 2017-02-02 United Microelectronics Corp. Semiconductor process for treating metal gate

Also Published As

Publication number Publication date
CN111344837B (zh) 2024-06-04
KR102426822B1 (ko) 2022-08-01
JP2021511683A (ja) 2021-05-06
IL274281A (en) 2020-06-30
JP7035223B2 (ja) 2022-03-14
EP3747040A1 (en) 2020-12-09
TW201937605A (zh) 2019-09-16
US20190237552A1 (en) 2019-08-01
US10566428B2 (en) 2020-02-18
IL274281B (en) 2021-01-31
WO2019147402A1 (en) 2019-08-01
CN111344837A (zh) 2020-06-26
KR20200059298A (ko) 2020-05-28

Similar Documents

Publication Publication Date Title
TWI723315B (zh) 用於形成供第ｉｉｉ－ｖ族場效電晶體用的閘極結構之方法
TWI658558B (zh) 具有無金接觸的氮化物結構及形成此結構的方法
TWI692013B (zh) 具有無金接觸的氮化物結構及形成此結構的方法
TWI697124B (zh) 場效電晶體的電極結構