CN110224692B - 一种高线性度延迟链 - Google Patents

一种高线性度延迟链 Download PDF

Info

Publication number
CN110224692B
CN110224692B CN201910669236.7A CN201910669236A CN110224692B CN 110224692 B CN110224692 B CN 110224692B CN 201910669236 A CN201910669236 A CN 201910669236A CN 110224692 B CN110224692 B CN 110224692B
Authority
CN
China
Prior art keywords
delay
calibration
module
signal
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910669236.7A
Other languages
English (en)
Other versions
CN110224692A (zh
Inventor
罗萍
周先立
赵忠
王晨阳
王浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910669236.7A priority Critical patent/CN110224692B/zh
Publication of CN110224692A publication Critical patent/CN110224692A/zh
Application granted granted Critical
Publication of CN110224692B publication Critical patent/CN110224692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/007—Switching arrangements with several input- or output terminals with several outputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used

Abstract

一种高线性度延迟链，包括校准模块、延迟链模块和第一多路复用器，延迟链模块包括2n‑1个级联的延迟单元，每个延迟单元包括2m个延迟路径和第二多路复用器，各个延迟路径将延迟单元的输入信号经过不同延时后输出给第二多路复用器；第二多路复用器根据m位的校准码选择经过对应的延迟路径后的信号输出；校准模块的时钟端连接时钟信号，校准端连接级联的最后一个延迟单元的输出端，用于产生m位的校准码，并在时钟信号上升沿到来时判断校准码加一或减一并将延迟链的输入信号送至延迟链模块中第一个延迟单元的输入端；第一多路复用器的输入端连接延迟链模块的输入端和2n‑1个的延迟单元的输出端，其选择端连接n位的选择信号，其输出端作为延迟链的输出端。

Description

一种高线性度延迟链
技术领域
本发明属于电力电子技术领域，具体涉及一种具有高线性度的延迟链。
背景技术
随着现代工艺进入纳米级，且电路的集成度越来越高，电路的频率也越来越快，因此对时序的优化显得越来越重要，延迟链结构是一种典型的时序结构，应用延迟链结构的数字电路越来越多，对延迟链结构精度和线性度的要求也越来越高。延迟链结构的应用范围广泛，在锁相环、数字脉宽调制器、FPGA、DC-DC变化器等多种不同结构中都有应用。传统延迟链结构中，单个延迟单元仅能实现两种延迟路径，线性度不高，对延迟链电路进行优化，将会对整个行业多个应用领域带来显著改变。
发明内容
针对上述传统延迟链存在的线性度不高的问题，本发明提出一种延迟链，将多路复用器引入单个延迟单元内部，使得延迟单元能实现多种延迟，同时利用同样的校准码控制每个延迟单元，使得每个延迟单元的延迟时间相同，实现输出具有高线性度的延迟信号。
本发明的技术方案为：
一种高线性度延迟链，包括校准模块、延迟链模块和第一多路复用器，
所述延迟链模块包括2n-1个级联的延迟单元，n为正整数，每个所述延迟单元的输入端连接前一个延迟单元的输出端，其中级联的第一个所述延迟单元的输入端作为所述延迟链模块的输入端；
所述校准模块的时钟端连接时钟信号，其校准端连接所述延迟链模块中级联的最后一个延迟单元的输出端；
所述第一多路复用器的输入端连接所述延迟链模块的输入端和所述2n-1个的延迟单元的输出端，其选择端连接n位的选择信号，其输出端作为所述延迟链的输出端；
所述校准模块用于产生m位的校准码，并在所述时钟信号上升沿到来时根据其校准端输入信号将所述校准码加一或减一，m为正整数；
所述校准模块还用于在所述时钟信号上升沿到来时产生一个脉冲信号送至所述延迟链模块的输入端；
所述延迟单元包括2m个延迟时间不同的延迟路径和一个第二多路复用器，每个所述延迟路径的输入端连接所述延迟单元的输入端，每个所述延迟路径的输出端连接所述第二多路复用器的输入端；所述第二多路复用器的选择端连接所述m位的校准码，其输出端作为所述延迟单元的输出端。
具体的，所述延迟单元中第i个所述延迟路径包括i个级联的缓冲器，其中i∈[1,2m]。
具体的，所述校准模块还包括使能端和复位端，所述校准模块的使能端连接使能信号，其复位端连接复位信号。
本发明的有益效果为：本发明将多路复用器应用到单个延迟单元内部，使得单个延迟单元不需要进行译码且可实现更多延迟路径的选择；延时时间被均匀分割，实现了延迟链的线性化，提高了延迟链的输出精度。
附图说明
图1是本发明提出的一种高线性度延迟链的整体结构示意图。
图2是本发明提出的一种高线性度延迟链中单个延迟单元的结构示意图。
图3是本发明提出的一种高线性度延迟链的时序图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
本发明提出的高线性度延迟链较传统的延迟链结构具有更高的线性度，其结构如图1所示，包括校准模块、延迟链模块和第一多路复用器。
延迟链模块包括2n-1个延迟单元级联，每个延迟单元的结构如图2所示，包括2m个延迟时间不同的延迟路径t1-t2m和一个第二多路复用器，每个延迟路径的输入端连接延迟单元的输入端a，每个延迟路径的输出端连接第二多路复用器的输入端；第二多路复用器的选择端sel连接校准模块产生的m位的校准码correction_code，其输出端作为延迟单元的输出端b。每个延迟单元有2个输入，sel选择端接校准模块产生的的校准码correction_code，输入端a接上一级延迟单元的输出；有1个输出端，输出端b输出延迟信号给下一个延迟单元。
一些实施例中，用选择不同延迟和个数的缓冲器buffer组合实现一个延迟单元中的t1～t2m共2m个延迟路径，2m个延迟路径共同输入至第二多路复用器的输入端。如图2所示，延迟单元中第i个延迟路径包括i个级联的缓冲器，其中i∈[1,2m]。第二多路复用器的选择端sel输入校准模块输出的校准码correction_code，用以控制第二多路复用器从t1～t2m中选择合适的延迟路径，第二多路复用器的输出端b为第二多路复用器的输入端a经过选择的延迟路径后延迟一段时间后的输出。
延迟链模块有2个输入，一个为校准模块输出的校准码correction_code，输入给每个延迟单元中的第二多路复用器的选择端sel，用以控制每个延迟单元的输出延迟路径，每一个延迟单元内部的第二多路复用器根据校准码correction_code来控制每一个延迟单元的延迟路径为t1～tm中的其中一个，从而控制延迟链模块共输出2n位delayline_out信号d[0]-d[2n-1]给第一多路复用器的输入端，其中d[0]是延迟链的初始输入延迟信号delayline_in，d[1]-d[2n-1]是延迟链的初始输入延迟信号delayline_in分别经过2n-1个延迟单元后产生的延迟信号。延迟链模块的另一个输入为校准模块产生的一个脉冲信号delayline_in，delayline_in信号作为延迟链的初始输入延迟信号，连接到延迟链模块的输入端，即级联的第一个延迟单元的输入端。delayline_in信号经过2n-1个延迟单元后的延迟信号d[2n-1]反馈给校准模块的校准端d，用以判断当下一个时钟上升沿来临时，校准码correction_code是应该加一还是减一。
第一多路复用器为n位多路复用器，输入端接2n个延迟输出信号d[0:2n-1]，第一多路复用器的sel端为选择端，连接外部输入的n位选择信号，第一多路复用器的输出端作为整个延迟链的输出端输出mux_out信号，由选择端sel的n位选择信号来选择输出delayline_out信号d[0:2n-1]中对应的哪一位从输出端输出作为mux_out信号。
校准模块的时钟端clk连接时钟信号，其校准端d连接延迟链模块中级联的最后一个延迟单元的输出端，时钟信号为系统时钟，是外部输入的计数时钟clks，一些实施例中，校准模块还包括使能端en和复位端reset，校准模块的使能端en连接使能信号EN，其复位端reset连接外部输入的复位信号RSTn，使能信号EN为外部输入的全局使能信号。延迟链的初始输入延迟信号delayline_in经过2n-1个延迟单元后产生的延迟信号d[2n-1]反馈输入到校准模块的校准端d，根据该信号在下一个计数时钟来临时的状态来判断校准码是加一或是减一。例如在计数时钟clks上升沿来临时，检查到校准端d的输入为0，则显然延迟链总长太长，校准码往延迟链变小的方向改变一位。反之，在计数时钟clks上升沿来临时，检查到校准端d的输入为1，则显然延迟链总长太短，校准码往延迟链变大的方向改变一位。在几个循环之内便能完成校准，信号d[2n-1]与计数时钟clks的上升沿对准，校准码稳定，但实际情况中可能不会完全对准，所以校准码会在两个值之间稳定跳变。
校准模块有2个输出信号，输出校准码correction_code信号输入给延迟链的每一个延迟单元的sel输入端，即每一个延迟单元中第二多路复用器的选择端sel；校准模块在时钟信号上升沿时输出delayline_in信号给延迟链模块的输入端。
结合本发明提出的一种高线性度延迟链的时序图(图3)详细说明本发明的高线性度延迟链的实现过程。
clks信号为时钟信号，在clks的一个上升沿信号到来时，delayline_in信号输入给延迟链模块。由于所有的延迟单元的sel端都是相同的，都是校准模块输出端输出的校准码correction_code，因此每一个延迟单元的延迟路径都是同一个延迟路径。故经过第一个延迟单元后产生的延迟信号d[1]较delayline_in信号即d[0]延迟一个tk时间，而再通过一个延迟单元之后，d[1]较d[2]延迟一个tk时间……经过2n-1个延迟单元之后输出d[2n-1]信号，并将d[2n-1]信号输入给校准模块的d校准输入端，校准模块根据该信号在下一个计数时钟来临时的状态来判断校准码是加一或是减一，当校准模块校准稳定后，则d[2n-1]将会与clks时钟下一个上升沿信号对齐，其对齐精度取决于延迟单元的2m个延迟路径，m越大对齐精度越高。故从图3中可看出d[0]与d[2n-1]的时间距离为一个时钟周期T，且该时间长度T被tk延迟时间均匀分割，故本发明提出的延迟链结构实现了线性化，提高了延迟链的输出精度。
根据上述说明，本发明提出的一种高线性度延迟链结构是基于传统延迟链结构之上，从线性度角度进行了优化，校准模块通过延迟链反馈的延迟信号，进行校准判断，输出校准码以控制高线性度延迟链的每个延迟单元的延迟路径，延迟链通过受选择信号控制的多路复用器1选择延迟输出，实现了延迟链的线性化。通过将多路复用器应用到单个延迟单元内部，使得单个延迟单元不需要进行译码且可实现更多延迟路径的选择；延时时间被均匀分割，实现了延迟链的线性化，提高了延迟链的输出精度。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种高线性度延迟链，包括校准模块、延迟链模块和第一多路复用器，
所述延迟链模块包括2n-1个级联的延迟单元，n为正整数，每个所述延迟单元的输入端连接前一个延迟单元的输出端，其中级联的第一个所述延迟单元的输入端作为所述延迟链模块的输入端；
所述校准模块的时钟端连接时钟信号，其校准端连接所述延迟链模块中级联的最后一个延迟单元的输出端；
所述第一多路复用器的输入端连接所述延迟链模块的输入端和所述2n-1个的延迟单元的输出端，其选择端连接n位的选择信号，其输出端作为所述延迟链的输出端；
其特征在于，所述校准模块用于产生m位的校准码，并在所述时钟信号上升沿到来时根据其校准端输入信号将所述校准码加一或减一，m为正整数；
所述校准模块还用于在所述时钟信号上升沿到来时产生一个脉冲信号送至所述延迟链模块的输入端；
所述延迟单元包括2m个延迟时间不同的延迟路径和一个第二多路复用器，每个所述延迟路径的输入端连接所述延迟单元的输入端，每个所述延迟路径的输出端连接所述第二多路复用器的输入端；每个所述延迟单元中所述第二多路复用器的选择端都连接所述m位的校准码，其输出端作为所述延迟单元的输出端，使得每个所述延迟单元的延迟路径相同。
2.根据权利要求1所述的高线性度延迟链，其特征在于，所述延迟单元中第i个所述延迟路径包括i个级联的缓冲器，其中i∈[1,2m]。
3.根据权利要求1或2所述的高线性度延迟链，其特征在于，所述校准模块还包括使能端和复位端，所述校准模块的使能端连接使能信号，其复位端连接复位信号。
CN201910669236.7A 2019-07-24 2019-07-24 一种高线性度延迟链 Active CN110224692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910669236.7A CN110224692B (zh) 2019-07-24 2019-07-24 一种高线性度延迟链

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910669236.7A CN110224692B (zh) 2019-07-24 2019-07-24 一种高线性度延迟链

Publications (2)

Publication Number Publication Date
CN110224692A CN110224692A (zh) 2019-09-10
CN110224692B true CN110224692B (zh) 2021-01-08

Family

ID=67812626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910669236.7A Active CN110224692B (zh) 2019-07-24 2019-07-24 一种高线性度延迟链

Country Status (1)

Country Link
CN (1) CN110224692B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112104342B (zh) * 2020-09-01 2023-06-23 西北工业大学 一种由计数器和快慢延迟链构成的高精度数字脉宽调制器
CN116827313A (zh) * 2023-06-27 2023-09-29 成都电科星拓科技有限公司 一种数字电路延迟单元、延迟电路、芯片及控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430394A (en) * 1994-03-11 1995-07-04 Advanced Micro Devices, Inc. Configuration and method for testing a delay chain within a microprocessor clock generator
US6437616B1 (en) * 2000-12-19 2002-08-20 Ami Semiconductor, Inc. Delay lock loop with wide frequency range capability
US6999547B2 (en) * 2002-11-25 2006-02-14 International Business Machines Corporation Delay-lock-loop with improved accuracy and range
US8081706B2 (en) * 2005-08-24 2011-12-20 Altera Corporation Lane-to-lane skew reduction in multi-channel, high-speed, transceiver circuitry
CN102832914B (zh) * 2012-09-17 2015-08-05 电子科技大学 一种数字脉冲宽度调制器电路
CN109039312B (zh) * 2018-08-01 2020-03-17 电子科技大学 具有延迟链优化功能的混合型数字脉宽调制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hybrid DPWM with Digital Delay-Locked Loop;Vahid Yousefzadeh;《2006 IEEE COMPEL Workshop, Rensselaer Polytechnic Institute》;20061231;142-148 *
基于二分校准的混合型数字脉宽调制器;陈静波;《微电子学》;20140831;483-488 *

Also Published As

Publication number Publication date
CN110224692A (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
CN110365317B (zh) 具有自适应延迟补偿的高精度混合型数字脉宽调制器
US7486125B2 (en) Delay cells and delay line circuits having the same
US6874097B1 (en) Timing skew compensation technique for parallel data channels
CN108431699B (zh) 硬件中的高效可靠的时钟同步
CN109143832B (zh) 一种高精度多通道的时间数字转换器
TW201813319A (zh) 基於時間之延遲線類比比較器
CN109039312A (zh) 具有延迟链优化功能的混合型数字脉宽调制器
US10277215B2 (en) Digital controlled delay line
CN110224692B (zh) 一种高线性度延迟链
US4611196A (en) Pipelined successive approximation analog-to-digital converter
WO2022121389A1 (zh) 高分辨率脉冲宽度调制信号产生电路
JP2002217697A (ja) クロック信号補正回路および半導体装置
CN103262423B (zh) 时间差数字转换电路以及包括它的时间差数字转换器
CN111628775B (zh) 基于多数表决的比较器失调校准装置和校准方法
US20100052651A1 (en) Pulse width measurement circuit
KR20000017243A (ko) 펄스폭 변조 파형 발생 회로
JP5006231B2 (ja) インピーダンス調整回路
US8022855B2 (en) Analog/digital converter
CN109274376B (zh) 一种可压缩最大转换耗时的游标环型时间数字转换器
US11290096B2 (en) System and method for adjusting cycle of a signal
US20200162064A1 (en) Debounce circuit using d flip-flops
CN108777575B (zh) 分频器
US7834794B2 (en) A/D converter
US7376856B2 (en) Circuit arrangement
US11152042B2 (en) Inversion signal generation circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant