CN110197690B - 非易失性存储器器件及其操作方法 - Google Patents

非易失性存储器器件及其操作方法 Download PDF

Info

Publication number
CN110197690B
CN110197690B CN201910122861.XA CN201910122861A CN110197690B CN 110197690 B CN110197690 B CN 110197690B CN 201910122861 A CN201910122861 A CN 201910122861A CN 110197690 B CN110197690 B CN 110197690B
Authority
CN
China
Prior art keywords
memory
read operation
word line
memory cell
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910122861.XA
Other languages
English (en)
Other versions
CN110197690A (zh
Inventor
李汉埈
金承范
金哲范
李承宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110197690A publication Critical patent/CN110197690A/zh
Application granted granted Critical
Publication of CN110197690B publication Critical patent/CN110197690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

存储器器件包括多个字线。一种操作存储器器件的方法包括：通过向第一字线施加具有第一电平的偏移电平的虚拟读取电压，针对被连接到字线当中的第一字线的第一存储器单元执行第一虚拟读取操作；基于执行第一虚拟读取操作的结果，确定第一存储器单元的阈值电压分布的劣化；基于确定阈值电压分布的结果，将虚拟读取电压的偏移电平调整为第二电平；以及通过向字线当中的第二字线施加具有被调整为第二电平的偏移电平的虚拟读取电压，针对被连接到字线当中的第二字线的第二存储器单元执行第二虚拟读取操作。

Description

非易失性存储器器件及其操作方法
相关申请的交叉引用
该美国非临时专利申请根据35U.S.C.§119要求于2018年2月26日提交到韩国知识产权局的韩国专利申请第10-2018-0023162号的优先权，其公开通过引用整体合并于此。
技术领域
本公开涉及非易失性存储器器件和存储设备。更具体地，本公开涉及操作非易失性存储器器件的方法和包括该非易失性存储器器件的存储设备。
背景技术
半导体存储器器件可以被分类为易失性存储器器件和非易失性存储器器件。易失性存储器器件存储当易失性存储器器件断电时被擦除的数据。非易失性存储器器件存储当非易失性存储器器件断电时不被擦除的数据。尽管易失性存储器器件读取和写入数据通常比非易失性存储器器件快，但是当易失性存储器器件断电时，存储在存储器器件中的数据被擦除。另一方面，尽管非易失性存储器器件读取和写入数据通常比易失性存储器器件慢，但是即使当非易失性存储器器件断电时，存储在存储器器件中的数据也得以保留。
非易失性存储器器件的示例是闪存设备。在闪存设备中，随着存储在一个存储器单元中的数据的位数增加，包括在存储器器件中的存储器单元的阈值电压分布更精细地形成。例如，阈值电压分布可能变得更复杂和/或更详细，和/或可能包括更多方向变化。阈值电压分布的改变可能导致像读取错误的缺陷。
发明内容
本公开提供了一种操作存储器器件的方法、存储器器件和包括该存储器器件的存储设备。更具体地，本公开提供了一种用于当存储器单元的阈值电压分布形成为不同于预期阈值电压分布时以高可靠性执行数据读取操作的方法和设备。
根据本公开的另一方面，操作存储器器件的方法包括：在第一读取操作中，通过向多个字线当中的第一字线施加具有第一电平的偏移电平的虚拟读取电压，针对被连接到多个字线当中的第一字线的第一存储器单元执行第一虚拟读取操作。该方法还包括基于执行第一虚拟读取操作的读取结果来确定连接到第一字线的第一存储器单元的阈值电压分布的劣化。该方法还包括基于确定第一存储器单元的阈值电压分布的劣化的结果，将虚拟读取电压的偏移电平调整为第二电平。在第二读取操作中，通过向第二字线施加具有被调整为第二电平的偏移电平的虚拟读取电压，针对被连接到字线当中的第二字线的第二存储器单元执行第二虚拟读取操作。
根据本公开的另一方面，存储器器件包括存储器单元阵列、页面缓冲器电路、单元计数器和控制逻辑电路。存储器单元阵列包括被连接到多个字线的多个存储器单元。页面缓冲器电路包括：分别被连接到第一存储器单元的多个页面缓冲器，该第一存储器单元被连接到字线当中的第一字线。页面缓冲器被配置为在针对第一存储器单元的第一读取操作中执行第一虚拟读取操作期间存储针对第一存储器单元的读取结果。单元计数器连接到页面缓冲器电路，并且被配置为根据读取的结果执行与第一虚拟操作相对应的第一单元计数操作。控制逻辑电路被配置为基于从计数器接收的并表示执行单元计数操作的结果的计数信息来确定第一存储器单元的阈值电压分布的劣化。控制逻辑电路还被配置为存储确定的结果，以及基于所存储的确定结果，在针对被连接到字线当中的第二字线的第二存储器单元的第二读取操作中调整用于第二虚拟读取操作的虚拟读取电压的偏移电平。
根据本公开的另一方面，存储设备包括存储器器件和存储器控制器。存储器器件被配置为通过在第一读取操作中执行第一虚拟读取操作，针对包括在第一字线中的第一存储器单元执行单元计数操作，以及将执行单元计数操作的结果作为计数信息发送到存储器控制器。存储器控制器被配置为基于从存储器器件接收的计数信息来控制存储器器件确定第一存储器单元的阈值电压分布的劣化程度。存储器控制器还被配置为通过将所确定的阈值电压分布的劣化程度与存储在存储器器件中的偏移电平补偿表进行比较来调整用于第二读取操作中的第二虚拟操作的虚拟读取电压的偏移电平。基于调整后的偏移电平执行包括第二虚拟读取操作的第二读取操作。
附图说明
从以下结合附图的详细描述中，将更清楚地理解本公开的实施例，其中：
图1示出了根据实施例的存储器器件；
图2A和图2B分别示出了根据实施例的存储器块；
图3示出了根据实施例的物理存储器页面；
图4示出了根据示例实施例的用于描述针对逻辑存储器页面的读取操作的存储器单元的阈值电压分布图。
图5示出了根据示例实施例的用于描述阈值电压分布的改变的存储器单元的阈值电压分布图；
图6示出了根据示例实施例的与读取命令相对应的数据读取操作的流程图；
图7示出了根据示例实施例的用于描述通过使用第i个编程状态来执行虚拟读取操作的情况的存储器单元的阈值电压分布图的部分。
图8A是示出根据实施例的页面缓冲器的电路图；
图8B示出了根据示例实施例的存储器单元的阈值分布图的部分和用于描述虚拟读取操作的时序图。
图9是示出根据示例实施例的操作存储器器件的方法的流程图；
图10示出了根据示例实施例的读取操作管理器和单元计数器。
图11是示出根据示例实施例的调整虚拟读取电压的偏移电平的方法的流程图；
图12示出了根据示例实施例的偏移电平补偿标准；
图13A至13D分别示出了根据示例实施例的存储器单元阵列的部分；
图14示出了根据示例实施例的存储器单元阵列的部分；
图15示出了根据示例实施例的偏移电平补偿表；
图16示出了根据示例实施例的偏移电平补偿表；
图17示出了根据示例实施例的系统；和
图18示出了根据示例实施例的固态驱动器(solid state drive，SSD)系统。
具体实施方式
现在将在下文中参考附图更全面地描述本公开的(一个或多个)发明构思，附图中示出了本公开的示例实施例。
图1示出了根据示例实施例的存储器器件10。存储器器件10可以包括存储器单元阵列100、页面缓冲器电路200、行解码器300、电压产生器400、控制逻辑500(例如，控制逻辑电路)、输入/输出电路600和单元计数器700。尽管存储器器件10被示出为仅包括一个存储器单元阵列100，但是这仅仅是为了便于描述，并且存储器器件10不限于此。例如，存储器器件10可以包括多个存储器单元阵列。
本文包括图1的图中，电路可以被显示为例如“逻辑”、“电路”、“控制器”、“计数器”、“块”和“单元”。正如本文描述的(一个或多个)本发明构思的领域中的传统的那样，可以依据执行描述的功能或者多个功能的块来描述和示出示例。这些在本文中可以被称为“逻辑”、“电路”、“控制器”、“计数器”、“块”、“单元”等的快由模拟和/或数字电路(诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等)物理地实施，并且可选地由固件和/或软件驱动。这些电路可以例如被体现在一个或多个半导体芯片中，或者被体现在诸如印刷电路板等的衬底支撑件上。构成块的电路可以由专用硬件、或由处理器(例如，一个或多个编程的微处理器和相关电路)、或由执行块的一些功能的专用硬件和执行块的其他功能的处理器的组合来实施。在不脱离本发明构思的范围的情况下，示例的每个块可以被物理地分成两个或者多个相互作用的并且离散的块。同样地，在不脱离本发明构思的范围的情况下，示例的块可以被物理地组合成更复杂的块。
存储器单元阵列100可以包括被布置在多个字线WL和多个位线BL交叉的区域中的多个存储器单元。存储器单元可以是非易失性存储器单元。存储器单元中的每一个可以是存储2位数据的多级单元。然而，存储器单元不限于此；存储器单元中的每一个可以是存储3位数据的三级单元(Triple Level Cell，TLC)、存储4位数据的四级单元(Quadruple LevelCell，QLC)或存储更多位数据的单元。然而，存储器单元不限于此；例如，一些存储器单元可以是存储1位数据的单级单元(Single Level Cells，SLC)，而其他存储器单元可以是存储大于2位数据的数据的单元。根据存储器单元阵列100中包括的存储器单元的类型，存储器器件10可以包括NAND闪存、垂直NAND(Vertical NAND，VNAND)、NOR闪存、电阻式随机存取存储器(Resistive Random-Access Memory，RRAM)、相变随机存取存储器(Phase-ChangeRandom-Access Memory，PRAM)、磁阻随机存取存储器(Magnetoresistive Random-AccessMemory，MRAM)、铁电随机存取存储器(Ferroelectric Random-Access Memory，FRAM)、自旋转移矩随机存取存储器(Pin Transfer Torque Random-Access Memory，STT-RAM)及其组合。
存储器单元阵列100可以包括多个存储器块BLK1至BLKz。存储块BLK1至BLKz中的每一个可以包括多个存储器单元。存储器单元阵列100可以通过字线WL、串选择线SSL和接地选择线GSL与行解码器300连接，并且还可以通过位线BL连接到页面缓冲电路200。存储器单元阵列100可以包括连接到位线BL中的每一个的串。串中的每一个可以包括至少一个串选择晶体管SST、多个存储器单元MCEL和至少一个接地选择晶体管GST，它们串联连接在位线和公共源极线CSL之间。
页面缓冲器电路200可以通过位线BL连接到存储器单元阵列100，并且可以响应于从控制逻辑500接收的页面缓冲器控制信号CTRL_PB，执行数据写入操作或数据读取操作。页面缓冲电路200可以通过使用解码的列地址选择位线来连接到数据线。页面缓冲器电路200可以存储读取存储器单元MCEL的结果，以及根据存储的结果输出页面缓冲器信号。页面缓冲器电路200可以包括多个页面缓冲器。在实施例中，页面缓冲器中的每一个可以连接到一个位线，并且包括在一个位线组中的多个位线可以共享一个(即，相同的)页面缓冲器。
行解码器300可以基于行地址X-ADDR从字线WL当中选择一些字线。行解码器300可以将字线施加电压发送到字线WL。在数据写入操作中，行解码器300可以将编程电压和验证电压施加到所选择的字线，以及将编程禁止电压施加到未选择的字线。在数据读取操作中，行解码器300可以将读取电压施加到所选择的字线，以及将读取禁止电压施加到未选择的字线。在数据擦除操作中，行解码器300可以将字线擦除电压施加到字线。此外，行解码器300可以基于行地址X-ADDR从串选择线SSL当中选择一些串选择线，或者从接地选择线GSL中选择一些接地选择线。
电压生成器400可以基于从控制逻辑500接收的电压控制信号CTRL_vol，生成用于对存储器单元阵列100执行写入操作、读取操作和擦除操作的各种电压。生成的电压可以在感测操作中作为字线电压被施加到字线。在这种情况下，字线驱动电压VWL可以包括读取电压、写入电压、字线擦除电压和写入验证电压等。此外，电压生成器400还可以产生用于驱动串选择线SSL的串选择线驱动电压。
从被布置在存储器器件10的外部的存储器控制器接收命令CMD、地址ADDR和控制信号CTRL。控制逻辑500可以基于命令CMD、地址ADDR和控制信号CTRL输出各种内部控制信号，用于向存储器单元阵列100写入数据或从存储器单元阵列100读取数据。换句话说，控制逻辑500可以控制存储器器件10中的整体操作。从控制逻辑500输出的各种内部控制信号可以被提供给页面缓冲器电路200、行解码器300、电压生成器400等。例如，控制逻辑500可以向页面缓冲器电路200提供页面缓冲器控制信号CTRL_PB、向行解码器300提供行地址X-ADDR、以及向电压生成器400提供电压控制信号CTRL_vol。然而，内部控制信号的类型不限于此，并且控制逻辑500还可以提供其他内部控制信号。例如，控制逻辑500可以向列解码器提供列地址。
控制逻辑500可以包括读取操作管理器520。读取操作管理器520可以控制存储器器件10的数据读取操作。例如，当存储器器件10执行数据读取操作时，读取操作管理器520可以通过使用电压控制信号CTRL_vol来控制施加到字线WL的读取电压。
输入/输出电路600可以通过数据线连接到页面缓冲电路200，并且可以将接收的数据提供给页面缓冲电路200或者将从页缓冲电路200提供的输出数据提供给外部。
单元计数器700可以从页面缓冲器电路200接收页面缓冲器信号。单元计数器700还可以基于接收的页面缓冲器信号执行计数操作。单元计数器700可以向控制逻辑500提供计数信息CNT，其指示执行计数操作的结果。单元计数器700可以被实施为与控制逻辑500分离的组件，并且还可以被实施为控制逻辑500的部分。
如本文所使用的，“操作部分”可以指代过程中的一个或多个步骤或功能的时间序列。例如，数据读取操作部分可以指示执行与读取操作相对应的数据读取操作的时间序列。根据示例实施例的存储器器件10，执行数据读取操作部分。数据读取操作部分可以包括虚拟读取操作部分和页面读取操作部分。将参考图6更全面地描述其细节。在第一数据读取操作部分中，存储器器件10可以通过使用具有第一电平的偏移电平的虚拟读取电压对连接到第一字线的第一存储器单元执行第一虚拟读取操作。在第一数据读取操作部分中，存储器器件10还可以在执行第一虚拟读取操作时确定存储器单元的阈值电压分布的劣化，以及可以存储确定第一存储器单元的阈值电压分布的劣化的结果。
劣化可以是或者可以反映存储器单元的实际阈值电压分布和存储器单元的预期阈值电压分布之间的差异。预期阈值电压分布可基于存储器器件的类别、存储器器件的阈值电压分布的初始测试或用于设置预期阈值电压分布的其它机制来设置。本文描述了用于确定劣化的机制，并且确定劣化的机制包括计数具有预定或动态识别的范围内的阈值电压的存储器单元。并且，本文描述了用于补偿劣化的机制，并且补偿劣化的机制包括基于劣化调整用于调整读取电压(例如，虚拟读取电压)的偏移电平，以及然后将调整后的读取电压施加到字线。
虚拟读取电压的偏移电平可以是通过根据参考电压补偿虚拟读取电压而获得的值。虚拟读取电压可以是通过将虚拟读取电压的偏移电平与参考电压相加而获得的值。存储器器件10可以基于确定存储器单元的阈值电压分布的劣化的结果将虚拟读取电压的偏移电平调整为第二电平。在第二读取操作部分中，存储器器件10可以通过向第二字线施加具有被调整为第二电平的偏移电平的虚拟读取电压来对连接到第二字线的第二存储器单元执行第二虚拟字操作。在第二读取操作部分中，存储器器件10还可以对连接到第二字线的第二存储器单元执行第二虚拟字操作。确定并存储先前读取操作部分中的虚拟读取操作中的阈值电压分布的劣化程度。基于所存储的阈值电压分布的劣化程度来调整在下一个虚拟读取操作部分中被用于虚拟读取操作的虚拟读取电压的偏移电平。由于确定和存储来自先前的读取操作部分的劣化程度以及调整下一个虚拟读取操作部分的虚拟读取电压的偏移电平，因此虚拟读取操作的可靠性可以增加，并且存储器器件10的数据读取操作的可靠性也可以增加。
图2A和图2B示出了根据示例实施例的存储器块BLKa。包括在图1的存储器单元阵列100中的存储块BLK1至BLKz中的每一个可以是图2A或图2B中所示的存储块BLKa。
参考图2A，存储器块BLKa可以在位线BL0至BLd-1的方向上包括d(d是等于或大于2的自然数)个单元串CSTR，这些单元串CSTR分别包括串联连接的八个存储器单元MCEL。单元串CSTR中的每一个可以包括分别被连接到串联连接的存储器单元的两个相对端的串选择晶体管SST和接地选择晶体管GST。并且，串选择晶体管SST可以被连接到串选择线SSL，并且接地选择晶体管GST可以被连接到接地选择线GSL。
具有诸如图2A中所示的结构的NAND闪存设备可以以块单元执行擦除操作，并且以与字线WL0至WL7中的每一个相对应的物理页PAG单元执行写入操作。图2A示出了在每个块中相对于八个字线WL0至WL7布置了八个物理页面PAG的示例。然而，根据示例实施例的存储器单元阵列100的块中包括的存储器单元和页面的数量可以不同于图2A中所示的存储器单元MCEL的数量和物理页面PAG的数量。
参考图2B，存储块BLKa可以包括多个NAND串NS11至NS33、多个接地选择线GSL1至GSL3、多个串选择线SS1至SSL3以及公共源极线CSL。这里，根据实施例，NAND串、字线WL、位线BL、接地选择线GSL和串选择线SSL的数量可以变化。
NAND串NS11、NS21和NS31可以被提供在第一位线BL1和公共源极线CSL之间。NAND串NS12、NS22和NS32可以被提供在第二位线BL和公共源极线CSL之间。NAND串NS13、NS23和NS33可以被提供在第三位线BL3和公共源极线CSL之间。NAND串(例如，NS11)中的每一个可以包括串联连接的串选择晶体管SST、多个存储器单元MC和接地选择晶体管GST。
串选择晶体管SST可以被连接到对应的串选择线SSL1至SSL3。存储器单元MC可以分别被连接到对应的字线WL1至WL8。接地选择晶体管GST可以被连接到对应的接地选择线GSL1到GSL3。串选择晶体管SST可以被连接到对应的位线BL1到BL3，以及接地选择晶体管GST可以被连接到公共源极线CSL。
在图2B中，尽管串中的每一个被示为包括一个串选择晶体管SST，但是串不限于此，并且串中的每一个可以包括串联连接的上串选择晶体管和下串选择晶体管。并且，在图2B中，尽管串中的每一个被示为包括一个接地选择晶体管GST，但是串不限于此。串中的每一个可以包括串联连接的上接地选择晶体管和下接地选择晶体管。在这种情况下，上接地选择晶体管可以被连接到对应的接地选择线GSL1到GSL3，并且下接地选择晶体管可以共同地被连接到公共接地选择线CSL。
图3示出了根据示例实施例的物理存储器页面。物理存储器页面可以包括被连接到一个(即，相同的)字线WLi的多个存储器单元。参考图3，例如，物理存储器页面可以包括被布置在其中字线WLi和多个位线BL0至BLm-1彼此交叉的区域中的存储器单元。
存储器单元中的每一个可以是存储大于2位数据的数据的单元。例如，当物理存储器页面中包括的存储器单元是分别存储2位数据的多级单元时，存储器单元中的每一个可以存储最低有效位(Least Significant Bit，LSB)数据和最高有效位(Most SignificantBit，MSB)数据。在这种情况下，物理存储器页面可以包括逻辑上被分类为两个页面的第一逻辑存储器页面和第二逻辑存储器页面。作为另一示例，当物理存储器页面中包括的存储器单元是存储3位数据的三级单元(TLC)时，存储器单元中的每一个可以包括LSB位数据、中央有效位(Central Significant Bit，CSB)数据和MSB数据。在这种情况下，物理存储器页面可以包括逻辑上被分类为三个页面的第一逻辑存储器页面、第二逻辑存储器页面和第三逻辑存储器页面。
作为非限制性示例，图3示出了其中物理存储器页面中包括的存储器单元是分别存储4位数据的QLC的情况。在这种情况下，存储器单元中的每一个可以存储LSB数据、第一中央有效(CSB1)数据、第二中央有效(CSB2)数据和MSB数据。物理存储器页面可以包括逻辑上被分类为四个页面的第一逻辑存储器页面、第二逻辑存储器页面、第三逻辑存储器页面和第四逻辑存储器页面。第一逻辑存储器页面可以是LSB页面，第二逻辑存储器页面可以是CSB1页面，第三逻辑存储器页面可以是CSB2页面，第四逻辑存储器页面可以是MSB页面。在数据读取操作中，逻辑存储器页面可以通过从存储器控制器接收的地址来区分。换句话说，对应于从存储器控制器接收的命令信号的读取操作可以被理解为逻辑存储器页面上的读取操作。
图4示出了根据示例实施例的用于描述逻辑存储器页面上的读取操作的存储器单元的阈值电压分布图。尽管图4示出了存储器单元是QLCs的情况下的阈值电压分布图，但是图4的描述可以类似地被应用于存储不同的位的存储器单元。
当存储器单元中的每一个是QLC时，存储器单元中的每一个的状态可以是擦除状态E和十五个编程状态P1至P15中的一个。被连接到一个(即，相同的)字线的存储器单元中的每一个可以包括LSB页面、CSB1页面、CSB2页面和MSB页面。在针对逻辑存储器页面的读取操作中，可以将编程状态识别为彼此不同。
例如，在针对LSB页面的读取操作中，存储器器件10可以通过向字线施加第十一读取电压Vr11来识别第十一编程状态P11。此外，存储器器件可以通过向字线各自施加第六读取电压Vr6、第四读取电压Vr4和第一读取电压Vr1来识别第六编程状态P6、第四编程状态P4和第一编程状态P1。
同样地，在针对CSB1页面的读取操作中，存储器器件10可以通过向字线施加第十三读取电压Vr13、第九读取电压Vr9、第七读取电压Vr7和第三读取电压Vr3来识别第十三编程状态P13、第九编程状态P9、第七编程状态P7和第三编程状态P3。
同样地，在针对CSB2页面的读取操作中，存储器器件10可以通过向字线各自施加第十四读取电压Vr14、第八读取电压Vr8和第二读取电压Vr2来识别第十四编程状态P14、第八编程状态P8和第二编程状态P2。
同样地，在针对MSB页面的读取操作中，存储器器件10可以通过向字线各自施加第十五读取电压Vr15、第十二读取电压Vr12、第十读取电压Vr10和第五读取电压Vr5来识别第十五编程状态P15、第十二编程状态P12、第十编程状态P10和第五编程状态P5。
图5示出了根据示例实施例的用于描述阈值电压分布的改变的存储器单元的阈值电压分布图。为了便于解释，图5示出了存储器单元是TLC的情况，但是实施例不限于此。
存储器单元中的每一个可以处于擦除状态E和第一编程状态P1至第七程序P7中的一个。擦除状态E和第一编程状态P1至第七编程状态P7的阈值电压分布可以具有理想形式。
擦除状态E和编程状态的理想阈值电压分布可以根据各种环境因素而变化。作为非限制性示例，环境因素可以包括保留时间、读取干扰或温度凸起等。在存储器单元上执行编程操作之后，作为在高温或室温下经过的时间段的保留时间也可以称为数据保留时间。读取干扰指示由于对连接到所选择的字线的存储器单元重复执行读取操作，连接到与所选择的字线相邻的字线的存储器单元的阈值电压分布的劣化。相邻的字线可以由于彼此相邻而其间没有放置其他字而相邻。温度凸起指示由于执行高温编程/高温读取、高温编程/低温读取、低温编程/低温读取和低温编程/高温读取而导致的存储器单元的阈值电压分布的劣化。由于上述各种环境因素，阈值电压分布可能劣化：例如，擦除状态E可能劣化至偏离的擦除状态E’，以及第一编程状态P1至第七编程状态P7可能分别劣化至偏离的第一编程状态P1’至偏离的第七编程状态P7’。阈值电压分布的改变量可以根据编程状态而变化。例如，从擦除状态E到偏离的擦除状态E’的变化可以具有正值，以及从第七编程状态P7到偏离的第七编程P7’的变化可以具有负值。在这种情况下，阈值电压分布的变化可能会在较高电平的编程状态中增加。阈值电压分布的变化模式不限于图7中所示的实施例。例如，从擦除状态E到偏离的擦除状态E’的变化可以具有正值，从第一至第七编程状态P1至P7到偏离的第一至第七编程状态P1’至P7’的变化可以具有负值。
如图5中所示，由于各种环境因素，存储器单元的阈值电压分布可能会劣化。当阈值电压分布的变化很大时，在读取操作期间可能引起错误。为了减少由于阈值电压分布的变化而导致的读取操作中的错误，根据示例实施例的存储器器件10可以在读取操作部分中执行虚拟读取操作。将参考图6描述虚拟读取操作的执行。
图6示出了根据示例实施例的与读取命令CMD相对应的数据读取操作的流程图。参考图1描述图6。
当从存储器器件10的外部的存储器控制器接收到读取命令CMD时，存储器器件10可以执行虚拟读取操作(S100)。读取命令CMD可以是与第二读取操作相对应的读取命令信号。读取命令信号可以包括调整后的偏移电平，使得存储器控制器利用与第二读取操作相对应的读取命令信号发送调整后的偏移电平。当包括所选择的的存储器单元的物理存储器页面中的存储器单元的阈值电压分布劣化时，虚拟读取操作可以是用于补偿读取电压的先前操作。因此，在虚拟读取操作之后，存储器器件10可以对与读取命令CMD一起接收的地址ADDR相对应的逻辑存储器页面执行读取操作。
现在将更详细地描述虚拟读取操作。存储器器件10可以通过将虚拟读取电压施加到所选择的字线来确定存储器单元的阈值电压分布劣化程度(S120)。在虚拟读取操作期间，存储器器件10可以使用参考图4所描述的编程状态P1至P15中的一个。例如，在执行虚拟读取操作期间，存储器器件10可以使用第十五编程状态P15，并且在这种情况下，虚拟读取电压可以是第十五读取电压Vr15。然而，实施例不限于此。例如，在虚拟读取操作期间，存储器器件10可以使用第十四编程状态P14，并且在这种情况下，虚拟读取电压可以是第十四读取电压Vr14。在实施例中，在将虚拟读取电压施加到所选择的字线之后，存储器器件10可以通过执行与虚拟读取操作相对应的单元计数操作来确定分布劣化程度。例如，在将虚拟读取电压施加到所选择的字线之后，存储器器件10的单元计数器700可以通过计数关闭的单元的数量来执行单元计数操作。作为另一示例，如图7中所描述，存储器器件10可以通过经由多个感测操作来计数阈值电压分布中的多个电压当中的单元的数量来执行单元计数操作。
也就是说，虚拟读取操作可以包括通过将多个字线电压施加到字线来执行多个感测操作，其中每个字线电压具有电压间隙。单元计数操作可以包括计数具有阈值电压分布上的字线电压之间的阈值电压的存储器单元的数量。
存储器器件10可以将所确定的阈值分布电压劣化程度与多个参考值进行比较(S140)。
存储器器件10可以基于将确定的阈值电压分布劣化程度与参考值进行比较的结果来确定读取偏移电平(S160)。读取偏移电平是补偿用于针对逻辑存储器页面的读取操作的读取电压的偏移电平。例如，当阈值电压分布劣化程度小于第一参考值时，存储器器件10可以将读取的偏移电平确定为“0”。作为另一示例，当阈值电压分布劣化程度等于或大于第一参考值并且小于第二参考值时，存储器器件10可以将读取偏移电平确定为第一读取偏移电平。
存储器设备10可以通过使用确定的读取偏移电平来对逻辑存储器页面执行读取操作。同样地，在读取操作部分中，通过在针对逻辑存储器页面的操作之前执行读取操作来补偿读取电压，可以提高存储器器件10的读取操作的可靠性。
图7示出了根据示例实施例的用于描述通过使用第i个编程状态P_i来执行虚拟读取操作的情况的存储器单元的阈值电压分布图的部分。换句话说，图7示出了用于虚拟读取操作的第i个编程状态P_i的情况。尽管图7示出了通过使用三个感测电压执行虚拟读取操作的情况，但是要施加的感测电压的数量不限于此。例如，存储器器件10可以通过将两个感测电压施加到字线来执行虚拟读取操作。参考图1描述图7。
在虚拟读取操作中，存储器器件10可以执行多个感测操作以确定连接到所选择的字线的存储器单元的阈值电压分布劣化程度。在将第一感测电压Vs1施加到所选择的字线之后，页面缓冲器电路200中包括的页面缓冲器可以在第一锁存器中存储通过位线BL检测到的存储器单元的数据。同样地，当第二感测电压Vs2和第三感测电压Vs3分别被施加到所选择的字线时，页面缓冲器电路200中包括的页面缓冲器可以将通过位线BL检测到的存储器单元的数据存储到第二锁存器和第三锁存器。通过对存储在第一锁存器和第二锁存器中的数据执行异或(XOR)运算，单元计数器700可以将具有第一感测电压Vs1和第二感测电压Vs2之间的阈值电压的存储器单元的数量计数为第一计数信息CNT1。因此，具有阈值电压分布中的字线电压之间的阈值电压的存储器单元的数量可以由单元计数器700计数，并被提供给控制逻辑500。同样地，单元计数器700可以通过对存储在第二锁存器和第三锁存器中的数据执行异或运算，将具有在感测第二电压Vs2和第三感测电压Vs3之间的阈值电压的存储器单元的数量计数为第二计数信息CNT2。单元计数器700可以将第一计数数据CNT1和第二计数数据CNT2提供给控制逻辑500。
控制逻辑500可以基于第一计数信息CNT1和第二计数信息CNT2来确定存储器单元的阈值电压的分布劣化程度。例如，在阈值电压分布的左侧区域中，由于第一计数信息CNT1和第二计数信息CNT2指示更大的值，因此可以确定阈值电压的劣化程度更高。此外，在阈值电压分布的右侧区域中，由于第一计数信息CNT1和第二计数信息CNT2指示较小的值，因此可以确定阈值电压的劣化程度更高。
如上所述，通过将感测电压施加到所选择的字线，可以计数具有感测电压当中的阈值电压的存储器单元的数量，并且可以通过使用计数信息来确定阈值电压的分布劣化程度。然而，在根据另一方面的实施例中，即使将感测电压施加到选择字线一次，通过执行多个感测操作和锁存操作也可以减少附加位线预充电所需要的时间。位线预充电是针对存储器器件的位线执行的预充电。将参考图8B描述其实施例。
图8A是示出根据示例实施例的页面缓冲器PB的电路图。
参考图8A，页面缓冲器PB可以对应于页面缓冲器电路200中包括的页面缓冲器之一。页面缓冲器PB可以包括预充电电路PC、感测锁存器SL、第一至第三数据锁存器DL1至DL3以及高速缓存锁存器CL，它们分别被连接到测出节点SO。第一至第三数据锁存器D1至D3的数量可以根据存储在存储器单元中的数据位而变化。页面缓冲器PB还可以包括位线选择晶体管TR1、位线电压控制晶体管TR2、预充电晶体管TR3和监视晶体管TR4至TR8。
根据存储在感测锁存器SL中的检测数据，可以设置其中存储目标数据的第一数据锁存器DL1。高速缓存锁存器CL可以临时存储从外部提供的输入数据。在编程操作期间，存储在高速缓存锁存器CL中的目标数据可以被存储在第一至第三数据锁存器DL1至DL3中。
图8B示出了根据示例实施例的存储器单元的阈值分布图的部分和用于描述虚拟读取操作的时序图。参考图1描述图8B。
虚拟读取操作部分可包括预充电部分和展开(develop)部分。可以在展开部分中执行锁存操作。如下所述，虚拟读取操作可以包括通过使用页面缓冲器的测出节点的不同的展开时间段来执行多个感测操作。
在预充电部分t1至t2中，可以预充电测出节点电压VSO。在t2点处，预充电部分可以结束并且展开部分可以开始。
在展开部分(从t2开始)，随着通向测出节点、位线和存储器单元阵列的路径形成，测出节点电压VSO可以根据所连接的存储器单元的条件而变化。假设第i个读取电压Vr_i被施加到选择字线，则显示展开部分的图。
即使当存储器单元是图8B的阈值电压分布图的S0线上的存储器单元时，由于存储器单元的阈值电压低于施加到字线的第i个读取电压Vr_i，因此所选择的存储器单元可能是相对强的导通单元。由于存储器单元是位于S0线上的强导通单元，因此可以在存储器单元中形成沟道路径，并且由于预充电的电荷通过形成的沟道路径放电，因此测出节点电压VSO可以迅速达到较低值。
另一方面，当存储器单元是具有高于S3线的阈值电压的存储器单元时，存储器单元可能是强截止单元。由于存储器单元是强截止单元，因此在存储器单元中可能不会形成沟道路径，并且由于预充电的电荷没有放电，因此测出节点电压VSO的变化量可能不显著。
当存储器单元在图8中所示的S1线上时，尽管存储器单元的阈值电压高于字线的施加电压，但是由于存储器单元的阈值电压和字线的施加电压之间的间隙不大，因此测出节点电压VSO可能比在SO线上更渐进地降低并达到目标值。
随着存储器单元从图8B的S2线变为S3线，选择存储器单元的阈值电压变得高于字线的施加电压，并且测出节点电压VSO的斜率可以逐渐变得平缓。
在t3a点处，当响应于感测锁存信号LTCH而执行感测时，根据存储器单元是在S0线上还是在S1线上，测出节点电压VSO可以在Q2点或Q1点处。因此，通过使用第一感测裕度MG_1，可以区分SO线中的存储器单元和S1线中的存储器单元。
同样地，在t3b点处，当响应于感测锁存信号LTCH而执行感测时，根据存储器单元是在S1线上还是S2线上，测出节点电压可以在Q4点或Q3点处。因此，通过使用第二感测裕度MG_2，可以区分S1线中的存储器单元和S2线中的存储器单元。
同样地，在t3c点处，当通过感测锁存信号LTCH而执行感测时，根据存储器单元是处于S2线上还是S3线上，测出节点电压VSO可以在Q6点或Q5点处。因此，通过使用第三感测裕度MG_3，可以区分S2线中的存储器单元和S3线中的存储器单元。
如上所述，如图7所示，当在预充电一次和施加字线电压一次之后，在改变测出节点的展开时间同时展开测出节点几次时，可能获得与连续施加多个电压到字线相同的效果。在这种情况下，由于可以减少位线预充电所消耗的时间，因此时间消耗可以显著减少。然而，测出节点的展开时间可以仅在某个时间单位内被改变。可以用于改变展开时间的时间单位可以被称为展开时间段可变单位，并且不同的展开时间是不同的展开时间段。当通过展开时间段可变单元改变测出节点的展开时间的效果与通过第一电压间隙改变施加到字线的电压的效果相同时，第一电压间隙可以被称为有效字线电压可变单元。换句话说，当通过展开时间段可变单元改变测出节点的展开时间时，可能获得与通过第一电压间隙改变字线电压相同的效果。因此，第一电压间隙指示有效字线电压可变单元，并且它们对应于展开时间段可变单元。在这种情况下，有效字线电压可变单元是可以大于第二电压间隙的第一电压间隙。第二电压间隙具有第二电压间隙单元的大小，并且小于第一电压间隙的大小。第二电压间隙是指示其中实际字线电压可以被改变的单元的字线电压可变单元。根据示例性实施例的存储器器件10可以在字线电压可变单元的初始阶段处调整施加到字线的虚拟读取电压，以在执行根据图8B的虚拟读取操作时更详细地执行虚拟读取操作。
如上所述，虚拟读取操作可以包括通过使用不同的展开时间段多次执行感测操作。可以通过确定小于第一电压间隙的第二电压间隙单元中的第二电平(第二偏移电平)来调整偏移电平。
图9是示出根据示例实施例的操作存储器器件10的方法的流程图。参考图1描述图9。
在第一读取操作部分中，存储器器件10可以通过将具有第一电平的偏移电平的虚拟读取电压施加到第一字线来执行第一虚拟读取操作(S220)。第一读取操作(针对被连接到第一字线的选择存储器单元的读取操作)可以包括第一虚拟读取操作和针对逻辑存储器页的读取操作。
存储器器件10可以通过执行第一虚拟读取操作来确定被连接到第一字线的第一存储器单元的阈值电压分布的劣化，并且存储阈值电压分布劣化的确定结果作为存储结果。在实施例中，单元计数器700可以执行对应于第一虚拟读取操作的第一单元计数操作。控制逻辑500可基于指示由单元计数器700执行第一单元计数操作的结果的计数信息来确定第一存储器单元的阈值电压的分布劣化。并且，在实施例中，存储器器件10可以存储阈值电压分布的劣化程度作为确定阈值电压的分布劣化的结果。
在图9中，控制逻辑500可以是控制逻辑电路。控制逻辑电路被配置为基于从单元计数器700接收的计数信息来确定第一存储器单元的阈值电压分布的劣化。控制逻辑500还被配置为存储确定阈值电压分布的劣化的结果作为确定劣化的存储结果。基于存储结果，在第二读取操作中调整用于第二虚拟操作的虚拟读取电压的偏移电平。第二读取操作可以是第二读取操作部分中的一个或多个动作当中的动作，并且针对连接到第二字线的第二存储器单元来执行。因此，确定第一存储器单元的阈值电压分布的劣化的结果被用作调整针对第二存储器单元的第二读取操作部分中使用的第二偏移电平的基础。
存储器器件10可以基于确定存储在第一读取操作部分中的分布劣化的结果，将虚拟读取电压的偏移电平确定为第二电平(S260)。在实施例中，控制逻辑500可以通过将第一存储器单元的阈值电压的劣化程度与偏移电平补偿表进行比较来将虚拟读取电压的偏移电平确定为第二电平。也就是说，可以将第一存储器单元的阈值电压的劣化程度与偏移电平补偿表中的一个值或多个值进行比较。在实施例中，控制逻辑可以基于第一存储器单元和第二存储器单元之间的相邻性，从存储在存储器器件10中的偏移电平补偿标准信息中选择偏移电平补偿表。也就是说，可以基于偏移电平补偿专用的并存储在存储器器件10中的标准信息来选择偏移电平补偿表存储器器件。
在第二读取操作部分中，存储器器件10可以通过将具有第二电平的偏移电平的虚拟读取电压施加到第二字线来对连接到第二字线的第二存储器单元执行第二虚拟读取操作(S280)。在实施例中，第一字线和第二字线可以是相同的字线。在另一实施例中，第二读取操作可以是第一读取操作之后的初始读取操作。也就是说，可以在第一读取操作之后执行第二读取操作，而在第二读取操作和第一读取操作之间不执行其他读取操作。在另一实施例中，第二存储器单元可以被连接到与第一存储器单元连接的第一串选择线相邻的第二串选择线。也就是说，第二串选择线可以物理地紧挨着第一串选择线，而在其间物理地没有其他串选择线。
可以提高虚拟读取操作的可靠性，并且可以通过使用根据示例实施例的存储器器件10来提高存储器器件10的读取操作的可靠性。通过在先前操作部分中确定和存储的虚拟读取操作中的分布劣化程度，并且通过基于分布劣化程度改变在下一个读取操作部分中的虚拟读取操作中使用的虚拟读取电压来提高可靠性。
图10示出了根据示例实施例的读取操作管理器520和单元计数器700。读取操作管理器520可以包括分布劣化确定器522和偏移电平补偿器524。
分布劣化确定器522可以从单元计数器700接收计数信息CNT。例如，分布劣化确定器522可以接收图7的第一计数信息CNT1和第二计数信息CNT2，作为计数信息CNT。分布劣化确定器522可以基于接收的计数信息确定分布劣化程度DDD。确定的分布劣化程度DDD可以被存储在存储器器件10的控制逻辑500中。
偏移电平补偿器524可以基于存储在存储器器件的控制逻辑500中的阈值电压分布劣化程度DDD和偏移电平补偿标准OLC_CRIT来调整虚拟读取电压的偏移电平。在这种情况下，偏移电平补偿器524可以以字线电压可变单元调整虚拟读取电压的偏移电平。
读取操作管理器520中、分布劣化确定器522和偏移电平补偿器524中的每一个可以被实施为包括电路的硬件等，并且还可以被实施为包括多个程序的软件。然而，实施方式不限于此，并且例如读取操作管理器520、分布劣化确定器522和偏移电平补偿器524中的每一个可以被实施为硬件和软件的组合。
图11是示出根据示例实施例的调整虚拟读取电压的偏移电平的方法的流程图。图11可以是用于更详细描述图9的操作S260的流程图。参考图1描述图11。
存储器器件10可以确定连接到第一字线的第一存储器单元和连接到第二字线的第二存储器单元之间的相邻性(S262)。例如，存储器器件10可以确定第一字线是否与第二字线相同，或者第一字线和第二字线是否是彼此相邻的字线。并且，例如，存储器器件10可以确定连接到第一存储器单元的第一串选择线和连接到第二存储器单元的第二串选择线是否彼此相同或相邻。
存储器器件10可以基于第一存储器单元和第二存储器单元之间所确定的相邻性，在偏移电平补偿标准OLC_CRIT中选择偏移电平补偿表(S264)。在实施例中，偏移电平补偿标准OCL_CRIT可以包括与相邻相对应的多个偏移电平补偿表。存储器装设备10可基于所确定的相邻性，在多个偏移电平补偿表中选择偏移电平补偿表。
存储器器件10可以将存储在第一读取操作部分中的分布劣化程度DDD与所选择的偏移电平补偿表进行比较(S266)。也就是说，在S266处存储器器件10可以将分布劣化程度DDD与所选择的偏移电平补偿表中的一个值或多个值进行比较。在实施例中，偏移电平补偿表可以包括与分布劣化程度DDD相对应的偏移电平补偿值。
偏移电平补偿值是将存储的分布劣化程度与偏移电平补偿表进行比较的结果。存储器器件10可以通过使用偏移电平补偿值来将要在第二读取操作部分中使用的虚拟读取电压的偏移电平确定为第二电平(S268)。
图12示出了根据示例实施例的偏移电平补偿标准OLC_CRIT。如图10中所述，偏移电平补偿标准OLC_CRIT可以被存储在存储器器件10的控制逻辑500中。偏移电平补偿OLC_CRIT可以包括与第一存储器单元和第二存储器单元之间的相邻性相对应的偏移电平补偿表。参考图1描述图12。
参考图11中所示的操作S264，存储器器件10可以通过将第一存储器单元和第二存储器单元之间的相邻性与偏移电平补偿标准OLC_CRIT进行比较来选择偏移电平补偿表OLC_TABLE。例如，当连接到第一存储器单元的第一字线和连接到第二存储器单元的第二字线相同时，存储器器件10可以选择第一偏移电平表OLC_TABLE_1。作为另一示例，当连接到第一存储器单元的第一串选择线和连接到第二存储器单元的第二串选择线彼此相邻时，存储器器件10可以选择第三偏移电平表OLC_TABLE_3。可以以与上述情况相同的方式理解选择第二偏移电平表OLC_TABLE_2的情况和选择第四偏移电平表OLC_TABLE_4的情况。
如上所述，存储器器件10可以根据第一存储器单元和第二存储器单元的物理位置的关系不同地应用用于补偿虚拟读取电压的偏移电平的标准。
图13A至13D描述了根据示例实施例的存储器单元阵列100的部分。一起参考图9，图13A至13D分别示出了根据要在其上执行第一读取操作的第一存储器页面和第二存储器页面的关系的实施例。
图13A示出了第一存储器页面101a和第二存储器页面102a被连接到一个(即，相同的)字线并具有不同的逻辑存储器页面的情况。在这种情况下，可以顺序地执行第一读取操作和第二读取操作。也就是说，在这种情况下，第二读取操作可以是第一次读取操作之后的初始读取操作。换句话说，可以在第一读取操作之后执行第二读取操作，而在第二读取操作和第一读取操作之间不执行其他读取操作。在这种情况下，除了物理相邻性之外，还可以允许时间相邻性。在这种情况下，一起参考图12，存储器器件10可以选择偏移电平补偿表OLC_TABLE作为第一偏移电平补偿表OLC_TABLE_1。
图13B示出了第一存储器页面101b和第二存储器页面102b分别连接到彼此相邻的两个字线的情况。也就是说，在图13B中，第一存储器页面101b和第二存储器102b可以在物理上彼此相邻，而在它们之间没有其他存储器页面。在这种情况下，一起参考图12，存储器器件10可以选择偏移电平补偿表OLC_TABLE作为第二偏移电平补偿表OLC_TABLE_2。
图13C示出了第一存储器页面101c和第二存储器页面102c分别被连接到彼此相邻的两个串选择线的情况。也就是说，在图13C中，串选择线SSL0和SSL1在物理上彼此相邻，而他们之间物理地没有其他串选择线。在这种情况下，一起参考图12，存储器器件10可以选择偏移电平补偿表OLC_TABLE作为第三偏移电平补偿表OLC_TABLE_3。
图13D示出了第一存储器页面101d和第二存储器页面102d分别被连接到两个相邻字线和两个相邻串选择线的情况。也就是说，在图13D中，串选择线SSL0和SSL1在物理上彼此相邻，他们之间物理地没有其他串选择线。在这种情况下，一起参考图12，存储器器件10可以选择偏移电平补偿表OLC_TABLE作为第四偏移电平补偿表OLC_TABLE_4。
图14示出了根据示例实施例的存储器单元阵列100的部分。图14示出了在图9的操作S260中用于确定第二电平的分布劣化的多个确定结果的情况的单元阵列的部分。
参考图14，当在其中执行针对第二存储器页面120的读取操作的第二读取操作部分中确定虚拟读取电压时，可能使用关于包括在一个(即，相同的)物理存储器页面中的存储器页面的分布劣化的确定结果。也就是说，在确定关于第二存储器页面120的虚拟读取电压时，可以合成并使用LSB页面111、CSB2页面112和MSB页面113中的分布劣化的确定结果。
图15示出了根据示例实施例的偏移电平补偿表OLC_TABLE。图12中所示的第一至第四偏移电平补偿表中的每一个可以是图15的偏移电平补偿表OLC_TABLE。偏移电平补偿表OLC_TABLE可以包括与阈值电压分布劣化程度DDD的范围相对应的偏移电平补偿值。
第一参考劣化程度DDD_ref1和第二参考劣化程度DDD_ref2可以分别指示用于确定在图6的操作S140中描述的读取偏移电平的参考值。当阈值电压分布劣化程度DDD接近参考值时，虚拟读取电压的偏移电平可以具有大量的盈余以进行补偿。因此，当阈值电压分布劣化程度DDD与诸如第一参考劣化程度DDD_ref1和第二参考劣化程度DDD_ref2的参考值之间的间隙值在特定范围内时，可以确定偏移电平的值。偏移电平补偿值可以具有字线电压可变单元的自然数倍的值。
图16示出了根据示例实施例的偏移电平补偿表OLC_TABLE。为了便于解释，图16特别地示出了其中有五个参考值用于确定图6的操作S140中描述的读取偏移电平的情况。并且，为了便于说明，图16示出了假设以上已经描述的有效字线电压可变单元是字线电压可变单元dV_WL的三倍的情况。然而，这些数值仅仅是为了便于解释，并且本公开的实施例不应该被解释为限于此。
当阈值电压分布劣化程度DDD与第一参考劣化程度DDD_ref1之间的间隙小于d时，可以将偏移电平补偿值确定为字线电压可变单元dV_WL。并且，当阈值电压分布劣化程度DDD与第一参考劣化程度DDD_ref1之间的间隙等于或大于d且小于2*d时，偏移电平补偿值可以被确定为字线电压可变单元dV_WL的两倍。
同样地，当阈值电压分布劣化程度DDD与第二参考劣化程度DDD_ref2之间的间隙小于d时，可以将偏移电平补偿电平确定为字线电压可变单元dV_WL。并且，当阈值电压分布劣化程度DDD与第二参考劣化程度DDD_ref2之间的间隙等于或大于d且小于2*d时，偏移电平补偿值可以被确定为字线电压可变单元dV_WL的两倍。其他情况可以以相同的方式来理解。
根据图16中所示的，当阈值电压分布劣化程度DDD接近参考值时，第一参考劣化程度DDD_ref1至第五参考劣化程度DDD_ref2附近的偏移电平补偿值彼此相同以以字线电压可变单元dV_WL来补偿虚拟读取电压的偏移电平。然而，图16的实施例仅是示例，并且第一参考劣化程度DDD_ref1至第五参考劣化程度DDD_ref5附近的偏移电平补偿值可以彼此不同。
如上所述，即使当如参考图8的方法中那样通过改变测出节点的展开时间、像图16中那样通过以字线电压可变单元来调整虚拟读取电压的偏移电平来执行多个感测操作时，也可以精细地控制虚拟读取操作。因此，可以提高虚拟读取操作的可靠性，并且还可以提高存储器器件的读取操作的可靠性。
图17示出了根据示例实施例的系统1000。系统1000可以包括主机1100和存储器系统1200。存储器系统1200可以包括存储器控制器1300和存储器器件1400。除了关于存储器器件1400的读取操作管理器的描述之外，省略与图1的描述重复的描述。系统1000可以被提供为各种计算机系统中的一个，诸如超移动PC(Ultra Mobile PC，UMPC)、工作站、网络书、个人数字助理(Personal Digital Assistants，PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(Portable Multimedia Player，PMP)、掌上游戏机、导航仪、黑匣子和数码相机。
主机1100、存储器控制器1300和存储器器件1400中的每一个可以被提供为芯片、封装件或模块等。然而，前述组件不限于此，并且例如，存储器控制器1300可以与主机1100一起被提供为应用处理器。作为另一示例，存储器控制器1300可以与存储器器件1400一起被提供为存储器系统1200或存储设备。
此外，用于存储器控制器1300的应用处理器和本文描述的任何其他处理器是有形的和非瞬时性的。如本文所使用的，术语“非瞬时性”不应该被解释为状态的永恒特性，而是被解释为将持续一段时间的状态的特性。术语“非瞬时性”明确地否定了稍纵即逝的特性，诸如载波或信号或在任何时间在任何地方仅瞬时地存在的其他形式的特性。处理器是制造物品和/或机器组件。处理器被配置为运行软件指令以执行如本文的各种实施例中描述的功能。处理器可以是通用处理器，或者可以是专用集成电路(Application SpecificIntegrated Circuit，ASIC)的部分。处理器还可以是微处理器、微计算机、处理器芯片、控制器、微控制器、数字信号处理器(Digital Signal Processor，DSP)、状态机或可编程逻辑设备。处理器也可以是逻辑电路，包括诸如现场可编程门阵列(Field Programmable GateArray，FPGA)的可编程门阵列(Programmable Gate Array，PGA)或者包括分立门和/或晶体管逻辑的另一类型的电路。此外，本文描述的任何处理器可以包括多个处理器、并行处理器或两者。多个处理器可以被包括在单一设备或多个设备中或被耦合到单一设备或多个设备。
主机1100可以将数据操作请求REQ和地址ADDR发送到存储器控制器1300，并且可以与存储器控制器1300交换数据。例如，主机1100可以基于各种接口协议中的至少一种来与存储器控制器1300交换数据，各种接口协议包括通用串行总线(Universal Serial Bus，USB)协议、多媒体卡(Multi-Media Card，MMC)协议、外围组件互连(Peripheral ComponentInterconnection，PCI)协议、PCI-Express(PCI-Express，PCI-E)协议、高级技术附件(Advanced Technology Attachment，ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(Small Computer Small Interface，SCSI)协议、增强型小型设备接口(EnhancedSmall Device Interface，ESDI)协议、集成驱动电子设备(Integrated DriveElectronics，IDE)协议、移动工业处理器接口(Mobile Industry Processor Interface，MIPI)协议和通用闪存存储(Universal Flash Storage，UFS)协议等。
响应于主机1100的请求，存储器控制器1300可以控制存储器器件1400。例如，存储器控制器1300可以响应于从主机1100接收的数据操作请求REQ存储器器件控制存储器器件1400读取存储在存储器器件1400中的数据DATA，或者将数据DATA写入存储器器件1400。存储器控制器1300可以通过向存储器器件1400提供地址ADDR、命令CMD和控制信号来控制存储器器件1400的写入操作、读取操作和擦除操作。并且，可以在存储器控制器1300和存储器器件1400之间交换前述操作所需要的数据DATA。
存储器控制器1300可以从存储器器件1400接收计数信息CNT。例如，存储器器件1400可以通过数据线将计数信息CNT发送到存储器控制器1300。然而，计数信息CNT的发送不限于此，并且存储器器件1400可以根据状态命令方法响应于从存储器控制器1300接收的状态命令信号，与应答一起发送计数信息CNT。计数信息CNT可以指示在第一读取操作部分中将虚拟读取电压施加到第一字线之后的存储器器件1400的单元计数器的单元计数操作的结果值。存储器控制器1300可以基于计数信息CNT确定连接到第一字线的存储器单元的阈值电压分布的劣化程度。包括在存储器控制器1300中的偏移电平补偿器1320可通过比较该阈值电压的劣化程度来确定偏移电平值。当将关于第二读取操作的读取命令发送到存储器器件1400时，存储器控制器1300可以发送偏移电平补偿值。存储器器件1400可以通过使用接收的偏移电平补偿值来调整偏移电平来执行虚拟读取操作。
换句话说，与参考图1到图16描述的存储器器件相比较，图17在确定偏移电平补偿值的对象被改变为存储器控制器1300的意义上具有差异。
图18示出了根据示例实施例的SSD系统2000。
SSD系统2000可以包括主机2100和SSD 2200。SSD 2200可以通过信号连接器与主机2100交换信号。SSD 2200还可以通过电源连接器接收输入。SSD 2200可以包括SSD控制器2110、辅助电源2220和多个存储器器件2230、2240和2250。在这种情况下，SSD 2200可以通过使用图1到图17中所示的实施例来实施。
详细地，根据图1到图17中所示的实施例，存储器器件2230、2240和2250中的每一个可以包括读取操作管理器。包括在存储器器件中的读取操作管理器可以存储基于先前读取操作部分的虚拟读取操作确定的阈值电压分布劣化程度。读取操作管理器还可以通过使用存储的阈值电压分布劣化程度来调整用于下一个读取操作中的虚拟读取操作的虚拟读取电压的偏移电平。通过调整虚拟读取电压的偏移电平，可以提高存储器器件的虚拟读取操作的可靠性，并且可以提高存储器器件的读取操作的可靠性。
虽然已经参考本公开的实施例特别地显示和描述了本公开的(一个或多个)发明构思，但是将理解，在不脱离以下权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (17)

1.一种操作包括多个字线的存储器器件的方法，所述方法包括：
在第一读取操作中，通过向多个字线当中的第一字线施加具有第一电平的偏移电平的虚拟读取电压，对被连接到多个字线当中的第一字线的第一存储器单元执行第一虚拟读取操作；
基于第一虚拟读取操作的读取结果，确定被连接到第一字线的第一存储器单元的阈值电压分布的劣化；
基于确定第一存储器单元的阈值电压分布的劣化的结果，将虚拟读取电压的偏移电平调整为第二电平；以及
在第二读取操作中，通过向多个字线当中的第二字线施加具有被调整为第二电平的偏移电平的虚拟读取电压，对被连接到多个字线当中的第二字线的第二存储器单元执行第二虚拟读取操作，
其中，所述确定阈值电压分布的劣化包括：
执行与第一虚拟读取操作相对应的第一单元计数操作；以及
基于指示执行第一单元计数操作的结果的计数信息，确定第一存储器单元的阈值电压分布的劣化程度，
其中，将虚拟读取电压的偏移电平调整为第二电平包括：
通过将第一存储器单元的阈值电压分布的劣化程度与存储在存储器器件中的偏移电平补偿表进行比较来将虚拟读取电压的偏移电平确定为第二电平。
2.如权利要求1所述的方法，其中：
所述执行第一虚拟读取操作包括通过向第一字线施加分别具有有效字线电压可变单元的电压间隙的多个字线电压来执行多个感测操作，以及
所述执行第一单元计数操作包括对第一存储器单元当中的具有在阈值电压分布上的多个字线电压之间的阈值电压的存储器单元的数量进行计数。
3.如权利要求1所述的方法，其中将虚拟读取电压的偏移电平确定为第二电平包括：
基于第一存储器单元和第二存储器单元之间的相邻性，从存储在存储器器件中的偏移电平补偿标准信息选择所述偏移电平补偿表；以及
通过将第一存储器单元的所述阈值电压分布的劣化程度与所选择的偏移电平补偿表进行比较来将虚拟读取电压的偏移电平确定为第二电平。
4.如权利要求1所述的方法，其中：
第一字线是第二字线。
5.如权利要求1所述的方法，其中：
第二读取操作是第一读取操作之后的初始读取操作。
6.如权利要求1所述的方法，其中：
第二存储器单元被连接到第二串选择线，所述第二串选择线与连接到第一存储器单元的第一串选择线相邻。
7.如权利要求1所述的方法，其中：
多个字线分别被连接到存储器单元阵列的多个存储器单元，以及
所述执行第一虚拟读取操作包括，在执行一次位线预充电之后，通过使用连接到存储器单元阵列的页面缓冲器的测出节点的不同的展开时间段来多次执行感测操作。
8.如权利要求7所述的方法，其中第一电压间隙指示与测出节点的展开时间段变量相对应的有效字线电压分辨率，以及
将虚拟读取电压的偏移电平调整为第二电平包括确定小于第一电压间隙的第二电压间隙中的第二电平。
9.如权利要求8所述的方法，其中，
第一电压间隙是第二电压间隙与等于或大于2的第一自然数的第一乘积，并且
在将虚拟读取电压的偏移电平调整为第二电平时，第二电平是第二电压间隙与小于或等于一自然数的第二自然数的第二乘积，所述一自然数小于所述第一自然数。
10.一种存储器器件，包括：
存储器单元阵列，其包括连接到多个字线中的每一个的多个存储器单元；
页面缓冲器电路，其包括分别连接到第一存储器单元、连接到多个字线当中的第一字线的多个页面缓冲器，并且被配置为在针对第一字线的第一读取操作中执行第一虚拟读取操作期间存储读取第一存储器单元的结果；
单元计数器，被连接到页面缓冲器电路，并且被配置为根据读取第一存储器单元的结果执行与第一虚拟读取操作相对应的第一单元计数操作；以及
控制逻辑电路，被配置为基于从单元计数器接收的并且表示执行所述单元计数操作的结果的计数信息来确定第一存储器单元的阈值电压分布的劣化，将确定第一存储器单元的阈值电压分布的劣化的结果存储为存储结果，以及基于确定第一存储器单元的阈值电压分布的劣化的存储结果，在针对被连接到多个字线当中的第二字线的第二存储器单元的第二读取操作中，调整用于第二虚拟操作的虚拟读取电压的偏移电平，
其中，所述控制逻辑电路将第一存储器单元的阈值电压分布的劣化程度存储为确定第一存储器单元的阈值电压分布的劣化的结果，并且通过将第一存储器单元的阈值电压分布的劣化程度与存储在存储器器件中的偏移电平补偿表进行比较来调整虚拟读取电压的偏移电平。
11.如权利要求10所述的存储器器件，其中，
所述第一虚拟读取操作包括通过向第一字线施加分别具有有效字线电压可变单元的电压间隙的多个字线电压而执行的多个感测操作，以及
所述单元计数器在第一存储器单元当中对具有阈值电压分布中的多个字线电压当中的阈值电压的存储器单元的数量进行计数，并将具有阈值电压的存储器单元的数量作为计数信息提供给控制逻辑电路。
12.如权利要求10所述的存储器器件，其中，
所述第一字线是第二字线。
13.如权利要求10所述的存储器器件，其中，
所述第二读取操作是第一读取操作之后的读取操作。
14.如权利要求10所述的存储器器件，其中，
所述第二存储器单元被连接到第二串选择线，所述第二串选择线与连接到第一存储器单元的第一串选择线相邻。
15.如权利要求10所述的存储器器件，其中，
所述页面缓冲器电路在针对存储器器件的位线执行一次预充电之后，通过改变所述页面缓冲器电路的测出节点的展开时间段来执行多个感测操作。
16.一种存储设备，包括：
存储器器件，被配置为通过在第一读取操作中执行第一虚拟读取操作，执行针对被连接到多个字线当中的第一字线的第一存储器单元的单元计数操作，以及将单元计数操作的结果作为计数信息发送到存储器控制器；以及
存储器控制器，被配置为基于从存储器器件接收的计数信息来控制存储器器件确定第一存储器单元的阈值电压分布的劣化程度，通过将阈值电压分布的确定的劣化程度与存储在存储器器件中的偏移电平补偿表进行比较来调整用于第二读取操作中的第二虚拟操作的虚拟读取电压的偏移电平，以及基于调整后的偏移电平来执行包括第二虚拟读取操作的第二读取操作。
17.如权利要求16所述的存储设备，其中，所述存储器控制器将调整后的偏移电平与对应于第二读取操作的读取命令信号一起发送到存储器器件。
CN201910122861.XA 2018-02-26 2019-02-18 非易失性存储器器件及其操作方法 Active CN110197690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180023162A KR102402668B1 (ko) 2018-02-26 2018-02-26 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
KR10-2018-0023162 2018-02-26

Publications (2)

Publication Number Publication Date
CN110197690A CN110197690A (zh) 2019-09-03
CN110197690B true CN110197690B (zh) 2024-08-02

Family

ID=67684941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910122861.XA Active CN110197690B (zh) 2018-02-26 2019-02-18 非易失性存储器器件及其操作方法

Country Status (3)

Country Link
US (1) US10734082B2 (zh)
KR (1) KR102402668B1 (zh)
CN (1) CN110197690B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6876755B2 (ja) * 2019-07-29 2021-05-26 ウィンボンド エレクトロニクス コーポレーション 半導体装置および連続読出し方法
CN110706735B (zh) * 2019-09-30 2021-09-14 中国科学院微电子研究所 一种NAND Flash存储器读阈值电压修复方法
CN112947841A (zh) * 2019-11-26 2021-06-11 珠海零边界集成电路有限公司 一种读取嵌入式闪存数据的方法、装置、设备及存储介质
US11302405B2 (en) * 2019-12-10 2022-04-12 Intel Corporation System approach to reduce stable threshold voltage (Vt) read disturb degradation
KR20210096425A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 비휘발성 메모리 장치
US11294819B2 (en) * 2020-03-31 2022-04-05 Western Digital Technologies, Inc. Command optimization through intelligent threshold detection
US11200956B2 (en) * 2020-04-23 2021-12-14 Micron Technology, Inc. Read level calibration in memory devices using embedded servo cells
US11049582B1 (en) 2020-05-07 2021-06-29 Micron Technology, Inc. Detection of an incorrectly located read voltage
KR20220010210A (ko) 2020-07-17 2022-01-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 읽기 동작 방법
US11049547B1 (en) * 2020-08-05 2021-06-29 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, and storage device including the non-volatile memory device
KR20220029233A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 페이지 버퍼 회로 및 이를 포함하는 메모리 장치
CN114093408A (zh) * 2020-10-20 2022-02-25 长江存储科技有限责任公司 存储器的读取方法以及电压补偿装置
CN113421601B (zh) * 2021-06-29 2022-11-04 长江存储科技有限责任公司 闪存存储器的操作方法以及闪存存储器
KR20230005634A (ko) * 2021-07-01 2023-01-10 에스케이하이닉스 주식회사 리드 동작을 수행하는 저장 장치 및 그 동작 방법
CN113553213B (zh) * 2021-07-14 2022-11-04 长江存储科技有限责任公司 存储单元的数据读取方法、存储器、存储系统及存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114078A (ja) 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
US7577036B2 (en) * 2007-05-02 2009-08-18 Micron Technology, Inc. Non-volatile multilevel memory cells with data read of reference cells
KR100837282B1 (ko) 2007-06-14 2008-06-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법
KR101391362B1 (ko) * 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
JP5361603B2 (ja) 2009-08-13 2013-12-04 株式会社東芝 コントローラ
US8370719B2 (en) 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
US8406053B1 (en) 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
KR102215741B1 (ko) 2014-06-23 2021-02-17 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160150507A (ko) * 2015-06-22 2016-12-30 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102435027B1 (ko) * 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102451154B1 (ko) * 2015-12-07 2022-10-06 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102376505B1 (ko) * 2016-01-13 2022-03-18 삼성전자주식회사 불휘발성 메모리 장치 내 소거 불량 워드라인 검출 방법
KR102461447B1 (ko) * 2016-01-15 2022-11-02 삼성전자주식회사 불휘발성 메모리 시스템
US10789124B2 (en) * 2018-09-28 2020-09-29 Intel Corporation Techniques to a set voltage level for a data access

Also Published As

Publication number Publication date
KR102402668B1 (ko) 2022-05-26
US20190267104A1 (en) 2019-08-29
CN110197690A (zh) 2019-09-03
US10734082B2 (en) 2020-08-04
KR20190102599A (ko) 2019-09-04

Similar Documents

Publication Publication Date Title
CN110197690B (zh) 非易失性存储器器件及其操作方法
CN108364667B (zh) 非易失性存储器器件及其编程方法
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
US8854879B2 (en) Method of programming a nonvolatile memory device and nonvolatile memory device performing the method
US8681543B2 (en) Nonvolatile memory device and related method of programming
US8432741B2 (en) Nonvolatile memory device and nonvolatile memory system employing same
US10930358B2 (en) Memory system and method of operating the same
US8446776B2 (en) Method of programming memory cells for a non-volatile memory device
CN107403636B (zh) 读取非易失性存储设备的方法
CN107369470B (zh) 存储设备的编程方法和使用其的存储系统
KR101517597B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법
US8385120B2 (en) Method of programming a nonvolatile memory device
CN107068191B (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
US8488386B2 (en) Nonvolatile memory device for reducing interference between word lines and operation method thereof
CN110648708A (zh) 半导体存储器装置、其操作方法以及存储器系统
CN116312706A (zh) 用于存储器装置上的读取和编程验证操作的源极偏置温度补偿
CN111145812A (zh) 存储器装置及其操作方法
US20210280241A1 (en) Semiconductor memory device and method for operating the same
US11862258B2 (en) Memory device and operating method thereof
US11550492B2 (en) Semiconductor memory device, controller, and memory system having semiconductor memory device and controller
US11049547B1 (en) Non-volatile memory device, operating method thereof, and storage device including the non-volatile memory device
US11404132B2 (en) Method for measuring interference in a memory device
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
US20220308760A1 (en) Memory system and method of operating the memory system
US20210065812A1 (en) Memory device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant