CN110149770A - 多层印制电路板的制造方法及多层印制电路板 - Google Patents

多层印制电路板的制造方法及多层印制电路板 Download PDF

Info

Publication number
CN110149770A
CN110149770A CN201910508011.3A CN201910508011A CN110149770A CN 110149770 A CN110149770 A CN 110149770A CN 201910508011 A CN201910508011 A CN 201910508011A CN 110149770 A CN110149770 A CN 110149770A
Authority
CN
China
Prior art keywords
target area
circuit board
printed circuit
core material
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910508011.3A
Other languages
English (en)
Inventor
黄云钟
曹磊磊
何为
张胜涛
唐耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Founder Hi Tech Electronic Co Ltd
Peking University Founder Group Co Ltd
Original Assignee
Chongqing Founder Hi Tech Electronic Co Ltd
Peking University Founder Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Founder Hi Tech Electronic Co Ltd, Peking University Founder Group Co Ltd filed Critical Chongqing Founder Hi Tech Electronic Co Ltd
Priority to CN201910508011.3A priority Critical patent/CN110149770A/zh
Publication of CN110149770A publication Critical patent/CN110149770A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0214—Back-up or entry material, e.g. for mechanical drilling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种多层印制电路板的制造方法和使用该方法制成的多层印制电路板，多层印制电路板的制造方法包括：将内层芯板两侧基铜上的目标区域内的部分基铜去除；将至少两个内层芯板层叠设置，并使至少两个内层芯板的目标区域在第一方向上的投影相重合，第一方向为垂直内层芯板表面的方向；对层叠设置的至少两个内层芯板进行压合处理以形成基板；在基板的外表面上与目标区域相对应的区域开设通孔，通孔的截面面积大于目标区域的面积。本发明通过在压合之前蚀刻掉预设钻孔位置的铜，减小了钻孔时钻咀受到的阻力，蚀刻目标区域后形成的圆环对钻咀起到了导向作用，避免了钻孔时钻咀走偏的问题，提升了多层印制电路板上通孔的加工精度。

Description

多层印制电路板的制造方法及多层印制电路板
技术领域
本发明涉及印制电路板技术领域，具体而言，涉及一种多层印制电路板的制造方法和一种多层印制电路板。
背景技术
一般的，多层印制电路板不同于单、双面电路板，在多层印制电路板中设置了多个层次，每个层次多设置了电路图形，多层印制电路板是由多个已完成内层图形的芯板叠压而成，在多层印制电路板制作过程中，钻孔是非常关键的工序之一，钻孔精度将直接影响多层印制电路板的信号传输、以及电性能等可靠性问题。如图1所示，在通常的钻孔方法中，由于内层铜的厚度较大，钻孔过程中产生的瞬间局部温度过高而造成多层电路板1’材料瞬间膨胀变形，会直接导致钻咀2’发生偏移，进而导致钻孔精度低、偏离预设钻孔位置3’等问题，使得通孔实际位置4’与预设钻孔位置3’不同，影响产品的可靠性。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本发明的第一个方面在于，提出一种多层印制电路板的制造方法。
本发明的第二个方面在于，提出一种多层印制电路板。
有鉴于此，根据本发明的第一个方面，提供了一种多层印制电路板的制造方法，其包括：将内层芯板两侧基铜上的目标区域内的部分基铜去除；将至少两个内层芯板层叠设置，并使至少两个内层芯板的目标区域在第一方向上的投影相重合，第一方向为垂直内层芯板表面的方向；对层叠设置的至少两个内层芯板进行压合处理以形成基板；在基板的外表面上与目标区域相对应的区域开设通孔，通孔的截面面积大于目标区域的面积。
本发明提供的多层印制电路板的制备方法，在将至少两个多层内层芯板压合之前，在内层芯板的预设钻孔位置(目标区域)提前将两侧的基铜去除，然后将多层内层芯板压合制成基板，在基板的预设钻孔位置钻孔。由于预设钻孔位置的基铜被提前去除，减少了钻孔时钻咀所受的阻力，进而降低了钻咀刃部的磨损；同时，至少两个内层芯板的目标区域在第一方向(垂直内层芯板表面的方向，即垂直压合后形成的基板外表面的方向)上的投影相重合，蚀刻目标区域后形成的圆环对钻咀的钻进起到了导向作用，能够防止钻孔时钻咀的走偏，提升了钻孔孔位精度和钻孔加工效率，降低了钻孔成本，特别是钻咀磨损成本、使用特殊铝片的成本、使用垫板的成本。其中，所述基板的外表面上与目标区域相对应的区域为预设钻孔位置，目标区域在第一方向上的投影位于该区域(预设钻孔位置)范围内。所述将至少两个内层芯板层叠设置具体包括：将内层芯板、胶片(树脂层)与铜皮等材料与钢板、牛皮垫纸等，完成至少两个内层芯板的上下对准、落齐，以备完成压合操作。
优选地，去除内层芯板上目标区域的基铜的步骤与制作内层芯板的内层图形的步骤同时进行，由于该步骤与制作内层图形同时进行，实现了在不增加原有的制作步骤的情况下，完成钻孔的预处理工序(蚀刻目标区域)，提升了多层印制电路板的生产效率，降低了其生产成本。
另外，根据本发明提供的上述技术方案中的多层印制电路板的制造方法，还可以具有如下附加技术特征：
在上述技术方案中，优选地，将内层芯板两侧基铜上的目标区域内的部分基铜去除的步骤，具体包括：蚀刻去除内层芯板两侧基铜上目标区域内的部分基铜，直至露出内层芯板的树脂层。
在该技术方案中，蚀刻去除内层芯板两侧基铜上目标区域内的部分基铜，直至露出内层芯板的树脂层，由于数值层的硬度远低于铜层的硬度，因此减小了钻孔过程中，钻咀收到的阻力，优选地，去除内层芯板两侧基铜上目标区域内的部分基铜的工艺与制作内层芯板上内层图形的工艺相同，从而使工艺人员可以将去除内层芯板上目标区域的基铜的步骤与制作内层芯板的内层图形的步骤同时进行，实现了在不增加原有的制作步骤的情况下，完成钻孔的预处理工序(蚀刻目标区域)，提升了多层印制电路板的生产效率，降低了其生产成本。
优选地，还可以采用机械加工(例如钻加工、铣加工和磨加工等)去除内层芯板两侧基铜上目标区域内的部分基铜，在去除基铜的同时还可以去除部分树脂层，进一步减小加工通孔时钻咀受到的阻力，提高了多层印制电路板上通孔的精度。
在上述任一技术方案中，优选地，内层芯板两侧基铜上的目标区域为圆形区域，圆形区域的直径小于通孔的直径，圆形区域的圆心位于通孔的轴线上。
在该技术方案中，内层芯板两侧基铜上的目标区域为圆形区域，圆形区域的直径小于通孔的直径，防止通孔无法覆盖目标区域，以避免通孔打通后多层印制电路板的层间无法导通问题，同时，由于加工圆形区域时存在误差，加工的圆形区域的直径小于通孔的直径，能够保证加工出的通孔可以覆盖圆形区域，即通孔在垂直表面的方向上的投影能够覆盖目标区域的投影；圆形区域的圆心位于通孔的轴线上，内层芯板上蚀刻目标区域后产生的圆环对钻咀的进刀起到了导向作用，能够纠正钻孔时钻咀的走偏，防止进刀位置与出刀位置出现较大偏差，提升了钻孔孔位精度和钻孔加工效率。
各内层芯板圆形区域的直径可以不相等，圆形区域的直径按内层芯板从上至下的叠放次序依次增加，只需保证圆形区域的圆心位于通孔的轴线上。
在上述任一技术方案中，优选地，圆形区域的直径为通孔的直径的50％至90％。
在该技术方案中，圆形区域的直径为通孔的直径的50％至90％，在此直径范围内，圆形区域的直径小于通孔的直径，避免了通孔打通后，可能存在的多层印制电路板的层间无法导通问题，同时，在此直径范围内，圆形区域对钻咀起到了良好的导向作用。
优选地，圆形区域的直径为通孔的直径的80％，此时蚀刻圆形区域产生的圆环对钻咀的导向作用更好，例如，通孔的直径为0.2mm时，圆形区域的直径优选为0.16mm。
在上述任一技术方案中，优选地，内层芯板两侧基铜上的目标区域为正多边形区域，正多边形区域的外接圆直径小于通孔的直径，正多边形区域的中心位于通孔的轴线上。
在该技术方案中，内层芯板两侧基铜上的目标区域为正多边形区域，多边形区域的外接圆直径小于通孔的直径，防止通孔无法覆盖目标区域，以避免通孔打通后多层印制电路板的层间无法导通问题，同时，由于加工圆形区域时存在误差，加工的圆形区域的直径小于通孔的直径，进而能够保证加工出的通孔能够覆盖圆形区域，即通孔在垂直表面的方向上的投影能够覆盖目标区域的投影；正多边形区域的中心位于通孔的轴线上，内层芯板上目标区域区域对钻咀的进刀起到了导向作用，能够纠正钻孔时钻咀的走偏，防止进刀位置与出刀位置出现较大偏差，提升了钻孔孔位精度和钻孔加工效率。优选地，外接圆的直径为通孔的直径的50％至90％，通常使用80％。
优选地，内层芯板两侧基铜上的目标区域可以为任意形状的区域，只需满足通孔能够覆盖目标区域的条件，即可避免通孔打通后多层印制电路板的层间无法导通问题，以及能够纠正钻孔时钻咀的走偏，防止进刀位置与出刀位置出现较大偏差，提升了钻孔孔位精度和钻孔加工效率。
在上述任一技术方案中，优选地，在将至少两个内层芯板层叠设置的步骤之前，还包括：对内层芯板进行内层图形转移和内层刻蚀，以形成内层图形。
在该技术方案中，对内层芯板进行内层图形转移，并采用酸性溶液进行图形化处理，以形成所述内层图形。
优选地，去除内层芯板上目标区域的基铜的步骤与制作内层芯板的内层图形的步骤同时进行，由于该步骤与制作内层图形同时进行，实现了在不增加原有的制作步骤的情况下，完成钻孔的预处理工序(蚀刻目标区域)，提升了多层印制电路板的生产效率，降低了其生产成本。
在上述任一技术方案中，优选地，在对内层芯板进行内层图形转移和内层刻蚀，以形成内层图形的步骤之后，以及将至少两个内层芯板层叠设置的步骤之前，还包括：对形成内层图形的内层芯板进行棕化处理。
在该技术方案中，对形成内层图形的内层芯板进行棕化处理，以增强基铜层与树脂层的结合能力。
在上述任一技术方案中，优选地，在去除内层芯板两侧基铜上目标区域内的部分基铜的步骤之前，还包括：根据通孔的位置确定内层芯板两侧基铜上的目标区域；标记内层芯板两侧基铜上的目标区域。
在该技术方案中，为了保证加工通孔的精度，在去除内层芯板两侧基铜上目标区域内的部分基铜之前，根据基板上加工通孔的预设位置，标记出内层芯板两侧基铜上的目标区域，以保证目标区域的定位精度，进而保证给加工通孔的位置精度。
在上述任一技术方案中，优选地，在基板的外表面上与目标区域相对应的区域开设通孔的步骤，具体包括：按照预设加工参数在基板的外表面上与目标区域相对应的区域开设通孔。
在该技术方案中，按照加工参数在基板的外表面上与目标区域相对应的区域进行钻孔处理，加工参数根据实际工作情况(内层芯板的层数、内层芯板的材料等)确定。
根据本发明的第二个方面，提供了一种多层印制电路板，多层印制电路板采用上述任一技术方案所提供的印制电路板的制造方法制备而成。
本发明提供的多层印制电路板，采用上述任一技术方案所述的多层印制电路板的制造方法制备而成，因此具有该多层印制电路板的制造方法的全部有益效果，在此不再赘述。
本发明的附加方面和优点将在下面的描述部分中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了现有多层印制电路板的通孔加工过程示意图；
图2示出了根据本发明的一个实施例提供的多层印制电路板的制造方法的流程示意图；
图3示出了根据本发明的另一个实施例提供的多层印制电路板的制造方法的流程示意图；
图4示出了根据本发明的又一个实施例提供的多层印制电路板的制造方法的流程示意图；
图5示出了根据本发明的又一个实施例提供的多层印制电路板的制造方法的流程示意图；
图6示出了根据本发明的又一个实施例提供的多层印制电路板的制造方法的流程示意图；
图7示出了根据本发明的又一个实施例提供的多层印制电路板的制造方法的流程示意图；
图8示出了根据本发明的又一个实施例提供的内层芯板的结构示意图；
图9示出了根据本发明的一个实施例中多层印制电路板的加工过程示意图；
图10示出了根据本发明的另一个实施例中多层印制电路板的加工过程示意图。
其中，图1中的附图标记与部件名称之间的对应关系为：
1’多层电路板，2’钻咀，3’预设钻孔位置，4’通孔实际位置；
图8至图10中附图标记与部件名称之间的对应关系为：
1基板，10内层芯板，102基铜，104目标区域，106树脂层，12外表面，14通孔，2钻咀。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面参照图2至图10描述根据本发明一些实施例所述的多层印制电路板的制造方法和多层印制电路板。
图2示出了根据本发明的一个实施例提供的多层印制电路板的制造方法的流程示意图。
如图2所示，根据本发明的一个实施例提供的多层印制电路板的制造方法包括：
S202，将内层芯板两侧基铜上的目标区域内的部分基铜去除；
S204，将至少两个内层芯板层叠设置，并使至少两个内层芯板的目标区域在第一方向上的投影相重合，第一方向为垂直内层芯板表面的方向；
S206，对层叠设置的至少两个内层芯板进行压合处理以形成基板；
S208，在基板的外表面上与目标区域相对应的区域开设通孔，通孔的截面面积大于目标区域的面积。
本实施例提供的多层印制电路板的制备方法，在将至少两个多层内层芯板压合之前，在内层芯板的预设钻孔位置(目标区域)提前将两侧的基铜去除，然后将多层内层芯板压合制成基板，在基板的预设钻孔位置钻孔。由于预设钻孔位置的基铜被提前去除，减少了钻孔时钻咀所受的阻力，进而降低了钻咀刃部的磨损；同时，至少两个内层芯板的目标区域在第一方向(垂直基板表面的方向)上的投影相重合，蚀刻目标区域后形成的圆环对钻咀的钻进起到了导向作用，能够防止钻孔时钻咀的走偏，提升了钻孔孔位精度和钻孔加工效率，降低了钻孔成本，特别是钻咀磨损成本、使用特殊铝片的成本、使用垫板的成本。其中，所述基板的外表面上与目标区域相对应的区域为预设钻孔位置，目标区域在第一方向上的投影位于该区域(预设钻孔位置)范围内。所述将至少两个内层芯板层叠设置具体包括：将内层芯板、胶片(树脂层)与铜皮等材料与钢板、牛皮垫纸等，完成至少两个内层芯板的上下对准、落齐，以备完成压合操作。
优选地，去除内层芯板上目标区域的基铜的步骤与制作内层芯板的内层图形的步骤同时进行，由于该步骤与制作内层图形同时进行，实现了在不增加原有的制作步骤的情况下，完成钻孔的预处理工序(蚀刻目标区域)，提升了多层印制电路板的生产效率，降低了其生产成本。
图3示出了根据本发明的一个实施例提供的多层印制电路板的制造方法的流程示意图。
如图3所示，根据本发明的一个实施例提供的多层印制电路板的制造方法包括：
S302，蚀刻去除内层芯板两侧基铜上的目标区域内的部分基铜，直至露出内层芯板的树脂层；
S304，将至少两个内层芯板层叠设置，并使至少两个内层芯板的目标区域在第一方向上的投影相重合，第一方向为垂直内层芯板表面的方向；
S306，对层叠设置的至少两个内层芯板进行压合处理以形成基板；
S308，在基板的外表面上与目标区域相对应的区域开设通孔，通孔的截面面积大于目标区域的面积。
在该实施例中，蚀刻去除内层芯板两侧基铜上目标区域内的部分基铜，直至露出内层芯板的树脂层，由于数值层的硬度远低于铜层的硬度，因此减小了钻孔过程中，钻咀收到的阻力，优选地，去除内层芯板两侧基铜上目标区域内的部分基铜的工艺与制作内层芯板上内层图形的工艺相同，从而使工艺人员可以将去除内层芯板上目标区域的基铜的步骤与制作内层芯板的内层图形的步骤同时进行，实现了在不增加原有的制作步骤的情况下，完成钻孔的预处理工序(蚀刻目标区域)，提升了多层印制电路板的生产效率，降低了其生产成本。
优选地，还可以采用机械加工(例如钻加工、铣加工和磨加工等)去除内层芯板两侧基铜上目标区域内的部分基铜，在去除基铜的同时还可以去除部分树脂层，进一步减小加工通孔时钻咀受到的阻力，提高了多层印制电路板上通孔的精度。
在本发明的一个实施例中，优选地，内层芯板两侧基铜上的目标区域为圆形区域，圆形区域的直径小于通孔的直径，圆形区域的圆心位于通孔的轴线上。
在该实施例中，内层芯板两侧基铜上的目标区域为圆形区域，圆形区域的直径小于通孔的直径，防止通孔无法覆盖目标区域，以避免通孔打通后多层印制电路板的层间无法导通问题，同时，由于加工圆形区域时存在误差，加工的圆形区域的直径小于通孔的直径，能够保证加工出的通孔可以覆盖圆形区域，即通孔在垂直表面的方向上的投影能够覆盖目标区域的投影；圆形区域的圆心位于通孔的轴线上，内层芯板上蚀刻目标区域后产生的圆环对钻咀的进刀起到了导向作用，能够纠正钻孔时钻咀的走偏，防止进刀位置与出刀位置出现较大偏差，提升了钻孔孔位精度和钻孔加工效率。
各内层芯板圆形区域的直径可以不相等，圆形区域的直径按内层芯板从上至下的叠放次序依次增加，只需保证圆形区域的圆心位于通孔的轴线上。
在本发明的一个实施例中，优选地，圆形区域的直径为通孔的直径的50％至90％。
在该实施例中，在该技术方案中，圆形区域的直径为通孔的直径的50％至90％，在此直径范围内，圆形区域的直径小于通孔的直径，避免了通孔打通后，可能存在的多层印制电路板的层间无法导通问题，同时，在此直径范围内，圆形区域对钻咀起到了良好的导向作用。
优选地，圆形区域的直径为通孔的直径的80％，此时蚀刻圆形区域产生的圆环对钻咀的导向作用更好，例如，通孔的直径为0.2mm时，圆形区域的直径优选为0.16mm。
在本发明的一个实施例中，优选地，内层芯板两侧基铜上的目标区域为正多边形区域，正多边形区域的外接圆直径小于通孔的直径，正多边形区域的中心位于通孔的轴线上。
在该实施例中，内层芯板两侧基铜上的目标区域为正多边形区域，多边形区域的外接圆直径小于通孔的直径，防止通孔无法覆盖目标区域，以避免通孔打通后多层印制电路板的层间无法导通问题，同时，由于加工圆形区域时存在误差，加工的圆形区域的直径小于通孔的直径，进而能够保证加工出的通孔能够覆盖圆形区域，即通孔在垂直表面的方向上的投影能够覆盖目标区域的投影；正多边形区域的中心位于通孔的轴线上，内层芯板上目标区域区域对钻咀的进刀起到了导向作用，能够纠正钻孔时钻咀的走偏，防止进刀位置与出刀位置出现较大偏差，提升了钻孔孔位精度和钻孔加工效率。优选地，外接圆的直径为通孔的直径的50％至90％，通常使用80％。
优选地，内层芯板两侧基铜上的目标区域可以为任意形状的区域，只需满足通孔能够覆盖目标区域的条件，即可避免通孔打通后多层印制电路板的层间无法导通问题，以及能够纠正钻孔时钻咀的走偏，防止进刀位置与出刀位置出现较大偏差，提升了钻孔孔位精度和钻孔加工效率。
图4示出了根据本发明的一个实施例提供的多层印制电路板的制造方法的流程示意图。
如图4所示，根据本发明的一个实施例提供的多层印制电路板的制造方法包括：
S402，将内层芯板两侧基铜上的目标区域内的部分基铜去除；
S404，对内层芯板进行内层图形转移和内层刻蚀，以形成内层图形；
S406，将至少两个内层芯板层叠设置，并使至少两个内层芯板的目标区域在第一方向上的投影相重合，第一方向为垂直内层芯板表面的方向；
S408，对层叠设置的至少两个内层芯板进行压合处理以形成基板；
S410，在基板的外表面上与目标区域相对应的区域开设通孔，通孔的截面面积大于目标区域的面积。
在该实施例中，对内层芯板进行内层图形转移，并采用酸性溶液进行图形化处理，以形成所述内层图形。
优选地，在该实施例中S402和S404可以在同一步骤内进行，采用与内层图形蚀刻相同的工艺去除内层芯板两侧基铜上的目标区域内的部分基铜。去除内层芯板上目标区域的基铜的步骤与制作内层芯板的内层图形的步骤同时进行，由于该步骤与制作内层图形同时进行，实现了在不增加原有的制作步骤的情况下，完成钻孔的预处理工序(蚀刻目标区域)，提升了多层印制电路板的生产效率，降低了其生产成本。S404也可以在S402之前进行。
图5示出了根据本发明的一个实施例提供的多层印制电路板的制造方法的流程示意图。
如图5所示，根据本发明的一个实施例提供的多层印制电路板的制造方法包括：
S502，将内层芯板两侧基铜上的目标区域内的部分基铜去除；
S504，对内层芯板进行内层图形转移和内层刻蚀，以形成内层图形；
S506，将形成内层图形的内层芯板进行棕化处理；
S508，将至少两个内层芯板层叠设置，并使至少两个内层芯板的目标区域在第一方向上的投影相重合，第一方向为垂直内层芯板表面的方向；
S510，对层叠设置的至少两个内层芯板进行压合处理以形成基板；
S512，在基板的外表面上与目标区域相对应的区域开设通孔，通孔的截面面积大于目标区域的面积。
在该实施例中，对形成内层图形的内层芯板进行棕化处理，以增强基铜层与树脂层的结合能力，进而提升多层印制电路板的稳定性。
优选地，在该实施例中S502和S504可以在同一步骤内进行，采用与内层图形蚀刻相同的工艺去除内层芯板两侧基铜上的目标区域内的部分基铜。S504也可以在S502之前进行。
图6示出了根据本发明的一个实施例提供的多层印制电路板的制造方法的流程示意图。
如图6所示，根据本发明的一个实施例提供的多层印制电路板的制造方法包括：
S602，根据通孔的位置确定内层芯板两侧基铜上的目标区域；
S604，标记内层芯板两侧基铜上的目标区域；
S606，将内层芯板两侧基铜上的目标区域内的部分基铜去除；
S608，将至少两个内层芯板层叠设置，并使至少两个内层芯板的目标区域在第一方向上的投影相重合，第一方向为垂直内层芯板表面的方向；
S610，对层叠设置的至少两个内层芯板进行压合处理以形成基板；
S612，在基板的外表面上与目标区域相对应的区域开设通孔，通孔的截面面积大于目标区域的面积。
在该实施例中，为了保证加工通孔的精度，在去除内层芯板两侧基铜上目标区域内的部分基铜之前，根据基板上加工通孔的预设位置，标记出内层芯板两侧基铜上的目标区域，以保证目标区域的定位精度，进而保证给加工通孔的位置精度。
图7示出了根据本发明的一个实施例提供的多层印制电路板的制造方法的流程示意图。
如图7所示，根据本发明的一个实施例提供的多层印制电路板的制造方法包括：
S702，将内层芯板两侧基铜上的目标区域内的部分基铜去除；
S704，将至少两个内层芯板层叠设置，并使至少两个内层芯板的目标区域在第一方向上的投影相重合，第一方向为垂直内层芯板表面的方向；
S706，对层叠设置的至少两个内层芯板进行压合处理以形成基板；
S708，按照预设加工参数在基板的外表面上与目标区域相对应的区域开设通孔，通孔的截面面积大于目标区域的面积。
在该技术方案中，按照加工参数对基板的外表面上与目标区域相对应的区域进行钻孔处理，加工参数根据实际工作情况(内层芯板的层数、内层芯板的材料等)确定。
根据本发明的第二个方面，提供了一种多层印制电路板，多层印制电路板采用上述任一实施例所提供的多层印制电路板的制造方法制备而成。
本发明提供的多层印制电路板采用上述任一实施例的多层印制电路板的制造方法制备而成，因此具有该多层印制电路板的制造方法的全部有益效果，在此不再赘述。
下面结合图8至图10对采用本发明的多层印制电路板的制造方法制得的多层印制电路板的加工过程具体说明：
实施例一：
如图8和图9所示：第一步，去除内层芯板10两侧基铜102上的目标区域104内的部分基铜102，直至露出树脂层106；
第二步，将至少两个内层芯板10层叠设置，并使至少两个内层芯板10的目标区域104在第一方向上的投影相重合，第一方向为垂直内层芯板10表面的方向；
第三步，对层叠设置的至少两个所述内层芯板10进行压合处理以形成基板1；
第四步，在基板1的外表面12上与目标区域104相对应的区域使用钻咀2开设通孔14，通孔14的截面面积大于目标区域104的面积。
实施例二：
如图8和图9所示：第一步，根据通孔14的位置确定内层芯板10两侧基铜102上的目标区域104；
第二步，标记内层芯板10两侧基铜102上的目标区域104；
第三步，去除内层芯板10两侧基铜102上的目标区域104内的部分基铜102，直至露出树脂层106；
第四步，将至少两个内层芯板10层叠设置，并使至少两个内层芯板10的目标区域104在第一方向上的投影相重合，第一方向为垂直内层芯板10表面的方向；
第五步，对层叠设置的至少两个所述内层芯板10进行压合处理以形成基板1；
第六步，在基板1的外表面12上与目标区域104相对应的区域使用钻咀2开设通孔14，通孔14的截面面积大于目标区域104的面积。
实施例三：
如图8、图9和图10所示：第一步，去除内层芯板10两侧基铜102上的目标区域104内的部分基铜102，直至露出树脂层106；
第二步，使用硬度较低的金属(例如铝)覆盖目标区域104；
第三步，将至少两个内层芯板10层叠设置，并使至少两个内层芯板10的目标区域104在第一方向上的投影相重合，第一方向为垂直内层芯板10表面的方向；
第四步，对层叠设置的至少两个所述内层芯板10进行压合处理以形成基板1；
第五步，在基板1的外表面12上与目标区域104相对应的区域使用钻咀2开设通孔14，通孔14的截面面积大于目标区域104的面积。
以上结合附图详细说明了本发明的技术方案，本发明提出了一种多层印制电路板的制造方法，通过在压合之前蚀刻掉钻孔位置的内层铜，避免钻孔时钻咀走偏的问题，提升了多层印制电路板的钻孔精度，降低了钻咀的磨损。
在本发明中，术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多层印制电路板的制造方法，其特征在于，包括：
将内层芯板两侧基铜上的目标区域内的部分基铜去除；
将至少两个所述内层芯板层叠设置，并使至少两个所述内层芯板的所述目标区域在第一方向上的投影相重合，所述第一方向为垂直所述内层芯板表面的方向；
对层叠设置的至少两个所述内层芯板进行压合处理以形成基板；
在所述基板的外表面上与所述目标区域相对应的区域开设通孔，所述通孔的截面面积大于所述目标区域的面积。
2.根据权利要求1所述的多层印制电路板的制造方法，其特征在于，所述将内层芯板两侧基铜上的目标区域内的部分基铜去除的步骤，具体包括：
蚀刻去除所述内层芯板两侧基铜上的目标区域内的部分基铜，直至露出所述内层芯板的树脂层。
3.根据权利要求1所述的多层印制电路板的制造方法，其特征在于，
所述内层芯板两侧基铜上的目标区域为圆形区域，所述圆形区域的直径小于所述通孔的直径，所述圆形区域的圆心位于所述通孔的轴线上。
4.根据权利要求3所述的多层印制电路板的制造方法，其特征在于，
所述圆形区域的直径为所述通孔的直径的50％至90％。
5.根据权利要求1所述的多层印制电路板的制造方法，其特征在于，
所述内层芯板两侧基铜上的目标区域为正多边形区域，所述正多边形区域的外接圆直径小于所述通孔的直径，所述正多边形区域的中心位于所述通孔的轴线上。
6.根据权利要求1所述的多层印制电路板的制造方法，其特征在于，在所述将至少两个所述内层芯板层叠设置的步骤之前，还包括：
对所述内层芯板进行内层图形转移和内层刻蚀，以形成内层图形。
7.根据权利要求6所述的多层印制电路板的制造方法，其特征在于，在所述对所述内层芯板进行内层图形转移和内层刻蚀，以形成内层图形的步骤之后，以及所述将至少两个所述内层芯板层叠设置的步骤之前，还包括：
对形成所述内层图形的所述内层芯板进行棕化处理。
8.根据权利要求1所述的多层印制电路板的制造方法，其特征在于，在所述将内层芯板两侧基铜上的目标区域内的部分基铜去除的步骤之前，还包括：
根据所述通孔的位置确定所述内层芯板两侧基铜上的目标区域；
标记所述内层芯板两侧基铜上的目标区域。
9.根据权利要求1至8中任一项所述的多层印制电路板的制造方法，其特征在于，所述在所述基板的外表面上与所述目标区域相对应的区域开设通孔的步骤，具体包括：
按照预设加工参数在所述基板的外表面上与所述目标区域相对应的区域开设所述通孔。
10.一种多层印制电路板，其特征在于，所述多层印制电路板采用如权利要求1至9中任一项所述的多层印制电路板的制造方法制备而成。
CN201910508011.3A 2019-06-12 2019-06-12 多层印制电路板的制造方法及多层印制电路板 Pending CN110149770A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910508011.3A CN110149770A (zh) 2019-06-12 2019-06-12 多层印制电路板的制造方法及多层印制电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910508011.3A CN110149770A (zh) 2019-06-12 2019-06-12 多层印制电路板的制造方法及多层印制电路板

Publications (1)

Publication Number Publication Date
CN110149770A true CN110149770A (zh) 2019-08-20

Family

ID=67591280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910508011.3A Pending CN110149770A (zh) 2019-06-12 2019-06-12 多层印制电路板的制造方法及多层印制电路板

Country Status (1)

Country Link
CN (1) CN110149770A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113015334A (zh) * 2021-02-24 2021-06-22 奥士康科技股份有限公司 一种降低pcb板钻孔磨损的方法
CN114745853A (zh) * 2022-03-30 2022-07-12 金禄电子科技股份有限公司 超厚铜板的孔加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104640354A (zh) * 2013-11-11 2015-05-20 珠海方正科技多层电路板有限公司 一种印制电路板及其背钻孔形成方法
CN104735913A (zh) * 2015-03-23 2015-06-24 华进半导体封装先导技术研发中心有限公司 封装基板过孔的制作方法
CN105430906A (zh) * 2014-09-18 2016-03-23 深南电路有限公司 一种电路板的钻孔方法
CN108770238A (zh) * 2018-07-13 2018-11-06 深圳崇达多层线路板有限公司 一种改善钻孔扯铜的内层图形设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104640354A (zh) * 2013-11-11 2015-05-20 珠海方正科技多层电路板有限公司 一种印制电路板及其背钻孔形成方法
CN105430906A (zh) * 2014-09-18 2016-03-23 深南电路有限公司 一种电路板的钻孔方法
CN104735913A (zh) * 2015-03-23 2015-06-24 华进半导体封装先导技术研发中心有限公司 封装基板过孔的制作方法
CN108770238A (zh) * 2018-07-13 2018-11-06 深圳崇达多层线路板有限公司 一种改善钻孔扯铜的内层图形设计方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113015334A (zh) * 2021-02-24 2021-06-22 奥士康科技股份有限公司 一种降低pcb板钻孔磨损的方法
CN114745853A (zh) * 2022-03-30 2022-07-12 金禄电子科技股份有限公司 超厚铜板的孔加工方法
CN114745853B (zh) * 2022-03-30 2023-07-21 金禄电子科技股份有限公司 超厚铜板的孔加工方法

Similar Documents

Publication Publication Date Title
US8328473B2 (en) Drill and method of producing printed circuit board
CN108901146A (zh) 电路板及其选择性电镀工艺、制作工艺
CN107960019A (zh) 一种实现零残桩的pcb制作方法及pcb
CN1165608A (zh) 具有导电通孔有序分布的金属化层状材料
KR20040014394A (ko) 코어 기판, 이것을 사용한 다층 회로 기판
CN110149770A (zh) 多层印制电路板的制造方法及多层印制电路板
CN107613642B (zh) 含阶梯槽埋容线路板的制作方法
CN104582292B (zh) 一种厚铜电路板的加工方法
CN108174513A (zh) 线路板及其加工方法、功放槽的加工方法
CN112040674A (zh) 阶梯盲槽孔混压高频微波印刷电路板及其加工方法
JP4256603B2 (ja) 積層配線板の製造方法
CN105163499B (zh) 一种pcb板阶梯槽的制备方法
CN106163120A (zh) 控深台阶孔的加工方法和电路板
CN112867292A (zh) 一种高阶hdi印制电路板的制作方法
TW201112899A (en) Boring method for printed substrate
KR20050072678A (ko) 다층 배선 기판 및 이의 제조 방법
CN108401385A (zh) 一种侧壁非金属化的阶梯槽的制作方法及pcb
JPH04193410A (ja) 印刷配線板の製造方法
CN100459824C (zh) 高层数电路板及其制作方法
JPH09191168A (ja) プリント配線基板の導通孔の加工方法
US6845557B2 (en) Method for producing an electronic package possessing controlled impedance characteristics
JP2009060151A (ja) 積層配線板の製造方法
CN102833962A (zh) 一种互联电路板制作的方法及互联电路板
JPH05243747A (ja) 多層配線板の製造方法
US6555914B1 (en) Integrated circuit package via

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190820

RJ01 Rejection of invention patent application after publication