CN110115116A - 在接触垫上形成可焊接焊料沉积物的方法 - Google Patents

在接触垫上形成可焊接焊料沉积物的方法 Download PDF

Info

Publication number
CN110115116A
CN110115116A CN201780078958.4A CN201780078958A CN110115116A CN 110115116 A CN110115116 A CN 110115116A CN 201780078958 A CN201780078958 A CN 201780078958A CN 110115116 A CN110115116 A CN 110115116A
Authority
CN
China
Prior art keywords
nickel
tin
alloy
opening
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780078958.4A
Other languages
English (en)
Other versions
CN110115116B (zh
Inventor
K-J·马泰加特
S·兰普雷希特
J·斯珀林
C·奥德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of CN110115116A publication Critical patent/CN110115116A/zh
Application granted granted Critical
Publication of CN110115116B publication Critical patent/CN110115116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及在接触垫(B)上形成可焊接焊料沉积物的方法，其包含以下步骤：(i)提供或制造有机不导电衬底(A)，所述衬底在第一不导电抗蚀剂层(C)的开口(F)下暴露所述接触垫，(ii)在所述开口的内部(G”)和外部(G’)沉积导电层(G)，使得产生活化表面，从而形成活化开口，(iii)将镍(D)或镍合金(D)电解沉积于所述活化开口中，使得镍/镍合金沉积于所述活化表面上，(iv)将锡(E)或锡合金(E)电解沉积于在步骤(iii)中沉积的所述镍/镍合金上，限制条件是，步骤(iii)或(iv)的所述电解沉积产生经完全填充的活化开口，其中所述经完全填充的活化开口完全充满所述镍/镍合金，或在所述经完全填充的活化开口中，基于所述经完全填充的活化开口的总体积，镍/镍合金的总体积高于锡和锡合金的总体积。

Description

在接触垫上形成可焊接焊料沉积物的方法
本发明涉及(i)在接触垫上形成可焊接焊料沉积物的方法和(ii)暴露活化接触垫上的可焊接焊料沉积物的印刷电路板。
在当前电子产品中容纳了大量的电子组件。为进一步增加所述产品的性能，也需要增加所述组件的性能。
因此，电子组件中的封装得到越来越多的改进，以增加所述组件和最终所述电子产品的性能。通常，由于集成电路面积小、堆积密度高和多个接脚(例如球栅阵列(BGA)、倒装芯片或多芯片模块(MCM))，电子组件越来越小型化。
例如，IBM在1964年引进倒装芯片技术(也称为受控塌陷芯片连接，C4)，以有效地互连芯片(例如集成电路，IC)的芯片垫与电路(例如电路板或另一芯片的电路)的相应垫。这些垫通常也称为接触区。互连通常经由沉积在芯片的垫与电路的垫之间的熔融/经焊接焊料沉积物(也称为焊料球或焊料接头)或代替的位于芯片与电路之间的其它导电粘着材料来实现。可进一步将有机树脂(也称为底部填充物(underfill或underfilling))分配在其间，由此填充芯片与电路之间之间隙，此限制热失配且降低熔融焊料沉积物上的机械应力。此“面对面”封装提供紧密互连和高堆积密度，其中不需要线接合。另一优点是更好的电性能，例如低电感。
在互连之前，通常在芯片的垫或二者的垫上形成可焊接焊料沉积物。如果在电路(例如，电路板的电路)的垫上形成焊料沉积物，则通常使用低温焊料沉积物。通常，焊料沉积物含有锡、铜、金和其混合物作为可焊接金属；低温焊料沉积物特定地含有锡或锡合金。
在互连期间且在其间具有焊料沉积物的相应垫彼此面对时，通常通过在回流焊温度下利用热空气使焊料沉积物熔融，使得在两个相应垫之间形成均匀电连接(熔融/经焊接的焊料沉积物)。为更好地焊接，通常在熔融之前施加助焊剂。
在现代应用中，电路通常提供于电路板、例如印刷电路板上。此一板包含印刷于不导电有机衬底上的电路(通常为铜电路)。有机不导电衬底上的电路是成本有效的且可快速产生。
在芯片中，芯片垫(通常为铜垫)也提供于通常为半导体材料(例如硅)的不导电衬底上。
过去，通过印刷(例如模版印刷)形成可焊接焊料沉积物。然而，如果可焊接沉积物之间的距离(间距；开口中心与相邻开口中心之间的距离)为150μm或以下，则通常达到印刷方法的限值。此外，垫与焊料沉积物之间的结合强度随着焊料沉积物尺寸减小而变弱。
为克服此缺点，在现代应用中电解形成可焊接焊料沉积物。与印刷方法相比，电解沉积通常以较高准确度进行且符合精细布线的要求。因此，可实现具有减小电路板面积的高密度电路。
可焊接焊料沉积物的电解沉积通常以通过(例如)无电方法(例如无电铜沉积)形成导电层(也称为籽晶层)开始。之后，通过电解金属沉积在导电层上依序形成用于可焊接焊料沉积物的金属。
WO 2012/016932 A1涉及在衬底上形成焊料沉积物和非熔融凸块结构的方法。所述方法揭示至少一个接触区(101)、至少一个具有第一导电籽晶层(106)的接触区开口(105)和沉积于所述第一导电籽晶层上的电镀金属或金属合金层(107)。电镀金属或金属合金选自由以下组成的群组：锡、铜、锡合金和铜合金。根据一个实施例，第一阻挡层电镀于至少一个接触区上，其中阻挡层由选自由以下组成的群组的金属或合金组成：镍、锡、铬、钛、银、金、钯、其合金和其多层。第一阻挡层沉积在第一导电籽晶层下方。
此外，WO’932在图6c中揭示阻挡层(115)于金属或金属合金层(107)顶部上。阻挡层(115)可为镍、镍合金的粘着层和/或金保护层。所述阻挡层(115)也可由镍、铬、钛、银、金、钯、其合金和其多层构成，其可通过无电电镀、物理气相沉积或化学气相沉积制得。
WO 2010/046235 A1涉及通过电镀形成焊料沉积物，特定地涉及倒装芯片封装，更特定地涉及由锡和锡合金的电镀焊料形成的倒装芯片接头和板对板焊接接头。类似于WO’932，WO’235揭示直接在接触区顶部上的镍阻挡层。
WO 2012/004136 A2涉及通过电镀形成焊料合金沉积物和(例如)IC衬底与有源组件之间的焊接接头。WO’136揭示包括具有电路的表面的衬底，所述电路包括至少一个接触区、暴露至少一个接触区的焊接掩模、金属籽晶层、抗蚀剂层、由纯锡组成的第一焊接材料和由锡-银合金组成的第二焊接材料层。任选地，镍阻挡层直接形成于接触区上。
US 2006/0219567 A1涉及电路板的导电凸块结构的制作方法。US’567揭示在电路板的至少一个表面上形成的多个电连接垫、具有多个开口以暴露电连接垫的绝缘保护层、在绝缘保护层的表面和其开口上的导电层以及导电层上的金属层，所述金属层经电解沉积。导电层可为镍。金属层可由Pb、Sn、Ag、Cu或其合金构成，优选地金属层由铜构成。
EP 1 322 146 A1涉及电子封装、特定地倒装芯片封装，更特定地涉及由有机电路板上的电镀焊料形成的倒装芯片接头和板对板焊接接头。EP’146揭示有机板、至少一个接触垫、暴露接触垫的焊接掩模、所述板上沉积的薄金属层、位于所述垫具有至少一个开口的抗蚀剂层和通过电镀于所述开口中形成的焊接材料。薄金属层可为锡。焊料金属是由选自由以下组成的群组的元素的混合物制得的合金：铅、锡、银、铜、铋、锑、锌、镍、铝、镁、铟、碲和镓。在EP’146中，图3C揭示阻挡层，其可为镍。
US 2007/0161223 A1揭示制作方法，其包括提供具有多个第一、第二和第三导电垫的电路板；在电路板上形成第一和第二导电层；分别在第一和第二导电层上形成第一和第二抗蚀剂层，所述抗蚀剂层具有多个开口以暴露垫上的导电层；在第一和第二抗蚀剂层的开口中形成金属层；和在金属层上形成第一连接层。
US 2006/0043158 A1揭示制作电路板的电连接的方法。电路板在其上具有多个电连接垫。保护层施加于电路板上且具有多个开口以暴露电连接垫。导电层形成于保护层和电连接垫上。抗蚀剂层施加在导电层上，且具有一组开口以暴露覆盖一些电连接垫的导电层的部分。将第一金属层电镀于抗蚀剂层的开口中。另一组开口穿过对应于其余电连接垫的抗蚀剂层形成。将第二金属层电镀于第一金属层上及其余电连接垫之上，以在电路板上形成不同电连接。
US 2007/0278673 A1涉及具有预焊接凸块的电路板的修复结构和修复其的方法，且更特定地涉及通过微电极修复缺陷预焊接凸块的方法。
尽管可焊接焊料沉积物的电解沉积存在优于印刷方法的若干优点，但也面临挑战。现有电解沉积方法需要适于越来越小型化的垫大小。相应方法需要简单并可靠。尽管垫大小减小，但需要维持垫与焊料沉积物之间可接受的结合强度。
此外，需要充分抑制铜离子从铜垫穿过可焊接焊料沉积物迁移至沉积物的外表面。在含锡焊料沉积物的情形中，在许多情形中观察到铜锡合金的不希望形成。此一形成不利地影响通常所施加的助焊剂的效能，经常导致在可焊接焊料沉积物内部形成不希望的空隙。
另外，铜通常用于或作为不导电抗蚀剂层上的导电层，以实施随后的电解金属沉积。如上文所提及，减小垫大小现今越来越常见。因此，导电层中的铜在迁移至焊料沉积物中越来越成为问题。由于焊料沉积物也变得越来越小，因此即使相当薄的导电层中的少量铜也引起不希望的铜离子渗入焊料沉积物中。如果极小的焊料沉积物几乎完全由锡组成，则此会变得甚至更成问题。
此外，几乎完全由锡组成的焊料沉积物通常在压力和/或热下展现易于扭曲的倾向。实验已显示，在所述情形中观察到整个焊料沉积物的内部刚度不足。此外，在热和/或压力下，几乎纯的锡焊料沉积物容易失去尺寸稳定性。因此，在热和/或压力下，焊料沉积物可与相邻焊料沉积物接触，从而引起短路。如果两个相邻焊料沉积物之间的间距为40μm或以下，则此尤其成问题。
在几乎完全由锡组成的焊料沉积物中，锡通常以非保形方式沉积。此意味着锡电解沉积于垫上，其中所用的沉积浴通常含有整平剂化合物。实验已显示，此一电解沉积可充分地实施由于纯锡焊料沉积物。然而，实验也已显示，锡合金的非保形电解沉积经常仅不充分地实现，此通常在焊料沉积物内产生内含物，导致其自身在随后回流焊期间形成空隙。在许多情形中，通过首先非保形地沉积纯锡且随后沉积希望的锡合金来克服此缺点。然而，此包括不希望的额外工艺步骤。
因此本发明的目标是提供在接触垫上形成可焊接焊料沉积物的改进方法，特定地提供实现以下各项的方法：
-可用于形成小的大小焊料沉积物，特定地用于形成展现直径为50μm或以下、尤其30μm或以下的焊料沉积物，且
-显著防止铜离子自含铜导电层迁移至焊料沉积物中，使得具有相当高的层厚度的含铜导电层仍可用，
-同时提供在热和/或压力下增加的尺寸稳定性和增加的内部刚度，且
-任选地允许在镍或镍合金上直接电解沉积锡合金作为结束，而不需要镍/镍合金与锡合金之间的纯锡沉积物，且
-在垫与焊料沉积物之间提供充分的结合强度。
上文提及的目标是通过在接触垫B上形成可焊接焊料沉积物的方法解决，所述方法包含以下步骤：
(i)提供或制造有机不导电衬底A，所述衬底在第一不导电抗蚀剂层C的开口F下方暴露所述接触垫，
(ii)在开口的内部G”和外部G’沉积导电层G，使得产生活化表面，从而形成活化开口F’，
(iii)将镍D或镍合金D电解沉积于活化开口中，使得镍/镍合金沉积于活化表面上，
(iv)将锡E或锡合金E电解沉积于在步骤(iii)中沉积的镍/镍合金上，
限制条件是步骤(iii)或(iv)的电解沉积产生完全填充的活化开口，
其中完全填充的活化开口完全充满所述镍/镍合金，或在经完全填充的所述活化开口中，基于经完全填充的活化开口的总体积，镍/镍合金的总体积高于锡和锡合金的总体积。
在本发明的方法中，“可焊接焊料沉积物”表示在熔融、回流焊或焊接步骤之前的不同金属层堆叠。
本发明的方法借助图更详细地解释。在图中，参考符号具有以下含义：
A 有机不导电衬底
B 作为电路的一部分的接触垫
C 第一不导电抗蚀剂层
D 镍或镍合金
E 锡或锡合金
F 第一不导电抗蚀剂层的开口
F’ 活化开口(包括导电层G”，参见下文)
G 形成活化表面的导电层(包括在活化开口外部(G’)和活化开口内部(G”)的导电层)
H 第二不导电抗蚀剂层
L 扩展的活化开口(包括活化开口F’)
M 银
x 活化开口的最大宽度
y 活化开口的最大深度
x’ 第二不导电抗蚀剂层中开口的最大宽度
y’ 第二不导电抗蚀剂层中开口的最大深度
图1和2是横截面示意图。
在图1a中绘示有机不导电衬底A，所述衬底在第一不导电抗蚀剂层C的开口F下暴露接触垫B。图1a对应于本发明方法的步骤(i)。
图1b另外显示导电层G，其沉积于开口F的外部(G’)和内部(G”)，使得产生活化表面(即，导电层形成活化表面)。展现导电层G”，则开口F变为活化开口F’。活化开口F’的体积通常由其最大宽度x和其最大深度y决定。图1b对应于本发明方法的步骤(ii)。
图1c另外显示在活化开口F’外部的第二不导电抗蚀剂层H，其经图案化且形成于活化表面上，使得产生扩展的活化开口L(包括活化开口F’)。由于扩展的活化开口包括活化开口F’的G”和至少部分地G’，因此其是经活化的。扩展的活化开口的体积由活化开口F’的体积和由位于活化开口F’上方的第二不导电抗蚀剂层H中的开口形成的额外体积决定。所述额外体积通常由第二不导电抗蚀剂层中的开口的最大宽度x’和最大深度y’决定。
因此，本发明的方法(如上文所述，优选如阐述为优选者)优选在步骤(ii)之后但在步骤(iii)之前额外包含以下步骤：
(iia)在活化开口外部在活化表面上形成图案化的第二不导电抗蚀剂层，使得产生扩展的活化开口。
在本发明的方法中可使用多种所述抗蚀剂层。优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中第二不导电抗蚀剂层包含丙烯酸酯聚合物和/或聚甲基戊烯，优选地第二不导电抗蚀剂层包含一种或一种以上选自由以下组成的群组的化合物：乙烯/丙烯酸乙酯共聚物、乙烯/甲基丙烯酸酯共聚物、乙烯/丙烯酸共聚物、乙烯/丙烯酸丁酯共聚物、聚甲基戊烯和聚甲基丙烯酸甲酯。上文提及的第二不导电抗蚀剂层优选为作为干膜施加的树脂。
如上文所提及，将第二不导电抗蚀剂层图案化、优选通过至少一种选自由以下组成的群组的图案化方法图案化：激光钻孔、等离体子蚀刻、电火花腐蚀和机械钻孔。
图1d另外显示在活化开口F’内部经电解沉积的镍D(或镍合金D)，其沉积于由导电层G形成的活化表面上。图1d对应于本发明方法的步骤(iii)，其中镍的沉积产生完全填充的活化开口F’，且其中完全填充的活化开口F’完全充满所述镍。此外，镍还显著沉积于活化开口F’外部的导电层上，其中活化开口外部的导电层上所沉积镍的厚度小于活化开口内部所沉积镍的厚度。活化开口内部所沉积镍的厚度对应于y(参见图1b)。
图1e另外显示电解沉积于经电解沉积的镍D上的锡E。图1e对应于本发明方法的步骤(iv)。
图1f另外显示去除(剥离)第二不导电抗蚀剂层H和下方导电层的部分。
因此，本发明的方法(如上文所述，优选如阐述为优选者)优选在步骤(iv)之后额外包含以下步骤：
(v)剥离第二不导电抗蚀剂层和下方导电层的部分。
此意味着，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中图案化的第二不导电抗蚀剂层是暂时抗蚀剂层、优选地暂时光致抗蚀剂层。“暂时”表示打算剥离(去除)整个第二不导电抗蚀剂层。尤其优选地，在形成可焊接焊料沉积物后剥离(去除)第二不导电抗蚀剂层。
第二不导电抗蚀剂层(如上文所述)是通过使第二不导电抗蚀剂层与溶剂或溶剂的混合物接触而自导电层剥离。因此，不会破坏或损害第一不导电抗蚀剂层。
溶剂优选地选自由以下组成的群组：苄醇、甲酸、二甲基乙酰胺、二甲基甲酰胺、环己酮、乙醇胺、三乙醇胺、乙二醇单丁醚乙酸酯、乙二醇单乙醚和其混合物。在一些情形中，优选地上文提及的溶剂额外包含水。
为剥离第二不导电抗蚀剂层，优选通过喷雾或浸涂使所述层与上文所提及溶剂或其混合物中的一者接触。溶剂或溶剂的混合物优选展现5℃至100℃、更优选10℃至90℃且最优选地15℃至80℃范围内的温度。接触时间优选在1秒至600秒、更优选10秒至540秒、最优选地20秒至480秒的范围内。
为去除第二不导电抗蚀剂层下方的导电层，适宜剥离溶液为业内已知(也参见下文实例)。
在图2中绘示根据本发明的方法(如图1a直至图1f所述)形成的可焊接焊料沉积物，唯一不同的是银层M额外沉积于电解沉积的锡E上。
在本发明的方法(如上文所述)中，基本特征是经完全填充的活化开口完全充满所述镍/镍合金，或在经完全填充的活化开口中，基于经完全填充的活化开口的总体积，镍/镍合金的总体积高于锡和锡合金的总体积。此意味着，根据步骤(iii)电解沉积镍/镍合金是电解填充镍/镍合金。此另外意味着，一个以上的镍/镍合金薄层沉积于活化开口内的活化表面上。优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中经完全填充的活化开口完全充满所述镍/镍合金，或在经完全填充的活化开口中，基于经完全填充的活化开口的总体积，镍/镍合金的总体积为锡和锡合金的总体积的两倍或以上、优选地三倍或以上、更优选地五倍或以上、最优选地10倍或以上。最优选地，活化开口完全充满镍/镍合金。
根据实验，本发明的方法(如上文所阐述)产生可焊接焊料沉积物，其在焊料沉积物熔融后展现显著低的铜含量。本发明的方法显著防止铜离子从含铜导电层迁移至焊料沉积物中，因为活化开口完全充满镍/镍合金，或在经完全填充的所述活化开口中，基于经完全填充的活化开口的总体积，镍/镍合金的总体积高于锡和锡合金的总体积。根据实验，从导电层释放的铜离子不会迁移至电解沉积的镍/镍合金中。如果镍/镍合金显著沉积于活化开口F’内部和外部的导电层上，则此效应甚至会更显著(参见图1f)。在后一情形中，导电层完全不与经沉积的锡/锡合金接触。
实验还显示，同时，与几乎完全由锡组成的可焊接焊料沉积物相比，可焊接焊料沉积物的内部刚度显著增加。认为两种效应(防止铜离子迁移和内部刚度)可归因于在经沉积的锡/锡合金下方，焊料沉积物中镍/镍合金的体积显著增加。
此外，根据实验，根据本发明方法形成的焊料沉积物在热和/或压力下展现改进的尺寸稳定性。再次假定，所沉积锡/锡合金下方的镍/镍合金增加的体积导致此改进的尺寸稳定性。这一点已在熔融焊料沉积物时观察到。与由(例如)纯锡组成的焊料沉积物相比，根据本发明方法获得的焊料沉积物在熔融时更好地维持其形状和尺寸。如果两个开口之间的间距(开口中心与相邻开口中心之间的距离)比较小，那么此将尤其有益。因此，本发明的方法(如上文所阐述，优选如阐述为优选者)是优选的，其中间距为250μm或以下、优选200μm或以下、更优选150μm或以下、甚至更优选100μm或以下、最优选地60μm或以下。
另外，本发明的方法产生优选直接焊接的可焊接焊料沉积物。“直接”表示在互连之前不需要预熔融或预加热可焊接焊料沉积物。根据实验，这会产生更可靠且更强的互连。
因此，根据本发明方法形成的可焊接焊料沉积物中电解沉积的镍/镍合金起到有效铜离子屏障的作用，且同时增加内部刚度以及尺寸稳定性。
本发明的方法针对接触垫上在第一不导电抗蚀剂层开口之下的可焊接焊料沉积物进行阐述。然而，优选地贯穿本文阐述的本发明方法包括有机不导电衬底的第一不导电抗蚀剂层中多个开口之下的相应多个接触垫上的多个可焊接焊料沉积物。因此，上下文所提及的特征同样是指此多个可焊接焊料沉积物。
接触垫通常是电路的一部分，其中电路位于有机不导电衬底上且与其附接。通常，电路是有机不导电衬底上的图案化金属沉积物。
优选地，接触垫是铜垫，优选地作为铜电路的一部分。
在本发明方法的步骤(i)中，提供或制造有机不导电衬底，所述衬底在第一不导电抗蚀剂层的开口下暴露所述接触垫。此意味着，有机不导电衬底包含在第一不导电抗蚀剂层的开口下的所述接触垫。暴露包括可借助开口接达或换句话说借助开口裸露。此暴露是(例如)随后的金属化工艺所需要的。通常，开口使接触垫表面的大部分露出；然而在许多情形中，开口不会裸露接触垫的整个表面(比较图1)。此意味着，在这些情形中，接触垫的边缘仍受到第一不导电抗蚀剂层的保护。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中有机不导电衬底包含至少一种优选地选自由以下组成的群组的树脂：环氧树脂、聚酰亚胺、双马来酰亚胺、氰酸酯和苯并环丁烯。优选地，有机不导电衬底(优选如先前所述)在结构上经增强。更优选地，在结构上经增强的有机不导电衬底是纤维增强型有机不导电衬底和/或颗粒增强型有机不导电衬底。最优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中有机不导电衬底是电路板、优选地印刷电路板。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中第一不导电抗蚀剂层是永久第一不导电抗蚀剂层、优选地永久焊接掩模。因此，步骤(i)的第一不导电抗蚀剂层(优选如先前所述)优选地为完全聚合的第一不导电抗蚀剂层。优选地，第一不导电抗蚀剂层选自由以下组成的群组：UV-聚合的抗蚀剂层、热聚合的抗蚀剂层、光可成像的抗蚀剂层和UV-热聚合的抗蚀剂层。最优选地，第一不导电抗蚀剂层包含交联环氧化合物。
术语“永久”表示在实施本发明的方法时或方法完成后，不打算分别去除第一不导电抗蚀剂层和焊接掩模。因此，第一不导电抗蚀剂层并非暂时层，而是最优选地保持有机不导电衬底的整个寿命。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中展现开口的第一不导电抗蚀剂层的层厚度为200μm或以下、优选100μm或以下、更优选50μm或以下、甚至更优选35μm或以下、最优选地20μm或以下、甚至最优选地15μm或以下。
第一不导电抗蚀剂层中的开口通常是图案化过程的结果。例如，在第一步骤中，预形成无开口的第一不导电抗蚀剂层，并在随后第二步骤中将其预聚合且图案化。图案化是(例如)通过光结构化实现。在图案化后，获得经图案化(具有至少一个开口)、预聚合的第一不导电抗蚀剂层，其通常然后在第三步骤中经完全聚合。在所有情形中均在第一不导电抗蚀剂层中产生开口，所述开口展现某一最大宽度“x”(参见图1b)。优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中步骤(i)中开口的最大宽度为1000μm或以下、优选500μm或以下、更优选200μm或以下、最优选地50μm或以下、甚至最优选地30μm或以下。优选地，开口为圆形开口。在此一情形中，步骤(i)中开口的最大直径优选地为1000μm或以下、优选500μm或以下、更优选200μm或以下、最优选地50μm或以下、甚至最优选地30μm或以下。如果圆形开口呈圆锥形，那么存在最大直径，从而产生最大直径和最小直径。如果圆形开口的形状为圆柱形，那么最大直径是圆形开口的唯一直径。
本发明的方法(如上文所述，优选如阐述为优选者)尤其优选，其中(a)步骤(i)中开口的最大宽度为50μm或以下、优选30μm或以下，且其中(b)展现开口的第一不导电抗蚀剂层的层厚度为40μm或以下、优选30μm或以下、更优选25μm或以下、甚至更优选20μm或以下、最优选地15μm或以下。根据实验，具有所述尺寸的开口的可焊接焊料沉积物在熔融焊料沉积物后展现极少量的铜，且另外展现优良尺寸稳定性和内部刚度。
更优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中在步骤(i)中，所述有机不导电衬底在所述开口下暴露所述接触垫且另外在开口下暴露多个额外接触垫。优选地，所有开口独立地具有上文所界定范围内的最大宽度。在现代应用中，所有开口的最大宽度通常不完全相同。此意味着，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中在步骤(i)中，有机不导电衬底利用具有第一最大宽度的开口暴露多个第一接触垫且利用具有不同于第一最大宽度的第二最大宽度的开口暴露至少多个第二接触垫。优选地，第一和第二最大宽度彼此独立且如上文所定义并彼此不同。最优选地，第一和第二最大宽度彼此独立地为200μm或以下，其中另外第一或第二最大宽度在5μm至80μm的范围内，优选在5μm至40μm的范围内，更优选在5μm至15μm的范围内。例如，第一最大宽度在100μm至200μm的范围内，其中第二最大宽度为10μm。本发明的方法能够在单一步骤中(即，在本发明方法的步骤(iii)中)使镍或镍合金沉积于所述开口中的每一者中。优选地，与本发明的方法有关的贯穿本文的特征同样是指所述多个接触垫(若适用)。
在本发明方法(如上文所述的方法，优选如阐述为优选者)的步骤(ii)中，导电层(有时也称为籽晶层)沉积在开口的内部和外部，使得产生活化表面，从而形成活化开口。
需要导电层来活化第一不导电抗蚀剂层，以产生活化表面。此步骤是随后的电解金属沉积所必需的，此意味着使第一不导电抗蚀剂层导电，以获得足以进行电解金属沉积的电流。此外，导电层提供对下伏不导电抗蚀剂层的粘附。
优选地，导电层沉积在整个有机不导电衬底上。因此，导电层不仅沉积于第一不导电抗蚀剂层上，而且也沉积于接触垫上。因此，优选第一不导电抗蚀剂层的开口(包括接触垫)内的每一内表面均沉积(即涂布)有导电层。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中导电层是通过湿式化学无电沉积或气相沉积来沉积。导电层是单层、双层或多层中的一者，优选地单层。此意味着，导电层优选不为双层或多层。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中导电层包含：
-一种或一种以上导电有机聚合物
和/或
-一种或一种以上优选地选自由以下组成的群组的导电元素：碳、铜、钯、锡、钴、钨、铬、镍、银和钛，
最优选地，导电层包含铜或为铜层。
优选地，在上文提及的导电元素中，碳是以碳颗粒形式利用且钯是以胶体钯形式利用。
在一些情形中，优选地镍和锡不在优选导电元素的清单中。此同样意味着，在一些情形中，优选地导电层明确不包含镍，优选地不包含镍和锡。
在业内已知若干获得活化表面的工艺。一些实例在下文给出：
EP 0 616 053 A1揭示将金属涂层施加至不导电衬底的工艺，其包含：
a.使所述衬底与包含贵金属/IVA族金属溶胶的活化剂接触，以获得经处理的衬底；
b.使所述经处理的衬底与pH高于11至pH 13的自加速和补充型浸没金属组合物接触，所述组合物包含以下各项的溶液：
(i)Cu(II)、Ag、Au或Ni可溶金属盐或其混合物，
(ii)1A族金属氢氧化物，
(iii)包含有机材料的络合剂，对于所述金属盐的金属离子，所述有机材料的累积形成常数log K为0.73至21.95。
此工艺产生薄导电层，其可用于随后的电解金属沉积。此工艺在业内称为“连接(Connect)”工艺。
US 5,503,877 A揭示借助络合物在不导电衬底上形成导电层，以在衬底上生成金属籽晶。这些金属籽晶提供足够的电导率用于随后电解金属沉积。此工艺在业内称为“Neoganth”工艺。
US 5,693,209 A揭示借助导电吡咯聚合物形成导电层。所述工艺在业内称为“Compact CP”工艺。
在一些情形中，优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中导电层是在步骤(ii)中通过利用胶体钯或含有可离子化钯离子的溶液来沉积。相应方法阐述于(例如)“印刷电路板技术手册(Handbuch der Leiterplattentechnik)”，第4卷，2003，第307页至311页中。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中导电层的层厚度在200nm至2500nm的范围内，优选在300nm至2000nm的范围内，更优选在350nm至1500nm的范围内，甚至更优选在400nm至1200nm的范围内，最优选地在500nm至1000nm的范围内。实验已显示，由于可焊接焊料沉积物中所沉积的镍/镍合金，在熔融时有效抑制或甚至防止铜离子自含铜导电层迁移至焊料沉积物中。如果可焊接焊料沉积物的总尺寸极小(例如直径为50μm或以下且高度为40μm或以下)，则此极为有益。通常，为充分抑制铜离子迁移至具有所述尺寸且基本上仅包含锡的焊料沉积物中，含铜导电层必须极薄(例如100nm至150nm)，以有效防止铜离子从导电层迁移至焊料沉积物中。然而，所述薄的导电层难以实现或甚至不可能实现，且时常承受不完整的危险。本发明方法的一个优点是与导致基本上仅包含锡的焊料沉积物的方法相比，含铜导电层的层厚度可显著较厚。较厚的含铜导电层增加导电层的可靠性和稳定性，且增加对下伏第一不导电抗蚀剂层的粘附。此外，具有足够厚度的导电层的沉积也更易于控制且相应层更易于制造。
作为步骤(ii)的结果，形成活化开口F’(参见图1b)。贯穿本文，“活化开口”表示第一不导电抗蚀剂层中的开口，另外在所述开口内部包括导电层(G”)。
在本发明的方法(如上文所述，优选如阐述为优选者)中，优选地除在步骤(iii)之前沉积的步骤(ii)的导电层以外，不沉积另一导电层。例如，优选地在步骤(iii)后不沉积额外的导电层。
在本发明方法的步骤(iii)中，镍或镍合金电解沉积于活化开口中，使得镍/镍合金沉积于活化表面上。此优选意味着，此电解沉积的镍/镍合金与导电层相邻。优选地，在导电层与步骤(iii)的电解沉积的镍/镍合金之间不沉积锡或锡合金(优选完全不沉积金属或金属合金)；更优选地，导电层不含有锡，且在导电层与步骤(iii)的电解沉积的镍/镍合金之间不沉积锡或锡合金(优选完全不沉积金属或金属合金)。
在大多数情形中，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中基于所沉积镍的总重量，在步骤(iii)中沉积的镍/镍合金含有至少95重量％、优选至少99重量％的镍，更优选为纯镍。“纯”意味着总量优选小于0.1重量％的诸如硫和/或磷的污染元素仅可作为杂质存在。然而，所述元素并非故意添加至镍中。与此相比，在少数情形中，优选地在步骤(iii)中电解沉积镍合金，所述合金基于镍合金的总量含有多于50重量％的镍。优选地，镍合金个别地包含一种或一种以上合金元素，其中合金元素选自由以下组成的群组：合金金属和合金非金属。合金金属优选地选自由以下组成的群组：铁、钴、钨和钯，更优选选自由以下组成的群组：铁、钨和钴，最优选地铁和钨。合金非金属优选地选自由以下组成的群组：磷和硫、优选磷。合金金属的总量基于镍合金的总量小于50重量％。此意味着，在所述情形中，镍在此一合金中占主导地位。最优选地，合金元素的总量基于镍合金的总量小于50重量％、优选为40重量％或以下、更优选29重量％或以下、甚至更优选19重量％或以下、最优选地10重量％或以下。此意味着，在镍合金的每一情形中，镍在镍合金中均占主导地位。实验已显示，优选且特定地如上文所述的合金元素通常增加整个可焊接焊料沉积物的熔融温度。这是希望的，因为金属间相的形成显著减慢且减少。此反过来是希望的，因为显著减少的金属间相提供增加的焊料沉积物可靠性和在增加温度下接头的更高稳定性。
贯穿本文，如果不明确指定“镍合金”，则术语“镍”或“镍沉积物”(以及相关术语)通常也包括镍合金，优选地如上文所述的镍合金。
如上文所提及，本发明的方法是优选的，其中在第一不导电抗蚀剂层的开口内的每一内表面均沉积有导电层。在此一情形中，将镍/镍合金电解沉积于活化开口中优选需要足够的整平性质，以获得无空隙且无浅凹的镍/镍合金沉积物。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中在步骤(iii)中，镍/镍合金非保形地沉积于活化开口中，使得非保形镍/镍合金沉积于活化表面上。此意味着，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中活化开口外部的导电层上所沉积镍/镍合金的厚度小于活化开口内所沉积镍/镍合金的厚度。
贯穿本文，“非保形地(non-conformally)”是“非保形(non-conformal)”的副词。“非保形”镍/镍合金表示在沉积厚度中不同等地保形或不同等地遵循其上所沉积活化表面的轮廓的镍/镍合金。相反，镍/镍合金以变化厚度沉积于表面上，以填充活化开口，使得最终产生镍/镍合金沉积物的平整且均匀表面。通常，在相应镍电镀浴中使用整平剂添加剂，以获得此一非保形沉积。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中步骤(iii)中的镍/镍合金是通过包含镍离子的镍电镀浴沉积，所述镍离子的总量基于镍电镀浴的总体积为1g/L至160g/L、优选地1g/L至70g/L、更优选地20g/L至70g/L、最优选地30g/L至60g/L。镍电镀浴优选地为水性电镀浴。镍离子的优选来源是优选地选自由以下组成的群组的镍盐：氯化镍、硫酸镍、氨基磺酰镍和氟硼酸镍。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中镍电镀浴包含一种或一种以上整平剂化合物，
其优选地选自由以下组成的群组：吡啶和经取代吡啶，
更优选选自由下式(I)和(II)化合物组成的整平剂化合物的群组：
其中
R1独立地为氢、经取代或未经取代的烷基或经取代或未经取代的烯基，
R2独立地为
-(CH2)n-SO3 -，其中n为1、2、3、4、5或6，或
-(CH2)n-SO3 -，其中n为1、2、3、4、5或6，且-(CH2)n-SO3 -中的一个或一个以上氢原子经取代基取代，
甚至更优选选自由下式(Ia)和(IIa)化合物组成的整平剂化合物的群组：
R1独立地
-在式(Ia)中为甲基、乙基、直链或具支链丙基或直链或具支链丁基，
-在式(IIa)中为-(CH2)m-CH＝CH2，其中m为0、1、2、3或4，且
R2独立地为(CH2)n-SO3 -，其中n为1、2、3或4，
最优选地选自由下式(Ib)和(IIb)化合物组成的整平剂化合物的群组：
在一些情形中，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中镍电镀浴包含一种或一种以上整平剂化合物，优选地如上文所述优选整平剂化合物中的一种或一种以上(包括更优选、甚至更优选和最优选地的整平剂化合物)，但限制条件是镍电镀浴不含有吡啶。“不含有”意味着化合物完全不存在或仅以不影响镍电镀浴性质的微小量存在；因此，吡啶并非故意添加至浴中。
优选者是本发明的方法，限制条件是式(I)中的R1是经取代或未经取代的烷基或经取代或未经取代的烯基(即不包括氢)。
在式(I)和(II)化合物中，优选地R1在邻位或间位，优选地在邻位。此意味着，R1最优选地附接至与氮原子相邻的环碳原子。
在式(I)和(II)化合物的R1中，经取代或未经取代的烷基优选地为包含总共1至8个碳原子、更优选1至6个碳原子、甚至更优选1至4个碳原子的烷基。
在式(I)和(II)化合物的R1中，经取代或未经取代的烯基优选地为包含总共1至8个碳原子、更优选1至6个碳原子、甚至更优选1至4个碳原子的烯基。
在式(I)和(II)化合物中，R1中经取代烷基和经取代烯基的取代基独立地且优选地选自由以下组成的群组：C1至C4烷基、羟基和卤素，优选地羟基和卤素。
在式(II)化合物中，R2中的取代基独立地且优选地选自由以下组成的群组：C1至C4烷基、羟基、硫氢基和卤素，更优选地为羟基。优选地，单个氢原子经羟基取代。
在式(I)和(II)化合物中，R1(最优选地在邻位)
-在式(I)中独立地且优选地为甲基、乙基、直链或具支链丙基或直链或具支链丁基，
-在式(II)中独立地且优选地为-(CH2)m-CH＝CH2，其中m为0、1、2、3或4，优选地m为0、1或2，更优选地m为0。
在式(II)、(IIa)和(IIb)化合物中，R2附接至环氮原子。因此，这些式的化合物带正电荷。
根据实验，本发明方法中所用含有一种或一种以上上文所提及整平剂化合物的镍电镀浴产生在步骤(iii)中电解沉积的镍/镍合金的优良整平性质。因此，在许多情形中，获得具有优良平整且均匀表面的优良非保形镍/镍合金沉积物。根据实验，这些镍/镍合金沉积物基本上始终无浅凹和空隙。此外，上文提及的整平剂容许同时(即在单个沉积步骤中)填充具有不同宽度的开口。此在制造工艺中在成本和时间方面极为有益。因此，本发明的方法是优选的(如上文所阐述，优选如阐述为优选者)，其中在步骤(iii)中，镍/镍合金在每一活化开口中沉积。在每一情形中，镍/镍合金均经非保形地沉积，即实施填充。
优选者是本发明的方法(如上文所阐述，优选如阐述为优选者)，其中镍电镀浴中整平剂化合物的总量基于镍电镀浴的总体积在1mg/L至10000mg/L、更优选10mg/L至1000mg/L、最优选地100mg/L至900mg/L的范围内。优选地，除选自式(I)、(II)、(Ia)、(IIa)、(Ib)和(IIb)化合物的群组的整平剂化合物以外，镍电镀浴中不存在其它整平剂化合物。优选地，镍电镀浴仅含有选自式(Ia)和式(IIa)或式(Ib)和(IIb)的整平剂化合物。因此，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中镍电镀浴仅含有选自式(I)和式(II)的整平剂化合物，且镍电镀浴中式(I)和式(II)整平剂化合物的总量基于镍电镀浴的总体积在1mg/L至10000mg/L、优选10mg/L至1000mg/L、更优选100mg/L至900mg/L的范围内。更优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中镍电镀浴仅含有选自式(Ia)和式(IIa)的整平剂化合物，且镍电镀浴中式(Ia)和式(IIa)整平剂化合物的总量基于镍电镀浴的总体积在1mg/L至10000mg/L、优选10mg/L至1000mg/L、更优选100mg/L至900mg/L的范围内。甚至更优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中镍电镀浴仅含有选自式(Ib)和式(IIb)的整平剂化合物，且镍电镀浴中式(Ib)和式(IIb)整平剂化合物的总量基于镍电镀浴的总体积在1mg/L至10000mg/L、优选10mg/L至1000mg/L、更优选100mg/L至900mg/L的范围内。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中镍电镀浴具有酸性pH，优选地pH在1至6、优选2至5、更优选3至5的范围内。镍电镀浴中优选的酸选自由以下组成的群组：硼酸、磷酸、柠檬酸和乙酸。
通常，镍电镀浴含有多种其它化合物。优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中镍电镀浴另外包含一种或一种以上选自由以下组成的群组的化合物：缓冲化合物、增亮剂化合物、合金元素的来源和润湿化合物。
“缓冲化合物”表示尤其在添加额外的酸或碱后，用于在镍电镀浴中使希望的pH稳定且维持在如上文所界定的范围内的弱酸或弱碱。优选缓冲化合物对应于上文提及的优选酸、其相应碱和其混合物。优选地，选择缓冲化合物，使得产生上文所提及优选酸性pH范围内的pH。镍电镀浴优选含有缓冲化合物，其总量基于镍电镀浴的总体积为1g/L至50g/L、优选10g/L至40g/L。
“增亮剂化合物”表示在电解沉积镍/镍沉积物期间发挥增亮和加速效应的化合物且是可选的。优选地，镍电镀浴含有增亮剂化合物，其总量基于镍电镀浴的总体积为0g/L至50g/L、优选0g/L至10g/L、更优选0g/L至1g/L。
“润湿化合物”表示减小镍电镀浴的表面张力的化合物且是可选的。如果存在，在活化表面与镍电镀浴接触时实现活化表面的更好的润湿。通常完全避免活化表面上的气泡或至少显著减少所述气泡的数量。优选地，镍电镀浴含有润湿化合物，其总量基于镍电镀浴的总体积为0g/L至10g/L、优选0g/L至1g/L。
在本发明方法的步骤(iii)期间，镍或镍合金经电解沉积。优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中步骤(iii)中的镍电镀浴的温度在15℃至80℃的范围内，更优选在15℃至60℃的范围内，甚至更优选在20℃至60℃的范围内，最优选地在25℃至50℃的范围内。
在步骤(iii)中，镍电镀浴的搅拌是可选的；然而，搅拌优选以最高3000rpm、优选最高2000rpm、更优选最高1000rpm的搅拌速度实施。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中镍/镍合金是利用直流电电解沉积，优选地直流电的电流密度在0.1A/dm2(安培/平方分米)至100A/dm2的范围内，更优选在0.1A/dm2至50A/dm2的范围内，甚至更优选在0.3A/dm2至25A/dm2的范围内，最优选地在0.5A/dm2至12A/dm2的范围内，甚至最优选地在0.5A/dm2至6A/dm2的范围内。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中在步骤(iii)中，将镍/镍合金电解沉积60分钟或以下、优选30分钟或以下、更优选10分钟或以下。
在步骤(iii)中，镍/镍合金电解沉积于活化开口中，使得镍/镍合金沉积于活化表面上。电解沉积的镍/镍合金形成明显不同于/可区别于导电层的沉积物。
在本发明方法的步骤(iv)中，锡或锡合金电解沉积于在步骤(iii)中所沉积的镍/镍合金上。优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中步骤(iv)在步骤(iii)之后直接实施。此意味着，步骤(iv)的电解沉积的锡或锡合金相邻沉积于步骤(iii)的电解沉积的镍/镍合金，且在步骤(iii)之后和步骤(iv)之前不实施其它沉积步骤。与此相比，并不排除在步骤(iii)与(iv)之间的冲洗和/或清洁步骤。
在步骤(iv)中使用沉积浴。优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中锡和锡合金是通过包含锡离子的沉积浴电解沉积，所述锡离子的总量基于沉积浴的总体积为10g/L至100g/L、更优选地15g/L至95g/L、最优选地40g/L至60g/L。锡离子的来源是含有锡的可溶性阳极或(如果使用不溶性阳极)可溶性锡盐。优选锡盐是甲烷磺酸锡，因为其在水溶液中的溶解度高。
在步骤(iii)之后，优选地在扩展的活化开口L中获得具有均匀且平整表面的电解沉积的镍/镍合金，其优选沉积于扩展的活化开口L内的整个导电层上(参见图1d)。本发明的此一方法极优选。锡或锡合金可保形地沉积在此一表面上。因此，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中在步骤(iv)中，将锡和锡合金分别保形地沉积于在步骤(iii)中所沉积的镍/镍合金上。
“保形地(Conformally)”是保形(conformal)的副词。“保形”沉积的锡和锡合金表示在其沉积厚度中基本上同等地保形或同等地遵循其上所沉积的镍/镍合金表面的轮廓的沉积物。因此，获得展现基本上均一厚度的锡的均匀分布的沉积物。出于此目的，通常在相应沉积浴中不需要整平化合物。因此，本发明的方法(如上文所述，优选如阐述为优选者)通常是优选的，其中锡和锡合金是通过不含有整平化合物的沉积浴电解沉积。然而，在较不优选的情形中，沉积浴含有一种或一种以上优选地选自酮、α/β-不饱和羧酸和芳香族醛的群组的整平化合物。
在本发明的方法(如上文所述，优选如阐述为优选者)中，包含锡离子的沉积浴优选另外包含至少一种抗氧化化合物和/或至少一种润湿化合物。
至少一种抗氧化化合物防止锡离子(Sn2+)氧化。优选抗氧化化合物选自由以下组成的群组：氢醌、儿茶酚、羟基苯甲酸、二羟基苯甲酸、三羟基苯甲酸和经取代吡啶。优选经取代吡啶选自由以下组成的群组：2-氨基-3-羟基-吡啶、3-氨基-2-羟基-吡啶、2,3-二羟基-吡啶、3,4-二羟基-吡啶、2,5-二羟基-吡啶、2,3,4-三羟基-吡啶、3,4,5-三羟基-吡啶、2,3-二氨基-吡啶、3,4-二氨基-吡啶、2,5-二氨基-吡啶、3-氨基-4,5-二羟基-吡啶、4-氨基-3,5-二羟基-吡啶、4-氨基-2,5-二羟基-吡啶、4-氨基-2,3-二羟基吡啶、3,4-二氨基-2-羟基-吡啶、3,4-二氨基-5-羟基-吡啶、2,3-二氨基-4-羟基-吡啶、2,3-二氨基-5-羟基-吡啶、3,4-二氨基-2-羟基-5,6-二甲基-吡啶、3,4-二氨基-5-羟基-2,6-二甲基-吡啶、2,3-二氨基-4-羟基-5,6-二甲基-吡啶、4-氨基-2,3-二羟基-5,6-二甲基-吡啶、3-氨基-4,5-二羟基-2,6-二甲基-吡啶、2,5-二氨基-3,4,6-三甲基-吡啶、3,4-二氨基-2,5,6-三甲基-吡啶、2,3-二氨基-4,5,6-三甲基-吡啶、3,4,5-三羟基-2,6-二甲基-吡啶、2,3,4-三羟基-5,6-二甲基-吡啶、2,5-二羟基-3,4,6-三甲基-吡啶、3,4-二羟基-2,5,6-三甲基-吡啶、2,3-二羟基-4,5,6-三甲基-吡啶、3-氨基-2-羟基-4,5,6-三甲基-吡啶和2-氨基-3-羟基-4,5,6-三甲基-吡啶。优选地，抗氧化化合物、优选地如上文定义为优选的化合物的总量基于沉积浴的总体积在0.02mol/L至0.3mol/L的范围内，优选在0.05mol/L至0.15mol/L的范围内。
至少一种润湿化合物减小沉积浴的表面张力，使得在镍/镍合金沉积物表面与沉积浴接触时获得镍/镍合金沉积物表面的更好润湿。至少一种润湿化合物优选地为阴离子润湿化合物，更优选地选自由以下组成的群组：烷基磷酸盐、烷基醚磷酸盐、烷基硫酸盐、烷基醚硫酸盐、烷基磺酸盐、烷基醚磺酸盐、羧酸醚、羧酸酯、烷基芳基磺酸盐、芳基烷基醚磺酸盐、芳基磺酸盐和磺基琥珀酸盐。优选地，沉积浴中的润湿化合物、优选地如上文定义为优选的化合物的总量基于沉积浴的总体积在0.0002mol/L至0.01mol/L的范围内，优选在0.0005mol/L至0.002mol/L的范围内。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中包含锡离子的沉积浴为酸性，优选地沉积浴展现0至3范围内、更优选0至1范围内的pH。酸性pH通常产生增加的阴极效率。沉积浴优选包含一种或一种以上优选地选自由以下组成的群组的酸：硝酸、乙酸和烷基磺酸。优选烷基磺酸是甲磺酸。
沉积浴中酸的总量基于沉积浴的总体积优选在50g/L至200g/L、优选70g/L至120g/L的范围内。
在本发明方法的步骤(iv)中，电解沉积锡/锡合金是利用直流电、脉冲电镀或其组合、优选地利用直流电来实施。利用脉冲电镀时，优选地施加1A/dm2至20A/dm2范围内的电流密度。利用直流电时，优选地施加1A/dm2至3A/dm2范围内的电流密度。
优选者是本发明的方法(如上文所述，优选如阐述为优选者)，其中在步骤(iv)中，将锡/锡合金电解沉积120分钟或以下、优选60分钟或以下、更优选20分钟或以下。
根据实验，锡的保形沉积与锡的非保形沉积相比要求较低。此外，锡合金可经由保形沉积可靠地沉积，如果利用非保形沉积则此通常不充分地实现。因此，在本发明的方法中，希望的锡合金可直接并可靠地沉积于电解沉积的镍/镍合金上。因此，不需要电解沉积的镍/镍合金上的纯锡中间沉积物作为后续锡合金的准备。
因此，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中在步骤(iv)中沉积锡合金，其优选包含一种或一种以上选自由以下组成的群组的合金金属：银、铅、铜、铋、锑、锌、镍、铝、镁、铟、碲和镓，优选包含银。银作为锡中的合金金属展现优良性质，例如与纯锡相比减小熔点和表面张力。如果使用铜作为合金金属，通常仅使用少量，优选使得锡合金中铜的总量基于锡合金的总重量低于1wt-％，优选低于0.7wt-％。通常，合金金属作为可溶盐提供于沉积浴中，更优选地作为选自由以下组成的群组的盐：硝酸盐、乙酸盐和甲磺酸盐。沉积浴中银离子(如果存在)的总量基于沉积浴的总体积，优选在0.1g/L至1.5g/L、更优选0.3g/L至0.7g/L、甚至更优选0.4g/L至0.6g/L的范围内。
极佳者是在接触垫(优选铜垫)上形成可焊接焊料沉积物的方法(如上文所述，优选如阐述为优选者)，其包含以下步骤：
(i)提供或制造有机不导电衬底，所述衬底在永久第一不导电抗蚀剂层的开口下暴露所述接触垫，
(ii)在开口的内部和外部沉积导电层，使得产生活化表面，从而形成活化开口，
(iia)在活化开口外部在活化表面上形成图案化的第二不导电抗蚀剂层，使得产生扩展的活化开口，
(iii)将镍或镍合金非保形地电解沉积于扩展的活化开口中，使得非保形镍/镍合金沉积于活化表面上，
(iv)将锡或锡合金(优选锡合金)保形地电解沉积于在步骤(iii)中所沉积的非保形镍/镍合金上，
限制条件是步骤(iii)的电解沉积产生经完全填充的活化开口，所述活化开口完全充满所述镍/镍合金，且
所述镍/镍合金另外沉积于活化开口外部的活化表面上。
如上文所提及，在本发明方法的步骤(iii)中，镍/镍合金的非保形电解沉积产生具有优良平整且均匀表面(基本上无浅凹和空隙)的镍/镍合金沉积物。锡合金可直接沉积在此镍/镍合金沉积物上。一般来说，锡合金极适于形成到(例如)芯片的互连。实验已显示，在电解沉积的锡或锡合金的顶部上、特定地在锡合金的顶部上不需要额外金属或金属合金。通常，通常使金层沉积于锡或锡合金上，以避免所述锡/锡合金的氧化。与此相比，本发明的方法不需要所述保护措施。如果发生氧化，则其通常极弱且氧化物可通过利用助焊剂容易地去除。因此，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中在步骤(iv)之后锡或锡合金上不沉积金，优选地锡或锡合金上不沉积金和钯。此意味着，金和钯并非故意沉积于锡或锡合金上。甚至更优选地，在许多情形中，不将任何金属故意沉积于锡或锡合金上、优选地锡合金上用于保护目的。此意味着，在焊接之前锡或锡合金(优选地锡合金)是最外层金属层。因此，本发明的方法仅包括少量步骤且因此快速、同时极可靠并包括低的复杂程度。
与此相比，在一些情形中，本发明的方法(如上文所述，优选如阐述为优选者)是优选的，其中在步骤(iv)中沉积锡且随后在锡的顶部上沉积第二金属、优选地至少一种选自由以下组成的群组的金属：银、铅、铜、铋、锑、锌、镍、铝、镁、铟、碲和镓，优选地银(参见图2)。在此一情形中，焊料沉积物的熔融将最终产生锡合金。优选地，第二金属不包含金，更优选地不包含金和钯。若使用铜作为第二金属，则仅沉积极薄的层，优选使得在熔融后获得的锡合金中，铜的总量基于锡合金的总重量低于1wt-％，优选低于0.7wt-％。
在一些情形中，本发明的方法是甚至优选的(如上文所述，优选如阐述为优选者)，其中在整个可焊接焊料沉积物中，基于整个可焊接焊料沉积物的总体积，镍/镍合金的总体积高于锡和锡合金的总体积。
本发明还关于印刷电路板(PCB)、特定地涉及借助本发明的方法(如上文所述，优选如阐述为优选者)获得的印刷电路板。
一般来说，本发明涉及暴露活化接触垫上的可焊接焊料沉积物的印刷电路板，所述沉积物部分地嵌入永久焊接掩模内且自活化接触垫开始具有以下层的连续序列：
(a)镍或镍合金层，
(b)镍/镍合金层上的锡或锡合金层，
其中在嵌入永久焊接掩模中的焊料沉积物的部分中，镍/镍合金的总体积高于锡和锡合金的总体积。
“在……上暴露”意味着可焊接焊料沉积物位于接触垫上，由永久焊接掩模包围但不被其覆盖。此意味着，焊料沉积物可用于焊接。
“活化接触垫”表示预备/准备电解沉积金属的接触垫(优选地铜垫)。此意味着，此一接触垫获得足以电解沉积金属的电流。优选地，导电层沉积在焊接掩模和接触垫上方，以获得此一活化接触垫。
“部分地嵌入”表示由永久焊接掩模封闭/包围且由此嵌入掩模内的焊料沉积物的部分。换句话说，其对应于如上文所述的本发明方法中在活化开口中的焊料沉积物的焊料沉积物的部分。
优选地，嵌入永久焊接掩模中的焊料沉积物的部分完全是镍/镍合金。
印刷电路板(如上文所述，优选如阐述为优选者)是优选的，其中镍/镍合金层中的镍/镍合金是非保形镍/镍合金。此意味着，镍/镍合金层在其沉积厚度中不同等地保形或同等地遵循其上所沉积表面的轮廓。
上文关于本发明的方法所提及者优选同样适用于本发明的印刷电路板。
通过以下非限制性实例进一步阐释本发明。
实例
在第一步骤中，提供有机不导电衬底，其在永久焊接掩模(永久第一不导电抗蚀剂层)的相应圆形开口下暴露若干铜垫(如图1a中所实例性显示)。每一开口具有大约40μm的最大开口直径。焊接掩模层厚度为大约20μm。
在第二步骤中，将层厚度为大约500nm的导电铜层(Printoganth TP1,阿托科技(Atotech))以无电方式沉积于整个有机不导电衬底上，使得在开口内部和外部产生具有活化表面的焊接掩模。此包括导电铜层也沉积在开口下的各铜垫上(如图1b中所实例性显示)。因此，产生活化开口，展现用于随后电解镍沉积的电连接性。
在第三步骤中，在焊接掩模的活化表面上形成层厚度为大约25μm的暂时光可成像抗蚀剂层作为第二不导电抗蚀剂层(通常由日立公司(Hitachi)或陶氏公司(Dow)供应)，且随后经图案化，以产生扩展的活化开口(如图1c中所实例性显示)。
在第四步骤中，将在第三步骤后获得的不导电衬底的表面在35℃的酸性清洁溶液(Cupra Pro S8,阿托科技)中清洁5分钟。
在第五步骤中，将纯镍电解沉积于扩展的活化开口中，使得镍沉积于活化开口内部和外部的活化表面上(如图1d中所实例性显示)。在大约20℃的温度下，利用电流密度为3A/dm2的直流电，在水性镍电镀浴中实施镍沉积20分钟。镍电镀浴(基础电镀浴：Spherolyte,阿托科技)含有总量为30g/L至60g/L的镍离子、硼酸和至少一种选自式(Ia)和(IIa)化合物的群组的整平剂化合物，其总量在10mg/L至1000mg/L的范围内。活化开口完全充满镍，且镍也大量沉积于活化开口外部的导电层上，其中活化开口外部的导电层上所沉积镍的厚度小于活化开口内部所沉积镍的厚度。最终获得镍沉积物的均匀且平整表面，此意味着镍经非保形地沉积。
在第六步骤中，利用包含大约25g/L锡离子和100g/L至140g/L的有机酸的锡沉积浴，将纯锡电解沉积于经电解沉积的镍上(如图1e中所实例性显示)。在大约25℃的温度下，利用电流密度为2A/dm2的直流电实施锡沉积20分钟。
在第七步骤中，通过利用第一剥离溶液(ResistStrip IC,阿托科技)去除(剥离)经图案化的暂时光可成像抗蚀剂层(如图1f中所实例性显示)。
在第八步骤中，还通过利用第二剥离溶液(EcoFlash,阿托科技)去除(剥离)在剥离经图案化的暂时光可成像抗蚀剂层后所暴露铜导电层的铜(还实例性显示于图1f中)。
由此，获得在展现大约40μm的最大直径的开口中具有可焊接焊料沉积物的印刷电路板，其中嵌入永久焊接掩模中的焊料沉积物的部分完全镍。
在随后的测试中，将可焊接焊料沉积物在245℃下熔融。根据此测试，尽管导电层的层厚度为大约500nm，但熔融焊料沉积物中铜的总量低于0.1重量％。
另外，与基于WO 2010/046235 A1的比较实例相比，在与测试芯片形成互连时，尺寸稳定性也增加。在245℃下熔融后已观察到增加的尺寸稳定性。熔融时，焊料沉积物对其形状和尺寸的维持超过根据WO’235获得的熔融焊料沉积物。
此外，与基于WO 2010/046235 A1的比较实例相比，内部刚度显著更高。

Claims (15)

1.一种在接触垫(B)上形成可焊接焊料沉积物的方法，其包含以下步骤
(i)提供或制造有机不导电衬底(A)，其在第一不导电抗蚀剂层(C)的开口(F)下暴露所述接触垫，
(ii)在所述开口的内部(G”)和外部(G’)沉积导电层(G)，使得产生活化表面，从而形成活化开口(F’)，
(iii)将镍(D)或镍合金(D)电解沉积于所述活化开口中，使得镍/镍合金沉积于所述活化表面上，
(iv)将锡(E)或锡合金(E)电解沉积于步骤(iii)中所沉积的所述镍/镍合金上，
限制条件是，步骤(iii)或(iv)的所述电解沉积产生经完全填充的活化开口，
其中所述经完全填充的活化开口完全充满所述镍/镍合金，或在所述经完全填充的活化开口中，基于所述经完全填充的活化开口的总体积，镍/镍合金的总体积高于锡和锡合金的总体积。
2.根据权利要求1所述的方法，其中所述有机不导电衬底是电路板，优选地印刷电路板。
3.根据前述权利要求中任一权利要求所述的方法，其中展现所述开口的所述第一不导电抗蚀剂层的层厚度为200μm或以下、优选100μm或以下、更优选50μm或以下、甚至更优选35μm或以下、最优选地20μm或以下、甚至最优选地15μm或以下。
4.根据前述权利要求中任一权利要求所述的方法，其中步骤(i)中的所述开口的最大宽度为1000μm或以下、优选500μm或以下、更优选200μm或以下、最优选地50μm或以下、甚至最优选地30μm或以下。
5.根据前述权利要求中任一权利要求所述的方法，其中所述导电层的层厚度在200nm至2500nm的范围内，优选在300nm至2000nm的范围内，更优选在350nm至1500nm的范围内，甚至更优选在400nm至1200nm的范围内，最优选地在500nm至1000nm的范围内。
6.根据前述权利要求中任一权利要求所述的方法，其中在步骤(iii)中，镍/镍合金非保形地沉积于所述活化开口中，使得非保形镍/镍合金沉积于所述活化表面上。
7.根据前述权利要求中任一权利要求所述的方法，其中步骤(iii)中的所述镍/镍合金是通过包含镍离子的镍电镀浴沉积，所述镍离子的总量基于所述镍电镀浴的总体积为1g/L至160g/L、优选1g/L至70g/L、更优选20g/L至70g/L、最优选地30g/L至60g/L。
8.根据权利要求7所述的方法，其中所述镍电镀浴包含一种或一种以上整平剂化合物，
其优选地选自由以下组成的群组：吡啶和经取代吡啶，
更优选选自由下式(I)和(II)化合物组成的整平剂化合物的群组：
其中
R1独立地为氢、经取代或未经取代的烷基或经取代或未经取代的烯基，
R2独立地为
-(CH2)n-SO3 -，其中n为1、2、3、4、5或6，或
-(CH2)n-SO3 -，其中n为1、2、3、4、5或6，且-(CH2)n-SO3 -中的一个或一个以上氢原子经取代基取代，
甚至更优选选自由下式(Ia)和(IIa)化合物组成的整平剂化合物的群组：
R1独立地
-在式(Ia)中为甲基、乙基、直链或具支链丙基或直链或具支链丁基，
-在式(IIa)中为-(CH2)m-CH＝CH2，其中m为0、1、2、3或4，且
R2独立地为(CH2)n-SO3 -，其中n为1、2、3或4，
最优选地选自由下式(Ib)和(IIb)化合物组成的整平剂化合物的群组：
9.根据前述权利要求中任一权利要求所述的方法，其中步骤(iv)是在步骤(iii)之后直接实施。
10.根据前述权利要求中任一权利要求所述的方法，其中在步骤(iv)中，将所述锡和锡合金分别保形地沉积于步骤(iii)中所沉积的所述镍/镍合金上。
11.根据前述权利要求中任一权利要求所述的方法，其中所述锡和锡合金是通过不含整平化合物的沉积浴电解沉积。
12.根据前述权利要求中任一权利要求所述的在接触垫上形成可焊接焊料沉积物的方法，其包含以下步骤：
(i)提供或制造有机不导电衬底，其在永久第一不导电抗蚀剂层的开口下暴露所述接触垫，
(ii)在所述开口的内部和外部沉积导电层，使得产生活化表面，从而形成活化开口，
(iia)在所述活化开口外部在所述活化表面上形成图案化的第二不导电抗蚀剂层，使得产生扩展的活化开口，
(iii)将镍或镍合金非保形地电解沉积于所述扩展的活化开口中，使得非保形镍/镍合金沉积于所述活化表面上，
(iv)将锡或锡合金保形地电解沉积于步骤(iii)中所沉积的所述非保形镍/镍合金上，
限制条件是，步骤(iii)的所述电解沉积产生经完全填充的活化开口，所述活化开口完全充满所述镍/镍合金，且
所述镍/镍合金另外沉积于所述活化开口外部的所述活化表面上。
13.根据前述权利要求中任一权利要求所述的方法，其中在步骤(iv)之后，所述锡或锡合金上不沉积金，优选地所述锡或锡合金上不沉积金和钯。
14.一种暴露活化接触垫上的可焊接焊料沉积物的印刷电路板，所述沉积物部分地嵌入永久焊接掩模内且自活化铜垫开始具有以下连续层序列：
(a)镍或镍合金层，
(b)所述镍/镍合金层上的锡或锡合金层，
其中在嵌入所述永久焊接掩模中的所述焊料沉积物的所述部分中，镍/镍合金的总体积高于锡和锡合金的总体积。
15.根据权利要求14所述的印刷电路板，其中所述镍/镍合金层中的所述镍/镍合金是非保形镍/镍合金。
CN201780078958.4A 2016-12-23 2017-12-22 在接触垫上形成可焊接焊料沉积物的方法 Active CN110115116B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16206665.8 2016-12-23
EP16206665 2016-12-23
PCT/EP2017/084320 WO2018115408A1 (en) 2016-12-23 2017-12-22 Method of forming a solderable solder deposit on a contact pad

Publications (2)

Publication Number Publication Date
CN110115116A true CN110115116A (zh) 2019-08-09
CN110115116B CN110115116B (zh) 2022-05-27

Family

ID=57714447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780078958.4A Active CN110115116B (zh) 2016-12-23 2017-12-22 在接触垫上形成可焊接焊料沉积物的方法

Country Status (7)

Country Link
US (1) US11032914B2 (zh)
EP (1) EP3560304B1 (zh)
JP (1) JP7143303B2 (zh)
KR (1) KR102346987B1 (zh)
CN (1) CN110115116B (zh)
TW (1) TWI683604B (zh)
WO (1) WO2018115408A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327908A (zh) * 2020-02-28 2021-08-31 美光科技公司 用于微电子组件的导电元件以及相关方法、组合件和电子系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798285A (en) * 1995-05-25 1998-08-25 International Business Machines Corpoation Method of making electronic module with multiple solder dams in soldermask window
US20060043158A1 (en) * 2004-09-01 2006-03-02 Phoenix Precision Technology Corporation Method for fabricating electrical connections of circuit board
CN101005733A (zh) * 2006-12-29 2007-07-25 上海芯光科技有限公司 薄型半导体照明平面集成光源模块的制造方法
US20090188805A1 (en) * 2008-01-25 2009-07-30 Government Of The United States Of America, As Represented By The Superconformal electrodeposition of nickel iron and cobalt magnetic alloys
US20130105329A1 (en) * 2010-08-02 2013-05-02 Atotech Deutschland Gmbh Method to form solder deposits and non-melting bump structures on substrates

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2836581A1 (de) 1978-08-21 1980-03-06 Henkel Kgaa N-(2,3-dihydroxypropyl)-pyridiniumsulfate, deren herstellung sowie diese enthaltende saure galvanische nickelbaeder
US5693209A (en) 1989-09-14 1997-12-02 Atotech Deutschland Gmbh Process for metallization of a nonconductor surface
US5503877A (en) 1989-11-17 1996-04-02 Atotech Deutschalnd Gmbh Complex oligomeric or polymeric compounds for the generation of metal seeds on a substrate
DE69426732T3 (de) 1993-03-18 2010-11-25 Atotech Deutschland Gmbh Sich selbstbeschleunigendes und sich selbst auffrischendes Verfahren zur Tauchbeschichtung ohne Formaldehyd
IT1275486B (it) 1995-07-06 1997-08-07 Giuseppe Faranda Sistema di sintesi per l'ottenimento di piridin propil sulfo betaina, senza rischi per l'uomo e per l'ambiente
JP2000286542A (ja) * 1999-03-31 2000-10-13 Harima Chem Inc 半田付け方法及び半田付け基材
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
JP2002271026A (ja) * 2001-03-14 2002-09-20 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
EP1322146A1 (en) 2001-12-18 2003-06-25 Phoenix Precision Technology Corporation Method of electroplating solder bumps on an organic circuit board
JP2003258014A (ja) 2002-03-04 2003-09-12 Megic Corp 半導体表面上に金属バンプを形成する方法
TWI270329B (en) 2005-04-04 2007-01-01 Phoenix Prec Technology Corp Method for fabricating conducting bump structures of circuit board
US7659193B2 (en) 2005-12-23 2010-02-09 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
TWI319297B (en) 2006-06-06 2010-01-01 Phoenix Prec Technology Corp Repair structure of circuit board having pre-soldering bumps and method thereof
KR20110070987A (ko) 2008-10-21 2011-06-27 아토테크더치랜드게엠베하 기판 상에 땜납 용착물을 형성하는 방법
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
EP2405469B1 (en) 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
KR101154626B1 (ko) * 2010-08-31 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP5364838B1 (ja) * 2012-11-30 2013-12-11 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔
JP6032254B2 (ja) * 2013-10-11 2016-11-24 大日本印刷株式会社 パワーモジュール用金属配線付基板、パワーモジュール及びパワーモジュール用基板、並びにパワーモジュール用金属配線付基板の製造方法
WO2016180944A1 (en) * 2015-05-13 2016-11-17 Atotech Deutschland Gmbh Method for manufacturing of fine line circuitry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798285A (en) * 1995-05-25 1998-08-25 International Business Machines Corpoation Method of making electronic module with multiple solder dams in soldermask window
US20060043158A1 (en) * 2004-09-01 2006-03-02 Phoenix Precision Technology Corporation Method for fabricating electrical connections of circuit board
CN101005733A (zh) * 2006-12-29 2007-07-25 上海芯光科技有限公司 薄型半导体照明平面集成光源模块的制造方法
US20090188805A1 (en) * 2008-01-25 2009-07-30 Government Of The United States Of America, As Represented By The Superconformal electrodeposition of nickel iron and cobalt magnetic alloys
US20130105329A1 (en) * 2010-08-02 2013-05-02 Atotech Deutschland Gmbh Method to form solder deposits and non-melting bump structures on substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327908A (zh) * 2020-02-28 2021-08-31 美光科技公司 用于微电子组件的导电元件以及相关方法、组合件和电子系统

Also Published As

Publication number Publication date
JP2020517088A (ja) 2020-06-11
KR20190098165A (ko) 2019-08-21
TWI683604B (zh) 2020-01-21
EP3560304B1 (en) 2021-02-03
TW201831064A (zh) 2018-08-16
WO2018115408A1 (en) 2018-06-28
US20190350088A1 (en) 2019-11-14
JP7143303B2 (ja) 2022-09-28
US11032914B2 (en) 2021-06-08
KR102346987B1 (ko) 2022-01-03
EP3560304A1 (en) 2019-10-30
CN110115116B (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN103026476B (zh) 在衬底上形成焊料合金沉积的方法
CN103026475B (zh) 在衬底上形成焊料沉积的方法
CN103053228B (zh) 用于在衬底上形成焊料沉积和非熔融凸块结构的方法
CN102187749A (zh) 用于在衬底上形成焊料沉积物的方法
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
CN102752958A (zh) 多层印刷线路板
CN105514073B (zh) 具有限制层的互连结构
CN110115116A (zh) 在接触垫上形成可焊接焊料沉积物的方法
EP2180770A1 (en) Method to form solder deposits on substrates
CN1316581C (zh) 用于改良晶片可靠性的密封针脚结构
CN109712899A (zh) 一种半导体封装方法及半导体封装器件
CN1326432C (zh) 无焊垫设计的高密度电路板及其制造方法
TW201023278A (en) Method for forming metallic bump on semiconductor component and sealing semiconductor component
CN101207047A (zh) 一种焊料凸点的制作方法
CN100369242C (zh) 半导体封装基板的预焊锡结构及其制法
TWI272885B (en) Method for forming presolder bump on circuit board by translate plate technique
JP2015070188A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant