CN110098198A - 一种阵列基板以及显示面板 - Google Patents

一种阵列基板以及显示面板 Download PDF

Info

Publication number
CN110098198A
CN110098198A CN201910340079.5A CN201910340079A CN110098198A CN 110098198 A CN110098198 A CN 110098198A CN 201910340079 A CN201910340079 A CN 201910340079A CN 110098198 A CN110098198 A CN 110098198A
Authority
CN
China
Prior art keywords
substrate
sub
pixel
pixel electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910340079.5A
Other languages
English (en)
Other versions
CN110098198B (zh
Inventor
严茂程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201910340079.5A priority Critical patent/CN110098198B/zh
Publication of CN110098198A publication Critical patent/CN110098198A/zh
Application granted granted Critical
Publication of CN110098198B publication Critical patent/CN110098198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，公开了一种阵列基板以及显示面板，该阵列基板包括：衬底和形成于衬底上的栅线、数据线、像素电极、与像素电极电连接的晶体管，其中：像素电极包括主体部和至少一个突出部，突出部包括第一区域，且在第一方向和/或第二方向上，第一区域内的突出部的宽度小于等于8μm；第一方向与栅线的延伸方向相同，第二方向与数据线的延伸方向相同。本发明提供的阵列基板在像素电极处设置突出部，可通过突出部导出晶体管聚集的静电电荷，从而较好的提升产品的抗静电能力，减少静电击穿现象的发生，减少诱发静电相关设备备品备件更换频率，降低生产成本。

Description

一种阵列基板以及显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板以及显示面板。
背景技术
现有阵列基板在真空设备中的制造及搬送过程会产生大量静电。
因真空环境无除静电设备，因而，当静电累积后，阵列基板会出现无法消除累积静电电荷的现象，特别是在子像素的孤立电极和数据线上，请参考图1，因与像素电极电连接的漏极01是一个尖端结构，导致大量电荷累积在尖端结构处。而大量电荷累积在尖端结构处会导致尖端结构与临近的数据线02或者栅线03放电，产生大量产品不良现象。而且，随着子像素面积增大，上述放电现象更加强烈，产品的不良率越高。
发明内容
本发明提供了一种阵列基板以及显示面板，上述阵列基板在基板内设置除静电结构，利于提升产品抗静电能力，规避真空设备除静电困难导致的静电不良率高的情况。
为达到上述目的，本发明提供以下技术方案：
一种阵列基板，包括：衬底和形成于所述衬底上的栅线、数据线、像素电极、与所述像素电极电连接的晶体管，其中：
所述像素电极包括主体部和至少一个突出部，所述突出部包括第一区域，且在第一方向和/或第二方向上，所述第一区域内的突出部的宽度小于等于8μm；所述第一方向与所述栅线的延伸方向相同，所述第二方向与所述数据线的延伸方向相同。
上述阵列基板中，阵列基板包括：衬底和形成于衬底上的栅线、数据线、像素电极、晶体管。当本发明提供的阵列基板在真空设备中的制造及运送过程会产生大量静电，由于像素电极与晶体管电连接、像素电极包括主体部与至少一个突出部，突出部包括第一区域，且在第一方向和/或第二方向上，第一区域内的突出部的宽度小于等于8μm；则在第一区域内的突出部的宽度远小于主体部的宽度，突出部位于第一区域内的尖端可将漏极内聚集的电荷导出分流，减弱或分流漏极尖端聚集的电荷，降低漏极尖端放电的风险，提高像素面积大的产品抗静电能力。
本发明提供的阵列基板在像素电极处设置突出部，可通过突出部导出晶体管聚集的静电电荷，从而较好的提升产品的抗静电能力，减少静电击穿现象的发生，减少诱发静电相关设备备品备件更换频率，降低生产成本。
因此，上述阵列基板在像素电极内设置分流静电的突出部结构，利于提升产品抗静电能力，规避真空设备除静电困难导致的静电不良率高的情况。
优选地，所述栅线和所述数据线交叉定义多个重复单元，每个所述重复单元包括至少一个子像素单元。
优选地，在所述第一方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括一个子像素单元，每个所述子像素单元中：
所述像素电极两侧形成有第一栅线和与所述晶体管连接的第二栅线，且沿所述第二方向，至少一个所述突出部位于所述像素电极朝向所述第一栅线的一侧。
优选地，所述突出部在所述衬底上的垂直投影与所述第一栅线在所述衬底上的垂直投影交叠。
优选地，所述像素电极还包括连接部，所述连接部形成于所述主体部与所述突出部之间、用以连接所述主体部和所述突出部，且所述连接部在所述衬底上的垂直投影与所述第一栅线在所述衬底上的垂直投影交叠，所述突出部位于所述第一栅线远离所述第二栅线一侧的相邻子像素单元内。
优选地，在所述第一方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括一个子像素单元，每个所述子像素单元中：
所述像素电极两侧形成有第一栅线和与所述晶体管连接的第二栅线，且沿所述第二方向，至少一个所述突出部位于所述像素电极朝向所述第二栅线的一侧，且所述突出部在所述衬底上的垂直投影和与所述晶体管连接的所述栅线在所述衬底上的垂直投影互不重叠。
优选地，在所述第一方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括两个子像素单元，每个所述重复单元中：
两个所述子像素单元沿所述第二方向排列，且一个所述子像素单元的突出部朝向另一个所述子像素单元，两个所述子像素单元的突出部在所述衬底上的垂直投影互不重叠。
优选地，在所述第一方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括两个子像素单元，每个所述重复单元中：
两个所述子像素单元沿所述第一方向排列，且一个所述子像素单元的突出部朝向另一个所述子像素单元，两个所述子像素单元的突出部在所述衬底上的垂直投影互不重叠。
优选地，在所述第二方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括一个子像素单元，每个所述子像素单元中：
至少一个所述突出部位于所述像素电极朝向所述数据线的一侧，且所述突出部在所述衬底上的垂直投影与所述数据线在所述衬底上的垂直投影互不重叠。
优选地，在所述第一方向和所述第二方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括一个子像素单元，每个所述子像素单元中：
至少一个所述突出部位于所述像素电极朝向所述栅线的一侧，且所述突出部在所述衬底上的垂直投影和与所述晶体管连接的所述栅线在所述衬底上的垂直投影互不重叠；
至少一个所述突出部位于所述像素电极朝向所述数据线的一侧，且所述突出部在所述衬底上的垂直投影与所述数据线在所述衬底上的垂直投影互不重叠。
优选地，所述突出部的形状为三角形、弧形或者矩形。
优选地，至少一个所述突出部中，每个所述突出部的曲率大于0。
优选地，还包括形成于所述衬底朝向所述像素电极一侧的公共电极，且所述公共电极位于所述像素电极朝向所述衬底的一侧；或者，
且所述公共电极位于所述像素电极背离所述衬底的一侧。
本发明还提供一种显示面板，包括对向基板和上述技术方案提供的任意一种阵列基板。
优选地，所述对向基板上形成有用于防止漏光的黑矩阵，且所述黑矩阵在所述衬底上的垂直投影遮蔽所述突出部在所述衬底上的垂直投影。
附图说明
图1为现有技术中的阵列基板结构示意图；
图2为本发明实施例提供的阵列基板结构示意简图；
图3为图2中A处的放大示意图；
图4为本发明实施例提供的阵列基板又一结构示意简图；
图5为本发明实施例提供的阵列基板的结构示意图；
图6为本发明实施例提供的阵列基板又一结构示意简图；
图7为本发明实施例提供的阵列基板又一结构示意简图；
图8为本发明实施例提供的阵列基板又一结构示意简图；
图9为本发明实施例提供的阵列基板又一结构示意简图；
图10为本发明实施例提供的阵列基板又一结构示意简图；
图11为本发明实施例提供的阵列基板又一结构示意简图；
图12为本发明实施例提供的阵列基板又一结构示意简图；
图13为本发明实施例提供的阵列基板又一结构示意简图；
图14为图5中A-A处的剖视图。
图标：1-栅线；11-第一栅线；12-第二栅线；2-数据线；3-像素电极；31-主体部；32-突出部；33-连接部；4-晶体管；5-公共电极；6-平坦层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图2，本发明提供了一种阵列基板，包括：衬底和形成于衬底上的栅线1、数据线2、像素电极3、与像素电极3电连接的晶体管4，其中：
像素电极3包括主体部31和至少一个突出部32，突出部32包括第一区域A，且在第一方向和/或第二方向上，第一区域内的突出部32的宽度a(如图3中所示)小于等于8μm；第一方向与栅线1的延伸方向相同，第二方向与数据线2的延伸方向相同。
上述阵列基板中，阵列基板包括：衬底和形成于衬底上的栅线1、数据线2、像素电极3、晶体管4。当本发明提供的阵列基板内在真空设备中的制造及运送过程会产生大量静电，由于像素电极3与晶体管4电连接、且像素电极3包括主体部31与至少一个突出部32，突出部32包括第一区域，且在第一方向和/或第二方向上，第一区域内的突出部32的宽度小于等于8μm；则在第一区域内的突出部32的宽度远小于主体部31的宽度，突出部32位于第一区域内的尖端可将漏极内聚集的电荷导出分流，减弱或分流漏极尖端聚集的电荷，降低漏极尖端放电的风险，提高像素面积大的产品抗静电能力。
本发明提供的阵列基板在像素电极3处设置突出部32，可通过突出部32导出晶体管4聚集的静电电荷，从而较好的提升产品的抗静电能力，减少静电击穿现象的发生，减少诱发静电相关设备备品备件更换频率，降低生产成本。
因此，上述阵列基板在像素电极3内设置分流静电的突出部结构，利于提升产品抗静电能力，规避真空设备除静电困难导致的静电不良率高的情况。
在上述技术方案的基础上，需要说明的是，栅线1和数据线2交叉定义多个重复单元，每个重复单元包括至少一个子像素单元。例如，每个重复单元可只包含一个子像素单元，或者，每个重复单元可包含两个子像素单元。
值得注意的是，由于在第一方向和/或第二方向上，突出部32包括第一区域，且第一区域内的突出部32的宽度小于等于8μm，则针对突出部32在第一方向和第二方向的设置关系以及每个重复单元内的具体结构设置，本发明提供的阵列基板至少包括以下几个实施方式：
方式一：在第一方向上，第一区域内的突出部32的宽度小于等于8μm，且每个重复单元包括一个子像素单元，每个子像素单元中：
像素电极3两侧形成有第一栅线11和与晶体管4连接的第二栅线12，且沿第二方向，至少一个突出部32位于像素电极3朝向所述第一栅线11的一侧，且突出部32在衬底上的垂直投影与第一栅线11在衬底上的垂直投影交叠，如图2所示，每个像素电极3上的突出部32数目可以为1个，或者，如图4所示，每个像素电极3上的突出部32数目可以为2个，当然，每个像素电极3上的突出部32数目还可以设置为其他，在此不在赘述。
值得注意的是，由于每个突出部32可以分散一定量的电荷，则当设置突出部32的数量为多个时，可以更好的分散漏极处聚集的电荷，即，突出部32的数目越多，对漏极处电荷的分散量越多，可更好的释放静电。
此外，需要说明的是，突出部32位于像素电极3朝向第一栅线11的一侧时，突出部32与第一栅线11在衬底上的垂直投影交叠，该结构不影响开口率的前提下实现静电分流的作用，提高产品的抗静电能力。
方式二：在第一方向上，第一区域内的突出部32的宽度小于等于8μm，且每个重复单元包括一个子像素单元，每个子像素单元中：
像素电极3两侧形成有第一栅线11和与晶体管4连接的第二栅线12，且沿第二方向，至少一个突出部32位于像素电极3朝向所述第一栅线11的一侧；
像素电极3还包括连接部33，连接部33形成于主体部31与突出部32之间、用以连接主体部31和突出部32，且连接部33在衬底上的垂直投影与第一栅线11在衬底上的垂直投影交叠，突出部32位于第一栅线11远离第二栅线12一侧的相邻子像素单元内，如图5所示。
上述方式二内技术方案中，像素电极3上设置连接部33，通过连接部33将突出部32设置于相邻子像素单元的区域内。需要说明的是，该结构内的突出部32设于相邻像素单元内的非开口区，合理利用了现有阵列基板的设计空间，增大了可设置突出部32的位置，便于增加突出部32的设置数量，而多个突出部32可以分流静电荷，提高产品的抗静电能力。
具体的，每个连接部33上可设置至少一个突出部32，例如每个连接部33上设置一个突出部32，或者，两个突出部32，或者两个以上的突出部32，突出部32的形状可以是三角形、弧形或者矩形或其他可分流静电的结构，也可是这些结构的组合，在这里不做限定，具体数量根据实际情况以及设计需求进行更改，在此并不进行限定。
需要说明的是，每个连接部33上设置多个突出部32可以更好的分流静电荷，提高产品的抗静电能力。
此外，值得注意的是，本发明提供的阵列基板可同时存在至少一个突出部32位于第一栅线11远离第二栅线12一侧的相邻子像素单元内的结构，以及，至少一个突出部32与第一栅线11在衬底上的垂直投影交叠的结构，即连接部33连接多个突出部32，一部分突出部32位于第一栅线11另一侧的相邻子像素单元内，另一部分突出部32与第一栅线11在衬底上的垂直投影交叠。
请继续参考图5，当连接部33上连接有三个突出部32时，设置：其中两个位于第一栅线11另一侧的相邻子像素单元内，另一个突出部32与第一栅线11在衬底上的垂直投影交叠(具体设置形式可以根据设计需求进行变化，在此并不进行限定)。
方式三：在第一方向上，第一区域内的突出部32的宽度小于等于8μm，且每个重复单元包括一个子像素单元，每个子像素单元中：
像素电极3两侧形成有第一栅线11和与晶体管4连接的第二栅线12，且沿第二方向，至少一个突出部32位于像素电极3朝向第二栅线12的一侧，且突出部32在衬底上的垂直投影和与晶体管4连接的栅线1在衬底上的垂直投影互不重叠，具体如图6所示。
需要说明的是，该方式三技术方案内结构中的像素电极3两侧也形成有第一栅线11和与晶体管4连接的第二栅线12，具体的，突出部32沿第二方向位于像素电极3朝向第二栅线12的一侧，突出部32在衬底上的垂直投影与晶体管4连接的栅线1在衬底上的垂直投影互不重叠的结构，可避免产生寄生电容，具体的，对于逐行扫描的栅线，首先打开第一栅线11，给与第一栅线11电连接的像素电极3充电，当充电完成后再打开第二栅线12，此时给与第二栅线12电连接的像素电极3充电，如果此时突出部32与第二栅线12有交叠，突出部32与第二栅线12之间会产生寄生电容，影响像素电极3充电到正常电位的情况发生。
方式四：在第一方向上，第一区域内的突出部32的宽度小于等于8μm，且每个重复单元包括两个子像素单元，每个重复单元中：
两个子像素单元沿第二方向排列，且一个子像素单元的突出部32朝向另一个子像素单元，两个子像素单元的突出部32在衬底上的垂直投影互不重叠，如图7所示。
具体的，请继续参考图7，该方式四技术方案内结构中的两个子像素单元的两侧也形成有第一栅线11和第二栅线12，且针对沿第二方向排列的两个子像素单元：前一个子像素单元内的晶体管4与第一栅线11连接，后一个子像素单元内的晶体管4与第二栅线12连接，且二者采用同一根数据线2提供数据信号。
需要说明的是，方式四中每个重复单元内一个子像素单元的突出部32朝向另一个子像素单元的结构，使得两个子像素单元的突出部32设于两个像素电极3的主体部31之间，而该结构可以有效节省突出部32所占用的空间，便于突出部32的位置设计。
方式五：在第一方向上，第一区域内的突出部32的宽度小于等于8μm，且每个重复单元包括两个子像素单元，每个重复单元中：
两个子像素单元沿第一方向排列，且一个子像素单元的突出部32朝向另一个子像素单元，两个子像素单元的突出部32在衬底上的垂直投影互不重叠，如图8所示。
具体的，请继续参考图8，该方式五技术方案内结构中的两个子像素单元的两侧也形成有第一栅线11和第二栅线12，且针对沿第一方向排列的两个子像素单元：前一个子像素单元内的晶体管4与第一栅线11连接，后一个子像素单元内的晶体管4与第二栅线12连接，且二者采用两根数据线2分别提供数据信号，这种双栅结构还可以实现数据线减半。
需要说明的是，方式五中每个重复单元内一个子像素单元的突出部32朝向另一个子像素单元的结构，使得两个子像素单元的突出部32设于两个像素电极3的主体部31之间，该结构同样可以有效节省突出部32所占用的空间，便于突出部32的位置设计。
方式六：在第二方向上，第一区域内的突出部32的宽度小于等于8μm，且每个重复单元包括一个子像素单元时，每个所述子像素单元中：
在不影响开口率的情况下，可设置：突出部32位于像素电极3朝向数据线2的一侧；且为了避免产生寄生电容，可具体设置：突出部32在衬底上的垂直投影与数据线2在衬底上的垂直投影互不重叠，如图9、图10和图11所示。
需要说明的是，可设置突出部32的数量为一个或者多个，在此不进行具体限定，而当设置多个突出部32时，多个突出部32可以更好的分流静电荷，提高产品的抗静电能力。
方式七：在第一方向和第二方向上，第一区域内的突出部32的宽度小于等于8μm，且每个重复单元包括一个子像素单元，每个子像素单元中：
至少一个突出部32位于像素电极3朝向栅线的一侧，且突出部32在衬底上的垂直投影和与晶体管4连接的栅线在衬底上的垂直投影互不重叠；
至少一个突出部32位于像素电极3朝向数据线2的一侧，且突出部32在衬底上的垂直投影与数据线2在衬底上的垂直投影互不重叠。
具体的，每个子像素单元内像素电极3两侧形成有第一栅线11和与晶体管4连接的第二栅线12，以及，像素电极3两侧形成有第一数据线和与晶体管4连接的第二数据线，每个子像素单元内的像素电极3可在朝向第一栅线11和/或第二栅线12的一侧形成有至少一个突出部32，同时，每个子像素单元内的像素电极3可在朝向第一数据线和/或第二数据线的一侧形成有至少一个突出部32。
以图12中的结构为例：每个子像素单元内的像素电极3在朝向第一栅线11的一侧形成有多个突出部32，同时，每个子像素单元内的像素电极3在朝向第一数据线的一侧形成有多个突出部32，且突出部32与第一栅线11无交叠。
同样的，以图13中的结构为例：每个子像素单元内的像素电极3在朝向第一栅线11和第二栅线12的一侧形成有多个突出部32，同时，每个子像素单元内的像素电极3在朝向第一数据线和第二数据线的一侧形成有多个突出部32，突出部32与第一栅线11和第二栅线12无交叠。
需要说明的是，当设置多个突出部32时，多个突出部32可以更好的分流静电荷，提高产品的抗静电能力。
在上述方式一至方式七中技术方案的基础上，具体的，可设置：突出部32的形状为三角形、弧形或者矩形(还可为其他形状，并不限于此)。
需要说明的是，设置突出部32的形状为三角形或者弧形时，可增大突出部32尖端的曲率，据物理孤立导体电荷分布基本知识，即曲率大(尖端)的位置积累的电荷多，因而当设置突出部32的尖端曲率增大时，可增大突出部32的导电能力，避免漏极处的静电电荷积累，从而可提升整个产品的抗静电能力。
在上述方式一至方式七中技术方案的基础上，优选设置：至少一个突出部32中，每个突出部32的曲率大于0。
需要说明的是，当设置每个突出部32的曲率都大于0时，可增强每个突出部32对漏极的静电电荷导出能力，从而可提升整个产品的抗静电能力。
值得注意的是，对应突出部32，可设计为突出部32的尖端为45度倒角，且当沿第一方向，第一区域内的突出部32的宽度小于等于8μm时，优选设置：每个突出部32沿第二方向的长度计为5μm，沿第一方向的宽度设计为3μm，同样的，当沿第二方向，第一区域内的突出部32的宽度小于等于8μm时，优选设置：每个突出部32沿第一方向的长度计为5μm，沿第二方向的宽度设计为3μm。
在上述方式一至方式七中技术方案的基础上，本发明提供的阵列基板还包括形成于衬底朝向像素电极3一侧的公共电极5，且公共电极5位于像素电极3朝向衬底的一侧，如图14所示；或者，
公共电极5位于像素电极3背离衬底的一侧，公共电极5开缝设置，像素电极3可以开缝设置，也可以不开缝设置，这里不做限定，能形成驱动液晶旋转的横向电场即可。
针对图14中的结构，需要说明的是，本发明提供的阵列基板还包括形成于像素电极3背离公共电极5一侧的平坦层6，且还包括形成于第一栅线11和公共电极5之间的第一覆盖层、形成于像素电极3与公共电极5之间的第二覆盖层。
本发明还提供一种显示面板，包括对向基板和上述技术方案提供的任意一种阵列基板。
在上述技术的基础上，作为一种优选实施方式，对向基板上形成有用于防止漏光的黑矩阵，且黑矩阵在衬底上的垂直投影遮蔽突出部32在衬底上的垂直投影。
需要说明的是，黑矩阵可对突出部32进行遮蔽，避免显示面板从突出部32处漏光，从而可提升整个面板的显示效果。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列基板，其特征在于，包括：衬底和形成于所述衬底上的栅线、数据线、像素电极、与所述像素电极电连接的晶体管，其中：
所述像素电极包括主体部和至少一个突出部，所述突出部包括第一区域，且在第一方向和/或第二方向上，所述第一区域内的突出部的宽度小于等于8μm；所述第一方向与所述栅线的延伸方向相同，所述第二方向与所述数据线的延伸方向相同。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅线和所述数据线交叉定义多个重复单元，每个所述重复单元包括至少一个子像素单元。
3.根据权利要求2所述的阵列基板，其特征在于，在所述第一方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括一个子像素单元，每个所述子像素单元中：
所述像素电极两侧形成有第一栅线和与所述晶体管连接的第二栅线，且沿所述第二方向，至少一个所述突出部位于所述像素电极朝向所述第一栅线的一侧。
4.根据权利要求3所述的阵列基板，其特征在于，所述突出部在所述衬底上的垂直投影与所述第一栅线在所述衬底上的垂直投影交叠。
5.根据权利要求3所述的阵列基板，其特征在于，所述像素电极还包括连接部，所述连接部形成于所述主体部与所述突出部之间、用以连接所述主体部和所述突出部，且所述连接部在所述衬底上的垂直投影与所述第一栅线在所述衬底上的垂直投影交叠，所述突出部位于所述第一栅线远离所述第二栅线一侧的相邻子像素单元内。
6.根据权利要求2所述的阵列基板，其特征在于，在所述第一方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括一个子像素单元，每个所述子像素单元中：
所述像素电极两侧形成有第一栅线和与所述晶体管连接的第二栅线，且沿所述第二方向，至少一个所述突出部位于所述像素电极朝向所述第二栅线的一侧，且所述突出部在所述衬底上的垂直投影和与所述晶体管连接的所述栅线在所述衬底上的垂直投影互不重叠。
7.根据权利要求2所述的阵列基板，其特征在于，在所述第一方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括两个子像素单元，每个所述重复单元中：
两个所述子像素单元沿所述第二方向排列，且一个所述子像素单元的突出部朝向另一个所述子像素单元，两个所述子像素单元的突出部在所述衬底上的垂直投影互不重叠。
8.根据权利要求2所述的阵列基板，其特征在于，在所述第一方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括两个子像素单元，每个所述重复单元中：
两个所述子像素单元沿所述第一方向排列，且一个所述子像素单元的突出部朝向另一个所述子像素单元，两个所述子像素单元的突出部在所述衬底上的垂直投影互不重叠。
9.根据权利要求2所述的阵列基板，其特征在于，在所述第二方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括一个子像素单元，每个所述子像素单元中：
至少一个所述突出部位于所述像素电极朝向所述数据线的一侧，且所述突出部在所述衬底上的垂直投影与所述数据线在所述衬底上的垂直投影互不重叠。
10.根据权利要求2所述的阵列基板，其特征在于，在所述第一方向和所述第二方向上，所述第一区域内的突出部的宽度小于等于8μm，且每个所述重复单元包括一个子像素单元，每个所述子像素单元中：
至少一个所述突出部位于所述像素电极朝向所述栅线的一侧，且所述突出部在所述衬底上的垂直投影和与所述晶体管连接的所述栅线在所述衬底上的垂直投影互不重叠；
至少一个所述突出部位于所述像素电极朝向所述数据线的一侧，且所述突出部在所述衬底上的垂直投影与所述数据线在所述衬底上的垂直投影互不重叠。
11.根据权利要求1-10任一项所述的阵列基板，其特征在于，所述突出部的形状为三角形、弧形或者矩形。
12.根据权利要求11所述的阵列基板，其特征在于，至少一个所述突出部中，每个所述突出部的曲率大于0。
13.根据权利要求12所述的阵列基板，其特征在于，还包括形成于所述衬底朝向所述像素电极一侧的公共电极，且所述公共电极位于所述像素电极朝向所述衬底的一侧；或者，
且所述公共电极位于所述像素电极背离所述衬底的一侧。
14.一种显示面板，其特征在于，包括对向基板和如权利要求1-13任一项所述的阵列基板。
15.根据权利要求14所述的显示面板，其特征在于，所述对向基板上形成有用于防止漏光的黑矩阵，且所述黑矩阵在所述衬底上的垂直投影遮蔽所述突出部在所述衬底上的垂直投影。
CN201910340079.5A 2019-04-25 2019-04-25 一种阵列基板以及显示面板 Active CN110098198B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910340079.5A CN110098198B (zh) 2019-04-25 2019-04-25 一种阵列基板以及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910340079.5A CN110098198B (zh) 2019-04-25 2019-04-25 一种阵列基板以及显示面板

Publications (2)

Publication Number Publication Date
CN110098198A true CN110098198A (zh) 2019-08-06
CN110098198B CN110098198B (zh) 2022-01-07

Family

ID=67445869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910340079.5A Active CN110098198B (zh) 2019-04-25 2019-04-25 一种阵列基板以及显示面板

Country Status (1)

Country Link
CN (1) CN110098198B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466208A (zh) * 2019-09-09 2021-03-09 三星显示有限公司 显示装置
CN114823635A (zh) * 2022-06-29 2022-07-29 惠科股份有限公司 驱动基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652000A (zh) * 2004-02-02 2005-08-10 富士通显示技术株式会社 液晶显示器及其制造方法
TW200823528A (en) * 2006-11-27 2008-06-01 Wintek Corp Liquid crystal display panel and driving method thereof
US20080192196A1 (en) * 2007-02-12 2008-08-14 Au Optronics Corporation Liquid crystal display and driving method thereof
CN101546078A (zh) * 2008-03-28 2009-09-30 北京京东方光电科技有限公司 液晶显示装置的阵列基板
CN108666304A (zh) * 2018-05-10 2018-10-16 深圳市华星光电半导体显示技术有限公司 一种阵列基板和显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652000A (zh) * 2004-02-02 2005-08-10 富士通显示技术株式会社 液晶显示器及其制造方法
TW200823528A (en) * 2006-11-27 2008-06-01 Wintek Corp Liquid crystal display panel and driving method thereof
US20080192196A1 (en) * 2007-02-12 2008-08-14 Au Optronics Corporation Liquid crystal display and driving method thereof
CN101546078A (zh) * 2008-03-28 2009-09-30 北京京东方光电科技有限公司 液晶显示装置的阵列基板
CN108666304A (zh) * 2018-05-10 2018-10-16 深圳市华星光电半导体显示技术有限公司 一种阵列基板和显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466208A (zh) * 2019-09-09 2021-03-09 三星显示有限公司 显示装置
CN114823635A (zh) * 2022-06-29 2022-07-29 惠科股份有限公司 驱动基板及显示面板
US11881154B1 (en) 2022-06-29 2024-01-23 HKC Corporation Limited Drive substrate and display panel

Also Published As

Publication number Publication date
CN110098198B (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
CN109377874B (zh) 显示面板和显示装置
CN101630078B (zh) 液晶显示面板
CN110098198B (zh) 一种阵列基板以及显示面板
KR0139373B1 (ko) 액정표시소자의 정전기 방지 회로
KR101373500B1 (ko) 정전기 방지 기능의 액정 패널
US11929371B2 (en) Array substrate, display panel and display apparatus
CN209132559U (zh) 一种显示基板、显示装置
JP3302625B2 (ja) 液晶表示装置
KR100286049B1 (ko) 정전기 보호 회로를 가지는 액정 표시 장치
CN111679524B (zh) 显示面板及显示装置
CN107577099A (zh) 阵列基板、液晶显示面板及液晶显示装置
CN109085724B (zh) 一种静电放电电路、阵列基板及显示装置
CN107422561A (zh) 主动开关阵列基板及液晶显示面板
JP2013228743A (ja) 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2008065275A (ja) 液晶表示装置及びその製造方法
CN111913328B (zh) 静电防护结构、具有静电防护功能的显示面板和显示装置
CN109614009B (zh) 触控显示面板和触控显示装置
CN109786363B (zh) 显示面板
CN210110769U (zh) 薄膜晶体管阵列基板及触控显示面板
CN111323984A (zh) 一种阵列基板、显示面板及显示装置
WO2001081993A1 (fr) Dispositif d'affichage a cristaux liquides
CN104701313B (zh) 阵列基板及制作方法、显示装置
CN111951668A (zh) 显示面板及显示装置
JP3731405B2 (ja) 電気光学装置の製造方法
CN105676512A (zh) 显示基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant