CN110061741A

CN110061741A - 半导体集成电路

Info

Publication number: CN110061741A
Application number: CN201910048496.2A
Authority: CN
Inventors: 吉多·德罗奇; 尼克拉斯·林克维奇; 查尔斯·约瑟夫·德迪克; 扬·朱索·德迪克
Original assignee: Socionext Inc
Current assignee: Socionext Inc
Priority date: 2018-01-19
Filing date: 2019-01-18
Publication date: 2019-07-26
Anticipated expiration: 2039-01-18
Also published as: US20190229745A1; EP3514964A1; JP2019129533A; JP7286966B2; US10659073B2; CN110061741B

Abstract

本发明涉及半导体集成电路，并且更具体地涉及这样的电路：其中，一个或多个相似或相同的操作单元均可操作成根据参考信号执行操作。这种操作单元的一个示例是模数转换器(ADC)电路的子ADC单元，该ADC电路采用一个或更多个这样的子ADC单元以将输入的模拟信号的样本转换为代表性数字值。在存在多个子ADC单元的情况下，多个子ADC单元均可以将输入的模拟信号的样本转换为代表性数字值。多个子ADC单元还可以以时间交错方式操作，使得其(从样本至数字值的)转换率可以比整体采样率低了子ADC单元的数目的系数。

Description

半导体集成电路

技术领域

本发明涉及半导体集成电路，并且更具体地涉及一个或多个相似或相同的操作单元均可操作以根据参考信号执行操作的电路。

背景技术

这种操作单元的一个示例是模数转换器(ADC)电路的子ADC单元，该ADC电路采用一个或更多个这样的子ADC单元以将输入的模拟信号的样本转换为代表性数字值。在存在多个子ADC单元的情况下，多个子ADC单元均可以将输入的模拟信号的样本转换为代表性数字值。多个子ADC单元还可以以时间交错的方式来操作，使得其(从样本至数字值的)转换率可以比整体采样率低了子ADC单元的数目的系数。

当然，其他类型的操作单元也根据参考信号执行操作，然而为了方便，将ADC电路的子ADC单元的示例作为运行实例。

应了解的是，子ADC单元(每个都是ADC本身)通常需要参考信号(例如，电压或电流)，将模拟输入值与该参考信号进行比较以生成代表性数字值。例如，在SAR(逐次逼近式寄存器)的ADC的情况下，从模拟样本至代表性数字值的每个转换包括一系列子转换操作。在每个子转换操作中，与参考信号一起处理样本(使用由参考信号表示的参考值的全部或小数部分)，以有效地评估与参考信号相比的样本的幅值，以最终地达到多位数字值。

发明内容

该参考信号的质量直接影响转换器性能，并且因此参考信号的噪声能不利地影响ADC数字输出值并且因此影响整体ADC性能。

期望改善这种电路的性能。

根据本发明的第一方面的实施方式，提供了一种半导体集成电路，该半导体集成电路包括：多个操作单元，其均包括局部调节电路、局部参考节点和操作电路，并且每个操作单元可操作成根据在其局部参考节点提供的参考信号执行操作；以及参考调节电路，其包括局部调节电路并且被连接成在局部参考节点处提供相应的参考信号，其中，对于每个操作单元，局部调节电路具有被连接以从参考调节电路接收控制信号的输入端子并且被配置成基于所接收的控制信号来调节在局部参考节点处的参考信号；局部调节电路的输入端子具有高输入阻抗，使得通过输入端子从参考调节电路汲取相对低的电流量；并且局部调节电路被配置成从电压源汲取相对高的电流量，并且在局部参考节点处将该电流提供至相关的操作电路。

因此，通过操作单元的操作电路在参考信号上汲取的电流中的至少一些不需要沿远距离引导。这通常导致较低的IR降低，以及操作单元之间的与IR降低更好地匹配，并且因此导致更好的噪声性能。与在参考信号上汲取电流相比，从电源(在每个操作单元中)局部地汲取电流是有利的。在此，电压源(例如，电源)提供电源电压，该电压源当然与提供参考电压的参考源不同。

每个局部参考节点可以被认为是局部参考网格。类似地，每个全局参考节点可以被认为是全局参考网格。在半导体集成电路的情况下，高输入阻抗将被理解为例如相当于MOSFET的栅极端子的输入阻抗。通过输入端子汲取非常低的电流或者基本上不汲取电流。

根据本发明的第二方面的实施方式，提供了一种半导体集成电路，该半导体集成电路包括：操作单元，其包括操作电路、开关电路和第一局部参考节点至第N局部参考节点，其中N是整数并且N≥2，操作电路可操作成分别根据相应的参考信号执行一系列第一操作至第N操作，N个操作中的每一个具有第一噪声容许级别至第N噪声容许级别中的相应的噪声容许级别，该N个噪声容许级别彼此不同；参考调节电路，其被连接成在N个局部参考节点处提供相应的单独的第一参考信号至第N参考信号；以及控制电路，其中：X是在从1至N范围内的整数变量；并且控制电路被配置成对于操作单元在执行N个操作时控制其开关电路以将其操作电路选择性地连接至其局部参考节点，使得其操作电路将在其第X局部参考节点处提供的第X参考信号用作其第X操作的参考信号；并且每个噪声容许级别是所采用的参考信号中的相关的操作可以容许的噪声级别。

因此，可以将具有不同噪声容许级别的不同参考信号用于不同操作，并且因此将不同参考信号布置成使得其适于不同的操作(根据所采用的参考信号中的相关的操作可以容许的噪声级别)。还可以根据将相关的操作注入至所采用的参考信号中的噪声的级别来布置不同的参考信号使得其适合于不同的操作。多个这样的操作单元可以共用参考信号并且以时间交错方式操作。

每个局部参考节点可以被认为是局部参考网格。N可以是2或3或4或者任意更高的整数。可以以给定的顺序例如从1至N来执行该操作。

根据本发明的第三方面的实施方式，提供了一种半导体集成电路，该半导体集成电路包括：操作单元，其包括有操作电路、开关电路和第一局部参考节点至第N局部参考节点，其中N是整数且N≥2，操作电路可操作成分别根据相应的参考信号执行一系列第一操作至第N操作；参考调节电路，其被连接成在N个局部参考节点处提供相应的第一参考信号至相应的第N参考信号；以及控制电路，其中：X是在从1至N范围内的整数变量；控制电路被配置成对于操作单元在执行N个操作时控制其开关电路以将其操作电路选择性地连接至其局部参考节点，使得其操作电路将在其第X局部参考节点处提供的第X参考信号用作其第X操作的参考信号；以及一系列操作包括按使得X从1增加至N的顺序执行N个操作；开关电路，其包括将操作电路的参考信号输入节点分别连接至第一局部参考节点至第N局部参考节点的第一开关至第N开关；对于从1至N-1的X的每个值，控制电路被配置成接通第X开关以将在第X局部参考节点处提供的参考信号提供给操作电路的参考信号输入节点以用于第X操作，然后关断第X开关并且接通第X+1开关以替代地将在第X+1局部参考节点处提供的参考信号提供给操作电路的参考信号输入节点以用于第X+1操作，并且该开关被相对于彼此地设置尺寸，以便对于从1至N-1的X的每个值，在第X开关关断并且第X+1开关接通时将从参考节点注入至操作电路的参考信号输入节点中的净电荷量限制或最小化或减少至零。

因此，可以配置开关使得其平衡，因为当其从一个参考信号切换至下一个参考信号，即是，从一个局部参考节点(或网格)切换至下一个局部参考节点(或网格)时，注入至相关的操作电路的参考信号输入节点中的净电荷基本上为零。这有助于采用改进参考信号的操作电路的噪声性能。这还可以有助于改进参考信号本身的噪声性能(较低的噪声)以及因此改进使用/共用那些参考信号或与之相关的信号的其他操作单元的噪声性能(较低的噪声)。

每个局部参考节点可以被认为是局部参考网格。N可以是2或3或4或任意更高的整数。可以以给定的顺序(例如，从1至N来)执行操作。

根据本发明的第四方面的实施方式，提供了一种半导体集成电路，该半导体集成电路包括：多个操作单元，其均包括局部参考节点和操作电路，并且每个操作单元可操作成根据在其局部参考节点处提供的参考信号执行操作；全局参考节点；以及分配电路，每个操作单元的局部参考节点经由该分配电路连接至全局参考节点，其中：分配电路被配置成经由相应的独立的信号路径将每个操作单元的局部参考节点连接至全局参考节点；以及每个信号路径包括沿其连接的滤波电路。

利用滤波电路的局部节点(例如，网格)与全局节点(例如，网格)之间的分离有助于改进操作单元的噪声性能，因为其均连接的全局节点与在局部参考节点处的参考信号上的噪声更好地隔离。

每个局部参考节点可以被认为是局部参考网格。类似地，每个全局参考节点可以被认为是全局参考网格。每个滤波电路可以被简单地描述为滤波器，并且可以被简单地实现为电阻器。

本发明扩展至与设备(电路)方面相对应的方法和计算机程序的方面(例如，用于控制)。

附图说明

现将仅通过示例的方式参照附图，其中：

图1是用于了解可以采用本发明的实施方式的情况的ADC电路的示意图；

图2是用于总体理解图1的SAR子ADC单元如何操作的示意图；

图3是用于理解图1的SAR子ADC单元的时间交错操作的示意图；

图4A是实现本发明的系统(例如，ADC)电路的示意图，在该系统电路中实现了技术T1至技术T4；

图4B是图4A的系统电路的一部分的示意图；

图5是与技术T1有关的示意图；

图6A和图6B是与技术T2有关的示意图；

图7是与技术T3有关的示意图；

图8A至图8C是与技术T4有关的示意图；

图9是与技术T4有关的示意图；以及

图10是实现本发明的集成电路的示意图。

具体实施方式

继续ADC电路的运行实例，图1是给出用于了解可以采用本发明的实施方式的情况的ADC电路1的示意图。ADC电路1包括采样级2、子ADC级4、输出级6和全局参考生成(调节)单元8。

采样级2被配置成接收模拟输入信号，并且被配置成从上述输入信号生成一系列样本并且将所述一系列样本提供至子ADC级4。子ADC级4被配置成将样本转换为代表性数字值并且将这些数字值输出至输出级6。输出级6被配置成基于这些数字值输出数字输出信号。

子ADC级4包括多个子ADC单元10，所述多个子ADC单元10一起从样本生成数字值。如上所提及的，这样的子ADC单元10均需要参考信号(在该情况下，电压参考信号)，将每个样本(构成模拟输入值)与该参考信号进行比较，以生成相应的代表性数字值。全局参考生成(调节)单元8被配置成创建参考信号并且如所示地经由全局参考网格12将该参考信号分配至子ADC单元10。

在此，子ADC单元10是SAR子ADC单元10，并且因此基于一系列子转换操作生成它们各自的数字值。此外，子ADC单元10被配置成以时间交错的方式操作，使得样本按重复的顺序被逐一提供至子ADC单元10。在图1中所示的示例中，存在以具有三行和四列的网格结构布置的12个子ADC单元10，然而，这当然是示意性的并且可以提供任意整数数目的子ADC单元10。因此，时间交错可以被组织成使得样本沿每行被逐一提供至子ADC单元10，通过行逐一工作，然后返回开始。

因此，整个模数转换被分配，其中子ADC单元10有效地并行操作，尽管以时间交错方式(关于以下描述的图3而将变得更清楚)。子ADC单元10共用在全局参考网格12上提供的同一参考信号。当然，图1中所示的网格结构是示例，并且子ADC单元10可以替代地使用相应的全局参考线以单线布置而不是以网格布置。在本文中术语网格将被认为包括这样的单线。

如上所提及的，参考信号的噪声可能不利地影响ADC数字输出值，并且因此影响整体ADC性能。发明人已经考虑到，通过这样的全局参考生成(调节)单元8生成的参考信号可以通过去耦和补偿电路来尽可能地保持“干净”(无噪声)。

然而，发明人进一步将参考信号的噪声问题考虑在内，并且已经设计了一组提供改进的噪声性能的技术。

为了更好的理解这些技术，图2是用于总体地理解SAR子ADC单元10如何操作的示意图。假设样本被提供为电流脉冲，即，脉冲的大小(其持有的电荷量)构成要转换为代表性数字值的模拟值。

作为示例，这样的子ADC单元10可以具有如图2中所示的复位(R)；采样(S)；1；2；3；4；5；6；7和8的形式的子转换操作(阶段/步骤)的循环。在每个采样子转换操作中，可以将相关的电流脉冲转换为相应的电压(然后使得该电压构成模拟值)，并且随后该电压可以通过后续的8个SAR子转换操作变成8位的数字值。然后，下一个复位子转换操针对下一个电流脉冲准备电路。

子转换操作可以实现二进制搜索，在该二进制搜索中，搜索空间(例如，值0至值255)以每次乘2来限制，直到达到最终的8位值。在这样的二进制搜索中，该操作将以比率2一个接一个地加权(例如，一些操作具有相对的权重32、16、8、4、2、1)。

然而，子转换操作可以实现非二进制搜索，在非二进制搜索中，该操作以处于1与2之间的比率一个接一个地加权(例如，一些操作具有相对的权重29、16、9、5、3、2)。在某种程度上，允许在转换处理期间产生一些误差，该误差可以通过之后的数字误差校正来校正。在本文中公开的技术中的一些技术利用非二进制转换的附加自由度以改善整体噪声性能。

例如，在非二进制搜索中，从一个子转换操作至下一个子转换操作在搜索空间中存在交叠(例如，16大于29的一半，9大于16的一半等)，对于较早的子转换操作(对于MSB)而言该交叠较大，并且对于较晚的子转换操作(对于LSB)而言该交叠较小。因此，与其他子转换操作相比，一些子转换操作可以容许参考信号上的更多噪声。与其他子转换操作相比，这样的子转换操作还可以在参考信号上注入更多噪声。

图1的ADC电路1的问题在于，一个子ADC单元10的子转换操作在共用的全局参考网格12上生成噪声，该噪声影响子ADC级4中的其他子ADC单元10的操作。在非二进制转换的情况下，子ADC单元10注入至其本身的噪声可以被容许，由于该噪声是相关的，并且通常仅影响子ADC单元10的稳定性能(settling behaviour)。然而，由其他子ADC单元10注入的噪声影响其子转换操作。这降低了整体ADC分辨率。也就是说，共用的参考线或网格上的噪声使转换器性能变差。

为了帮助进一步理解该问题，图3是用于理解SAR子ADC单元10的时间交错操作的示意图。为了方便，采用与图2中的转换方案相同的转换方案，不同之处在于编号操作是从1至6而不是从1至8之。例如，针对以时间交错方式操作的三个子ADC单元10示出子转换操作(阶段/步骤)。这些子ADC单元10分别被编号为1至3。

对于子ADC单元10中的每个，突出显示采样子转换操作，以突出时间交错操作。因此，第二子ADC单元10在第一子ADC单元10执行其子转换操作2时执行其采样子转换操作。第三子ADC单元10在第二子ADC单元10执行其子转换操作2并且第一子ADC单元10执行其子转换操作4时执行其采样子转换操作。因此，在同一时间，不同的子ADC单元10处于其转换操作中的不同的点。

此外，指示的是，子转换操作1至6被分为三组，分别标记为I、II、III。在此，在每个组中存在两个子转换操作，但每个组可以存在任意数目的子转换操作。

在此，组I的操作具有第一噪声容许级别，组II的操作具有第二噪声容许级别，并且组III的操作具有第三噪声容许级别。每个噪声容许级别是所采用的(共用的)参考信号中的相关的操作或多个操作可以容许的噪声级别。假设这些噪声容许级别彼此不同。例如，第一噪声容许级别可以大于第二噪声容许级别，第二噪声容许级别可以大于第三噪声容许级别。因此，组I的操作对噪声最不敏感，并且组III的操作对噪声最敏感。噪声容许级别之间的这种关系特别地适用于与上面讨论的非二进制搜索想关的情况。

还假设组I的操作具有第一噪声注入级别，组II的操作具有第二噪声注入级别，并且组III的操作具有第三噪声注入级别。每个噪声注入级别是相关的操作注入至采用的(共用的)参考信号中的噪声的级别。假设这些噪声注入级别彼此不同。例如，第一噪声注入级别可以大于第二噪声注入级别，第二噪声注入级别可以大于第三噪声注入级别。因此，组I的操作产生最大的噪声，并且组III的操作产生最小的噪声。噪声注入级别之间的这种关系可以特别地适用于与例如电荷再分配子ADC单元相关的情况，其中，充电/放电电容器的电平在稍后的子转换操作中更低。

回顾图3，可以看出，在指示的时间段P中，第三子ADC单元10执行其组I的子转换操作，第二子ADC单元10执行其组II的子转换操作并且第一子ADC单元10执行其组III的子转换操作。因此，第一子ADC单元10对噪声最敏感并且产生最小的噪声，第三子ADC单元10对噪声最不敏感但产生最大的噪声。因此，这些子ADC单元10不利地影响彼此的性能，并且因此影响整体ADC性能，并且由于时间交错操作，这种情况更糟。

当然，图3仅呈现了说明不同的子ADC单元10可以在同一时间处于其转换操作中的不同的点的一个简单的示例。例如，在第一子ADC单元10执行其子转换操作2时，不需要第二子ADC单元10启动其采样子转换操作。例如，在第一子ADC单元10执行其子转换操作1时，第二子ADC单元10可以启动其采样子转换操作，使得总有一个子ADC单元处于其采样子转换操作中。此外，不需要所有单独的子转换操作具有相同的持续时间。例如，子转换操作可以异步地从一个转变至下一个。

转到这组技术本身，可以将该组技术分为四种通用技术。第一通用技术(T1)涉及使用分配的但仍共用的参考资源。第二通用技术(T2)涉及在模数转换期间使用多个参考，即，具有不同的精确度级别的任意数目的分离电压参考。第三通用技术(T3)涉及使用用于参考之间的平滑切换的平衡开关，即，用于能够在朝向下一个电压参考切换时实现平滑转换的平衡开关。第四通用技术(T4)涉及将参考分为全局域和局部域，并且使用全局域和局部域之间的滤波使全局网格上的噪声降低最大化，即，经由滤波级将局部参考与全局参考网格分开，以有助于防止不同的子ADC单元之间的噪声传输。

这些技术非常适合于符合图1的非二进制分配的SAR子ADC单元，以及使用其给定的自由度。这些技术能够使参考网格上的噪声降低并且改善ADC分辨率。

为了引入这些技术，将参照图4A。然而，在该阶段注意的是，尽管图4A示出了可以如何组合使用所有四个技术T1至技术T4，但可以单独地使用技术T1至技术T4中的任意一个或者技术T1至技术T4中的两个或更多个的任意组合。

图4A是实现本发明的ADC电路1000的示意图。ADC电路1000具有与ADC电路1相同的总体布置，在该布置中，整个模数转换是分配式的，子ADC单元有效地并行操作，尽管以时间交错的方式。

ADC电路1000包括分别对应于采样级2、子ADC级4和输出级6的采样级20(未示出)、子ADC级40和输出级60(未示出)。ADC电路1000还包括一起对应于全局参考生成单元8的全局参考电路80和全局参考调节电路90。

为了简便，采样级20和输出级60未示出。子ADC级40包括多个子ADC单元(操作单元)100，子ADC单元(操作单元)100中的每个都对应于图1的子ADC单元10。然而，再次为了简便，仅示出了子ADC级40的子ADC单元100中的一个。

为了完整，尽管未明确地示出，采样级20被配置成接收模拟输入信号，并且被配置成从该输入信号生成一系列样本并且将所述一系列样本提供至子ADC级40。子ADC级40被配置成将样本转换成代表性数字值并且将这些数字值输出至输出级60。输出级60被配置成基于这些数字值来输出数字输出信号。

子ADC单元100均需要参考信号，在这种情况下，是电压参考信号(另一示例可以是电流参考信号)，将每个样本(构成模拟输入值)与该参考信号进行比较以生成相应的代表性数字值。全局参考电路80和全局参考调节电路90被广泛地配置成创建这样的参考信号并且将其分配至子ADC单元100，然而究竟如何实现则取决于采用技术T1至技术T4中的哪种技术。

尽管如上所提及地进行ADC电路的示例，应注意的是，子ADC单元100可以被认为是均包括局部参考节点L和操作电路的操作单元的具体示例，每个操作单元可操作成根据在其局部参考节点L处提供的参考信号执行操作。因此，ADC电路1000更通常被称为系统电路1000。该术语将继续使用，然而，ADC电路的示例将被考虑为在适当时被应用并且被称呼。此外，尽管在图4A中关注了一个操作单元(子ADC单元)100，但是可以以相同的方式来布置其他操作单元(子ADC单元)100。

因此，在进一步说明技术T1至技术T4之前，将更加详细地考虑图4A。此时，重要的是注意：并不是示出的所有元件对于技术T1至技术T4中的每个都是需要的。这稍后将在本文中变得更加明显。

如上所提及的，操作单元100包括操作电路102，该操作电路102可操作成根据提供的参考信号执行操作。为了该目的，操作电路102具有参考信号输入节点104。

全局参考电路80有效地具有三个全局参考网格(或节点)120A、120B和120C，三个全局参考网格(或节点)120A、120B和120C均对应于图1的全局参考网格12。存在三个全局参考网格仅是一个方便的示例，该示例与上面图3的讨论一致(如将变得明显)。通常，在采用技术T2的情况下，可以采用两个或更多个这样的全局参考网格，并且该考虑将被理解为通常适用。

在图4B中更加详细地考虑了全局参考调节电路90。全局参考调节电路90将全局信号GA至GC分别提供至全局参考网格120A、120B和120C。如果未采用控制信号CA至CC，则全局参考调节电路90集中地(全局地)调节全局信号GA至GC，使得全局参考网格120A、120B和120C上的参考信号被调节。

在其他布置中，全局参考调节电路90还将控制信号CA至CC分别提供至在操作单元100中提供的局部调节器电路250A、250B、250C以局部地调节参考单元100内的参考信号。在这种情况下，全局参考调节电路90可以集中地(全局地)调节全局信号GA至GC或者可以不集中地(全局地)调节全局信号GA至GC。

全局参考网格(或节点)120A、120B和120C具有各自的全局去耦电容器122A、122B和122C，以用于噪声滤波。尽管这些电容器在所有布置中不是必需的，但提供这些电容器对于噪声性能可能是有益的。

操作单元100具有分别与全局参考网格120A、120B和120C对应的三个局部参考网格(或节点)220A、220B和220C。这些局部参考网格220A、220B和220C中的每个连接至开关230的相应端子，使得可以将相应的参考信号提供至参考信号输入节点104以由操作电路102使用。

然后，全局参考网格120A、120B和120C分别连接至局部参考网格220A、220B和220C，使得参考信号根据需要分配至这些局部参考网格220A、220B和220C。全局参考网格120A、120B和120C经由相应的滤波器240A、240B和240C和局部参考节点L连接至局部参考网格220A、220B和220C。为免存疑，将全局参考网格120A、120B和120C共同地提供至操作单元100(在图4A中仅示出一个操作单元)，然而针对每个操作单元100提供局部参考网格220A、220B和220C。

每个局部调节电路250A、250B、250C具有被连接以接收如上所提及的相应的控制信号CA、CB、CC的输入端子(未示出)，并且基于该控制信号可操作成基于所接收的控制信号在其相应的局部参考节点L处提供经调节的参考信号。

如所示的，在局部参考网格220A、220B、220C处有效地连接相应的局部去耦电容器260A、260B、260C，也用于噪声滤波。在一些布置中，并且只要布局区域允许，与全局去耦电容器相比，尽可能多地采用这种局部去耦电容器是有益的，使得从一个操作单元100至另一操作单元100的噪声干扰可以最小化。

一般来说，全局参考网格(或节点)120A、120B和120C与局部参考网格(或节点)220A、220B、220C之间的电路可以被认为是包括一个或更多个分配电路的分配电路。

图4B是ADC电路1000的全局参考调节电路90的示意图。

如图4B中所指示的，针对全局参考网格120A、120B和120C分别提供电压调节器500A、500B、500C。如果电压调节器500A、500B、500C存在/连接以用于使用，电压调节器500A、500B、500C分别控制局部调节电路250A、250B、250C。电压调节器500A、500B、500C基本上彼此相同，并且因此将电压调节器500A作为示例描述。

电压调节器500A包括差分放大器(例如，运算放大器)502和晶体管504，在这种情况下，是NMOS MOSFET。晶体管504在其漏极端子处连接以通过差分放大器502在其栅极端子处的控制下从高电压源(例如，VDD)汲取电流。连接差分放大器502以在其输入端子中的一个处接收参考电压信号Vref，并且在差分放大器502的另一输入端子处接收来自晶体管504的源极端子的电压信号作为反馈信号。因此，差分放大器502和晶体管504用于调节在晶体管504的源极端子处的参考信号，使得其电压电平跟踪Vref。

如所示的，在晶体管504的源极端子处生成信号GA，并且在差分放大器502的输出处生成信号CA。将信号GA提供至全局参考网格120A并且将信号CA(在一些布置中)提供至局部调节电路250A。将变得明显的是，当将信号CA提供至局部调节电路250A时，可以(但不是必需)移除晶体管504。

类似的考虑适用于电压调节器500B和电压调节器500C，如所示的，电压调节器500B和电压调节器500C分别生成信号CB和GB以及信号CC和GC。

然后转向第一技术T1，该构思实际上将局部参考源(即，调节局部参考信号的电路)放置在每个操作单元100内，且靠近基于参考信号操作的操作电路102。观察图4A，局部调节电路250A、250B、250C用作这些局部参考源(参见附图标记T1)，然而对于这个技术，仅必要的是，关注每个操作单元100的局部调节电路中的一个，例如，局部调节电路250A。

在子ADC单元基于电容器上的电荷再分配来操作的情况下，电容器可以基于在参考信号上汲取的电流来充电/放电。

技术T1的益处是由操作单元100的操作电路102在参考信号上汲取的至少一些电流不需要沿远距离引导。例如，如果仅仅经由全局参考电路80来提供由操作单元100的操作电路102使用的参考信号(在经由全局参考电路80来汲取这样的电流的意义上)，则存在沿着跨操作单元100的阵列分配那些信号的电路(考虑图1中的布局)的显著的IR降低的问题。此外，在操作单元100之间可能存在不相等的IR电压降(即，归因于流过分配电路的电阻的电流)，因为操作单元100可能位于距在全局参考电路80中生成/调节参考信号的地方不同距离处。通常，IR降得越低，操作单元100之间的噪声干扰越小。

因此，通过提供局部调节电路250A、250B、250C，减少了每个操作单元100以及因此所有操作单元100的IR降低，因为所需的电流中的一些经由局部调节电路250A、250B、250C从电压源而不是经由全局参考电路80来汲取。速度也得到改善，因为通过更靠近操作电路102并且也通过仅需要调节单个操作单元100的参考信号，局部地提供参考信号的调节，并且可以较快地响应电压电平的改变。在各个操作单元100中的从例如局部参考节点L至操作电路102的参考信号的分配对于所有的操作单元100也可以是相等的，在所有的操作单元100中确保相同的条件。

相比之下，如果由操作单元100的操作电路102使用的参考信号只从全局参考电路80提供，则该调节(全局参考调节电路90的调节)将靠近一些操作单元100并且远离其他操作单元100，导致负载相关的(位置相关的)IR降低和操作单元100的不平衡的操作。在子ADC单元的情况下，在输出数字值中可能出现模式相关的误差。

观察图4A，局部参考节点L(即，局部源)最终都连接至全局参考电路80中的相应的全局参考网格120A、120B和120C，使得其可以基于全局参考信号操作。然后，可以(但不是必需)在全局参考电路80中调节这种全局参考，并且这种调节可以是低速调节。通过将局部参考节点L(即，局部源)连接至相应的全局参考网格120A、120B和120C，可以确保对于所有操作单元100连接至任意一个全局参考网格120A、120B和120C的局部参考信号(在局部参考节点L处)的DC(电压)电平是相同的。还将相关的控制信号(例如，CA)共同地提供至具有同一相关联的全局参考网格(例如，120A)的局部调节电路(例如，250A)。

在这方面，参照图5，图5是指示可以实现全局和局部调节的一个示例方式的示意图。在图5中，以示例的方式仅示出了全局参考电路80的一个全局参考网格120A，并且其被示出为经由相应的局部参考节点L连接至多个操作单元100的局部参考网格220A。为了简便，已经省略了各种组件(例如，滤波器240A)，并且在一些实施方式中其确实不需要提供这些组件。

如图5中所指示的，电压调节器500A被设置在全局参考调节电路90中，并且借助于全局信号GA连接至全局参考网格120A，以调节在该网格上提供的参考信号。在全局参考网格120A上的参考信号被分配至相应操作单元100的局部参考节点L。

如图5中所指示的，可以将局部调节电路250A实现为源极跟随晶体管252A，在这种情况下，是NMOS MOSFET。观察其中一个局部调节电路250A中，晶体管252A在其漏极端子处连接以通过控制信号CA在其栅极端子处的控制下从高电压源(例如，VDD)汲取电流。然后，晶体管252A的源极端子实际上连接至相关的局部参考节点L。因此，晶体管252A用于调节在其源极端子处(并且因此在相关的局部参考网格220A上)的参考信号，使得其电压电平也跟踪Vref。

再次，观察其中一个局部调节电路250A，将理解的是，晶体管252A的栅极端子(实际上，局部调节电路250A的输入端子)作为栅极端子具有高输入阻抗，使得在共用的控制信号(网)CA上汲取相对低的电流量。局部调节电路250A被配置成从高电压源(即，从电源)汲取相对高的电流量，并且将该电流提供至在局部参考节点L处的相关的操作电路102，而且该电流流过更短的距离(即，在操作单元100内)并且该布置在操作单元100之间可以是相同的(因此更好匹配IR降低)。此外，并非通过操作电路102(未示出)在局部参考节点L处汲取的所有电流都从全局参考电路80汲取(因此IR降低较低)。

还可以将电压调节器(例如，电压调节器500A)放置在每个操作单元100内，尽管组件数和面积成本增加。

顺便提及的是，可以移除或不连接如早前提及的晶体管504，使得调节实际上通过晶体管252A局部地起作用而不是通过晶体管504全局地起作用。在这种情况下，滤波器240A的存在可能是期望的。利用晶体管504和晶体管252A，调节既全局地起作用也局部地起作用。

如上所提及的，在所有实施方式中都采用第一技术T1不是必须的。如果不采用技术T1，局部调节电路250A、250B、250C可以移除或不连接(并且将不需要控制信号CA、CB、CC，但将需要晶体管504)。在那种情况下，将不会享受第一技术T1的益处，然而可以享受一个或更多个其他技术的益处。

接下来转向第二技术T2，该构思实际上是在单独的局部参考网格220A、220B和220C处将单独的参考信号提供至每个操作单元100。按照图3的讨论，该构思是这些单独的参考信号可以具有相同的(或者在某些情况下不同的)标称DC电压电平，但可以具有不同的噪声级别。出于论证的目的，该参考信号可以从局部参考网格220A至220B至220C从最大噪声至最干净(最小噪声)地分级。然后，相关的操作单元100的操作电路102可以利用其开关230来使用在不同局部参考网格220A、220B和220C上的参考信号以用于不同的操作。可以针对每个操作单元100提供控制电路(未示出)或者(在分配控制信号方面具有一定程度的复杂性的情况下)在系统(例如，ADC)电路1000中集中地提供控制电路以便控制开关230，使得针对每个操作选择适当的参考信号。

在(例如，非二进制)SAR子ADC单元的情况下，并且观察图3，然后，可以将在局部参考网格220A上的参考信号用于组I的子转换操作(其可以容许参考信号中的最大的噪声并且还将最大的噪声注入至该参考信号中)，将在局部参考网格220B上的参考信号用于组II的子转换操作(其可以容许参考信号中的中等量的噪声并且还将中等量的噪声注入至该参考信号中)，并且将在局部参考网格220C上的参考信号用于组III的子转换操作(其可以容许参考信号中的最小的噪声并且还将最小的噪声注入至该参考信号中)。

因此，通过使用在每个操作单元100内的多个(两个或更多个)参考电压信号，可以平衡在不同的子转换操作(特别是将时间交错的操作考虑在内)期间的噪声污染级别。回到(回顾图3)在时间段P中第三子ADC单元10执行其组I的子转换操作，第二子ADC单元10执行其组II的子转换操作并且第一子ADC单元10执行其组III的子转换操作。因此，当第一子ADC单元10对噪声最敏感并且产生最小的噪声时，第三子ADC单元10对噪声最不敏感但产生最大的噪声。

返回图4A，为了在其单独的局部参考网格220A、220B和220C处将单独的参考信号提供至操作单元100，提供了相应的全局参考网格120A、120B和120C(参见标记T2)。还要注意相应的滤波器240A、240B和240C(其对于技术T2不是必需的，但可以使用在某些布置中)。

在这方面，参照图6A和图6B，图6A和图6B是指示两个示例方式(a)和(b)的示意图，在这两个示例方式中，可以在单独的参考信号的单独的局部参考网格220A、220B和220C处将单独的参考信号提供至操作单元100。在一些布置中，图6B优于图6A。

在图6A和图6B中，通过示例的方式示出了全局参考电路80的仅两个全局参考网格120A和120B，并且为了简便，这些被示出为连接至单个操作单元100。为了简便，各种组件(例如，全局去耦电容器和局部去耦电容器)已经被省略，但假设存在。特别是，如上所提及的，局部去耦电容器是特别可取的。

在图6A中，电压调节器500(图4B的电压调节器500A、500B、500C中的任意电压调节器)被提供并且连接至全局参考网格120A和全局参考网格120B以调节在这两个网格上提供的参考信号。在这方面，全局参考网格120A和全局参考网格120B可以被认为是相同的网格。然而，滤波器240A和滤波器240B(分别表示为F1和F2)彼此不同，使得经由滤波器240A和滤波器240B在操作单元100处提供的参考信号由于被不同地滤波而是不同(在噪声方面)。那些参考信号还至少从全局参考网格120A和全局参考网格120B起通过单独的分配电路被单独地分配。分配电路彼此分离，例如，彼此电分离或彼此去耦(至少在关注的频率范围上)。

在图6B中，针对全局参考网格120A和120B分别提供单独的电压调节器500A和电压调节器500B(如图4B中)，以便单独地或独立地调节在那些网格上提供的相应的参考信号。在此，全局参考网格120A和全局参考网格120B彼此分离，例如，彼此电分离或彼此去耦(至少在关注的频率范围上)。滤波器240A和滤波器240B(分别表示为F1和F2)可以彼此不同或者彼此相同。还可以省略滤波器240A和滤波器240B。

因此，在操作单元100处提供的参考信号可以是不同的(在噪声方面)并且通过被单独地调节(并且还可能被不同地滤波)而分离。那些参考信号还从单独的电压调节器500起经由单独的分配电路被单独地分配。分配电路再次彼此分离，例如，彼此电分离或彼此去耦(至少在关注的频率范围上)。

顺便提及，图6B中的两个电压调节器500的DC电压级别被示出为相同，由于它们均连接以接收Vref，然而，它们可以替代地分别被提供不同的参考信号Vref1和Vref2，使得其可以被提供不同的DC电压电平。这可以有助于减少整体参考噪声贡献。

基于SAR子ADC单元的示例，在第一MSB转换期间，可以应用最大噪声的参考信号。可以替代地使用趋于越来越精确(即，更小噪声的)的参考信号。该方法的益处基于以下事实：在更多充电要求的MSB转换期间(在充电再分配子ADC单元的情况下)，每次转换注入最大量的噪声，但同时可以容许更大的噪声，特别是在非二进制转换方案中。在LSB转换期间，需要更精确的参考，幸运地是，在充电/放电较低时，注入的噪声较少。

将理解的是，不同的全局参考网格(例如，如图6A和图6B中的网格120A和网格120B)将需要以交错的方式(即，具有交错的拓扑)来实现以使朝向不同的操作单元100的路由距离最小化。操作单元100可以具有第一技术T1的局部调节电路250A、250B、250C，其中电压调节器500A、500B、500C服务于那些局部调节电路250A、250B、250C。还可以存在滤波器240A、240B和240C。全局去耦电容器122A、122B、122C以及局部去耦电容器260A、260B、260C在全局参考网格与局部参考网格之间存在这种分离的情况下是有帮助的。

如上所提及的，在所有实施方式中都采用第二技术T2并不是必须的。如果不采用技术T2，实际上每个操作单元100将有单个全局参考网连接至单个局部网格，并且不需要提供开关230(即，可以对单个局部网格进行直接连接)。在那种情况下，将不会享受第二技术T2的益处，然而可以享受其他技术中的一个或更多个技术的益处。

接下来转向第三技术T3，该构思实际上是配置开关230(参见图4A中的标记T3)，使得其平衡，在其从一个参考信号切换至下一个参考信号，即从一个局部参考网格切换至下一个局部参考网格(例如，从网格220A至220B至220C)时，注入至相关的参考信号输入节点104中的净电荷基本上为零。

另外，参考信号之间的切换可能将电荷注入至参考信号输入节点104中，这可能影响由操作电路102执行的操作。在SAR子ADC单元的情况下，这可能影响子转换操作或者至少需要增加用于稳定的等待时间。

在这方面，参照图7，图7是指示如何实现开关230以用于这样的平衡切换的示意图。为了简便，仅考虑对一个操作单元100的切换，并且也仅考虑两个可用的参考信号之间即从局部参考网格220A至局部参考网格220B的切换。然而，将理解的是，相同的考虑适用于其他操作单元100，并且也适用于从局部参考网格220B至局部参考网格220C的切换(其中，开关230相应地扩展)。在此，如前所述，假设由操作电路使用的参考信号的顺序等于从网格220A至网格220B并至网格220C的切换。

基本构思是，在从一个局部参考网格切换至下一个局部参考网格时，两个相关联的切换事件(“关断一个参考网格”和“接通下一个参考网格”)相对于注入的电荷保持平衡。

在图7中，开关230使用连接至与参考信号输入节点104对应的共同尾节点512的两个晶体管510A和晶体管510B(在此，是MOSFET)实现。晶体管510A连接至局部参考网格220A，并且晶体管510B连接至局部参考网格220B。晶体管510A和晶体管510B可以实现为PMOS或NMOS晶体管，或者甚至可以实现为并联连接的PMOS和NMOS晶体管对。

由于对于栅极电容进行充电/放电的两个相关联的切换事件在晶体管510A和晶体管510B的栅极端子处的电压摆动引起电荷注入。在这方面，在栅极端子处的电压改变在图7中被表示为ΔV(假设对于晶体管510A在其关断时ΔV为负，并且对于晶体管510B在其接通时ΔV为正，并且为了简便，两者具有相同的幅值)。

图7中还示出了晶体管510A的有效栅极电容CgdA(栅极至漏极电容)和CgsA(栅极至源极电容)，以及类似地，示出了晶体管510B的有效栅极电容CgdB(栅极至漏极电容)和CgsB(栅极至源极电容)。当然，这些是有效的电容而不是附加的组件。

因此，在晶体管510A关断时，电荷ΔQ_A的变化是：

ΔQ_A＝-ΔV·CgsA

类似地，在晶体管510B接通时，电荷ΔQ_B的变化是：

ΔQ_B＝ΔV(CgsB+CgdB)

假设CgsA＝CgdA，并且CgsB＝CgdB，这常用于MOSFET，则对于两个相关联的切换事件的注入至参考信号输入节点104中的净电荷为零：

ΔQ_A+ΔQ_B＝0

并且因此

CgsA＝CgsB+CgdB＝2CgsB

由于Cgs与晶体管宽度(叉指数目)成比例，在这种情况下晶体管510A(关断)与晶体管510B(接通)之间的宽度或叉指数目(即，晶体管尺寸)的比例应为2。也就是说，在这种情况下，关断的晶体管的尺寸应是接通的晶体管的尺寸的两倍。如果晶体管510C被设置成连接在共同尾节点512与局部参考网格220C之间以处理在图4A中提供的所有三个参考信号，在晶体管510B(则是关断)与晶体管510C(接通)之间可以具有类似的关系。

将理解的是，如果存在其他参考信号，在实践限制内，该尺寸关系可以扩展至在开关230内的任意数目的晶体管。此外，该关系取决于栅极至源极电容与栅极至漏极电容之间的比例以及在栅极端子处施加的电压变化。

如上所提及的，假设由控制信号(参见图4A中的信号CONTROL)控制晶体管510A、510B、510C以与由操作电路102执行的操作同步地控制它们何时接通或关断。如前所述，可以通过每个操作单元100的控制电路(未示出)或者系统(例如，ADC)电路1000的全局控制电路(未示出)来提供控制信号。

如上所提及的，在所有实施方式中都采用第三技术T3并不是必须的，尽管当然其非常适合于技术T2。如果不采用技术T3，开关230将不具有这样的平衡切换操作。在那种情况下，将不会享受第三技术T3的益处，然而可以享受其他技术中的一个或更多个技术的益处。

最后转向第四技术T4，该构思实际上是使局部参考网格220A、220B和220C与其各自的全局参考网格120A、120B和120C之间分离。

观察作为示例的单个的全局参考网格(例如，网格120A)，构思是使每个操作单元100具有专用的局部参考网格220A，操作单元100通过滤波器结构(在此是滤波器240A)(参见图4A中的标记T4)连接至共用的全局参考网格120A。因此，将理解的是，这样的滤波器240A将存在于每个操作单元100中。

在这方面，参照图8A至图8C，图8A至图8C是以示例的方式指示如何实现滤波器的示意图，其侧重于滤波器240A。

如图8A中所示，滤波器240A可以实现为简单电阻器(尽管当然可以替代地使用更加复杂的滤波电路)。如图8B中，通过将该电阻器实现为可调晶体管522，例如，在线性区中操作的MOSFET，电阻值可以通过控制栅极电压而可调。如图8C中，通过将电阻器实现为并联连接的可调晶体管522的阵列，例如,在线性区中操作的MOSFET，电阻值再次可以通过控制栅极电压而可调。此外，可以提供附加的开关电路(未示出)，以将那些并联连接的晶体管522切换至电路中或者切换出电路以影响电阻值。

考虑全局去耦电容器122A和局部去耦电容器260A以及/或者通常分配电路的寄生电容，如此，系统(例如，ADC)电路1000在全局网格级处提供全局电荷储存器，而由每个操作单元100的滤波器240A提供的滤波器机制保护全局参考网格120A免受来自操作单元100的高频率噪声污染。利用局部去耦电容器260A，每个操作单元100的单独的局部参考网格220A仍可以保持相对快的稳定性能。在SAR子ADC单元的情况下，这可以有利于例如非二进制SAR子转换操作。该布置在图9中示出为多个操作单元100并且使用图8A的滤波器240A。在可容许更多的稳定时间的情况下，滤波器240A可以被设计成更强(例如，更高的电阻，导致相关联的低通滤波器的较低截止频率)并且可以更好地保护全局参考网格120A不受来自操作单元100的噪声的影响。

顺便提及，如果将技术T4与技术T2组合(如上考虑SAR子ADC单元，其以从MSB子转换降低至LSB子转换的顺序使用局部网格260A、260B、260C)，240C的滤波器电阻应高于240B的电阻，240B的电阻应高于240A的电阻。这一方面可能的是，在稍后的SAR子转换期间在操作电路102内的电容变化更小，并且另一方面有益的是，在稍后的SAR子转换期间更多噪声滤波是期望的。

如上所提及的，在所有实施方式中都采用第四技术T4并不是必须的。如果没有采用技术T4，可以通过全局参考网格与局部参考网格之间的直接连接来代替图4A中的滤波器240A、240B、240C，使得在它们之间实际上没有差别。在那种情况下，将不会享受第四技术T4的益处，然而可以享受其他技术中的一个或更多个技术的益处。

因此，通常将理解的是，技术T1至技术T4可以组合成具有技术T1至技术T4中的一个或更多个的任意组合，每个组合产生不同类别的实施方式。将理解的是，根据参考关于操作单元100的SAR子ADC单元，这样的实施方式可以应用于任何(例如，非二进制)分配的SARADC设计。

通过组合如图4A中的所有技术T1至T4，将理解的是，可以享受所有技术的益处，并且其功能能够在系统(例如，ADC)电路1000中实现优化的噪声平衡。也就是说，例如，可以为了分配式非二进制SAR子ADC单元的良好调整的噪声平衡调节其功能。例如，不同的技术可以将不同频率范围内的噪声保持在低水平。

可以通过在全局和/或局部参考网格处的调节来补偿低频率噪声。

可以通过局部调节电路REG(例如，源极跟随晶体管252A)来限制(阻挡或滤除)高频率噪声和例如在开关230处或者在操作电路102内的切换事件之后立即出现的电压降。这快速地馈送或导出在局部参考节点L处的电荷。另外，局部去耦电容器260A、260B、260C有助于平滑电压波动。两种布置不仅有助于防止高频率噪声影响全局参考网格还有助于限定局部子转换操作所需的稳定时间。

为了缩小中频率噪声的间隙(高于全局调节的截止频率并且低于与源极跟随晶体管252A电阻和局部去耦电容器260A相关联的高频滤波效效果)，与滤波器240A、240B、240C的滤波器电阻组合的所有连接的局部电容器260A、260B、260C和全局去耦电容器122A、122B、122C的更加大的和发挥作用。滤波器电阻可以被设置成使得1/(Rfilter*Clocal)高于全局调节器带宽。如果该电阻太低，则传递至其他操作单元100的高频噪声增加。

图10是实施本发明的集成电路2000的示意图。集成电路2000包括系统(例如，ADC)电路1000，以及因此以上公开的实施方式中的任意实施方式。系统电路1000可以是如上所提及的ADC电路。将理解的是，在本文中公开的电路可以被描述为ADC。

本发明的电路可以实现为集成电路，例如，在IC芯片(例如，倒装芯片)上。因此，集成电路2000可以是IC芯片。本发明扩展至如上所提及的集成电路和IC芯片、包括这种IC芯片的电路板以及包括这种电路板的通信网络(例如，互联网光纤网络和无线网络)和这种网络的网络设备。

顺便提及，将注意的是，除了MOSFET或FET，本文中公开的各种晶体管(例如，晶体管504和252)可以实现为BJT。例如，在源极跟随(FET)晶体管的情况下，当实现为BJT时，其可以被描述为发射极跟随器。本公开内容将被相应地理解。

在以上方面的任意方面中，各种方法特征可以在硬件中实现或者实现为运行一个或更多个处理器的软件模块。一个方面的特征可以被应用于其他方面中的任何方面。本发明还提供用于执行本文中描述的方法中的任何方法的计算机程序或者计算机程序产品，以及在其上存储有用于执行本文所描述的方法中的任何方法的程序的计算机可读介质。可以在计算机可读介质上存储实施本发明的计算机程序，或者例如，其可以是信号(例如，从互联网站点提供的可下载数据信号)的形式，或者其可以是任何其他形式。

在所附权利要求书的主旨和范围内，本发明可以根据以上的公开内容以许多不同的方式来实施。

本公开扩展至限定实施方式的下面编号的陈述。方括号中的注释(例如，[1+2])是为了帮助读者。

A:发明1(T1)

A1.半导体集成电路[1]，包括：

多个操作单元，其每个都包括局部调节电路、局部参考节点和操作电路，并且每个操作单元可操作成根据在其局部参考节点处提供的参考信号执行操作；以及

参考调节电路，其包括所述局部调节电路并且被连接以在所述局部参考节点处提供相应的参考信号，

其中，对于每个操作单元，

所述局部调节电路具有被连接以从参考调节电路接收控制信号的输入端子，并且被配置成基于所接收的控制信号来调节在所述局部参考节点处的参考信号；

所述局部调节电路的输入端子具有高输入阻抗，使得通过所述输入端子从参考调节电路汲取相对低的电流量；以及

所述局部调节电路被配置成从电压源汲取相对高的电流量，并且在所述局部参考节点处将电流提供至相关的操作电路。

A2.根据陈述A1所述的半导体集成电路[1]，包括全局参考节点和分配电路，

其中：

操作单元的局部参考节点经由分配电路连接至全局参考节点；以及

对于每个操作单元，所述局部调节电路被配置成从电压源汲取所述相对高的电流量，并且在局部参考节点处将该电流提供至相关的操作电路，使得通过操作电路从局部参考节点汲取的电流的一部分通过所述局部调节电路从电压源提供而不是从全局参考节点提供。

A3.根据陈述A1或A2所述的半导体集成电路[1]，其中，对于每个操作单元，

所述局部调节电路包括被配置为源极跟随晶体管或发射极跟随晶体管的晶体管；

所述局部调节电路的输入端子是源极跟随晶体管或发射极跟随晶体管的栅极端子或基极端子；以及

所述局部调节电路被配置成将所述相对高的电流量从源极跟随晶体管或发射极跟随晶体管的源极端子或发射极端子提供至操作电路。

A4.根据陈述A1至陈述A3中任意项所述的半导体集成电路[1+2]，其中：

每个操作单元包括第一局部调节电路至第N局部调节电路和第一局部参考节点至第N局部参考节点，其中，N是整数且N≥2；

每个操作单元包括开关电路；

对于每个操作单元，操作电路是可操作成分别根据相应的参考信号执行一系列第一操作至第N操作，N个操作中的每个具有第一噪声容许级别至第N噪声容许级别中的相应的噪声容许级别，N个噪声容许级别彼此不同；

参考调节电路包括每个操作单元的N个局部调节电路并且针对每个操作单元被连接以在其N个局部参考节点处提供相应的单独的第一参考信号至相应的单独的第N参考信号；

所述半导体集成电路包括控制电路；

X是在从1至N范围内的整数变量；

所述控制电路被配置成对于操作单元在执行N个操作时控制其开关电路以将其操作电路选择性地连接至其局部参考节点，使得其操作电路将在其第X局部参考节点处提供的第X参考信号用作其第X操作的参考信号；以及

每个噪声容许级别是所采用的参考信号中的、相关的操作容许的噪声级别。

A5.根据陈述A4所述的半导体集成电路[1+2]，包括：

所述第一全局参考节点至所述第N全局参考节点；以及

所述第一分配电路至所述第N分配电路，

其中：

对于各个值是X，操作单元的第X局部参考节点经由第X分配电路连接至第X全局参考节点。

A6.根据陈述A5所述的半导体集成电路[1+2]，其中：

所述参考调节电路包括第一参考调节电路至第N参考调节电路；

所述第一参考调节电路至所述第N参考调节电路包括第一全局调节电路至第N全局调节电路；

对于各个值是X，第X参考调节电路包括操作单元的第X局部调节电路；以及

对于各个值是X，第X参考调节电路被配置成调节在第X局部参考节点处提供的相应的参考信号以及在第X全局参考节点处提供的参考信号。

A7.根据陈述A6所述的半导体集成电路[1+2]，其中：

对于各个值是X，第X分配电路在给定的噪声频率带宽上在第X全局参考节点与第X局部参考节点之间与其他分配电路电去耦；以及/或者对于各个值是X，第X分配电路在第X全局参考节点与第X局部参考节点之间与其他分配电路电分离。

A8.根据陈述A6或陈述A7所述的半导体集成电路[1+2,1+2+4]，其中：

N个参考调节电路被配置成彼此独立地调节其参考信号[图6A]；或者

N个分配电路均经由相应的滤波电路将其局部参考节点连接至其全局参考节点，每个所述分配电路的滤波电路与每个其他所述分配电路的滤波电路不同，并且N个参考调节电路共用共同的调节器，使得其在单个的调节操作中调节在其全局参考节点处的参考信号[图6B]。

A9.根据陈述A4至陈述A8中任意项所述的半导体集成电路[1+2]，其中，操作单元被配置成以时间交错方式来执行其相应的一系列操作，使得不同的操作单元在同一时间处于其相应的一系列N个操作中的不同阶段。

A10.根据陈述A4至陈述A9中任意项所述的半导体集成电路[1+2]，其中，对于从2至N的X的每个值，第X噪声容许级别低于第X-1噪声容许级别。

A11.根据陈述A4至陈述A10中任意项所述的半导体集成电路[1+2]，其中，N个操作中的每个具有第一噪声注入级别至第N噪声注入级别中的相应的噪声注入级别，这些N个噪声注入级别彼此不同，其中，每个噪声注入级别是相关的操作注入至在相关的局部参考节点处的所采用的参考信号中的噪声的级别，

可选地，其中，对于从2至N的X的每个值，第X噪声注入级别低于第X-1噪声输入级别。

A12.根据陈述A4至陈述A11中任意项所述的半导体集成电路[1+2]，其中，N等于2或3或4。

A13.根据陈述A4至陈述A12中任意项所述的半导体集成电路[1+2+3]，其中，对于每个操作单元：

所述一系列的操作包括按X从1增加至N的顺序执行N个操作。

所述开关电路包括将操作电路的参考信号输入节点分别连接至第一局部参考节点至第N局部参考节点的第一开关至第N开关；

对于从1至N-1的X的每个值，所述控制电路被配置成接通第X开关，以将在第X局部参考节点处提供的参考信号提供给操作电路的参考信号输入节点以用于第X操作，然后关断第X开关，并且接通第X+1开关以替代地将在第X+1局部参考节点处提供的参考信号提供给操作电路的参考信号输入节点以用于第X+1操作；以及

所述开关被相对于彼此地确定尺寸，以对于从1至N-1的X的每个值，在第X开关关断并且第X+1开关接通时，将从参考节点注入至操作电路的参考信号输入节点中的净电荷量限制或最小化或减少至零。

A14.根据陈述A13所述的半导体集成电路[1+2+3]，其中：

所述开关均使用至少一个MOSFET晶体管来实现；以及

将MOSFET晶体管的沟道宽度和长度设置成将注入的所述净电荷量限制或最小化或减少至零。

A15.根据陈述A14所述的半导体集成电路[1+2+3]，其中：

在局部参考节点处提供的参考信号具有基本上彼此相同的电压电平；

对于从1至N-1的X的每个值，在MOSFET晶体管的栅极端子处提供的关断第X开关并且接通第X+1开关的切换信号在彼此之间具有相同的电势差的高电压电平与低电压电平之间切换；

开关具有彼此数目和布置相同的MOSFET晶体管；以及

对于从每个1至N-1的X的值，MOSFET晶体管的沟道宽度和长度被设置成第X开关的至少一个MOSFET晶体管的栅极电容Cgs等于第X+1开关的至少一个MOSFET晶体管的栅极电容Cgs和Cgd的和。

A16.根据陈述A15所述的半导体集成电路[1+2+3]，其中：

每个MOSFET晶体管的栅极电容Cgs和Cgd是相等的；

MOSFET晶体管的沟道长度是彼此相同的；以及

MOSFET晶体管的沟道宽度被设置成将注入的所述净电荷量限制或最小化或减少至零。

A17.根据陈述A16所述的半导体集成电路[1+2+3]，其中，对于从1至N-1的X的每个值，第X开关的至少一个MOSFET晶体管的沟道宽度的尺寸是第X+1开关的至少一个MOSFET晶体管的沟道宽度的尺寸的两倍。

A18.根据陈述A1至陈述A17中任意项所述的半导体集成电路[1+4,1+2+4，1+2+3+4]，其中：

每个分配电路被配置成经由相应的独立的信号路径将每个操作单元的相关的局部参考节点连接至相关的全局参考节点；以及

每个信号路径包括沿其连接的滤波电路。

A19.根据陈述A18所述的半导体集成电路[1+4,1+2+4，1+2+3+4]，其中，局部去耦电容器在局部参考节点中的每个或一个或更多个处连接。

A20.根据陈述A18或陈述A19所述的半导体集成电路[1+4,1+2+4，1+2+3+4]，包括连接至全局参考节点的全局去耦电容器。

A21.根据陈述A18至陈述A20中任意项所述的半导体集成电路[1+4,1+2+4，1+2+3+4]，其中，每个滤波电路被实现为电阻。

A22.根据陈述A21所述的半导体集成电路[1+4,1+2+4，1+2+3+4]，其中，所述电阻包括并联和/或串联连接在一起的一个或更多个电阻器。

A23.根据陈述A22所述的半导体集成电路[1+4,1+2+4，1+2+3+4]，其中，每个电阻器被实现为被配置成在其线性区中操作的MOSFET晶体管。

A24.根据陈述A18至陈述A23中任意项所述的半导体集成电路[1+4,1+2+4，1+2+3+4]，其中，所述独立的信号路径是：

在给定的噪声频率带宽上在相关的全局参考节点与局部参考节点之间彼此电去耦；以及/或者

在相关的全局参考节点与局部参考节点之间彼此电分离。

A25.根据陈述A1至陈述A24中任意项所述的半导体集成电路[任意]，其中：

所述的每个操作根据采用的参考信号中的噪声级别生成结果；以及/或者

所述的每个操作根据数据信号和采用的参考信号生成结果。

A26.根据陈述A1至陈述A25中任意项所述的半导体集成电路[任意]，其中：

所述参考信号是电压信号；以及/或者

所述参考信号具有基本上彼此相同的幅值。

A27.根据陈述A1至陈述A26中任意项所述的半导体集成电路[任意]，其中，所述的每个操作包括一个或更多个子操作。

A28.根据陈述A1至陈述A27中任意项所述的半导体集成电路[任意]，其中，每个所述的操作单元是逐次逼近ADC单元，并且其中，所述的每个操作包括一个或更多个比较操作，以及/或者其中，所述的每个操作单元被配置成执行非二进制转换。

A29.根据陈述A1至陈述A28中任意项所述的半导体集成电路[任意]，为模数转换器。

A30.一种包括根据陈述A1至陈述A29中任意项所述的半导体集成电路[任意]的模数转换器。

B:发明2(T2)

B1.一种半导体集成电路[2]，包括：

操作单元，其包括操作电路、开关电路和第一局部参考节点至第N局部参考节点，其中，N是整数并且N≥2，所述操作电路可操作成执行一系列第一操作至第N操作，每个操作取决于相应的参考信号，所述N个操作中的每个具有第一噪声容许级别至第N噪声容许级别中的相应的噪声容许级别，这些N个噪声容许级别彼此不同；

参考调节电路，其连接以在N个局部参考节点处提供相应的单独的第一参考信号至第N参考信号；以及

控制电路，

其中：

X是在从1至N范围内的整数变量；

每个噪声容许级别是所采用的参考信号中的相关的操作可以容许的噪声级别。

B2.根据陈述B1所述的半导体集成电路[2]，包括多个所述操作单元，其中：

对于每个操作单元，所述参考调节电路被连接成在其N个局部参考节点处提供相应的单独的第一参考信号至第N参考信号；以及

对于每个操作单元，所述控制电路被配置成在执行N个操作时控制其开关电路以将其操作电路选择性地连接至其局部参考节点，使得其操作电路将在其第X局部参考节点处提供的第X参考信号用作其第X操作的参考信号。

B3.根据陈述B2所述的半导体集成电路[2]，包括：

第一全局参考节点至第N全局参考节点；以及

第一分配电路至第N分配电路，

其中：

对于每个X的值，操作单元的第X局部参考节点经由第X分配电路连接至第X全局参考节点。

B4.根据陈述B3所述的半导体集成电路[2]，其中：

参考调节电路包括第一参考调节电路至第N参考调节电路；以及

对于每个X的值，第X参考调节电路被配置成调节在第X局部参考节点处提供的相应的参考信号和/或在第X全局参考节点处提供的参考信号。

B5.根据陈述B4所述的半导体集成电路[2]，其中：

对于每个X的值，第X分配电路在给定的噪声频率带宽上在第X全局参考信号与第X局部参考节点之间与其他分配电路电去耦；以及/或者对于每个X的值，第X分配电路在第X全局参考信节点与第X局部参考节点之间与其他分配电路电分离。

B6.根据陈述B4或陈述B5所述的半导体集成电路[2]，其中：

N个分配电路均经由相应的滤波电路将其局部参考节点连接至其全局参考节点，每个所述分配电路的滤波电路与每个其他所述分配电路的滤波电路不同，并且N个调节电路共用共同的调节器，使得其在单个调节操作中调节在其全局参考节点处的参考信号[图6B]。

B7.根据陈述B2至陈述B6中任意项所述的半导体集成电路[2]，其中，操作单元被配置成以时间交错方式执行其相应的一系列操作，使得不同的操作单元在同一时间处于其相应的一系列N个操作中的不同阶段。

B8.根据陈述B1至陈述B7中任意项所述的半导体集成电路[2]，其中，对于每个从2至N的X的值，第X噪声容许级别低于第X-1噪声容许级别。

B9.根据陈述B1至陈述B8中任意项所述的半导体集成电路[2]，其中，N个操作中的每个操作具有第一噪声注入级别至第N噪声注入级别中的相应的噪声注入级别，这些N个噪声注入级别彼此不同，其中，每个噪声注入级别是相关的操作注入至在相关的局部参考节点处的采用的参考信号中的噪声的级别，

可选地，其中，对于从2至N的X的每个值，第X噪声注入级别低于第X-1噪声注入级别。

B10.根据陈述B1至陈述B9中任意项所述的半导体集成电路[2]，其中，N等于2或3或4。

B11.根据陈述B1至陈述B10中任意项所述的半导体集成电路[2+3]，其中，对于每个操作单元：

所述一系列操作包括按使得X从1增加至N的顺序执行N个操作，。

开关电路包括将操作电路的参考信号输入节点分别连接至第一局部参考节点至第N局部参考节点的第一开关至第N开关；

对于从1至N-1的X的每个值，控制电路被配置成接通第X开关以将在第X局部参考节点处提供的参考信号提供给操作电路的参考信号输入节点以用于第X操作，然后关断第X开关并且接通第X+1开关以替代地将在第X+1局部参考节点处提供的参考信号提供给操作电路的参考信号输入节点以用于第X+1操作；以及

所述开关被相对于彼此地设置尺寸，以便对于从1至N-1的X的每个值，在第X开关关断并且第X+1开关接通时将从参考节点注入至操作电路的参考信号输入节点中的净电荷量限制或最小化或减少至零。

B12.根据陈述B11所述的半导体集成电路[2+3]，其中：

所述开关均使用至少一个MOSFET晶体管来实现；以及

MOSFET晶体管的沟道宽度和长度被设置成将注入的所述净电荷量限制或最小化或减少至零。

B13.根据陈述B12所述的半导体集成电路[2+3]，其中：

所述开关具有彼此数目和布置相同的MOSFET晶体管；以及

对于从1至N-1的X的每个值，MOSFET晶体管的沟道宽度和长度被设置成第X开关的至少一个MOSFET晶体管的栅极电容Cgs等于第X+1开关的至少一个MOSFET晶体管的栅极电容Cgs和Cgd的和。

B14.根据陈述B13所述的半导体集成电路[2+3]，其中：

MOSFET晶体管中的每个的栅极电容Cgs和Cgd是相等的；

MOSFET晶体管的沟道长度是彼此相同的；以及

B15.根据陈述B14所述的半导体集成电路[2+3]，其中，对于从1至N-1的X的每个值，第X开关的至少一个MOSFET晶体管的沟道宽度的尺寸是第X+1开关的至少一个MOSFET晶体管的沟道宽度的尺寸的两倍。

B16.根据陈述B3至B15中任意项所述的半导体集成电路[2+1和2+3+1]，其中：

操作单元中的每个包括第一局部调节电路至第N局部调节电路；

对于每个X的值，第X参考调节电路包括第X局部调节电路；

对于每个X的值，每个第X局部调节电路具有连接以从第X参考调节电路接收控制信号的输入端子，并且被配置成基于所接收的控制信号来调节在第X局部参考节点处的参考信号；

对于每个X的值，每个第X局部调节电路的输入端子具有高输入阻抗，使得通过输入端子从第X全局参考节点汲取相对低的电流量；以及

对于每个X的值，每个第X局部调节电路被配置成从电压源汲取相对高的电流量，并且在相关的第X局部参考节点处将该电流提供至相关的操作电路。

B17.根据陈述B16所述的半导体集成电路[2+1和2+3+1]，其中：

对于每个操作单元并且对于每个X的值，第X局部调节电路被配置成从电压源汲取所述相对高的电流量并且在第X局部参考节点处将该电流提供至相关的操作电路，使得通过操作电路从第X局部参考节点汲取的电流的一部分通过第X局部调节电路从电压源而不是从第X全局参考节点提供。

B18.根据陈述B16或陈述B17所述的半导体集成电路[2+1和2+3+1]，其中，对于每个操作单元并且对于每个X的值，：

第X局部调节电路包括被配置为源极跟随晶体管或发射极跟随晶体管的晶体管；

第X局部调节电路的输入端子是源极跟随晶体管或发射极跟随器晶体管的栅极端子或基极端子；以及

第X局部调节电路被配置成从源极跟随晶体管或发射极跟随晶体管的源极端子或发射极端子将所述相对高的电流量提供至操作电路。

B19.根据陈述B3至陈述B18中任意项所述的半导体集成电路[2+4，2+1+4和2+3+1+4]，其中：

每个分配电路被配置成经由相应的独立的信号路径将每个操作单元中的相关的局部参考节点连接至相关的全局参考节点；以及

每个信号路径包括沿其连接的滤波电路。

B20.根据陈述B19所述的半导体集成电路[2+4，2+1+4和2+3+1+4]，其中，在局部参考节点中的每个或一个或更多个处连接局部去耦电容器。

B21.根据陈述B19或陈述B20所述的半导体集成电路[2+4，2+1+4和2+3+1+4]，包括连接至全局参考节点的全局去耦电容器。

B22.根据陈述B19至陈述B21中任意项所述的半导体集成电路[2+4，2+1+4和2+3+1+4]，其中，每个滤波电路被实现为电阻。

B23.根据陈述B22所述的半导体集成电路[2+4，2+1+4和2+3+1+4]，其中，所述电阻包括并联和/或串联连接在一起的一个或更多个电阻器。

B24.根据陈述B23所述的半导体集成电路[2+4，2+1+4和2+3+1+4]，其中，每个电阻器被实现为被配置成在其线性区中操作的MOSFET晶体管。

B25.根据陈述B19至陈述B24中任意项所述的半导体集成电路[2+4，2+1+4和2+3+1+4]，其中，所述独立的信号路径是：

在相关的全局参考节点与局部参考节点之间彼此电分离。

B26.根据陈述B1至陈述B25中任意项所述的半导体集成电路[任意]，其中：

所述的每个操作根据采用的参考信号中的噪声级别产生结果；以及/或者

所述的每个操作根据数据信号和采用的参考信号产生结果。

B27.根据陈述B1至陈述B26中任意项所述的半导体集成电路[任意]，其中：

所述参考信号是电压信号；以及/或者

所述参考信号具有彼此基本上相同的幅值。

B28.根据陈述B1至陈述B27中任意项所述的半导体集成电路[任意]，其中，所述的每个操作包括一个或更多个子操作。

B29.根据陈述B1至陈述B28中任意项所述的半导体集成电路[任意]，其中，每个所述操作单元是逐次逼近ADC单元，并且其中，所述的每个操作包括一个或更多个比较操作，并且/或者其中，每个所述操作单元被配置成执行非二进制转换。

B30.根据陈述B1至陈述B29中任意项所述的半导体集成电路[任意]，为模数转换器。

B31.一种包括根据陈述B1至陈述B30中任意项所述的半导体集成电路[任意]的模数转换器。

C：发明3(T3)

C1.一种半导体集成电路[3]，包括：

操作单元，包括操作电路、开关电路和第一局部参考节点至第N局部参考节点，其中，N是整数并且N≥2，所述操作电路可操作成分别根据相应的参考信号执行一系列第一操作至第N操作；

参考调节电路，其连接以在N个局部参考节点处提供相应的第一参考信号至相应的第N参考信号；以及

控制电路，

其中：

X是从1至N范围内的整数变量；

一系列操作包括按使得X从1增加至N的顺序执行N个操作；

对于每个从1至N-1的X的值，所述控制电路被配置成接通第X开关以将在第X局部参考节点处提供的参考信号提供给操作电路的参考信号输入节点以用于第X操作，然后关断第X开关并且接通第X+1开关以替代地将在第X+1局部参考节点处提供的参考信号提供给操作电路的参考信号输入节点以用于第X+1操作；以及

C2.根据陈述C1所述的半导体集成电路[3]，其中：

所述开关均使用至少一个MOSFET晶体管来实现；以及

MOSFET晶体管的沟槽宽度和长度被设置成将注入的所述净电荷量限制或最小化或减少至零。

C3.根据陈述C2所述的半导体集成电路[3]，其中：

在局部参考节点处提供的参考信号具有彼此基本上相同的电压电平；

所述开关具有彼此数目和布置相同的MOSFET晶体管；以及

C4.根据陈述C3所述的半导体集成电路[3]，其中：

MOSFET晶体管中的每个的栅极电容Cgs和Cgd是相等的；

MOSFET晶体管的沟道长度是彼此相同的；以及

C5.根据陈述C4所述的半导体集成电路[3]，其中，对于从1至N-1的X的每个值，第X开关的至少一个MOSFET晶体管的沟道宽度的尺寸是第X+1开关的至少一个MOSFET晶体管的沟道宽度的尺寸的两倍。

C6.根据陈述C1至陈述C5中任意项所述的半导体集成电路[3]，其中，N等于2或3或4。

C7.根据陈述C1至陈述C6中任意项所述的半导体集成电路[任意]，其中：

所述的每个操作根据所采用的参考信号中的噪声级别产生结果；以及/或者

所述的每个操作根据数据信号和所采用的参考信号产生结果。

C8.根据陈述C1至陈述C7中任意项所述的半导体集成电路[任意]，其中：

所述参考信号是电压信号；以及/或者

所述参考信号具有基本上彼此相同的幅值。

C9.根据陈述C1至陈述C8中任意项所述的半导体集成电路[任意]，其中，所述的每个操作包括一个或更多个子操作。

C10.根据陈述C1至陈述C9中任意项所述的半导体集成电路[任意]，其中，每个所述操作单元是逐次逼近ADC单元，并且其中，所述的每个操作包括一个或更多个比较操作，并且/或者其中，每个所述操作单元被配置成执行非二进制转换。

C11.根据陈述C1至陈述C10中任意项所述的半导体集成电路[任意]，为模数转换器。

C12.一种包括根据陈述C1至陈述C11中任意项所述的半导体集成电路[任意]的模数转换器。

D:发明4(T4)

D1：一种半导体集成电路[4]，包括：

多个操作单元，操作单元均包括局部参考节点和操作电路，并且每个操作单元可操作成根据在其局部参考节点处提供的参考信号执行操作；

全局参考节点；以及

分配电路，每个操作单元的局部参考节点经由所述分配电路连接至所述全局参考节点，

其中：

所述分配电路被配置成经由相应的独立的信号路径将每个操作单元中的局部参考节点连接至所述全局参考节点；以及

每个信号路径包括沿其连接的滤波电路。

D2.根据陈述D1所述的半导体集成电路[4]，其中，在所述局部参考节点中的每个或一个或更多个处连接局部去耦电容器。

D3.根据陈述D1或陈述D2所述的半导体集成电路[4]，包括连接至所述全局参考节点的全局去耦电容器。

D4.根据陈述D1至陈述D3中任意项所述的半导体集成电路[4]，其中，每个滤波电路被实现为电阻。

D5.根据陈述D4所述的半导体集成电路[4]，其中，所述电阻包括并联和/或串联连接在一起的一个或更多个电阻器。

D6.根据陈述D5所述的半导体集成电路[4]，其中，每个电阻器被实现为被配置成在其线性区中操作的MOSFET晶体管。

D7.根据陈述D1至陈述D6中任意项所述的半导体集成电路[4]，其中，所述独立的信号路径是：

在给定的噪声频率带宽上在所述全局参考节点与所述局部参考节点之间彼此电去耦；以及/或者

在所述全局参考节点与所述局部参考节点之间彼此电分离。

D8.根据陈述D1至陈述D7中任意项所述的半导体集成电路[4]，包括参考调节电路，其被配置成调节在所述局部参考节点处提供的相应的参考信号以及/或者在所述全局参考节点处提供的参考信号。

D9.根据陈述D1至陈述D8中任意项所述的半导体集成电路[任意]，其中：

D10.根据陈述D1至陈述D9中任意项所述的半导体集成电路[任意]，其中：

所述参考信号是电压信号；以及/或者

所述参考信号具有基本上彼此相同的幅值。

D11.根据陈述D1至陈述D10中任意项所述的半导体集成电路[任意]，其中，所述的每个操作包括一个或更多个子操作。

D12.根据陈述D1至陈述D11中任意项所述的半导体集成电路[任意]，其中，每个所述操作单元是逐次逼近ADC单元，并且其中，所述的每个操作包括一个或更多个比较操作，以及/或者其中，每个所述操作单元被配置成执行非二进制转换。

D13.根据陈述D1至陈述D12中任意项所述的半导体集成电路[任意]，为模数转换器。

D14.一种包括根据陈述D1至陈述D13中任意项所述的半导体集成电路[任意]的模数转换器。

Claims

1.一种半导体集成电路，包括：

全局参考节点；

分配电路；

多个操作单元，其每一个均包括局部调节电路、局部参考节点和操作电路，并且每个操作单元能够操作成根据在其局部参考节点处提供的参考信号执行操作；以及

参考调节电路，其包括所述局部调节电路并且被连接成在所述局部参考节点处提供相应的参考信号，

其中，对于所述操作单元中的每一个：

所述局部调节电路具有被连接以从所述参考调节电路接收控制信号的输入端子，并且被配置成基于所接收的控制信号来调节在所述局部参考节点处的参考信号；

所述局部调节电路的输入端子具有高输入阻抗，使得通过所述输入端子从所述参考调节电路汲取相对低的电流量；以及

所述局部调节电路被配置成从电压源汲取相对高的电流量，并且在所述局部参考节点处将该电流提供至相关的操作电路，

并且其中：

所述操作单元的局部参考节点经由所述分配电路连接至所述全局参考节点；以及

对于每个操作单元，所述局部调节电路被配置成从电压源汲取所述相对高的电流量，并且在所述局部参考节点处将该电流提供至相关的操作电路，使得通过所述操作电路从所述局部参考节点汲取的电流的一部分通过所述局部调节电路从所述电压源而不是从所述全局参考节点提供。

2.根据权利要求1所述的半导体集成电路，其中，对于每个操作单元：

所述局部调节电路被配置成从源极跟随晶体管或发射极跟随晶体管的源极端子或发射极端子将所述相对高的电流量提供至所述操作电路。

3.根据权利要求1或2所述的半导体集成电路，其中：

每个操作单元包括第一所述局部调节电路至第N所述局部调节电路以及第一所述局部参考节点至第N所述局部参考节点，其中，N是整数并且N≥2；

每个操作单元包括开关电路；

对于每个操作单元，所述操作电路能够操作成分别根据相应的参考信号执行一系列的第一操作至第N操作，N个操作中的每个操作具有第一噪声容许级别至第N噪声容许级别中的相应的噪声容许级别，该N个噪声容许级别彼此不同；

所述参考调节电路包括所述操作单元中的每一个的N个局部调节电路，并且被连接成对于每个操作单元在其N个局部参考节点处提供相应的单独的第一参考信号至第N参考信号；

所述半导体集成电路包括控制电路；

X是在从1至N的范围内的整数变量；

所述控制电路被配置成对于所述操作单元在执行N个操作时控制其开关电路以将其操作电路选择性地连接至其局部参考节点，使得其操作电路将在其第X局部参考节点处提供的第X参考信号用作其第X操作的参考信号；以及

每个噪声容许级别是所采用的参考信号中的相关的操作能够容许的噪声级别。

4.根据权利要求3所述的半导体集成电路，包括：

第一所述全局参考节点至第N所述全局参考节点；以及

第一所述分配电路至第N所述分配电路，

其中：

对于每个X的值，所述操作单元的第X局部参考节点经由第X分配电路连接至第X全局参考节点。

5.根据权利要求4所述的半导体集成电路，其中：

对于每个X的值，第X参考调节电路包括所述操作单元的第X局部调节电路；以及

对于每个X的值，第X参考调节电路被配置成调节在第X局部参考节点处提供的相应的参考信号以及在第X全局参考节点处提供的参考信号。

6.根据权利要求5所述的半导体集成电路，其中：

所述N个参考调节电路被配置成彼此独立地调节其参考信号；或者

所述N个分配电路分别经由相应的滤波电路将其局部参考节点连接至其全局参考节点，每个所述分配电路的滤波电路与其他每个所述分配电路的滤波电路不同，并且所述N个参考调节电路共用共同的调节器，使得其在单个调节操作中调节在其全局参考节点处的参考信号。

7.根据权利要求3至6中任意一项所述的半导体集成电路，其中，所述操作单元被配置成以时间交错方式执行其相应的一系列操作，使得不同的操作单元在同一时间处于其相应的一系列N个操作中的不同阶段。

8.根据权利要求3至7中任意一项所述的半导体集成电路，其中，对于从2至N的X的每个值，第X噪声容许级别小于第X-1噪声容许级别。

9.根据权利要求3至8中任意一项所述的半导体集成电路，其中，所述N个操作中的每个操作具有第一噪声注入级别至第N噪声注入级别中的相应的噪声注入级别，该N个噪声注入级别彼此不同，其中，每个噪声注入级别是相关的操作注入至在相关的局部参考节点处的所采用的参考信号中的噪声的级别，

可选地，其中，对于从2至N的X的每个值，第X噪声注入级别小于第X-1噪声注入级别。

10.根据权利要求3至9中任意一项所述的半导体集成电路，其中，对于每个操作单元：

所述一系列操作包括按使得X从1增加至N的顺序执行所述N个操作；

所述开关电路包括将所述操作电路的参考信号输入节点分别连接至第一局部参考节点至第N局部参考节点的第一开关至第N开关；

对于从1至N-1的X的每个值，所述控制电路被配置成接通第X开关以将在第X局部参考节点处提供的参考信号提供给所述操作电路的参考信号输入节点以用于第X操作，然后关断第X开关并且接通第X+1开关以替代地将在第X+1局部参考节点处提供的参考信号提供至所述操作电路的参考信号输入节点以用于第X+1操作；以及

所述开关被相对于彼此地设置尺寸，以便对于从1至N-1的X的每个值，在第X开关关断并且第X+1开关接通时将从参考节点注入至所述操作电路的参考信号输入节点的净电荷量限制或最小化或减少至零。

11.根据前述权利要求中任意一项所述的半导体集成电路，其中：

每个分配电路被配置成经由相应的独立的信号路径将所述操作单元中的每一个的相关的局部参考节点连接至相关的全局参考节点；以及

每个信号路径包括沿其连接的滤波电路。

12.根据前述权利要求中任意一项所述的半导体集成电路，其中：

在所述局部参考节点中的每一个或其中一个或更多个处连接局部去耦电容器；以及/或者

全局去耦电容器连接至每个全局参考节点。

13.一种半导体集成电路，包括：

操作单元，其包括操作电路、开关电路和第一局部参考节点至第N局部参考节点，其中，N是整数并且N≥2，所述操作电路能够操作成分别根据相应的参考信号执行一系列的第一操作至第N操作，N个操作中的每一个具有第一噪声容许级别至第N噪声容许级别中的相应的噪声容许级别，该N个噪声容许级别彼此不同；

参考调节电路，其被连接成在N个局部参考节点处提供相应的单独的第一参考信号至第N参考信号；以及

控制电路，

其中：

X是在从1至N的范围内的整数变量；

所述控制电路被配置成对于所述操作单元在执行所述N个操作时控制其开关电路以将其操作电路选择性地连接至其局部参考节点，使得其操作电路将在其第X局部参考节点处提供的第X参考信号用作其第X操作的参考信号；以及

14.一种半导体集成电路，包括：

操作单元，其包括操作电路、开关电路和第一局部参考节点至第N局部参考节点，其中，N是整数并且N≥2，所述操作电路能够操作成分别根据相应的参考信号执行一系列的第一操作至第N操作；

参考调节电路，其被连接成在N个局部参考节点处提供相应的第一参考信号至第N参考信号；以及

控制电路，

其中：

X是在从1至N的范围内的整数变量；

对于从1至N-1的X的每个值，所述控制电路被配置成接通第X开关以将在第X局部参考节点处提供的参考信号提供给所述操作电路的参考信号输入节点以用于第X操作，然后关断第X开关并且接通第X+1开关以替代地将在第X+1局部参考节点处提供的参考信号提供给所述操作电路的参考信号输入节点以用于第X+1操作；以及

所述开关被相对于彼此地设置尺寸，以便对于从1至N-1的X的每个值，在第X开关关断并且第X+1开关接通时将从参考节点注入至所述操作电路的参考信号输入节点中的净电荷量限制或最小化或减少至零。

15.一种半导体集成电路，包括：

多个操作单元，所述操作单元每一个均包括局部参考节点和操作电路，并且每个操作单元能够操作成根据在其局部参考节点处提供的参考信号执行操作；

全局参考节点；以及

分配电路，所述操作单元中的每一个的局部参考节点经由所述分配电路连接至所述全局参考节点，

其中：

所述分配电路被配置成经由相应的独立的信号路径将所述操作单元中的每一个的局部参考节点连接至所述全局参考节点；以及

每个信号路径包括沿其连接的滤波电路，

其中：

在所述局部参考节点中的每一个或其中一个或更多个处连接局部去耦电容器；

全局去耦电容器连接至所述全局参考节点；以及

所述半导体集成电路包括参考调节电路，所述参考调节电路被配置成调节在所述局部参考节点处提供的相应的参考信号和/或在所述全局参考信号处提供的参考信号。