CN107835017B

CN107835017B - 多路复用器失真取消

Info

Publication number: CN107835017B
Application number: CN201710832555.6A
Authority: CN
Inventors: C·P·赫里尔; R·A·博德纳尔; P·德利泽尔
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices Global ULC; Analog Devices International ULC
Priority date: 2016-09-15
Filing date: 2017-09-15
Publication date: 2022-01-11
Anticipated expiration: 2037-09-15
Also published as: DE102017121387A1; US20180075925A1; CN107835017A; US10020068B2; DE102017121387B4

Abstract

本公开涉及多路复用器失真取消。联合的采样和保持电路和多路复用器中的失真可通过下列降低：将采样和保持电路和多路复用器向上分为主要和补偿信号通道，并且将跨越多路复用器的开关和采样和保持阶段的输入开关的捕获阶段期间引起的总误差信号考虑作为不得不补偿的单一误差信号。该补偿然后通过下列实现：使相同误差电压诱导进入总MUX和采样和保持电路的主要和补偿通道，使得可以取消误差，因此改善阶段的性能。

Description

多路复用器失真取消

技术领域

本公开涉及通过多路复用器的部件用于减少或消除引入到信号中的失真的技术，其用于将多个输入信号复用到另一电路中。

背景技术

模数转换器(ADC)通常在多路复用器(MUX)之前，允许将来自多个不同信号通道或线路的模拟信号复用到ADC中进行采样和数字转换。多路复用器中的通道的非线性电容(通常多达15或31个)可能是重要的失真来源，以及由于通道MUX中的开关的电阻上的非线性而现在存在的失真。在后一方面，当与ADC集成时，每个MUX通道的MUX开关通常将采用与NMOS晶体管并联的PMOS晶体管的传输门(“TG”)的形式。

在使用中，当开关输入“高”输入电压(Vin接近Vdd)时，在NMOS晶体管中有极小的栅极-源极电压(Vgs)，它主要是关闭的。然而，在这种情况下，在PMOS晶体管中存在良好的栅极-源极电压，并且它是完全导通的。相反，当施加低(Vin接近Vss)的输入电压时，跨越PMOS器件的Vgs很小，它是关闭的，但相反地，NMOS器件被硬驱动。

但是，当输入电压为中等范围时，两个晶体管可能导电，但不是其最低阻抗状态。因此，TG开关的电阻可能处于其最大的“开”值(“Ron”)。这种非线性Ron特性导致通过MUX通道上的信号到ADC的信号失真，而MUX通道的寄生电容也引入了进一步的失真。

发明内容

联合的采样和保持电路(可用作输入阶段至ADC)和多路复用器中的失真可通过下列降低：使用主要和补偿信号通道，并且将跨越多路复用器的开关和采样和保持阶段的输入开关的捕获阶段期间引起的总误差信号考虑作为不得不补偿的单一误差信号。该补偿然后通过下列实现：相对于主要通道中开关的性能，使补偿通道中的开关适应(例如通过缩放宽度和/或并行/串联连接)，使得主要和补偿通道采样电容器中的总误差电荷相同。通过这样操作，可以取消诱导进入MUX和采样和保持电路的误差电压，因此改善阶段的性能。另外，在相关技术中，通过将另外电容负载加入补偿通道，也可以补偿由于MUX中开关的关闭电容引起的失真，另外负载引入另外误差电压，其取消由开关的寄生电容引入的误差电压。还描述了另外失真的降低技术。

鉴于上述情况，从一方面，本公开的一个例子呈现用于从多个输入采样信号的采样电路。采样电路包括采样和保持阶段，采样和保持阶段包括主要和补偿通道，主要和补偿通道包括各自主要和补偿输入开关、和各自主要和补偿通道采样电容器。多路复用器包括多个输入节点，并且还提供多个主要开关，主要开关控制采样和保持阶段的主要通道中的信号。还包括一个或多个补偿开关，一个或多个补偿开关控制采样和保持阶段的补偿通道中的信号。在联合的MUX和采样和保持电路中主要和补偿开关的相应各自性能被构造为使得相同的总误差电荷在主要和补偿通道采样电容器中产生。通过在采样电容器中具有相同误差电荷，则可以通过适当处理各个信号来减少误差。

例如，误差电荷可在使用中基本相互抵消。因此，为了取得这种取消，在一个例子中，电路还可包括差分电路，布置为在使用中以接收在所述主要通道采样电容器中指示总误差电荷的第一误差信号、和在所述补偿通道采样电容器中指示总误差电荷的第二误差信号。差分电路然后从第一或第二误差信号中的一个减去另一个以产生基本无误差输出信号。

为了在主要和补偿通道中获得误差电荷的平衡，在一些例子中，在联合的MUX和采样和保持电路中主要和补偿开关的相应各自性能适应为使得各自性能依赖于第一预定比例而相互关联。例如，在一些例子中，第一预定比例可以是下列一种：

i)在采样和保持阶段中补偿通道K的数量与在采样和保持阶段中主要通道J的数量；或

ii)主要通道中采样电容器K的总值与补偿电容器中采样电容器J的总值。

在其他例子中，开关包括晶体管，并且相应各自性能是晶体管宽度、或在其中采用开关的串联和/或并联布置的情况下是有效宽度，相对于形成采样和保持阶段和所述多路复用器中主要开关的相应晶体管，形成采样和保持阶段和所述多路复用器中补偿开关的相应晶体管的宽度或有效宽度以第一预定比例成比例。

在一个例子中，采样和保持电路中各自主要和补偿输入开关和多路复用器中各自主要和补偿开关由各开关阵列形成。在又一例子中，开关阵列是晶体管阵列，阵列中晶体管的数量被选择以满足由于晶体管的电阻导致失真取消的预定关系。

在一个例子中，提供的实施方案为第二多路复用器，布置为从多个输入节点到补偿通道切换信号，并且补偿开关形成第二多路复用器的部分。在该例子中，联合的MUX和采样和保持电路中的主要和补偿开关可以配置为满足以下标准：

其中:

J是采样和保持阶段中的主要通道的数量；

K是采样和保持阶段中的补偿通道的数量；

F和E是分别在多路复用器中形成主要组的开关的晶体管阵列中的行和列的数量；

H和G是分别在多路复用器中形成补偿组的开关的晶体管阵列中的行和列的数量；

B和A是分别在采样和保持阶段中形成主要组的输入开关的晶体管阵列中的行和列的数量；和

D和C是分别在采样和保持阶段中形成补偿组的输入开关的晶体管阵列中的行和列的数量。

在另一例子中，补偿开关从多路复用器的输出到采样和保持阶段的补偿通道切换信号。在该例子中，联合的MUX和采样和保持电路中的主要和补偿开关可以配置为满足以下标准：

其中:

J是采样和保持阶段中的主要通道的数量；

K是采样和保持阶段中的补偿通道的数量；

而且，在另一例子中，开关阵列是晶体管阵列，阵列中晶体管的数量被选择为满足由于电流流入晶体管的相应栅极和通道之间的寄生电容中引起的失真取消的预定关系。

更详细地，在该例子中，第二多路复用器可被构造为从多个输入节点到补偿通道切换信号。补偿开关形成第二多路复用器的一部分，并且联合的MUX和采样和保持电路中的主要和补偿开关被构造为满足以下标准:

其中:

J是采样和保持阶段中的主要通道的数量；

K是采样和保持阶段中的补偿通道的数量；

可替换地，在另一例子中，补偿开关从多路复用器输出到采样和保持阶段的补偿通道切换信号。在该例子中，联合的MUX和采样和保持电路中的主要和补偿开关被构造为满足以下标准:

其中:

J是采样和保持阶段中的主要通道的数量；

K是采样和保持阶段中的补偿通道的数量；

在又一例子中，电容负载可包括在一个或多个补偿开关的输出上，否则其中在补偿通道中，电容负载具有这样的值使得在使用中，电容负载引入另外误差电压，所述另外误差电压消除在关闭的多路复用器中的开关中产生的寄生电容引起的误差电压。

在一个例子中，电容负载可以是一个或多个晶体管偏压。在这样的例子中，晶体管宽度可适于给出期望的电容负载，或可选择地均匀宽度W的L晶体管可以并联设置以给出期望负载。

在一个例子中，其中提供电容负载，可包括第二多路复用器，布置为从多个输入节点到补偿通道切换信号，补偿开关形成第二多路复用器的一部分。在该例子中，第一和第二多路复用器可作为输入阶段用于具有J主要和K补偿通道的采样和保持阶段，宽度L然后由下列给出:

其中：

E是在多路复用器中形成主要组的开关的晶体管阵列中的列数；

H和G是分别在形成补偿组的开关的晶体管阵列中行和列的数量；和

M是多路复用器通道的数量。

在另一例子中，其中提供电容负载，一个或多个补偿开关可接收多路复用器的输出作为其中的输入，然后多路复用器和补偿开关作为输入阶段用于具有J主要和K补偿通道的采样和保持阶段。在该情况下，宽度L然后由下列给出:

其中:

M是多路复用器通道的数量。

从另外方面，本公开的另一例子提供多路复用输入阶段，包括具有多个输入节点和多个主要开关的多路复用器，其被布置为将输入节点上呈现的信号切换到第一信号通道。还提供一个或多个补偿开关，所述至少一个补偿开关被布置为将信号输入切换到第二信号通道。所述第二信号通道其上的电容负载具有这样的值使得在使用中，电容负载引入另外误差电压，所述误差电压取消在关闭的多路复用器中的开关中产生的寄生电容引起的误差电压。

在一个例子中，电容负载是一个或多个晶体管偏压，并且电容值可由晶体管宽度设定以适于给出期望的电容负载。在一个例子中，这可由下列实现：均匀宽度W的L晶体管并联设置以给出期望负载。

在一个例子中，还可包括第二多路复用器，布置为从多个输入节点到第二通道切换信号，补偿开关形成第二多路复用器的一部分。在该例子中，第一和第二多路复用器可作为输入阶段用于具有J第一和K第二通道的采样和保持阶段，宽度L然后由下列给出:

其中:

M是多路复用器通道的数量。

在交替或另外的例子中，一个或多个补偿开关接收多路复用器的输出作为其中的输入，然后多路复用器和补偿开关作为输入阶段用于具有J第一和K第二通道的采样和保持阶段，宽度L然后由下列给出:

其中:

M是多路复用器通道的数量。

从另外方面，一个例子还提供从多个输入节点采样信号的方法，包括：通过多个多路复用器开关从多个输入节点到采样和保持电路阶段多路复用信号，采样和保持阶段包括主要和补偿通道，主要和补偿通道包括各自主要和补偿输入开关、和各自主要和补偿通道采样电容器；在采样和保持阶段中，通过主要和补偿输入开关，将输入信号切换到主要和补偿通道采样电容器上用于采样；以及对来自主要和补偿通道采样电容器的输入信号进行采样；其中联合的MUX和采样和保持电路中多路复用器开关和主要和补偿输入开关的相应各自性能被构造为使得相同的总误差电荷在主要和补偿通道采样电容器中产生。

本公开的其他特征、示例性实施例和优点将从以下描述和所附权利要求中变得显而易见。

附图说明

现在将参考附图描述本公开的示例，其中相同的附图标记表示相同的部分，其中：

图1是描述背景MUX和采样和保持(S/H)布置的图；

图2是描述背景采样和保持电路的电路图；

图3是典型传输门("TG")结构的电路图；

图4是针对图3的TG结构的Vin的Ron电阻的图；

图5是本公开的第一例子的图，通过将多路复用器分为单独主要和补偿通道在多路复用的采样和保持电路中降低由于打开电阻引起的失真；

图6是多路复用器和采样和保持电路的第一例子的电路图；

图7是多路复用器和采样和保持电路的第二例子的电路图；

图8是根据本公开的通常例子MUX和S/H的通常例子的电路图；

图9是本公开的第三例子的图，其中MUX中关闭通道中的非线性电容的失真通过提供补偿电容负载来补偿；

图10是根据第三例子的MUX的电路图，其中包括补偿电容；

图11是示出示例性传输门结构的图；

图12是示出和图11的示例性传输门结构等同电路的图；

图13是本公开的又一例子的图；

图14是图13的例子的更详细的电路图；

图15是本公开的又一例子的图；

图16是图14的例子的更详细的电路图；

图17是本公开的另外例子的图。

具体实施方式

将在下面详细描述几个例子实施例，其将MUX输入阶段的失真减少到采样和保持电路，通过解决由打开电阻产生的MUX中的失真、通过寻址关闭MUX通道的寄生电容、或通过寻址FET器件固有的寄生电容。

在一个例子中，打开电阻引入的失真是通过提供一个采样和保持电路来解决的，该电路被分为主要和补偿通道，如后面所述，并且在其输入端设置有多路复用器，其自身被分为与采样和保持电路的主要和补偿通道对应的主要和补偿通道。在联合的MUX和采样和保持电路中形成补偿通道的开关的器件宽度(和/或串联/并行连接)相对于主要通道的尺寸相对缩放，使主要和补偿通道中的总误差电荷电容器是一样的。通过这样做，可以以与采购和保持电路中的导通电阻误差的取消相似的方式，取消联合的MUX中的器件的导通电阻和采样和保持电路所引起的误差电压。通过这种措施，可以减少联合的MUX和S/H电路的整体失真，在一个例子中，多达17dB。

在另一例子中，可以补偿MUX的关闭通道中的非线性电容引入的失真。这可以通过将MUX再次划分为主要和补偿通道来实现，如第一例(并且由此通过MUX中适当缩放的开关器件补偿导通电阻)，然后在补偿通道MUX的输出上添加一个额外的电容负载。提供附加电容负载在连接采样和保持电路的采样电容器中产生误差电荷，以取消MUX关闭通道中由非线性电容引起的任何误差电荷。使用这种技术已经获得了进一步的18dB的失真减小。

在又一例子中，可以补偿由开关栅极和后面栅极的寄生电容引起的电流误差引起的开关引起的误差。再次，这是通过安排构成MUX的开关的器件阵列和采样和保持电路来实现的，使得补偿和主要通道误差电压按照补偿通道的数量与主要通道的数量或值的补偿给主要采样电容器。通过这样做，可以进一步减少失真。

作为上述安排的变体，不是为能够将所有多个输入切换成补偿通道的补偿通道提供一整套MUX开关，为补偿通道提供与单一MUX通道对应的单一补偿开关，连接到主要通道MUX的输出。主要通道MUX因此将多个输入切换成补偿开关以及其自身的输出，因此不需要整个补偿通道MUX。然而，总是在上面的补偿开关的集合以与上述相同的方式与补偿通道的器件相结合，其中提供了一个整体补偿MUX，为补偿通道产生误差电压，可以从主要通道误差电压中减去其中的误差信号。

同样的变化(即，将连接到主要通道MUX的输出的单一开关组合的Comp通道MUX替代)也可以与上面描述的减少由关闭通道中的非线性电容引入的失真的其他例子一起使用的MUX，并减少由开关栅极和后面栅极的寄生电容引起的误差。

现在转到更具体的例子来描述，图1至图4更详细地示出了要描述的例子实施例的上下文。就这样而言，图1显示了一个布置，其中多路复用器(以下简称为MUX)2接收多个信号输入线3，并且具有允许每个输入线连接到单一输出线9的内部开关，其输入采样和保持电路5。采样和保持电路5是一种类型，其中在采集阶段期间电路5中开关的非线性导通电阻产生的类型可以通过提供主要采样和保持通道6以及补偿(Comp)采样和保持通道8。下面将对图2进行进一步的说明。

图2示出了采样和保持电路5，其可以是例如输入阶段到ADC，并且其适于提供开关S1和S6的打开电阻的失真消除。就此而言，在该例子中，开关S1包括并联连接的相同宽度W的3个NMOS晶体管，其中作为开关S6包括串联连接的3个NMOS晶体管(每个又一个宽度W)。注意在该例子中，主要通道有9个实例，Comp通道只有一个实例。

在采集期间，开关S1和S6开启，参考开关S2、S3、S7、S8关闭，右手侧[RHS]采样开关S4和S10开启，S5和S9关闭。考虑其中ADC的输入Vinp以正弦电压驱动。C1和C2的右侧将保持基本为零伏，而C1和C2的左侧[LHS]将基本为ADC输入电压即正弦电压Vinp。

为了在主要通道上采样输入信号Vinp，仅考虑单一通道，则电流将不得不通过输入开关S1流向电荷采样电容器C1，该电流由于器件的有限(和非线性)电阻而导致输入开关S1之间的小(非线性)电压Vs。在与每个主要通道中具有相同大小的电容器的Comp通道中，每一个主要通道中，几乎相同的电流将流入和流出电容器C2。然而，在这种情况下，电流流过形成开关S6的3系列NMOS器件，而不是通过形成开关S1的3并联NMOS器件。由于NMOS器件在其线性运行区域中运行，因此Comp LHS开关的开发电压将比主要LHS开关的每个开销大9倍。即Vs6＝9*Vs1。

转到主要和Comp通道中的采样电容器C1和C2，总电荷Q主要和主要和Comp电容器中的Qcomp(考虑具有9个主要通道)由

Q_主要＝9C*(Vinp-Vs)

Q_主要＝9C*Vinp-C*9Vs

Q_Comp＝C*(Vinp-9Vs)

Q_Comp＝C*Vinp-C*9Vs

在转换阶段，Comp通道由S9切换到比较器的负输入，而主要通道通过S5切换到比较器的正输入。这与“主通道”中的电荷减去“电荷”有关，使输入电容器阵列中的净电荷Qnet为Q_主要-Q_comp即

Q_net＝Q_主要-Q_Comp

Q_net＝9C*Vinp-C*9Vs-[C*Vinp-C*9Vs]

Q_net＝9C*Vinp-C*9Vs-C*Vinp+C*9Vs

Q_net＝8C*Vinp

从上述可以看出，采样切换S1和S6的电阻开关产生的误差项Vs已经被取消，以采样的信号电荷从9C*Vinp降低到8C*Vinp。主要和Comp通道中的3并联和3系列器件的具体布置是为了确保流入输入器件的栅极或阱的电流不会引起额外的误差。

因此，采样和保持电路中的非线性打开电阻引起的失真4可以通过提供单独的主要和补偿通道以及在通道中包括采样开关的器件数量的选择来补偿，以取消在采集阶段期间在采样开关之间产生的打开电压Vs，因为电流响应于改变的输入电压从被采样的节点流向保持电容器。

如引言中所述，ADC通常在多路复用器(MUX)之前，允许多个信号通道一次切换到ADC进行转换。MUX中关闭通道的非线性电容(通常多达15或31个)可能是通道MUX中开关的电阻上的非线性失真的重要来源，以及目前在通道的MUX开关的电阻上的非线性失真。在后一方面，当与使用传输门LHS样本开关的ADC集成时，每个MUX通道的MUX开关通常也将采取传输门的形式，如图3所示。

在图3中通常标明为30的传输门(“TG”)开关包括与NMOS晶体管34并联的PMOS晶体管32。当需要使开关导通PMOS晶体管32的栅极取为0V(Vss)时，其中作为NMOS晶体管34的栅极被采用为合适的驱动电压，例如正电源电压Vdd。

在使用中，由于TG作为开关，因此应该具有很小的电压降，所以输入节点2和输出节点36处的电压应理想地基本相同。因此，当开关将“高”输入电压(Vin接近Vdd)应用时，在NMOS晶体管34中存在极小的极极-源极电压(Vgs)，并且它主要是关闭的。然而，在这种情况下，在PMOS晶体管32中存在良好的栅极-源极电压，并且它是完全导通的。相反，当施加低(Vin接近Vss)输入电压时，在PMOS器件之间几乎没有Vgs并且它是关闭的，但是相反地，NMOS器件34被硬驱动。

然而，当输入电压是中等范围时，两个晶体管可能都是导通的，而不是它们的最低阻抗状态。因此，TG开关的阻抗可能处于其最大“开”值。这个问题是最普遍的，其中电源电压很低，只有几伏。图4示意性地示出了对于TG开关的电阻“Ron”对输入电压Vin的变化，从中可以看出Ron在Vin的中等范围级别较高，并且在两侧的较高和较低水平处较低。如上所述，这种非线性Ron特性导致通过MUX的通道的信号到采样和保持电路4的失真，进一步的失真也由MUX通道的寄生电容引入。寻址这些失真机制中的一个或两者将会改善MUX和相关的ADC性能。

因此，图5示出了一个例子实施例，其消除或减少联合的MUX和采样和保持电路中的Ron误差。在该例子中，采样和保持电路56(可以是ADC的部分)具有主要电路通道562和补偿电路通道564。为了通过补偿多路复用器Ron来提供性能改进，而不是用于将输入信号复用到采样和保持电路中的单一多路复用器2，相应的多路复用器52和54对应于单独的主要和Comp通道562和564。相应多路复用器的输入被连接到一组多路复用的输入通道3，使得输入通道3中的一个上的相同输入信号同时馈送到相应多路复用器52和54的相应相应输入端。如下文进一步描述的那样，主要和多路复用器通道的通道开关根据与主要和Comp的输入开关的比例相同的比例(K/J)相对于彼此进行缩放通道和保持电路的通道。因此，如果主要通道的输入开关是宽度W(或具有开关与有效宽度W的串联/并联组合)和宽度补偿通道(W*K/J)的输入开关，其中K是补偿通道的数量，J是主要通道的数量，那么多路复用器中的开关对于各自的主要和Comp通道应该以相同的因素来衡量。通过这样做，多路复用器开关中的总误差电压跨越联合的MUX和采样保持电路补偿和主要通道按比例J/KandRon失真也可以得到补偿。

图6更详细地示出了应用于ADC和MUX的组合的概念。这里由M通道组成的MUX 62(虽然为了清楚起见将会描述1)接收输入信号Vinp(再次，存在M个输入信号，每个MUX实例一个)，分别输入分别主要和Comp输入开关S11和S12，在这种情况下的开关被显示为宽度W由单一比例因子I缩放的单一FET，其中comp通道开关进一步被允许补偿MUX误差的第二比例因数K/J缩放，如下面进一步解释。

在主要通道64中，可以提供主要通道J的实例，每个实例包括由FET形成的宽度为W的输入开关S1。该FET的输出节点连接到电容C的电容器C1的第一板，同一节点也可以在转换阶段通过开关S2和S3分别连接到两个电压参考源Vrefn和Vrefp。电容器C1的第二板可以在转换阶段通过开关S5切换到比较器68的第一输入端，或者在采集阶段期间通过第二开关S4切换到本地。开关S4和S5彼此反相操作即S4接通、S5断开，反之亦然。

转向Comp通道66，可以提供Comp通道K的实例，每个实例具有与主要通道的电路基本相同的形式，但是输入开关宽度按比例缩放以给出所需的误差补偿效应。也就是说，每个实例包括由系数K/J缩放的宽度为W的输入开关S6，其中K是Comp通道的数量，J是主要通道的数量；开关S6由宽度为W*K/J的FET形成。该FET的输出节点连接到电容C的电容器C2的第一板，同一节点也可以经由开关S7和S8连接到两个参考电压源Vrefn和Vrefp。电容器C2的第二板可以通过开关S10切换到比较器68的第二输入端，或者由第二开关S9切换到本地。开关S9和S10彼此反相操作即S9开启、S10关闭，反之亦然。

请注意，在上述安排中，主要和Comp通道现在只在多路复用器输入中相结合。每个通道中的LHS开关(即主要通道的S1和S11以及Comp通道的S6和S12)不一定由个别实例制成，但可以被认为是单一器件，其中宽度被缩放，以确保主要和Comp通道中输入开关之间的误差电压按比例K/J，使得输入电容器阵列中的电荷误差在转换阶段取消。为了确保MUX中S11和S12上的误差电压也取消，这些器件也以相同的比例缩放。根据MUX开关特性，如MUX所示的被I任意缩放也是允许的，并且提供了与主要和Comp MUX通道开关相同的缩放I。在一些例子中，可能必须从这些比例中进行宽度调整，以便在所有开关中不使用相同器件的适当比例的实例时引入误差。

通过上述的布置，现在考虑在采样和保持电路以及通道打开的MUX中由开关S1和S11的联合的Ron电阻产生的打开电压Vs，则主要通道的电容器C1中产生的电荷为：

(主要＝J.C.(Vinp-Vs)

Q_Main＝J.C.Vinp-J.C.Vs

在Comp通道中，MUX开关S12和Comp通道输入开关S6开启时通过他们联合的Ron给予J/KV开启电压，因此在Comp通道的电容器C2中产生的电荷由下式给出：

Q_Comp＝K.C.(Vinp-J/K.Vs)

Q_Comp＝K.C.Vinp-J.C.Vs

为了补偿误差电压Vs，可以切换主要和Comp通道电容器上的相应电荷，分别通过S5和S10分配给比较器的相应输入，该比较器用于从主要电荷即有效地减去Comp电荷，即

Q_net＝J.C.Vinp-J.C.Vs-(K.C.Vinp-J.C.Vs)

Q_net＝(J-k).C.Vinp

可以看出(cf Qnet)在主要和Comp通道中给出Vs条款的净误差电荷已经取消。也就是说，通过采样和保持电路中的开关以及每个通道的MUX的联合的打开电阻产生的变形可以通过扩展MUX开关宽度来补偿和去除，以与采样和保持电路相同各通道的输入开关成正比，并将补偿通道的输出从比较器中的主要通道的输出中减去。

上述图6描述一个简单例子，其中开关S11、S1、S12和S6由单一器件形成，但是本例可以概括为允许MUX开关S11和S12以及采样和保持输入开关S1和S6包括相应的开关阵列，例如，那些在前面描述的结构中使用的数组。图8显示了由相关器件的多个实例构建的联合的MUX与开关的一般性例子。

在图8中，MUX开关S11和S12由器件的各个阵列表示，S11由具有串行开关的F行和并行开关的E列的器件阵列形成，并且S12由具有开关的H行和G列的器件阵列形成。类似地，采样和保持输入开关S1和S6也由相应的阵列形成，S1具有D行和A列的器件，S6由器件的D行和C列形成。所有参数A、B、C、D、E、F、G和H都是整数实数。电路的其他元件，特别是采样和保持电路和比较器的元件依然如图6所示和描述。

为了考虑这种广义安排的影响，可以将电流I流入C1和C2电容，让我们假设每个开关都有一个电阻R。那么主要MUX和ADC开关S11[F，E]和S1[B，A]之间的电压V主要由下式给出：

类似地，对于Comp通道，通过MUX和ADC输入开关S12[H，G]和S6[D，C]的电压V_Comp由下式给出：

对于要取消的失真组件，如前面的例子所示，Vcomp必须是大于主要电压的要素J/K，其中J/K是主要通道数与Comp通道数的比例。以上述主要电压和Vcomp方程组合，得出：

Vcomp＝J/K(主要电压)

代替主要电压和Vcomp进行工作，结果如下：

也就是说，为符合上述等式的参数A、B、C、D、E、F、G、H、J和K中的每一个选择所提供的值，那么在MUX和采样和保持开关两者中由打开电阻引起的失真可以同时补偿。为了解一些已知可以给出良好的工程结果的元素，选择等式值，然后可以找到剩余的参数。例如，如图2所示，S1可以由开关的并行阵列形成，这将使A＝1和B＝3，其中S6可以由开关的一系列数组形成，这将给出C＝3，D＝1。下面给出每个参数的例子值。

在这种分析中，器件在MUX和ADC中的宽度和长度保持不变，然而这不是一个要求，在其他例子中，器件的宽度W和长度L可以改变，考虑到用于在其线性区域中操作的器件，W和L包括在上述分析中，开关电阻R与L/W成正比。一般来说，最佳器件匹配通过使用相同器件的实例来实现，因此，没有必要扩展分析以包括使用可变宽度和长度的器件。

第一例的变体如图13和14所示。如上所述，采样和保持电路56(其可以是ADC的一部分)具有主要电路通道562和补偿电路通道564。在该例子中，单一多路复用器52作为采样和保持电路的输入提供，其中一组输入端口3切换到单一输出。多路复用器的输出被反馈到采样和保持电路中的主要电路通道562，以及在该例子中，通过一组补偿开关132反馈到电路通道564。补偿开关组相当于一个通路多路复用器开关组，即多路复用器通道的一个，并且在操作中可以始终开启。补偿开关132的目的是再次将另外误差电压引入补偿通道以补偿由多路复用器52引入到主要通道中的附加Ron误差，但是由于补偿开关132的输入本身被主要通道多路复用器52(图14中的622)复用，所以不需要整个补偿多路复用器，因此不需要多路复用功能，所有需要的是一个开关，模拟当前开启多路复用器开关，以便主要通道和Comp通道有适当的缩放误差。

图14略微更详细地说明了该概念，其中可以看出，主要通道包括具有M通道的多路复用器，每个通道由晶体管开关的E列的开关阵列组成，每个晶体管的宽度为W。多路复用器的输出被反馈到主要通道采样和保持电路64，并且还被配置为具有H行和G列的单一补偿阵列的开关132，在补偿通道采样和保持的输入端提供电路66。将图14与上述图8进行比较，可以看出，开关132的单一组代替了对整个补偿MUX的需要，因此减少了组件数量并因此降低了芯片空间。

关于这个变体如何运作，操作基本上与前面所描述的例子相同，因为Vcomp仍然是大于主要电压的要素J/K，其中J/K是主要通道数与Comp通道数的比例，以便主要通道和Comp通道中的误差组件取消。然而，为了适应连接的变化，并且仅提供了单一的补偿开关(即，仅仅是单一通道的价值，以晶体管132的G阵列的形式，上述等式1)适于下列：

再次，每个参数的例子值稍后给出。

现在将描述另一个例子实施例，其用于消除由MUX输出端的非线性电容引起的误差。

更详细地，MUX中的失真误差的另一来源输入阶段到采样和保持电路来自MUX的通信道路的非线性寄生电容。就这样而言，在任何一个时间，一个MUX通常会有一个“开启”通道，作为从多个输入之一切换到输出的通道，以及多个“关闭”通道，作为当前未切换到输出的MUX通道的剩余部分。如图9所示，这些“关闭”通道在主要通道和Comp通道的各个输出端引入非线性寄生电容Coff_主要通道和Coff_comp通道(92,94)。在采集过程中，通过MUX流入电荷Coff_主要通道和Coff_comp通道(92,94)的电流变化为MUX输入电压，导致跨越MUX的误差电压小但可能显著。

为了解决这个问题，在本例中，附加电容负载Coff296被添加到MUX补偿通道输出。选择Coff2的大小，使得由MUX关闭器件的寄生电容引起的主要通道和Comp通道的开关中产生的误差电荷可以被取消，从而减少MUX关闭通道寄生电容引入的任何失真。就此而言，为了达到这个效果，Coff2的值应该再次根据主要通道J的数量与补偿通道K的数量进行比较。

更详细地，图10显示了图8的Mux_主要通道和Mux_comp通道，分别展示了开启通道和关闭通道(回顾了前面关于图3描述的T-栅极结构)。对于Comp MUX通道和主要MUX通道的电压以比例J/K进行放大，需要考虑在MUX的输出端处于关闭器件的寄生电容中流动的电流。对于这种正确的缩放，必须将一个或多个额外的关闭加载器件S13(或寄生电容)添加到Comp MUX通道的输出端。也就是说，通过在压缩通道的输出端添加额外的加载器件S13，由这些器件表示的附加寄生电容可以用于补偿MUX中的关闭器件的寄生电容。

为了说明上述情况，使流入每个个体的电流关闭MUX器件为Ip，则分别流入两个关闭MUX开关和附加器件S13的电流Im、Ic1和Ic2由下式给出：

Im＝(M-I).F.Ip

Ic1＝(M-1).H.Ip

Ic2＝L.Ip

每个开关的电阻等于R，则主要MUX通道和Comp MUX通道的Vm和Vc之间的电压为：

考虑Ic＝Ic1+Ic2

和

将Im、Ic1和Ic2的表达式代入Vm和Vc的表达式，并根据Vc/Vm＝J/K的比值求解L，得出：

其中L是补充装置S13的宽度W的关闭并行器件的数量。因此，相应地确定尺寸S13将确保主要和Comp MUX上的电压降将在采样电容器中产生将在转换期间取消的电荷。在模拟中显示了添加与不添加S13相比，从102dB到120dB的失真中的18dB的改善情况。在所有失真消除被禁用时，即安全不补偿MUX开关中的误差，失真降至85dB(25kHz 5V pk-pk信号)。尽管关闭器件(或额外电容)的最佳位置在Comp MUX输出端，通过适当调整其值，这个额外的电容可以沿补偿路径添加到其中任何位置。

对于上述等式2中的参数的例子的值，具体例子值集合在后面列出。

与第一个例子一样，第二个例子的变体取消了整体Comp通道多路复用器，只支持单一的补偿开关连接到主要通道多路复用的输出器，如图15和16所示。这里，代替上述的补偿MUX，提供连接到主要通道MUX的输出的单一补偿开关132。这些补偿开关总是在，因此补偿组的开关132中不会有“关闭”通道来引入寄生电容。然而，补偿组的开关132的输入来自主要通道MUX 52的输出，其主要具有携带寄生电容的关闭通道。因此，通过补偿组的开关132与MUX52的输出的连接将该寄生电容在主要通道MUX中的效果引入补偿通道中，使得实际上需要额外的补偿电容Coff2144(见图15)。如图16所示，这个附加补偿电容可以由L关闭晶体管器件S13提供，每个与形成补偿阵列的开关132的器件具有相同的宽度W。

随着这个变化，上述等式2变成：

以下给出了符合上述的参数值解决方案集。

现在将描述提供消除由流入开关栅极和后面栅极的电流引起的误差的另一个实例。

特别地，该例子允许当开关器件(例如MUX中的开关S11和S12以及/或在采样和保持电路中的开关S1和S6)中存在电流流入在栅极和通道之间的寄生电容中的误差)。再次，这是通过选择的电路的参数来实现的，从而可以取消在栅极和通道开启之间由寄生电容引入的误差。

更详细地，图11示出了串联(112、114、116)的一个、两个和三个开关(S1、S2和S3)。在所有三个例子中，反极(well)由Vin驱动(通过S1-3)。存在与源极-漏极(S/D)和通路区域相关的电容到反向极。在其中的器件打开的情况下，反栅极电压将密切跟踪S/D的扩散和通道电压，因此很少的电流将流入这些电容(在DC或动态输入的情况下)。为此，在这个讨论中忽略这些电容。然而，栅极很可能与固定电压有关。

在动态输入的情况下，每个器件的通道和栅极之间的电压将发生变化，电流将流入栅极电容。该电容在图12所示的等效电路中显示为Cg_ch。由于开关之间的电压非常接近Vin，几乎相同的电流Ig_ch将流入每个电容器Cg_ch。在单一开关的情况下，Ic1只流过R1，在Ig_ch*Rds/2的开关之间产生一个电压。在3开关串联的情况下，电流流入，例如，C7流过5个电阻R7-11，在Ig_ch*5Rds/2的开关中提供一个电压。由于电流流入所有栅极电容而导致的3开关所产生的电压由下式给出：

V1＝1.Ich_g.Rds/2

V2＝4.Ich_g.Rds/2

V3＝9.Ich_g.Rds/2

通常可以看出，通过考虑几何系列的总和，N系列开关的电压由下式给出：

V_开关＝N².Ig_ch.Rds/2

参考图8，我们在主要多路复用器(S11)和主要ADC(S1)的A系列开关中有E系列开关。因此，由于自己的栅极电容，通过MUX和ADC系列开关的电压Vmux和Vadc由下式给出：

Vmux_主要＝E².Ig_ch.Rds/2

由于电流流经多路复用器，因此还需要考虑在多路复用器上产生的电压Vmux_adc(即跨S11)，以驱动ADC中开关的栅极电容。该电压有下式给出：

Vmux_(adc_main)＝J.(A.B).Ig_ch.(E/F).Rds

在主要通道中跨越开关的总误差电压由下式给出，即这三个误差的总和为：

V主要＝Vadc_主要+Vmux_主要+Vmux_(adc_主要)

补偿通道误差电压可以得出类似的表达式如下：

Vmux_comp＝G².Ig_ch.Rds/2

Vmux_(adc_comp)＝K.(C.D).Ig_ch.(G/H).Rds

以上各式相加得出总体通道误差：

Vcomp＝Vadc_comp+Vmux_comp+Vmux_(adc_comp)

对于主要和补偿路径中的这些误差，如前所述，补偿和主要通道误差电压也必须按比例J/K进行缩放。即

Vcomp＝J/K(V主要)

替代和工作通过给出下式所产生的关系，然后必须得到满足以允许消除由电流流入栅极电容而引起的误差。

也就是说，对于符合上述条件的参数A、B、C、D、E、F、G、H、K和J应选择值，以消除由栅极电容引起的误差。就此而言，MUX和ADC中器件的宽度保持不变，然而，这不是必要条件，并且不同的宽度可以用于不同的开关，以相应地适当地缩放上述系数。在实践中，预期工程价值将替代一些值，如前所述，其余的则被解决。

再次，与上面的第一个和第二个例子一样，变体的这个第三个例子把整体的Comp通道多路复用器放在单一的补偿开关中，连接到主要通道多路复用器的输出端，如图15和16所示。应用上述关于栅极-通道寄生电容的分析，但允许这种连接差异意味着以上等式3变为：

给出上述参数A到K的例子值如下所述。

作为实施例的一个或另外的例子，图7还示出了联合的MUX和ADC的另一个例子，但是在这种情况下，MUX的每个通道被构造为T开关，MUX输入和输出之间的节点可切换到AC位置。这是减少转向关闭通道的MUX输入与MUX输出之间的耦合的技术。

现在将描述满足实施例例子的上述等式的几个例子参数值集。

更详细地，下表给出符合上述等式1至3和1'至3'的例子值。就此而言，等式1至3构成了上述每个例子的第一变体的第一组联立方程，等式1'至3'表示每个例子所述的第二变体的第二组联立方程。然后给出两个例子解集，以说明可以使用多个解集，第一例子解决方案集“例子1”中M＝16(即具有16个MUX通道)，第二例子解决方案集“例子2”M＝8(即具有8个MUX通道)。

在第一变体(使用公式1-3)中，参数值表示为整数值。然而，使用第二变体(使用等式1'至3')可以偶尔从一些参数中获得非整数解。例如，对于第二变体，例1，等式1'给出F为26.7的值，而等式3'给出值为27.0。实际上26或27的值非常好。注意，除了L，第一变体和第二变体的值非常相似。

因此，总而言之，描述了可以补偿联合的MUX和采样和保持电路中的失真的几种不同的误差补偿机制。首先，可以补偿联合的MUX开关的导通电阻Ron和采样和保持电路的输入开关的失真，即，通过比较Comp和主要通道中MUX的采样和保持电路开关的宽度(或串联/并行器件的串联/并行器件的宽度)，其比例等于Comp与主要采样电容器的大小的比率，其在例子中描述的是补偿通道K的数量与主要通道J的数量。

其次，MUX中关闭通道的寄生电容产生的失真也可以得到补偿。这通过在Comp通道中的节点添加额外的电容负载例如MUX输出来实现，其实际上可以通过第一宽度L的附加开关来体现，开关是偏压，开关的宽度L是主要通道J的数量与复合通道K的比率的函数。由关闭开关代表的附加电容负载将额外的误差电荷引入到MUX电路中，该电路可以消除由关闭通道的寄生电容产生的误差电荷，从而消除失真。

第三种技术涉及消除开关本身产生的失真。在这种情况下，在每个FET的栅极和通道之间产生寄生电容，其在采集期间需要充电到变化的(动态)输入电压，该变化的输入电压导致流过开关的小电流和相应的误差电压。为了解决这个问题，可以为许多电路参数选择值，包括开关阵列中的器件数量以及主要通道和Comp通道的数量，以使该失真消除。

可以对上述例子进行各种小的修改以提供进一步的例子。例如，在另一个例子中，加载(而不是采样)电容器C3(172)可以被添加到补偿通道上，如图17所示。如果对于例子来说这与采样电容器的尺寸相同，则补偿通道采样和保持电路的输入端的开关阻抗可以减少到补偿通道采样电容器。这是使误差电压适当缩放的另一种方法。

另外，作为另一个例子的修改，在上述例子中，主要通道和补偿通道采样电容器的误差电压被反馈到比较器，它们从另一个比较器中减去以提供误差消除。比较器是一种差分电路的形式，可以发现两个输入信号之间的差异。在其他例子中，比较器可以由任何其他类型的差分电路代替，例如差分放大器等。

在进一步的修改中，提供另一个例子，其不是提供上述例子中使用的特定输入补偿开关S12，在其他例子中，补偿开关S12是采用和保持电路的补偿通道的输入开关S6，通过增加宽度或以其他方式修改采样和保持补偿通道输入开关S6的其他一些属性或特征。所产生的修改开关S6应提供与初始开关S12和S6相同的效果，以便在补偿通道中产生补偿误差以取消关于主要通道中产生的误差的开关。

可以对上述实施例进行各种进一步的修改，无论是通过添加、删除还是取代，以提供进一步的实施例，其任何和全部旨在被所附权利要求所涵盖。

Claims

1.一种用于从多个输入采样信号的采样电路，包括：

包括主要和补偿通道的采样和保持级，所述主要和补偿通道包括:

相应的主要和补偿输入开关；

相应的主要通道采样电容器；以及

相应的补偿通道采样电容器，并且

其中，所述主要通道采样电容器与所述补偿通道采样电容器不同；

多路复用器，包括多个输入节点和多个主要开关，所述主要开关在所述采样和保持级的主要通道中控制信号；和

一个或多个补偿开关，所述一个或多个补偿开关在所述采样和保持级的补偿通道中控制信号；

其中在联合的MUX和采样和保持电路中主要和补偿开关的相应各自性能被构造为使得相同的总误差电荷在所述主要和补偿通道采样电容器中产生。

2.根据权利要求1所述的采样电路，被构造为使得所述误差电荷在使用中基本相互抵消。

3.根据权利要求2所述的采样电路，并且还包括差分电路，被构造为：接收在所述主要通道采样电容器中指示总误差电荷的第一误差信号、和在所述补偿通道采样电容器中指示总误差电荷的第二误差信号，并且从第一或第二误差信号中的一个减去另一个以产生基本无误差输出信号。

4.根据权利要求1所述的采样电路，其中在联合的MUX和采样和保持电路中的主要和补偿开关的相应各自性能被构造为使得所述各自性能依赖于第一预定比例而相互关联。

5.根据权利要求4所述的采样电路，其中所述第一预定比例是下列中的一种：

i)在采样和保持级中补偿通道K的数量与在采样和保持级中主要通道J的数量；或

6.根据权利要求4所述的采样电路，其中所述开关包括晶体管，并且所述相应各自性能是晶体管宽度、或在其中采用开关的串联和/或并联布置的情况下是有效宽度，相对于形成采样和保持级和所述多路复用器中主要开关的相应晶体管，形成采样和保持级和所述多路复用器中补偿开关的相应晶体管的宽度或有效宽度以第一预定比例成比例。

7.根据权利要求1所述的采样电路，其中所述一个或多个补偿开关通过配置在所述采样和保持级的补偿路径中已经提供的开关来提供。

8.根据权利要求1所述的采样电路，其中所述采样和保持电路中的各自主要和补偿输入开关和所述多路复用器中的各自主要和补偿开关由各开关阵列形成。

9.根据权利要求8所述的采样电路，其中所述开关阵列是晶体管阵列，阵列中晶体管的数量被选择以满足消除由于晶体管的电阻引起的失真的预定关系。

10.根据权利要求8所述的采样电路，其中所述开关阵列是晶体管阵列,阵列中晶体管的数量被选择以满足消除由于在晶体管的相应栅极和通道之间流入寄生电容的电流引起的失真的预定关系。

11.根据权利要求1所述的采样电路，并且还包括所述一个或多个补偿开关的输出上的电容负载，否则其中在所述补偿通道中，所述电容负载具有这样的值使得在使用中，所述电容负载引入另外误差电压，所述另外误差电压消除在关闭的多路复用器中的开关中产生的寄生电容引起的误差电压。

12.根据权利要求11所述的采样电路，其中所述电容负载是一个或多个晶体管偏压。

13.根据权利要求12所述的采样电路，其中所述晶体管宽度适于给出期望的电容负载。

14.根据权利要求12所述的采样电路，其中晶体管并联提供期望的负载。

15.一种多路复用输入级，用于将多个信号多路复用至至少一个输出，包括：

具有多个输入节点和多个主要开关的多路复用器，其被布置为将输入节点上呈现的信号切换到第一信号通道；和

至少一个补偿开关，所述至少一个补偿开关被布置为将信号输入切换到第二信号通道；

其中所述第二信号通道其上的电容负载具有这样的值使得在使用中，电容负载引入另外误差电压，所述误差电压消除在关闭的多路复用器中的开关中产生的寄生电容引起的误差电压。

16.根据权利要求15所述的多路复用输入级，其中所述多路复用器中的开关是传输门。

17.根据权利要求15所述的多路复用输入级，其中所述电容负载是一个或多个晶体管偏压。

18.根据权利要求17所述的多路复用输入级，其中所述晶体管宽度适于给出期望的电容负载。

19.根据权利要求15所述的多路复用输入级，其中晶体管并联提供期望的负载。

20.一种从多个输入节点采样信号的方法，包括：

通过多个多路复用器开关将信号从多个输入节点多路复用至采样和保持电路级，采样和保持级包括主要和补偿通道，所述主要和补偿通道包括相应的主要和补偿输入开关和相应的主要和补偿通道采样电容器；

在所述采样和保持级中，通过所述主要和补偿输入开关，将输入信号切换到所述主要和补偿通道采样电容器上用于采样；和

从所述主要和补偿通道采样电容器对输入信号进行采样；

其中在联合的MUX和采样和保持电路中的多路复用器开关以及主要和补偿输入开关的相应各自性能被构造为使得相同的总误差电荷在主要和补偿通道采样电容器中产生。