CN115313857A - 一种低失配电流电荷泵及其应用的小数分频锁相环 - Google Patents

一种低失配电流电荷泵及其应用的小数分频锁相环 Download PDF

Info

Publication number
CN115313857A
CN115313857A CN202211244496.8A CN202211244496A CN115313857A CN 115313857 A CN115313857 A CN 115313857A CN 202211244496 A CN202211244496 A CN 202211244496A CN 115313857 A CN115313857 A CN 115313857A
Authority
CN
China
Prior art keywords
switch
charge pump
current
charge
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211244496.8A
Other languages
English (en)
Inventor
陈志坚
姚子祥
董超
龚友涛
李斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Qianguan Information Security Institute Co ltd
South China University of Technology SCUT
Original Assignee
Zhejiang Qianguan Information Security Institute Co ltd
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Qianguan Information Security Institute Co ltd, South China University of Technology SCUT filed Critical Zhejiang Qianguan Information Security Institute Co ltd
Priority to CN202211244496.8A priority Critical patent/CN115313857A/zh
Publication of CN115313857A publication Critical patent/CN115313857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种低失配电流电荷泵及其应用的小数分频锁相环，针对现有技术中充放电电流失配的问题提出本方案。通过若干开关将电荷泵分为初始化模式与正常工作模式。一方面初始化模式将电荷泵输出电压VOUT设置到中间电平，便于后级的VCO进行频率校准。另一方面初始化模式调整电荷泵输出电压，使充放电管皆工作在饱和区，保证正常充放电时的电流大小且降低电流失配。针对制造失配与寄生等问题，在参考电流支路预留了数控开关MOS作电阻，以校准成片的充放电电流大小，进一步减小电流失配。

Description

一种低失配电流电荷泵及其应用的小数分频锁相环
技术领域
本发明涉及一种低失配电流电荷泵及其应用的小数分频锁相环。
背景技术
本发明涉及模拟集成电路领域，具体而言，涉及一种用于小数分频锁相环的低失配电流电荷泵。电荷泵作为锁相环的关键部分，其作用是把鉴频鉴相器输出的数字信号转化为稳定的模拟电压，得到的模拟电压用于控制振荡器的输出。其中参考杂散是锁相环中最为常见和最为严重的杂散。而电荷泵充放电电流的失配是造成杂散的主要原因[1]。
当参考时钟与反馈时钟相位差为
Figure 735862DEST_PATH_IMAGE001
时，电荷泵会产生一个脉宽等于
Figure 984441DEST_PATH_IMAGE002
，大小等于
Figure 848492DEST_PATH_IMAGE003
的电流脉冲，该电流脉冲近似为矩形脉冲，用傅里叶级数表示为[2]：
Figure 334968DEST_PATH_IMAGE004
从式中可知电荷泵的输出电流由两部分组成：第一部分是大小正比于相位差的直流分量，第二部分是由参考频率的各次谐波所构成的交流分量。当相位差为零时，电荷泵输出的直流和交流分量都为零，即理想电荷泵锁定。然而实际中电荷泵存在电流失配、泄露电流和时间失配等非理想因素，导致锁相环锁定后存在一定的相差。由非理想效应引起的相位差可表示为：
Figure 891851DEST_PATH_IMAGE005
式中,
Figure 828059DEST_PATH_IMAGE006
为电荷泵的泄漏电流,
Figure 495800DEST_PATH_IMAGE007
为电荷泵充放电的电流,
Figure 633521DEST_PATH_IMAGE008
为鉴频鉴相器的导通时间,
Figure 361305DEST_PATH_IMAGE009
为电荷泵充放电电流之间的失配,
Figure 584476DEST_PATH_IMAGE010
为参考时钟的周期,
Figure 790330DEST_PATH_IMAGE011
为电荷泵开关信号之间的延迟。在电荷泵的非理想效应中，电流失配占主要地位﹐所引起的相位差导致压控振荡器产生纹波，此纹波会周期性地调制压控振荡器﹐在锁相环的输出频谱上产生参考杂散。因此,低杂散锁相环的设计重点在于设计低电流失配的电荷泵。
以往的方法通过加入运算放大器使参考支路电流等于输入参考电流，以及充放电电流保持相等，再将参考电路电流复制至充放电阵列，代表文献有[1,3-5]。
但现有技术中的电路与方法都未对电荷泵初始输出电压进行校正，导致初始了充电或放电MOS管进入线性区。
参考文献
[1]薛红,李智群,王志功,李伟,章丽.低杂散锁相环中的电荷泵设计[J].半导体学报,2007(12):1988-1992.
[2]Vaucher, Cicero S.; Nauta, Bram. Architectures for RF Frequencysynthesizers. Boston, Massachusetts, USA: Kluwer Academic Publishers, 2002.276 p.
[3]陈建川,易凯. 一种实用型低失配抗失锁电荷泵电路[P]. 四川省：CN214850974U,2021-11-23.
[4]万佳,赵新强,李栋,谢李萍,万彬,韩文涛. 一种用于小数分频锁相环中集成DAC的电荷泵[P]. 四川：CN204425321U,2015-06-24.
[5]周前能,彭志强,李红娟,关晶晶,王永泽. 一种用于延迟锁相环的低失配率的电荷泵电路[P]. 重庆市：CN109194327B,2022-03-22
[6]M. -S. Shiau et al.. Design for low current mismatch in the CMOScharge pump[C]. 2013 International SoC Design Conference (ISOCC), 2013: 310-311
[7]J. Zu, X. Xing and H. Feng. A Charge Pump with Perfect CurrentMatching Applied to Phase-Locked Loop in 65nm CMOS[C]. 2021 IEEE 14thInternational Conference on ASIC (ASICON), 2021: 1-4。
发明内容
本发明目的在于提供一种低失配电流电荷泵及其应用的小数分频锁相环，以解决上述现有技术存在的问题。
本发明中所述一种低失配电流电荷泵组成如下，恒定导通充放电支路的电压输出端与N支可选充放电阵列的电压输出端共点后分出两路，一路通过第一开关连接第一运算放大器的反相输入端，另一路通过第三开关连接第一运算放大器的同相输入端；
设有第二开关串接在参考电压和第一运算放大器反相输入端之间；
设有第四开关串接在恒定导通充放电支路的电压输入端与第二运算放大器的同相输入端之间；
第二运算放大器的同相输入端依次串接第六开关、第四电阻和第八NMOS管后接地，其中第八NMOS管的栅极接VDD，第四电阻和第六开关的连接点外接参考电流；第二运算放大器的反相输入端分别经过第五开关连接参考电压，以及经过第八开关连接第一NMOS管的源极；第二运算放大器的输出端分别连接第一NMOS管的栅极、恒定导通充放电支路的充电反馈端以及N支可选充放电阵列的充电反馈端；
第一运算放大器的同相输入端经过第七开关连接第二PMOS管的漏极，第一运算放大器的输出端连接第二PMOS管的栅极、恒定导通充放电支路的放电反馈端以及N支可选充放电阵列的放电反馈端；
VDD依次串接第一PMOS管、第三电阻、第二PMOS管、第一NMOS管、第八电阻和第二NMOS管后接地；第一PMOS管的栅极接地；第二NMOS管的栅极接VDD；
所述第二开关、第三开关、第四开关和第五开关的开关信号相同，并与第一开关、第六开关、第七开关、第八开关的开关信号反相；
所述N支可选充放电阵列的N为正整数。
所述所述N支可选充放电阵列的N满足表达式2n-1，其中n是大于2的自然数。
所述的n为6，N为63。
还设有若干校准支路；所述若干校准支路并联在第八电阻和第二NMOS管两端，由若干位的控制信号控制。
任一所述校准支路均包括一电阻和一NMOS管；电阻一端连接NMOS管的漏极，另一端连接第一NMOS管的源极；NMOS管的源极接地，栅极连接一位控制信号。
校准支路设置三路。
还设有第三PMOS管；所述第三PMOS管与第一PMOS管并联，第三PMOS管的栅极外接控制信号CTRL。
本发明还提供一种应用所述一种低失配电流电荷泵的小数分频锁相环。
本发明中所述一种低失配电流电荷泵及其应用的小数分频锁相环，其优点在于，通过若干开关将电荷泵分为初始化模式与正常工作模式。一方面初始化模式将电荷泵输出电压VOUT设置到中间电平，便于后级的VCO进行频率校准。另一方面初始化模式调整电荷泵输出电压，使充放电管皆工作在饱和区，保证正常充放电时的电流大小且降低电流失配。针对制造失配与寄生等问题，在参考电流支路预留了数控开关MOS作电阻，以校准成片的充放电电流大小，进一步减小电流失配。
附图说明
图1是本发明中所述一种低失配电流电荷泵的结构示意图。
图2是本发明中所述一种低失配电流电荷泵的输出失配电流随输出电压变化曲线图。
图3是本发明中所述一种低失配电流电荷泵的初始化模式等效电路图。
图4是本发明中所述一种低失配电流电荷泵的正常工作模式等效电路图。
图5是本发明中所述一种低失配电流电荷泵的充放电瞬态波形图。
图6是本发明中所述一种低失配电流电荷泵带有校准支路的正常工作模式等效电路图。
图7是本发明中所述小数分频锁相环的结构示意图。
附图标记：
P1至P5是第一至第五PMOS管；
N1至N8是第一至第八NMOS管；
K1至K8是第一至第八开关；
S和
Figure 782556DEST_PATH_IMAGE012
是互为反相的开关信号；
R1至R8是第一至第八电阻；
OPA1是第一运算放大器，OPA2是第二运算放大器。
具体实施方式
如图1至图6所示，本发明中所述一种低失配电流电荷泵主要包括参考支路、恒定导通充放电支路、63支可选充放电阵列以及若干NMOS管、PMOS管、开关和电阻。
所述参考支路、恒定导通充放电支路以及63支可选充放电阵列中的各路支路结构基本相同，都是VDD分别依次串联一PMOS管、一电阻、另一PMOS管、一NMOS管、另一电阻、另一NMOS管然后接地，主要区别在于各MOS管的栅极信号来源。
其中第一PMOS管P1、第三电阻R3、第二PMOS管P2、第一NMOS管N1、第八电阻R8和第二NMOS管N2组成参考支路。第四PMOS管P4、第一电阻R1、第五PMOS管P5、第三NMOS管N3、第二电阻R2和第四NMOS管N4组成恒定导通充放电支路。参考支路和恒定导通充放电支路的栅极连接方式相同，而63支可选充放电阵列中各路支路的前级PMOS管栅极连接充电控制信号UP[5:0]，后级NMOS管栅极连接放电控制信号DW[5:0]。
所述恒定导通充放电支路的电压输出端与N支可选充放电阵列的电压输出端共点后分出两路，一路通过第一开关K1连接第一运算放大器OPA1的反相输入端，另一路通过第三开关K3连接第一运算放大器OPA1的同相输入端。
第二开关K2串接在参考电压和第一运算放大器OPA1反相输入端之间。
第四开关K4串接在恒定导通充放电支路的电压输入端与第二运算放大器OPA2的同相输入端之间。
第二运算放大器OPA2的同相输入端依次串接第六开关K6、第四电阻R4和第八NMOS管N8后接地，其中第八NMOS管N8的栅极接VDD，第四电阻R4和第六开关K6的连接点外接参考电流。第二运算放大器OPA2的反相输入端分别经过第五开关K5连接参考电压，以及经过第八开关K8连接第一NMOS管N1的源极。第二运算放大器OPA2的输出端分别连接第一NMOS管N1的栅极、恒定导通充放电支路的充电反馈端以及63支可选充放电阵列的充电反馈端。
第一运算放大器OPA1的同相输入端经过第七开关K7连接第二PMOS管P2的漏极，第一运算放大器OPA1的输出端连接第二PMOS管P2的栅极、恒定导通充放电支路的放电反馈端以及63支可选充放电阵列的放电反馈端。
VDD依次串接第一PMOS管P1、第三电阻R3、第二PMOS管P2、第一NMOS管N1、第八电阻R8和第二NMOS管N2后接地。第一PMOS管P1的栅极接地。第二NMOS管N2的栅极接VDD。
所述第二开关K2、第三开关K3、第四开关K4和第五开关K5的开关信号相同，使用开关信号S。第一开关K1、第六开关K6、第七开关K7和第八开关K8的开关信号相同，使用开关信号`S。其中开关信号S和开关信号`S互为反相。
所述第三PMOS管P3与第一PMOS管P1并联，第三PMOS管P3的栅极外接控制信号CTRL。三路校准支路并联在第八电阻R8和第二NMOS管N2两端，由三位的控制信号控制。分别是第五电阻R5和第五NMOS管N5组成第一路校准支路，由控制信号CC0控制。第六电阻R6和第六NMOS管N6组成第二路校准支路，由控制信号CC1控制。第七电阻R7和第七NMOS管N7组成第三路校准支路，由控制信号CC2控制。
本发明还提供一种应用所述一种低失配电流电荷泵的小数分频锁相环，如图7所示，包括参考时钟源、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、缓冲器、本振分频器、分频器以及分频比切换控制模块。小数分频锁相环中的各电路模块连接顺序和信号传输方向为公知常识，特点在于电荷泵的结构为所述一种低失配电流电荷泵。电荷泵电路通过对下一级的环路滤波器进行充放电，将鉴频鉴相器输出的数字信号转化为稳定的模拟电压，模拟电压再用于控制振荡器的输出。通过减小电荷泵充放电电流失配，可降低锁相环的参考杂散。
本发明所述的一种低失配电流电荷泵工作原理具体如下：
利用开关信号S和`S将电荷泵分为两种工作模式：初始化模式和正常工作模式。
初始化模式：开关信号S触发使得第二开关K2、第三开关K3、第四开关K4和第五开关K5闭合，第一开关K1、第六开关K6、第七开关K7和第八开关K8断开，用于调整电荷泵的输出电压。图2为直流仿真下，63支可选充放电阵列打开并扫描电荷泵输出电压值，得到的电荷泵输出失配电流曲线。由该图可知，若电荷泵输出电压超出[0.2V,1V]范围，电荷泵的失配电流将显著增大，这是因为此时充电/放电电流管脱离饱和区。因此在初始化时，需对电荷泵输出电压VOUT进行调整限定在[0.2V,1V]范围内。
初始化模式如图3所示，VREF是参考电压，其值为电荷泵正常工作的输出电压范围的中间值，即VDD/2。若初始电荷泵输出电压VOUT > VREF，则第一运算放大器OPA1的输出Vbias1增大，充电电流减小；同时第二运算放大器OPA2的输出Vbias2增大，放电电流增大。即恒定导通的充放电支路中，充电电流减小，放电电流增大，下一级环路滤波器放电，电荷泵输出电压VOUT减小，最终使得VOUT = VREF。同理，若初始电荷泵输出电压VOUT < VREF，充电电流增大，放电电流减小，对下一级环路滤波器充电，电荷泵输出电压VOUT增大，最终使得VOUT = VREF。
初始化模式先将电荷泵的输出电压调整至中间值，可以实现另一个技术效果：可以再根据期望频率大小，利用锁相环电路的自动频率控制模块，调整VCO的调谐配置，最后通过电荷泵充放电来控制振荡器的控制电压，此时初始化模式作为选频功能。
正常工作模式：开关信号
Figure 681242DEST_PATH_IMAGE012
触发使得第二开关K2、第三开关K3、第四开关K4和第五开关K5断开，第一开关K1、第六开关K6、第七开关K7和第八开关K8闭合，如图4所示。在此模式下，恒定导通充放电支路虽然处于通电状态，但对其他电流支路不提供功能作用效果，因此图4中画法省略该支路。运放第二运算放大器OPA2通过调节第一NMOS管N1栅压，使得A、B两点电压
Figure 594972DEST_PATH_IMAGE013
相等，如下式所示：
Figure 604516DEST_PATH_IMAGE014
Figure 920091DEST_PATH_IMAGE015
其中，
gmN1为第一NMOS管N1的小信号跨导，gmbN1为第一NMOS管N1的体跨导，RsN1为第一NMOS管N1的电阻值，roN1为第一NMOS管N1的沟道电阻，RDN1为第一NMOS管N1源极往外看的等效负载电阻；
gmP2为第二PMOS管P2的小信号跨导，gmbP2为第二PMOS管P2的体跨导，RsP2为第二PMOS管P2的电阻值，roP2为第二PMOS管P2的沟道电阻；
AV_OPA1是第一运算放大器OPA1的增益，AV_OPA2是第二运算放大器OPA2的增益；
A点为参考电流接入点，VA为该点电压；B点为第一NMOS管N1源极和第八开关K8的连接点，但此时第八开关K8闭合，因此B点等效为第二运算放大器OPA2的反相输入端，VB为该点电压；C点为第二PMOS管P2漏极和第七开关K7的连接点，此时第七开关K7闭合，同理C点等效为第一运算放大器OPA1的同相输入端，VC为该点电压。
因此可知，当
Figure 724099DEST_PATH_IMAGE016
时，VA趋近于VB。只要令A、B分别与地之间的电阻成比例，即可另A、B点流过电流成比例，将参考电流IREF复制到参考支路。
第一运算放大器OPA1为轨到轨放大器，通过负反馈调节第二PMOS管P2栅压，使得VOUT与C点电压VC相等，如下式所示：
Figure 718600DEST_PATH_IMAGE017
Figure 266256DEST_PATH_IMAGE018
从式中可以得出当
Figure 433407DEST_PATH_IMAGE019
时，VC趋近于VOUT，因此充放电的电流等于参考电流，参考支路电流被很好地复制到充放电电流阵列。另一方面VC始终跟随VOUT，可降低由于输出电压变化导致的沟道调制效应所造成的电流失配。
同时该结构采用源级开关的结构，使开关管远离电荷泵输出点，时钟信号无法馈通到输出点。另外由于开关断开时，开关管没有漏电流产生，故也不存在漏级电容电荷共享问题。
63支相同的充放电阵列支路通过数字控制，可根据电流需求选择开或关，控制充放电电流大小。在充电、放电电流阵列中增加电阻，即开关管源级带负载，可增大充放电阵列作为电流源的输出电阻。
电荷泵正常工作模式下的输出电流为：
Figure 673896DEST_PATH_IMAGE020
为验证所设计的电荷泵失配情况，本发明提供了图5所示的工作时序，输入放电信号与充电信号皆为频率50MHz、占空比为50%的方波信号，放电信号领先充电信号T/4。此时电荷泵未接鉴频鉴相器，因此充电、放电交替进行。从图中可以看出，此电荷泵瞬态电流失配率小于0.56%，较为理想。
本发明与已有的电荷泵性能对比结果如表1所示，从与论文[6]、[7]的对比结果可知，本发明电荷泵无论是输出电压范围还是电流失配指标，都较为理想。另一特点在于电荷泵的各个电流档位下，充放电电流失配都较小。
表1电荷泵性能指标对比表
Figure 93376DEST_PATH_IMAGE021
针对制造失配与寄生等问题，在参考电流支路预留了若干数控开关MOS作电阻，以校准成片的充放电电流大小，如图6所示。
在参考支路作为充电开关管的第一PMOS管P1处并联一个第三PMOS管P3，通过信号CTRL控制第三PMOS管P3开关，当电荷泵输出的充电电流大于放电电流时，通过开启CTRL，使得参考充电支路中电阻值减小，而充电阵列的负载电阻值不变，进而减小充电阵列电流。
同理，在参考支路作为放电开关管的第二NMOS管N2处并联第五NMOS管N5、第六NMOS管N6和第七NMOS管N7，通过三位控制信号CC[2:0]控制对应MOS管开关。当电荷泵输出的充电电流小于放电电流时，根据失配电流大小，选择开启CC[2:0]，使得参考支路中放电电阻值减小，而放电阵列的电阻值不变，进而使减小放电阵列电流。因此通过所加的校准位可减小充放电电流失配。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (8)

1.一种低失配电流电荷泵，其特征在于，恒定导通充放电支路的电压输出端与N支可选充放电阵列的电压输出端共点后分出两路，一路通过第一开关（K1）连接第一运算放大器（OPA1）的反相输入端，另一路通过第三开关（K3）连接第一运算放大器（OPA1）的同相输入端；
设有第二开关（K2）串接在参考电压和第一运算放大器（OPA1）反相输入端之间；
设有第四开关（K4）串接在恒定导通充放电支路的电压输入端与第二运算放大器（OPA2）的同相输入端之间；
第二运算放大器（OPA2）的同相输入端依次串接第六开关（K6）、第四电阻（R4）和第八NMOS管（N8）后接地，其中第八NMOS管（N8）的栅极接VDD，第四电阻（R4）和第六开关（K6）的连接点外接参考电流；第二运算放大器（OPA2）的反相输入端分别经过第五开关（K5）连接参考电压，以及经过第八开关（K8）连接第一NMOS管（N1）的源极；第二运算放大器（OPA2）的输出端分别连接第一NMOS管（N1）的栅极、恒定导通充放电支路的充电反馈端以及N支可选充放电阵列的充电反馈端；
第一运算放大器（OPA1）的同相输入端经过第七开关（K7）连接第二PMOS管（P2）的漏极，第一运算放大器（OPA1）的输出端连接第二PMOS管（P2）的栅极、恒定导通充放电支路的放电反馈端以及N支可选充放电阵列的放电反馈端；
VDD依次串接第一PMOS管（P1）、第三电阻（R3）、第二PMOS管（P2）、第一NMOS管（N1）、第八电阻（R8）和第二NMOS管（N2）后接地；第一PMOS管（P1）的栅极接地；第二NMOS管（N2）的栅极接VDD；
所述第二开关（K2）、第三开关（K3）、第四开关（K4）和第五开关（K5）的开关信号相同，并与第一开关（K1）、第六开关（K6）、第七开关（K7）、第八开关（K8）的开关信号反相；
所述N支可选充放电阵列的N为正整数。
2.根据权利要求1所述一种低失配电流电荷泵，其特征在于，所述所述N支可选充放电阵列的N满足表达式2n-1，其中n是大于2的自然数。
3.根据权利要求2所述一种低失配电流电荷泵，其特征在于，所述的n为6，N为63。
4.根据权利要求1所述一种低失配电流电荷泵，其特征在于，还设有若干校准支路；所述若干校准支路并联在第八电阻（R8）和第二NMOS管（N2）两端，由若干位的控制信号控制。
5.根据权利要求4所述一种低失配电流电荷泵，其特征在于，任一所述校准支路均包括一电阻和一NMOS管；电阻一端连接NMOS管的漏极，另一端连接第一NMOS管（N1）的源极；NMOS管的源极接地，栅极连接一位控制信号。
6.根据权利要求4所述一种低失配电流电荷泵，其特征在于，校准支路设置三路。
7.根据权利要求1所述一种低失配电流电荷泵，其特征在于，还设有第三PMOS管（P3）；所述第三PMOS管（P3）与第一PMOS管（P1）并联，第三PMOS管（P3）的栅极外接控制信号CTRL。
8.应用权利要求1至7任一项所述一种低失配电流电荷泵的小数分频锁相环。
CN202211244496.8A 2022-10-12 2022-10-12 一种低失配电流电荷泵及其应用的小数分频锁相环 Pending CN115313857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211244496.8A CN115313857A (zh) 2022-10-12 2022-10-12 一种低失配电流电荷泵及其应用的小数分频锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211244496.8A CN115313857A (zh) 2022-10-12 2022-10-12 一种低失配电流电荷泵及其应用的小数分频锁相环

Publications (1)

Publication Number Publication Date
CN115313857A true CN115313857A (zh) 2022-11-08

Family

ID=83868162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211244496.8A Pending CN115313857A (zh) 2022-10-12 2022-10-12 一种低失配电流电荷泵及其应用的小数分频锁相环

Country Status (1)

Country Link
CN (1) CN115313857A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117055678A (zh) * 2023-10-10 2023-11-14 合肥奎芯集成电路设计有限公司 一种幅度可调电压电流模拟电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028540A (ja) * 1998-12-03 2001-01-30 Nec Corp チャージポンプ回路
US9496880B1 (en) * 2015-08-14 2016-11-15 Qualcomm Incorporated Fully differential charge pump with switched-capacitor common-mode feedback
CN111064358A (zh) * 2019-11-25 2020-04-24 北京时代民芯科技有限公司 一种具有自校准功能且电流可编程的电荷泵电路
CN112910255A (zh) * 2021-01-29 2021-06-04 西安交通大学 一种低电流失配的电荷泵电路
CN115118277A (zh) * 2022-08-29 2022-09-27 成都芯矩阵科技有限公司 一种电荷泵、锁相环及改善锁相环参考杂散的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028540A (ja) * 1998-12-03 2001-01-30 Nec Corp チャージポンプ回路
US9496880B1 (en) * 2015-08-14 2016-11-15 Qualcomm Incorporated Fully differential charge pump with switched-capacitor common-mode feedback
CN111064358A (zh) * 2019-11-25 2020-04-24 北京时代民芯科技有限公司 一种具有自校准功能且电流可编程的电荷泵电路
CN112910255A (zh) * 2021-01-29 2021-06-04 西安交通大学 一种低电流失配的电荷泵电路
CN115118277A (zh) * 2022-08-29 2022-09-27 成都芯矩阵科技有限公司 一种电荷泵、锁相环及改善锁相环参考杂散的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117055678A (zh) * 2023-10-10 2023-11-14 合肥奎芯集成电路设计有限公司 一种幅度可调电压电流模拟电路
CN117055678B (zh) * 2023-10-10 2024-01-19 合肥奎芯集成电路设计有限公司 一种幅度可调电压电流模拟电路

Similar Documents

Publication Publication Date Title
US7420431B2 (en) RC oscillator integrated circuit including capacitor
TWI446139B (zh) 降低或消除參考偏壓之訊號相依調變之電路及方法
US20200014374A1 (en) System and method for calibrating pulse width and delay
US7466177B2 (en) Pulse-width control loop for clock with pulse-width ratio within wide range
US20180191356A1 (en) Control circuit
US20080111591A1 (en) Ramp generation circuit and a/d converter
CN112383304B (zh) 一种基于单极型薄膜晶体管的电荷泵锁相环、芯片及方法
US10601431B2 (en) Time-to-voltage converter using correlated double sampling
CN115313857A (zh) 一种低失配电流电荷泵及其应用的小数分频锁相环
CN211830580U (zh) 浮动电源供电的轨对轨超低失配电荷泵电路
US6947514B1 (en) Phase-locked loop circuit, information processing apparatus, and information processing system
US20080042722A1 (en) High speed level shifter circuit and circuit using same
CN102843131A (zh) 一种环形压控振荡器
US7969247B2 (en) Charge pump linearization technique for delta-sigma fractional-N synthesizers
TW504904B (en) Voltage controlled oscillator and PLL circuit using the voltage controlled oscillator
US5457429A (en) Ring oscillator circuit for VCO
US20070171112A1 (en) Robust reference generation circuit for D/A converter
CN114204918A (zh) 一种振荡器
Waltari et al. A 10-bit 220-MSample/s CMOS sample-and-hold circuit
WO2007108348A1 (ja) 電圧制御発振回路
Liu et al. A low-power and area-efficient analog duty cycle corrector for ADC's external clocks
WO2008018276A1 (en) Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method
US8519799B2 (en) Voltage controlled oscillator
CN110971120A (zh) 一种浮动电源供电的轨对轨超低失配电荷泵电路
US11646662B2 (en) Reference buffer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20221108

RJ01 Rejection of invention patent application after publication