CN110047526B - 包括校准设备的存储设备 - Google Patents

包括校准设备的存储设备 Download PDF

Info

Publication number
CN110047526B
CN110047526B CN201811538716.1A CN201811538716A CN110047526B CN 110047526 B CN110047526 B CN 110047526B CN 201811538716 A CN201811538716 A CN 201811538716A CN 110047526 B CN110047526 B CN 110047526B
Authority
CN
China
Prior art keywords
pull
circuit
level
control signal
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811538716.1A
Other languages
English (en)
Other versions
CN110047526A (zh
Inventor
成耆焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110047526A publication Critical patent/CN110047526A/zh
Application granted granted Critical
Publication of CN110047526B publication Critical patent/CN110047526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

一种校准设备包括：第一比较器，输出对第一节点的第一电压的电平与参考电压的电平进行比较的第一结果；第二比较器，输出对第一电压的电平与第二节点的第二电压的电平进行比较的第二结果；以及控制信号发生器，基于第一结果输出用于调整第一电阻器电路的第一电阻值的第一信号，并且基于第二结果输出用于调整第二电阻器电路的第二电阻值的第二信号。第一节点在第一电阻器电路和参考电阻器之间，并且第二节点在第二电阻器电路和第三电阻器电路之间，第三电阻器电路被调整为具有与第一电阻值相同的电阻值。

Description

包括校准设备的存储设备
相关申请的交叉引用
本申请要求于2017年12月21日在韩国知识产权局提交的题为“包括校准设备的存储设备”的韩国专利申请No.10-2017-0177166和于2018年8月30日在韩国知识产权局提交的题为“包括校准设备的存储设备”的韩国专利申请No.10-2018-0102451的优先权，其以引用的方式完整地并入本文。
技术领域
本文的实施例涉及电子设备，并且更具体地，涉及存储设备。
背景技术
随着半导体存储器设备的接口操作变得更高，在存储器设备和存储器控制器之间交换的信号的摆幅宽度逐渐减小。随着信号的摆幅宽度减小，外部噪声对信号的影响增加。这样，可能难以高速地在存储器设备和存储器控制器之间交换信号，并且可能损坏从半导体存储器设备输出的数据。
发明内容
根据示例性实施例，一种校准设备可以包括：第一比较器，输出对第一节点的第一电压的电平与参考电压的电平进行比较的第一比较结果；第二比较器，输出对第一电压的电平与第二节点的第二电压的电平进行比较的第二比较结果；以及控制信号发生器，基于第一比较结果输出用于调整第一电阻器电路的第一电阻值的第一控制信号，并且基于第二比较结果输出用于调整第二电阻器电路的第二电阻值的第二控制信号。第一节点可以在第一电阻器电路和参考电阻器之间，并且第二节点可以在第二电阻器电路和第三电阻器电路之间，第三电阻器电路的第三电阻值被调整为与第一电阻值相同。
根据示例性实施例，一种校准设备可以包括：第一运算放大器，通过对第一节点的第一电压的电平与参考电压的电平进行比较来输出用于调整第一电阻器电路的第一电阻值的第一控制信号；以及第二运算放大器，通过对第一电压的电平与第二节点的第二电压的电平进行比较来输出用于调整第二电阻器电路的第二电阻值的第二控制信号。第一节点可以在第一电阻器电路和参考电阻器之间，并且第二节点可以在第二电阻器电路和第三电阻器电路之间，第三电阻器电路的第三电阻值被调整为与第一电阻值相同。
根据示例性实施例，一种存储设备可以包括：存储器设备；以及控制器，执行以下校准操作：基于对第一电压的电平与第一参考电压的电平进行比较的第一比较结果来调整第一电阻器电路的第一电阻值，并且基于对第一电压的电平与第二电压的电平进行比较的第二比较结果来调整第二电阻器电路的第二电阻值。基于第一电阻值和第一参考电阻值确定第一电压的电平，并且基于第一电阻值和第二电阻值确定第二电压的电平。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：
图1是示出了根据实施例的存储设备的框图。
图2是示出了根据实施例的基于电压信号执行接口操作的发射机和接收机的概念图。
图3是示出了根据实施例的校准设备的框图。
图4是示出了根据实施例的校准设备的框图。
图5是示出了图4的校准设备执行校准操作的方法的流程图。
图6是示出了图4的校准设备的示例性配置的电路图。
图7是示出了图4的校准设备的示例性配置的电路图。
图8是示出了根据实施例的校准设备的电路图。
图9是示出了根据实施例的晶体管的电流-电压特性的曲线图形。
图10是示出了根据实施例的校准设备的框图。
图11是示出了图10的校准设备执行校准操作的方法的流程图。
图12是示出了图10的校准设备的示例性配置的电路图。
图13是示出了图10的校准设备的示例性配置的电路图。
图14是示出了根据实施例的校准设备的电路图。
图15是示出了根据实施例的电子系统的配置的框图。
具体实施方式
下面，将对实施例进行详细且清楚的描述，以达到使本领域技术人员容易地实现本文阐述的实施例的程度。
图1是示出了根据实施例的存储设备的框图。
存储设备1000可以包括控制器1200和存储器设备1400。
存储设备1000可以存储数据，可以管理所存储的数据，并且可以向用户提供必要的信息。根据实施例，存储设备1000可以是个人计算机或者移动电子设备，移动电子设备例如但不限于笔记本计算机、移动电话、个人数字助理(PDA)或相机。
控制器1200可以控制存储设备1000的整体操作。例如，控制器1200可以调度存储器设备1400的操作，或者可以对存储设备1000中处理的信号/数据进行编码和解码。控制器1200可以控制存储器设备1400，使得存储器设备1400存储或输出数据。例如，控制器1200可以响应于从主机接收的命令而执行与存储器设备1400的接口操作。
控制器1200可以通过多个信道与存储器设备1400相连。控制器1200可以包括用于响应于来自主机的各种请求而执行操作的硬件和/或软件。根据实施例的控制器1200可以包括易失性存储器，例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步DRAM(SDRAM)等。
控制器1200可以包括一个或多个硬件组件(例如，模拟电路、逻辑电路等)以执行上述和将在下面描述的功能。附加地或备选地，控制器1200可以包括一个或多个处理器核。可以用软件和/或固件的程序代码实现上面描述并将在下面描述的控制器1200的功能，并且控制器1200的处理器核可以执行程序代码的指令集。控制器1200的处理器核可以为了执行指令集而处理各种算术运算和/或逻辑运算。
存储器设备1400可以包括至少一个非易失性存储器。例如，存储器设备1400可以包括多个闪存。例如，存储器设备1400可以包括另一种类型的非易失性存储器，如相变RAM(PRAM)、铁电RAM(FRAM)、磁阻RAM(MRAM)等。存储器设备1400可以针对每个存储器单元存储一个数据比特或者二个或更多个数据比特。用于实现存储器设备1400的非易失性存储器可以包括三维结构的存储器单元阵列。
可以基于数字信号或模拟信号来执行控制器1200和存储器设备1400之间的接口操作。控制器1200可以包括用于与存储器设备1400进行接口操作的驱动器。存储器设备1400可以包括用于与控制器1200进行接口操作的驱动器。
例如，控制器1200可以向存储器设备1400发送数字信号，并且存储器设备1400可以向控制器1200返回对接收到的数字信号的响应。
例如，控制器1200可以向存储器设备1400发送模拟信号，并且存储器设备1400可以向控制器1200返回对接收到的模拟信号的响应。根据实施例，模拟信号可以是电压信号。
当基于电压信号执行控制器1200和存储器设备1400之间的接口操作时，需要将电压信号的电平保持在特定值。当电压信号的电平不准确或容易改变时，接口操作的速度可能降低，或者可能损坏从存储设备1000输出的数据或者输入到存储设备1000的数据。
控制器1200和存储器设备1400可以分别包括电阻单元1220和电阻单元1420。电阻单元1220和电阻单元1420可以用于调整在控制器1200和存储器设备1400之间发送和接收的电压信号的电平。例如，可以由存储设备1000的标准规范来定义用于接口操作的电压信号的电平，但是实施例不限于此。
控制器1200的电阻单元1220可以包括上拉电路1222和下拉电路1224。存储器设备1400的电阻单元1420可以包括上拉电路1422和下拉电路1424。上拉电路1222、下拉电路1224、上拉电路1422和下拉电路1424中的每一个可以包括电路。例如，上拉电路1222、下拉电路1224、上拉电路1422和下拉电路1424中的每一个可以包括单个电阻器。备选地，上拉电路1222、下拉电路1224、上拉电路1422和下拉电路1424中的每一个可以包括并联连接的晶体管。备选地，上拉电路1222、下拉电路1224、上拉电路1422和下拉电路1424中的每一个可以包括并联连接的晶体管和单个电阻器。然而，上拉电路1222、下拉电路1224、上拉电路1422和下拉电路1424中的每一个中包括的电路可以包括电路元件。
上拉电路1222、下拉电路1224、上拉电路1422和下拉电路1424中的每一个的电阻值可以表示上拉电路1222、下拉电路1224、上拉电路1422和下拉电路1424中的每一个中包括的所有直流电路的电阻值，或者可以表示其中包括的所有交流电路的电阻值。
根据实施例，在控制器1200向存储器设备1400发送电压信号的情况下，可以通过上拉电路1222和下拉电路1424调整电压信号的电平。根据实施例，在从存储器设备1400向控制器1200发送电压信号的情况下，可以通过上拉电路1422和下拉电路1224调整电压信号的电平。
上拉电路1222、下拉电路1224、上拉电路1422和下拉电路1424中的每一个的电阻值可以随工艺、电压和温度(PVT)条件而变化。在这种情况下，可能无法准确地调整控制器1200和存储器设备1400之间的接口操作中使用的电压信号的电平。
为了调整电压信号的电平，控制器1200和存储器设备1400可以分别包括校准设备1240和校准设备1440。控制器1200可以包括校准设备1240，该校准设备1240用于执行调整上拉电路1222和下拉电路1224的电阻值的校准操作。存储器设备1400可以包括校准设备1440，该校准设备1440用于执行调整上拉电路1422和下拉电路1424的电阻值的校准操作。校准设备1240和校准设备1440可以通过使用连接到存储设备1000的参考电阻器1600来执行校准操作。根据实施例，存储设备1000可以包括用于与参考电阻器1600相连的端子。可以以管脚或焊盘的形式实现端子，但是不限于此。
图2是示出了根据实施例的基于电压信号执行接口操作的发射机和接收机的概念图。
参考图1，在控制器1200向存储器设备1400发送电压信号的情况下，发射机2200和接收机2400可以分别指示控制器1200和存储器设备1400。在存储器设备1400向控制器1200发送电压信号的情况下，发射机2200和接收机2400可以分别指示存储器设备1400和控制器1200。
发射机2200可以向接收机2400输出VOH作为电压信号。可以从电源电压提供根据实施例的VOH。电源电压可以是从存储设备1000的外部设备提供的电源电压VDD/VSS或电源电压VDDQ/VSSQ。发射机2200和接收机2400可以通过使用电源电压VDD/VSS或电源电压VDDQ/VSSQ来执行校准操作。电源电压VDD/VSS可以是存储设备1000的组件1200和1400操作所需的电源电压。电源电压VDDQ/VSSQ可以是存储设备1000的组件1200和1400输出数据所需的电源电压。电源电压VDD和VDDQ的电平可以分别高于电源电压VSS和VSSQ的电平。然而，实施例不限于所提供的电源电压。此外，在以下描述中，可以分别用VDDQ和VSSQ代替VDD和VSS。
在发射机2200向接收机2400输出VOH作为电压信号的情况下，可以根据上拉电路2220的电阻值或下拉电路2420的电阻值确定VOH的电平。例如，可以根据等式1确定“VOH”。
[等式1]
其中，Rpull-up是上拉电路2220的电阻值，Rpull-down是下拉电路2420的电阻值。
根据实施例的上拉电路2220和下拉电路2420中的每一个可以包括至少一个晶体管。例如，上拉电路2220和下拉电路2420中的每一个可以包括并联连接的多个晶体管。备选地，除了晶体管之外，上拉电路2220和下拉电路2420中的每一个还可以包括(但不限于)电阻器。
根据实施例，可以通过校准操作准确地调整作为电压信号的VOH的电平。将参考图3至图14描述根据实施例的校准操作。
图3是示出了根据实施例的校准设备的框图。
校准设备3000可以是图1的校准设备1240或校准设备1440。校准设备3000可以包括参考电压发生器3200、第一比较器3600、第二比较器3700和控制信号发生器3800。校准设备3000可以执行用于调整第一下拉电路3300、第二下拉电路3400和上拉电路3500的电阻值的校准操作。
第二下拉电路3400可以包括与第一下拉电路3300中包括的电路相同的电路，并且可以接收与第一下拉电路3300接收的控制信号相同的控制信号。因此，第二下拉电路3400可以被校准为具有与第一下拉电路3300的电阻值相同的电阻值。第一下拉电路3300和第二下拉电路3400可以包括在图1的下拉电路1224中。备选地，第一下拉电路3300和第二下拉电路3400可以包括在图1的下拉电路1424中。第二下拉电路3400可以用于上拉电路3500的校准操作。这将在下文中描述。
上拉电路3500可以包括在图1的上拉电路1222或上拉电路1422中。
参考电阻器3100可以用于调整第一下拉电路3300、第二下拉电路3400和上拉电路3500的电阻值。根据实施例，参考电阻器3100可以与图1的参考电阻器1600相对应。
参考电压发生器3200可以输出校准操作中使用的参考电压VREF。根据实施例，从参考电压发生器3200输出的参考电压VREF的电平可以是电源电压VDD的电平的一半。
下面将描述下拉校准操作。首先，第一比较器3600可以对从参考电压发生器3200输出的参考电压VREF的电平与从节点3150输出的“PD_CAL_VOL”的电平进行比较，并且可以向控制信号发生器3800输出比较结果。可以用运算放大器实现根据实施例的第一比较器3600，但是实施例不限于此。
根据实施例的“PD_CAL_VOL”是置于参考电阻器3100和第一下拉电路3300之间的节点3150的电压。可以从电源电压VDD提供“PD_CAL_VOL”，并且可以基于参考电阻器3100的值和第一下拉电路3300的电阻值来确定“PD_CAL_VOL”的电平。例如，可以根据等式2确定“PD_CAL_VOL”。
[等式2]
其中，Rpull-down_1是第一下拉电路3300的电阻值，RREF是参考电阻器3100的值。
因此，“PD_CAL_VOL”也可以随第一下拉电路3300的电阻值的改变而改变。
第一比较结果可以包括关于“PD_CAL_VOL”的电平是否与参考电压VREF的电平相同的信息。此外，如果“PD_CAL_VOL”的电平和参考电压VREF的电平不同，则第一比较结果可以包括关于“PD_CAL_VOL”的电平是高于还是低于参考电压VREF的电平的信息。根据实施例，第一比较结果可以包括比特值。例如，如果“PD_CAL_VOL”的电平和参考电压VREF的电平相同，则第一比较器3600可以向控制信号发生器3800输出比特值“1”。如果“PD_CAL_VOL”的电平和参考电压VREF的电平不同，则第一比较器3600可以向控制信号发生器3800输出比特值“0”。
控制信号发生器3800可以基于接收到的第一比较结果向第一下拉电路3300输出用于调整第一下拉电路3300的电阻值的控制信号PD_CODE。根据实施例的控制信号发生器3800可以是专用集成电路(ASIC)、嵌入式处理器、微处理器、硬件控制逻辑器件、硬件有限状态机(FSM)或者其组合。将参考图6对基于控制信号PD_CODE调整第一下拉电路3300的电阻值的操作进行更全面的描述。
“PD_CAL_VOL”的电平可以随第一下拉电路3300的电阻值的调整而改变，并且可以再次向第一比较器3600输入具有经改变的电平的“PD_CAL_VOL”和参考电压VREF。第一比较器3600可以对“PD_CAL_VOL”的经改变的电平与参考电压VREF，并且向控制信号发生器3800输出第一比较结果。
可以重复上述操作，直到“PD_CAL_VOL”的电平与参考电压VREF的电平相同为止。例如，如果控制信号发生器3800接收的第一比较结果指示“PD_CAL_VOL”的电平与参考电压VREF的电平相同，则控制信号发生器3800可以停止向第一下拉电路3300输出控制信号PD_CODE。根据实施例，控制信号发生器3800可以确定第一下拉电路3300被完全校准，并且可以向第一比较器3600输出控制信号，该控制信号提供关于不需要执行另外的比较操作的通知。
根据实施例，如果参考电压VREF的电平被设置为电源电压VDD的电平的一半，则在第一下拉电路3300被完全校准时第一下拉电路3300的电阻值可以与参考电阻器3100的值相同。
控制信号发生器3800还可以向第二下拉电路3400输出控制信号PD_CODE。接收到控制信号PD_CODE的第二下拉电路3400可以被校准为具有与第一下拉电路3300的电阻值相同的电阻值。被完全校准的第二下拉电路3400可以用于调整上拉电路3500的电阻值的上拉校准操作。
下面将描述上拉校准操作。首先，第二比较器3700可以对从参考电压发生器3200输出的参考电压VREF的电平与从节点3550输出的“PU_CAL_VOL”的电平进行比较，并且可以向控制信号发生器3800输出第二比较结果。可以用运算放大器实现根据实施例的第二比较器3700，但是实施例不限于此。
“PU_CAL_VOL”是置于上拉电路3500和第二下拉电路3400之间的节点3550的电压。可以从电源电压VDD提供“PU_CAL_VOL”。可以根据上拉电路3500的电阻值和第二下拉电路3400的电阻值来确定“PU_CAL_VOL”的电平。例如，可以根据等式3确定“PU_CAL_VOL”的电平。
[等式3]
其中，Rpull-down2是被完全校准的第二下拉电路3400的电阻值，Rpull-up是上拉电路3500的电阻值。
从等式3可以理解，“PU_CAL_VOL”可以随上拉电路3500的电阻值的变化而变化。
控制信号发生器3800可以基于从第二比较器3700接收的第二比较结果向上拉电路3500提供控制信号PU_CODE。可以通过从控制信号发生器3800接收的控制信号PU_CODE调整上拉电路3500的电阻值。“PU_CAL_VOL”的电平可以随上拉电路3500的电阻值的调整而改变，并且可以再次向第二比较器3700输入具有经改变的电平的“PU_CAL_VOL”和参考电压VREF。第二比较器3700可以对“PU_CAL_VOL”的经改变的电平与参考电压VREF的电平进行比较，并且可以向控制信号发生器3800输出第二比较结果。
可以重复上述操作，直到“PU_CAL_VOL”的电平与参考电压VREF的电平相同为止。例如，如果控制信号发生器3800接收的第二比较结果指示“PU_CAL_VOL”的电平与参考电压VREF的电平相同，则控制信号发生器3800可以停止向上拉电路3500输出控制信号PU_CODE。根据实施例，控制信号发生器3800可以确定上拉电路3500被完全校准，并且可以向第二比较器3700输出控制信号，该控制信号提供关于不需要执行另外的比较操作的通知。
根据实施例，如果参考电压VREF的电平被设置为电源电压VDD的电平的一半，则在上拉电路3500被完全校准时上拉电路3500的电阻值可以与第二下拉电路3400的电阻值相同。
根据参考图3描述的本发明的实施例，在第一下拉电路3300和第二下拉电路3400被完全校准之后，校准设备3000可以通过使用第二下拉电路3400开始上拉电路3500的校准操作。因此，完成下拉校准操作和上拉校准操作花费的总时间可以与针对下拉校准操作花费的时间和针对上拉校准操作花费的时间之和相对应。此外，由于基于第二下拉电路3400的电阻值调整上拉电路3500的电阻值，因此在第二下拉电路3400的电阻值未被准确地调整的情况下，可能也无法准确地调整上拉电路3500的电阻值。
如图3所示，在参考电阻器3100置于节点3150和被提供了电源电压VDD的节点之间的情况下，第一下拉电路3300、第二下拉电路3400和上拉电路3500可以分别置于节点3150和被提供了电源电压VSS的节点之间、节点3550和被提供了电源电压VSS的节点之间、以及节点3550和被提供了电源电压VDD的节点之间。将参考图4至图9对在参考电阻器3100置于节点3150和被提供了电源电压VDD的节点之间的情况下执行的校准操作进行更全面的描述。向第一下拉电路3300提供电源电压VSS的节点可以与向第二下拉电路3400提供电源电压VSS的节点相同或不同。向参考电阻器3100提供电源电压VDD的节点可以与向上拉电路3500提供电源电压VDD的节点相同或不同。
图4是示出了根据实施例的校准设备的框图。
图4中所示的组件可以提供与图3中所示的组件相对应的操作。因此，将省略另外的描述以避免冗余。
图4的校准设备4000与图3的校准设备3000的不同之处在于，第二比较器3700接收“PD_CAL_VOL”和“PU_CAL_VOL”，而不是参考电压VREF和“PU_CAL_VOL”。这样，校准设备4000可以并行地或在同一时间(例如同时)执行下拉校准操作和上拉校准操作。因此，可以减少执行校准操作花费的总时间。
具体地，如参考图3所述，根据等式2确定“PD_CAL_VOL”，并且根据等式3确定“PU_CAL_VOL”。由于第一下拉电路3300的电阻值与第二下拉电路3400的电阻值相同，因此等式2的Rpull-down_1的值与等式3的Rpull-down_2的值相同。因此，可以仅基于上拉电路3500的电阻值(等式3的Rpull-up)是否与参考电阻器3100的电阻值(等式2的RREF)相同，来确定输入到第二比较器3700的“PD_CAL_VOL”和“PU_CAL_VOL”是否彼此相同。也就是说，由于上拉校准操作不依赖于第二下拉电路3400的电阻值，因此不需要在完成下拉校准操作之后执行上拉校准操作。
第二比较器3700可以向控制信号发生器3800输出“PD_CAL_VOL”的电平和“PU_CAL_VOL”的电平的比较结果，并且控制信号发生器3800可以基于从第二比较器3700接收的比较结果向上拉电路3500输出控制信号PU_CODE。如果控制信号发生器3800接收的比较结果指示“PU_CAL_VOL”的电平与参考电压VREF的电平相同，则控制信号发生器3800可以停止向上拉电路3500输出控制信号PU_CODE。根据实施例，控制信号发生器3800可以确定上拉电路3500被完全校准，并且可以向第二比较器3700输出控制信号，该控制信号提供关于不需要另外的比较操作的通知。在上拉电路3500被完全校准时上拉电路3500的电阻值可以与参考电阻器3100的电阻值相同。
根据实施例的校准设备4000可以基于参考周期执行包括下拉校准操作和上拉校准操作的校准操作。例如，校准设备4000可以响应于从图1的存储设备1000周期性地接收的校准使能信号来执行校准操作。例如，校准设备4000可以在时间T1执行校准操作，并且可以在时间T2再次执行校准操作。根据实施例，校准设备4000可以基于在先前校准操作完成时下拉电路3300或上拉电路3500的状态开始新的校准操作，但是实施例不限于此。
图5是示出了图4的校准设备执行校准操作的方法的流程图。
在操作S5100中，第一比较器3600可以接收“PD_CAL_VOL”和参考电压VREF。
在操作S5200中，第一比较器3600可以对“PD_CAL_VOL”的电平与参考电压VREF的电平进行比较。
在“PD_CAL_VOL”的电平不同于参考电压VREF的电平的情况下，在操作S5300中，控制信号发生器3800可以调整第一下拉电路3300的电阻值。“PD_CAL_VOL”的电平可以随第一下拉电路3300的电阻值的调整而改变，并且在操作S5200中可以再次对“PD_CAL_VOL”的经改变的电平与参考电压VREF进行比较。
在第一下拉电路3300的电阻值与参考电阻器3100的值相同的情况下，“PD_CAL_VOL”的电平可以与参考电压VREF的电平相同。如果“PD_CAL_VOL”的电平与参考电压VREF的电平相同，则可以终止下拉校准操作。
在操作S5400中，第二比较器3700可以接收“PD_CAL_VOL”和“PU_CAL_VOL”。可以从存储设备的电源电压VDD提供“PD_CAL_VOL”，并且可以根据参考电阻器的值和下拉电路的电阻值确定“PD_CAL_VOL”的电平。
在操作S5500中，第二比较器3700可以对“PD_CAL_VOL”与“PU_CAL_VOL”进行比较。
如果“PD_CAL_VOL”的电平不同于“PU_CAL_VOL”的电平，则在操作S5600中，可以调整上拉电路的电阻值。“PU_CAL_VOL”的电平可以随上拉电路3500的电阻值的调整而改变，并且在操作S5500中，可以再次对“PU_CAL_VOL”的经改变的电平与“PD_CAL_VOL”的电平进行比较。
在上拉电路3500的电阻值与第二下拉电路3400的电阻值相同的情况下，“PD_CAL_VOL”的电平可以与“PU_CAL_VOL”的电平相同。如果“PD_CAL_VOL”与“PU_CAL_VOL”相同，则可以终止上拉校准操作。也就是说，在上拉电路3500以及下拉电路3300和3400的电阻值与参考电阻器3100的值相同的情况下，可以终止包括上拉校准操作和下拉校准操作的校准操作。
通过重复操作S5100、操作S5200和操作S5300执行的下拉校准操作以及通过重复操作S5400、操作S5500和操作S5600执行的上拉校准操作可以彼此独立。因此，与在执行下拉校准操作之后执行上拉校准操作的情况相比，可以缩短执行校准操作所花费的时间。
图6是示出了图4的校准设备的示例性配置的电路图。
图6中所示的组件可以提供与图4中所示的组件相对应的操作。因此，将省略另外的描述以避免冗余。
校准设备6000可以通过使用通过焊盘连接的参考电阻器3100执行用于调整第一下拉电路3300a、第二下拉电路3400a和上拉电路3500a的电阻值的校准操作。
第一下拉电路3300a和第二下拉电路3400a中的每一个可以包括并联连接的N个晶体管(N是正整数)和单个电阻器。此外，上拉电路3500a可以包括并联连接的M个晶体管(M是正整数)和单个电阻器。
在参考电阻器3100置于节点3150和被提供了电源电压VDD的节点之间的情况下，第一下拉电路3300a和第二下拉电路3400a中的每一个所包括的N个晶体管中的每一个可以是NMOS晶体管。在这种情况下，NMOS晶体管的源极端子可以连接到被提供了电源电压VSS的节点。此外，上拉电路3500a中包括的M个晶体管中的每一个可以是PMOS晶体管。在这种情况下，PMOS晶体管的源极端子可以连接到被提供了电源电压VDD的节点。
第一比较器3600可以对“PD_CAL_VOL”的电平与参考电压VREF的电平进行比较，并且可以向控制信号发生器3800输出第一比较结果。
控制信号发生器3800可以基于由此接收的第一比较结果输出控制信号PD_CODE[(N-1)：0]，该控制信号PD_CODE[(N-1)：0]用于导通或关断第一下拉电路3300a和第二下拉电路3400a中包括的相应晶体管。可以根据并联连接的多个晶体管中导通的晶体管的数量来调整第一下拉电路3300a的电阻值。例如，第一下拉电路3300a的电阻值可以随导通的晶体管的数量的增加而减小。
根据实施例，控制信号PD_CODE[(N-1)：0]可以是包括N个比特的比特串。这里，“N”可以表示第一下拉电路3300a中包括的的体管的数量。例如，在第一下拉电路3300a包括并联连接的三个晶体管的情况下，控制信号发生器3800可以输出包括比特串“101”的控制信号PD_CODE[2：0]。在第一下拉电路3300a包括NMOS晶体管的情况下，响应于控制信号PD_CODE[2：0]，第一下拉电路3300a的第一晶体管和第三晶体管可以导通，并且其第二晶体管可以关断。
第二比较器3700可以比较“PD_CAL_VOL”的电平和“PU_CAL_VOL”的电平，并且可以向控制信号发生器3800输出第二比较结果。控制信号发生器3800可以基于由此接收的第二比较结果向上拉电路3500a输出控制信号PU_CODE[(M-1)：0]，用于导通或关断上拉电路3500a中包括的各个晶体管。控制信号PU_CODE[(M-1)：0]可以是包括M比特的比特串。例如，在上拉电路3500a包括并联连接的三个晶体管的情况下，控制信号发生器3800可以输出包括比特串“101”的控制信号PU_CODE[2∶0]。在上拉电路3500a包括PMOS晶体管的情况下，响应于控制信号PU_CODE[2∶0]，上拉电路3500a的第一晶体管和第三晶体管可以关断，并且上拉电路3500a的第二晶体管可以导通。
如果下拉校准操作完成，则控制信号发生器3800可以向第一比较器3600输出控制信号PD_CAL_DONE。从控制信号发生器3800接收到控制信号PD_CAL_DONE的第一比较器3600可以停止对参考电压VREF与“PD_CAL_VOL”进行比较。
如果上拉校准操作完成，则控制信号发生器3800可以向第二比较器3700输出控制信号PU_CAL_DONE。从控制信号发生器3800接收到控制信号PU_CAL_DONE的第二比较器3700可以停止对“PD_CAL_VOL”与“PU_CAL_VOL”进行比较。
图7是示出了图4的校准设备的示例性配置的电路图。
图7中所示的组件可以提供与图6中所示的组件相对应的操作。
图7的第一下拉电路3300b和第二下拉电路3400b与图6的第一下拉电路3300a和第二下拉电路3400a的不同之处在于第一下拉电路3300b和第二下拉电路3400b不包括电阻器。也就是说，第一下拉电路3300b和第二下拉电路3400b中的每一个可以仅包括并联连接的N个晶体管(N是正整数)。
与上拉电路3500a不同，上拉电路3500b可以不包括电阻器。也就是说，上拉电路3500b可以仅包括并联连接的M个晶体管(M是正整数)。
由图7中所示的组件执行的校准操作与参考图6描述的校准操作基本相同，因此将省略另外的描述以避免冗余。
图8是示出了根据实施例的校准设备的电路图。
图8的第一下拉电路8300、第二下拉电路8400和上拉电路8500可以与图7的第一下拉电路3300b、第二下拉电路3400b和上拉电路3500b基本相同。此外，图8的校准设备8000可以提供与图7的校准设备7000相对应的操作。
校准设备8000可以包括第一运算放大器8600、第二运算放大器8700和参考电压发生器(未示出)。校准设备8000可以不包括图7的控制信号发生器3800。
第一运算放大器8600可以向第一下拉电路8300和第二下拉电路8400输出控制信号PD_CONT。控制信号PD_CONT可以是用于调整第一下拉电路8300和第二下拉电路8400中的每一个的电阻值的模拟电压信号。第一运算放大器8600可以通过对“PD_CAL_VOL”的电平与参考电压VREF的电平进行比较来调整控制信号PD_CONT的电平。例如，在“PD_CAL_VOL”的电平大于参考电压VREF的电平的情况下，控制信号PD_CONT的电平可以变得更大；在“PD_CAL_VOL”的电平小于参考电压VREF的电平的情况下，控制信号PD_CONT的电平可以变得更小。
第一下拉电路8300和第二下拉电路8400中的每一个可以包括一个或多个NMOS晶体管。在这种情况下，NMOS晶体管的源极端子可以连接到被提供了电源电压VSS的节点。
第一运算放大器8600可以通过调整控制信号PD_CONT的电平来调整第一下拉电路8300和第二下拉电路8400的电阻值。通过第一下拉电路8300的电流-电压特性，可以根据控制信号PD_CONT的电平、提供给第一下拉电路8300的电压的电平、流向第一下拉电路8300的电流的电平来确定第一下拉电路8300的电阻值。通过第二下拉电路8400的电流-电压特性，可以根据控制信号PD_CONT的电平、提供给第二下拉电路8400的电压的电平、流向第二下拉电路8400的电流的电平来确定第二下拉电路8400的电阻值。将参考图9对此进行更全面的描述。
第二运算放大器8700可以向上拉电路8500输出控制信号PU_CONT。控制信号PU_CONT可以是用于调整上拉电路8500的电阻值的模拟电压信号。第二运算放大器8700可以通过对“PD_CAL_VOL”的电平与“PU_CAL_VOL”的电平进行比较来调整控制信号PU_CONT的电平。例如，在“PU_CAL_VOL”的电平大于“PD_CAL_VOL”的电平的情况下，控制信号PU_CONT的电平可以变得更小；在“PU_CAL_VOL”的电平小于“PD_CAL_VOL”的电平的情况下，控制信号PU_CONT的电平可以变得更大。
上拉电路8500可以包括一个或多个PMOS晶体管。在这种情况下，PMOS晶体管的源极端子可以连接到被提供了电源电压VDD的节点。
第二运算放大器8700可以通过调整控制信号PU_CONT的电平来调整上拉电路8500的电阻值。通过上拉电路8500的电流-电压特性，可以根据控制信号PU_CONT的电平、提供给上拉电路8500的电压的电平、流向上拉电路8500的电流的电平来确定上拉电路8500的电阻值。将参考图9对此进行更全面的描述。
在校准设备8000中执行的下拉校准操作和上拉校准操作与参考图4所描述的下拉校准操作和上拉校准操作相对应，因此将省略另外的描述以避免冗余。
图9是示出了根据实施例的晶体管的电流-电压特性的曲线图形。为了更好地理解，将一起参考图8。
曲线图形9000可以指示第一下拉电路8300和第二下拉电路8400中包括的NMOS晶体管的电流-电压特性。在曲线图形9000中，横轴表示在NMOS晶体管的漏极和源极之间提供的电压VDS的电平，纵轴表示在NMOS晶体管的漏极和源极之间流过的工作电流ID的电平。然而，在曲线图形9000中标记的电压VDS和VGS以及电流ID的电平对应于示例性的值，并且实施例不限于此。
参考曲线图形9000，NMOS晶体管可以具有工作电流ID的电平随提供给NMOS晶体管的电压VDS的电平和提供给NMOS晶体管的栅极的电压VGS的电平而变化的电路-电压特性。第一运算放大器8600可以通过调整控制信号PD_CONT的电平来调整要提供给包括在第一下拉电路8300和第二下拉电路8400中的晶体管的栅极的电压VGS的电平。例如，要提供给NMOS晶体管的栅极的电压VGS的电平可以是控制信号PD_CONT的电平。
可以由曲线图形9000的电流-电压曲线的斜率的倒数确定NMOS晶体管的电阻值。也就是说，在流向NMOS晶体管的工作电流ID的电平变化的间隔中，NMOS晶体管的电阻值可以是通过将NMOS晶体管两端的电压VDS的电平除以流向NMOS晶体管的工作电流ID的电平所得到的值。具体地，在NMOS晶体管的漏极电压的电平为Va、NMOS晶体管的源极电压的电平为“0”并且提供给NMOS晶体管的栅极的电压VGS的电平为2.7的情况下，NMOS晶体管的电阻值可以是Va/Ia。在这种情况下，如果提供给NMOS晶体管的栅极的电压VGS的电平变为2.1，则NMOS晶体管的电阻值可以调整为Va/Ib。
第一下拉电路8300可以包括并联连接的多个NMOS晶体管，并且第一下拉电路8300的电阻值可以随NMOS晶体管的数量而变化。例如，在NMOS晶体管的数量为N(N是正整数)、NMOS晶体管的漏极电压的电平为Va、NMOS晶体管的源极电压的电平为“0”并且提供给NMOS晶体管的栅极的电压VGS的电平为2.7的情况下，NMOS晶体管的电阻值可以是Va/(N*La)。
参考图9仅描述了NMOS晶体管的电流-电压特性，但是PMOS晶体管也可以具有在源极和漏极之间流过的工作电流的电平随在PMOS晶体管的源极和漏极之间提供的电压的电平和提供给PMOS晶体管的栅极的电压的电平而变化的电流-电压特性。因此，如同第一运算放大器8600通过调整控制信号PD_CONT的电平来调整NMOS晶体管的电阻值的方式一样，第二运算放大器8700也通过调整控制信号PU_CONT的电平来调整上拉电路8500中包括的PMOS晶体管的电阻值。
返回图1，在根据实施例的存储设备1000的情况下，可以利用数字电路实现上拉电路1222和下拉电路1224中的任何一个，并且可以使用模拟电路实现上拉电路1222和下拉电路1224中的另一个。例如，在用数字电路实现上拉电路1222并且用模拟电路实现下拉电路1224的情况下，存储设备1000可以通过数字控制信号(例如，图4的控制信号PU_CODE)调整上拉电路1222的电阻值并且可以通过模拟控制信号(例如，图8的控制信号PD_CONT)调整下拉电路1224的电阻值。
图10是示出了根据实施例的校准设备的电路图。
与参考图4至图8给出的描述不同，将参考图10至图14来描述在参考电阻器4100置于节点4150和被提供了电源电压VSS的节点之间的情况下所执行的校准操作。在参考电阻器4100置于节点4150和被提供了电源电压VSS的节点之间的情况下，第一上拉电路4300、第二上拉电路4400和下拉电路4500可以分别置于节点4150和被提供了电源电压VDD的节点之间、节点4550和被提供了电源电压VDD的节点之间、以及节点4550和被提供了电源电压VSS的节点之间。向第一上拉电路4300提供电源电压VDD的节点可以与向第二上拉电路4400提供电源电压VDD的节点相同或不同。向参考电阻器4100提供电源电压VSS的节点可以与向下拉电路4500提供电源电压VSS的节点相同或不同。
图10中所示的校准设备4000a的组件4200、4600、4700和4800可以提供与图4中所示的校准设备4000的组件3200、3600、3700和3800相对应的操作。
校准设备4000a可以指示图1的校准设备1240和校准设备1440之一。校准设备4000a可以包括参考电压发生器4200、第一比较器4600、第二比较器4700和控制信号发生器4800。校准设备4000a可以执行用于调整第一上拉电路4300、第二上拉电路4400和下拉电路4500的电阻值的校准操作。
第二上拉电路4400可以包括与第一上拉电路4300中包括的电路相同的电路，并且第二上拉电路4400可以接收的控制信号可以与第一上拉电路4300接收的控制信号具有相同的逻辑值。因此，第二上拉电路4400可以被校准(或控制)为具有与第一上拉电路4300的电阻值相同的电阻值。第一上拉电路4300和第二上拉电路4400可以包括在图1的上拉电路1222中。备选地，第一上拉电路4300和第二上拉电路4400可以包括在图1的上拉电路1422中。第二上拉电路4400可以用于下拉电路4500的校准操作。
下拉电路4500可以包括在图1的下拉电路1224或下拉电路1424中。
第一比较器4600可以对“PU_CAL_VOL”的电平与参考电压VREF的电平进行比较，并且可以输出第一比较结果。控制信号发生器4800可以基于接收到的第一比较结果向第一上拉电路4300输出用于调整第一上拉电路4300的电阻值的控制信号PU_CODE。控制信号发生器4800可以向第二上拉电路4400输出用于调整第二上拉电路4400的电阻值的控制信号PU_CODE。
“PU_CAL_VOL”是置于参考电阻器4100和第一上拉电路4300之间的节点4150的电压。可以从电源电压VSS提供“PU_CAL_VOL”，并且可以根据参考电阻器4100的值和第一上拉电路4300的电阻值来确定“PU_CAL_VOL”的电平。例如，可以根据等式4确定“PU_CAL_VOL”的电平。
[等式4]
其中，Rpull-up_1是第一上拉电路4300的电阻值，RREF是参考电阻器4100的值。
因此，“PU_CAL_VOL”的电平可以随第一上拉电路4300的电阻值的改变而改变。
下面，参考图10所描述的第一比较器4600和控制信号发生器4800的操作与参考图4所描述的第一比较器3600和控制信号发生器3800的操作相对应，因此将省略另外的描述以避免冗余。
第二比较器4700可以对“PU_CAL_VOL”的电平与“PD_CAL_VOL”的电平进行比较，并且可以输出第二比较结果。控制信号发生器4800可以基于接收到的第二比较结果向下拉电路4500输出用于调整下拉电路4500的电阻值的控制信号PD_CODE。
“PD_CAL_VOL”是置于下拉电路4500和第二上拉电路4400之间的节点4550的电压。可以从电源电压VSS提供“PD_CAL_VOL”，并且可以根据下拉电路4500的电阻值和第二上拉电路4400的电阻值来确定“PD_CAL_VOL”的电平。例如，可以根据等式5确定“PD CAL VOL”。
[等式5]
其中，Rpull-up_2是被完全校准的第二上拉电路4400的电阻值，Rpull-down是下拉电路4500的电阻值。
因此，“PD_CAL_VOL”可以随下拉电路4500的电阻值的可能变化而改变。
下面，将参考图10描述的第二比较器4700和控制信号发生器4800的操作与参考图4描述的第二比较器3700和控制信号发生器3800的操作相对应，因此将省略另外的描述以避免冗余。
图11是示出了图10的校准设备执行校准操作的方法的流程图。
在操作S6100中，第一比较器4600可以接收“PU_CAL_VOL”和参考电压VREF。
在操作S6200中，第一比较器4600可以对“PU_CAL_VOL”的电平与参考电压VREF的电平进行比较。
在“PU_CAL_VOL”的电平不同于参考电压VREF的电平的情况下，在操作S6300中，控制信号发生器4800可以调整第一上拉电路4300的电阻值。“PU_CAL_VOL”的电平可以随第一上拉电路4300的电阻值的调整而改变，并且在操作S6200中可以再次对“PU_CAL_VOL”的经改变的电平与参考电压VREF的电平进行比较。
在第一上拉电路4300的电阻值与参考电阻器4100的值相同的情况下，“PU_CAL_VOL”的电平可以与参考电压VREF的电平相同。如果“PU_CAL_VOL”的电平与参考电压VREF的电平相同，则可以终止上拉校准操作。
在操作S6400中，第二比较器4700可以接收“PD_CAL_VOL”和“PU_CAL_VOL”。可以从电源电压VSS提供“PD_CAL_VOL”，并且可以根据下拉电路4500的电阻值和第二上拉电路4400的电阻值来确定“PD_CAL_VOL”的电平。
在操作S6500中，第二比较器4700可以对“PD_CAL_VOL”的电平与“PU_CAL_VOL”的电平进行比较。
在“PD_CAL_VOL”的电平不同于“PU_CAL_VOL”的电平的情况下，在操作S6600中，控制信号发生器4800可以调整下拉电路4500的电阻值。“PD_CAL_VOL”的电平可以随下拉电路4500的电阻值的调整而改变，并且在操作S6500中可以再次对“PD_CAL_VOL”的经改变的电平与“PU_CAL_VOL”的电平进行比较。
在下拉电路4500的电阻值与第二上拉电路4400的电阻值相同的情况下，“PD_CAL_VOL”的电平可以与“PU_CAL_VOL”的电平相同。如果“PD_CAL_VOL”的电平与“PU_CAL_VOL”的电平相同，则可以终止下拉校准操作。也就是说，在上拉电路4300和4400以及下拉电路4500的电阻值与参考电阻器4100的值相同的情况下，可以终止包括下拉校准操作和上拉校准操作的校准操作。
通过重复操作S6100、操作S6200和操作S6300执行的上拉校准操作与通过重复操作S6400、操作S6500和操作S6600执行的下拉校准操作可以彼此独立。因此，可以减少执行校准操作花费的总时间。
图12是示出了图10的校准设备的示例性配置的电路图。为了更好地理解，将一起参考图6。
图12中所示的组件可以提供与图10中所示的组件相对应的操作。因此，将省略另外的描述以避免冗余。
第一上拉电路4300a和第二上拉电路4400a中的每一个可以包括并联连接的K个晶体管(K是正整数)和单个电阻器。此外，下拉电路4500a可以包括并联连接的P个晶体管(P是正整数)和单个电阻器。
在参考电阻器4100置于节点4150和被提供了电源电压VSS的节点之间的情况下，与参考图6给出的描述不同，第一上拉电路4300a和第二上拉电路4400a中的每一个所包括的K个晶体管中的每一个可以是PMOS晶体管。在这种情况下，PMOS晶体管的源极端子可以连接到被提供了电源电压VDD的节点。此外，下拉电路4500a所包括的P个晶体管中的每一个可以是NMOS晶体管。在这种情况下，NMOS晶体管的源极端子可以连接到被提供了电源电压VSS的节点。
控制信号发生器4800可以调整第一上拉电路4300a、第二上拉电路4400a和下拉电路4500a的电阻值。控制信号发生器4800输出以导通或关断第一上拉电路4300a、第二上拉电路4400a和下拉电路4500a中的每一个所包括的晶体管的控制信号可以类似于参考图6所描述的控制信号。
然而，在控制信号发生器4800向第一上拉电路4300a输出包括比特串“101”的控制信号PU_CODE[2：0]的情况下，第一上拉电路4300a的第一晶体管和第三晶体管可以关断，并且第一上拉电路4300a的第二晶体管可以导通。此外，在控制信号发生器4800向下拉电路4500a输出包括比特串“101”的控制信号PD_CODE[2：0]的情况下，下拉电路4500a的第一晶体管和第三晶体管可以导通，并且下拉电路4500a的第二晶体管可以关断。
图13是示出了图10的校准设备的示例性配置的电路图。
图13中所示的组件可以提供与图12中所示的组件相对应的操作。
图13的第一上拉电路4300b和第二上拉电路4400b与图12的第一上拉电路4300a和第二上拉电路4400a不同的之处在于第一上拉电路4300b和第二上拉电路4400b不包括电阻器。也就是说，第一上拉电路4300b和第二上拉电路4400b中的每一个可以仅包括并联连接的N个晶体管(N是正整数)。
与下拉电路4500a不同，下拉电路4500b也可以不包括电阻器。也就是说，下拉电路4500b可以仅包括并联连接的M个晶体管(M是正整数)。
要由图13中所示的组件执行的校准操作与参考图12描述的校准操作基本相同，因此将省略另外的描述以避免冗余。
图14是示出了根据实施例的校准设备的电路图。
图14的第一上拉电路5300、第二上拉电路5400和下拉电路5500可以与图13的第一上拉电路4300b、第二上拉电路4400b和下拉电路4500b基本相同。
校准设备8000a可以包括第一运算放大器5600、第二运算放大器5700和参考电压发生器(未示出)。校准设备8000a可以不包括控制信号发生器4800。
校准设备8000a可以调整第一上拉电路5300、第二上拉电路5400和下拉电路5500的电阻值。为了调整第一上拉电路5300、第二上拉电路5400和下拉电路5500的电阻值，校准设备8000a可以与图8的校准设备8000类似地操作。因此，将省略另外的描述以避免冗余。
然而，第一运算放大器5600可以对“PU_CAL_VOL”的电平与参考电压VREF的电平进行比较，并且可以调整第一上拉电路5300和第二上拉电路5400的电阻值，第一上拉电路5300和第二上拉电路5400包括PMOS晶体管。在这种情况下，PMOS晶体管的源极端子可以连接到被提供了电源电压VDD的节点。此外，第二运算放大器5700可以对“PU_CAL_VOL”的电平与“PD_CAL_VOL”的电平进行比较，并且可以调整包括NMOS晶体管的下拉电路5500的电阻值。在这种情况下，NMOS晶体管的源极端子可以连接到被提供了电源电压VSS的节点。
图15是示出了根据实施例的电子系统的配置的框图。
电子系统10000可以包括主处理器11010、工作存储器12000、存储设备13000、通信块14000、用户接口15000和总线16000。例如，电子系统10000可以是电子设备之一，如台式计算机、膝上型计算机、平板计算机、智能手机、可穿戴设备、视频游戏控制台、工作站、服务器等。
主处理器11010可以控制电子系统10000的整体操作。主处理器11010可以处理各种算术运算和/或逻辑运算。为此，主处理器11010可以包括专用逻辑电路(例如，现场可编程门阵列(FPGA)或专用集成芯片(ASIC))。例如，主处理器11010可以包括一个或多个处理器核，并且可以用通用处理器、专用处理器或应用处理器来实现。
工作存储器12000可以存储要用于电子系统10000的操作的数据。例如，工作存储器12000可以临时存储已被主处理器11010处理或要被主处理器11010处理的数据。例如，工作存储器12000可以包括易失性存储器(如DRAM、SDRAM等)和/或非易失性存储器(如PRAM、MRAM、ReRAM、FRAM等)。
存储设备13000可以包括存储器设备和控制器。存储设备13000的存储器设备可以存储数据，而不管电源如何。例如，存储设备13000可以包括非易失性存储器，如闪存、PRAM、MRAM、ReRAM、FRAM等。例如，存储设备13000可以包括存储介质，如固态驱动器(SSD)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)等。控制器可以控制存储器设备，使得存储器设备存储或输出数据。
可以基于模拟电压信号执行存储设备13000的存储器设备与控制器之间的接口操作。存储设备1300可以通过使用下拉电路13020和上拉电路13040来准确地调整模拟电压信号的电平。为了便于描述，仅示出了一个下拉电路13020和一个上拉电路13040，但是存储设备13000中的控制器和存储器设备中的每一个可以包括下拉电阻器和上拉电阻器。
然而，下拉电路13020和上拉电路13040的值可以随PVT条件而变化。如果下拉电路13020和上拉电路13040的值改变，则控制器和存储器设备之间的模拟电压信号的电平也改变。因此，存储设备13000可能异常地操作或者可能损坏从存储设备13000输出的数据。
存储设备13000的校准设备13060可以独立地调整下拉电路13020的电阻值和上拉电路13040的电阻值。例如，校准设备13060可以基于参考图3至图8描述的方法独立地调整下拉电路13020的电阻值和上拉电路13040的电阻值。根据实施例，如果完成了下拉校准操作和上拉校准操作，则下拉电路13020的电阻值和上拉电路13040的电阻值可以与存储设备13000外部的参考电阻器的值相同。
通信块14000可以与电子系统10000的外部设备/系统进行通信。例如，通信块14000可以支持各种无线通信协议中的至少一种(如长期演进(LTE)、全球微波接入互操作性(WiMax)、全球移动通信系统(GSM)、码分多址(CDMA)、蓝牙、近场通信(NFC)、无线保真(Wi-Fi)、射频识别(RFID))和/或各种有线通信协议中的至少一种(如传输控制协议/互联网协议(TCP/TP)、通用串行总线(USB)和Firewire)。
用户接口15000可以在用户和电子系统10000之间执行通信仲裁。例如，用户接口15000可以包括输入接口，例如键盘、鼠标、键区、按钮、触摸板、触摸屏、触控垫、触摸球、相机、麦克风、陀螺仪传感器和振动传感器。例如，用户接口15000可以包括输出接口，如液晶显示(LCD)设备、发光二极管(LED)显示设备、有机LED(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、扬声器和电机。
总线16000可以提供电子系统10000的组件之间的通信路径。电子系统10000的组件可以基于总线16000的总线格式彼此交换数据。例如，总线格式可以包括各种接口协议中的一种或多种，如USB、小型计算机系统接口(SCSI)、外围组件互连快速(PCIe)、移动PCIe(M-PCIe)、高级技术附接(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行附接SCSI(SAS)、集成驱动电子设备(IDE)、增强型IDE(EIDE)、非易失性存储器快速(NVMe)和通用闪存(UFS)。
通过总结和回顾，上拉电阻器和下拉电阻器的值可以随工艺、电压和温度(PVT)条件而变化。虽然半导体存储器设备可以执行校准操作以将上拉电阻器和下拉电阻器的值保持在给定值，但是该校准可能是顺序进行的。顺序校准可能花费很长时间并且可能产生较不准确的校准，这是因为未能正确校准一个组件可能影响下一个组件的校准。
实施例提供了一种可以独立且并行地校准上拉电阻器和下拉电阻器的校准设备，这可以允许更快且更准确的校准，并且实施例还提供了一种包括校准设备的存储设备。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且将被解释为一般的描述性意义，而不是为了限制的目的。在一些实例中，如提交本申请的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件相结合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。

Claims (12)

1.一种校准设备，包括：
第一比较器，被配置为输出对第一节点的第一电压的电平与参考电压的电平进行比较的第一比较结果；
第二比较器，被配置为输出对所述第一电压的电平与第二节点的第二电压的电平进行比较的第二比较结果；以及
控制信号发生器，被配置为基于所述第一比较结果输出用于调整第一电阻器电路的第一电阻值的第一控制信号，在输出所述第一控制信号的同时，基于所述第二比较结果输出用于调整第二电阻器电路的第二电阻值的第二控制信号，并且输出用于停止所述第一比较器的比较的第一完成信号，
其中，所述第二比较器还被配置为在所述控制信号发生器输出所述第一完成信号之前输出所述第二比较结果，
其中，所述第一节点在所述第一电阻器电路和参考电阻器之间，以及
其中，所述第二节点在所述第二电阻器电路和第三电阻器电路之间，所述第三电阻器电路的第三电阻值被调整为与所述第一电阻值相同，
其中，所述第三电阻器电路包括与所述第一电阻器电路相同的电路，以及
其中，基于所述第一控制信号调整所述第三电阻器电路的所述第三电阻值，使得所述第三电阻值变得与所述第一电阻值相同。
2.根据权利要求1所述的校准设备，其中，所述控制信号发生器还被配置为：
当所述第一比较结果指示所述第一电压的电平与所述参考电压的电平相同时，输出所述第一完成信号。
3.根据权利要求1所述的校准设备，其中，所述第一电阻器电路包括并联连接的多个第一晶体管，
其中，所述第二电阻器电路包括并联连接的多个第二晶体管，
其中，基于所述第一控制信号导通或关断所述多个第一晶体管中的每一个，以及
其中，基于所述第二控制信号导通或关断所述多个第二晶体管中的每一个。
4.根据权利要求3所述的校准设备，其中，所述控制信号发生器基于所述第一比较结果输出包括用于导通或关断所述多个第一晶体管中的每一个的比特串在内的第一控制信号；并且基于所述第二比较结果输出包括用于导通或关断所述多个第二晶体管中的每一个的比特串在内的第二控制信号。
5.根据权利要求1所述的校准设备，其中，所述第一电阻器电路在所述第一节点和被施加了第一电源电压的第三节点之间，
其中，所述参考电阻器在所述第一节点和被施加了第二电源电压的第四节点之间，
其中，所述第三电阻器电路在所述第二节点和被施加了所述第一电源电压的第五节点之间，以及
其中，所述第二电阻器电路在所述第二节点和被施加了所述第二电源电压的第六节点之间。
6.根据权利要求5所述的校准设备，其中，所述第一电源电压的电平小于所述第二电源电压的电平，
其中，所述第一电阻器电路和所述第三电阻器电路中的每一个包括并联连接的多个NMOS晶体管，以及
其中，所述第二电阻器电路包括并联连接的多个PMOS晶体管。
7.根据权利要求5所述的校准设备，其中，所述第一电源电压的电平高于所述第二电源电压的电平，
其中，所述第一电阻器电路和所述第三电阻器电路中的每一个包括并联连接的多个PMOS晶体管，以及
其中，所述第二电阻器电路包括并联连接的多个NMOS晶体管。
8.根据权利要求1所述的校准设备，其中，所述控制信号发生器还被配置为：
当所述第二比较结果指示所述第一电压的电平与所述第二电压的电平相同时，输出用于停止所述第二比较器的比较的第二完成信号。
9.一种校准设备，包括：
第一运算放大器，被配置为通过对第一节点的第一电压的电平与参考电压的电平进行比较来输出用于调整第一电阻器电路的第一电阻值的第一控制信号；以及
第二运算放大器，被配置为通过对所述第一电压的电平与第二节点的第二电压的电平进行比较来输出用于调整第二电阻器电路的第二电阻值的第二控制信号，
其中，所述第二运算放大器还被配置为在所述第一运算放大器停止所述比较之前输出所述第二控制信号，
其中，所述第一节点在所述第一电阻器电路和参考电阻器之间，
其中，所述第二节点在所述第二电阻器电路和第三电阻器电路之间，所述第三电阻器电路的第三电阻值被调整为与所述第一电阻值相同，
其中，所述第一电阻器电路在所述第一节点和被施加了第一电源电压的节点之间，
其中，所述参考电阻器在所述第一节点和被施加了第二电源电压的节点之间，
其中，所述第三电阻器电路在所述第二节点和被施加了所述第一电源电压的节点之间，
其中，所述第二电阻器电路在所述第二节点和被施加了所述第二电源电压的节点之间，以及
其中，所述第一电阻器电路包括一个NMOS晶体管或并联连接的多个NMOS晶体管，
其中，所述第三电阻器电路包括与所述第一电阻器电路相同的电路，以及
其中，基于所述第一控制信号调整所述第三电阻器电路的所述第三电阻值，使得所述第三电阻值变得与所述第一电阻值相同。
10.根据权利要求9所述的校准设备，其中，所述第一控制信号和所述第二控制信号是模拟电压信号，
其中，基于所述第一控制信号和所述第一电阻器电路中包括的一个或多个晶体管的电流-电压特性来确定所述第一电阻值。
11.根据权利要求9所述的校准设备，
其中，所述第三电阻器电路包括一个NMOS晶体管或并联连接的多个NMOS晶体管，以及
其中，所述第二电阻器电路包括一个PMOS晶体管或并联连接的多个PMOS晶体管。
12.根据权利要求9所述的校准设备，其中，所述第一控制信号和所述第二控制信号是模拟电压信号，
其中，所述第二电阻值是基于所述第二控制信号和包括在所述第二电阻器电路中的一个或多个晶体管的电流-电压特性来确定的。
CN201811538716.1A 2017-12-21 2018-12-14 包括校准设备的存储设备 Active CN110047526B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170177166 2017-12-21
KR10-2017-0177166 2017-12-21
KR1020180102451A KR20190075788A (ko) 2017-12-21 2018-08-30 캘리브레이션 장치를 포함하는 스토리지 장치
KR10-2018-0102451 2018-08-30

Publications (2)

Publication Number Publication Date
CN110047526A CN110047526A (zh) 2019-07-23
CN110047526B true CN110047526B (zh) 2024-04-19

Family

ID=67255368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811538716.1A Active CN110047526B (zh) 2017-12-21 2018-12-14 包括校准设备的存储设备

Country Status (2)

Country Link
KR (1) KR20190075788A (zh)
CN (1) CN110047526B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978505B2 (en) 2021-01-11 2024-05-07 Changxin Memory Technologies, Inc. Drive circuit with adjustable pull-up resistor, and memory comprising the same
CN114765040A (zh) * 2021-01-11 2022-07-19 长鑫存储技术有限公司 驱动电路
CN116189746B (zh) * 2023-02-07 2023-08-22 上海奎芯集成电路设计有限公司 存储器芯片的zq校准电路和方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681879B1 (ko) * 2006-01-16 2007-02-15 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치
CN1983440A (zh) * 2005-09-09 2007-06-20 三星电子株式会社 用于存储装置的输入电路及使用它的存储装置和存储系统
CN1992072A (zh) * 2005-12-27 2007-07-04 海力士半导体有限公司 用于半导体存储器件的片上终端电路与方法
KR100933670B1 (ko) * 2008-09-05 2009-12-23 주식회사 하이닉스반도체 캘리브래이션 회로 및 집적회로
KR20100006887A (ko) * 2008-07-10 2010-01-22 한양대학교 산학협력단 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
US7696778B1 (en) * 2009-01-16 2010-04-13 Micron Technology, Inc. Systems and methods for detecting terminal state and setting output driver impedance
CN102449966A (zh) * 2009-05-29 2012-05-09 松下电器产业株式会社 接口电路
CN103858340A (zh) * 2011-08-04 2014-06-11 意法爱立信有限公司 高精度电阻电容校准电路
JP2014126947A (ja) * 2012-12-25 2014-07-07 Toshiba Corp 半導体装置
CN104038222A (zh) * 2013-03-06 2014-09-10 英飞凌科技奥地利有限公司 用于校准电路的系统和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160146403A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 임피던스 교정회로
KR20170064777A (ko) * 2015-12-02 2017-06-12 삼성전자주식회사 Ｚｑ 핀 없이 캘리브레이션 동작을 수행하는 메모리 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983440A (zh) * 2005-09-09 2007-06-20 三星电子株式会社 用于存储装置的输入电路及使用它的存储装置和存储系统
CN1992072A (zh) * 2005-12-27 2007-07-04 海力士半导体有限公司 用于半导体存储器件的片上终端电路与方法
KR100681879B1 (ko) * 2006-01-16 2007-02-15 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치
KR20100006887A (ko) * 2008-07-10 2010-01-22 한양대학교 산학협력단 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
KR100933670B1 (ko) * 2008-09-05 2009-12-23 주식회사 하이닉스반도체 캘리브래이션 회로 및 집적회로
US7696778B1 (en) * 2009-01-16 2010-04-13 Micron Technology, Inc. Systems and methods for detecting terminal state and setting output driver impedance
CN102449966A (zh) * 2009-05-29 2012-05-09 松下电器产业株式会社 接口电路
CN103858340A (zh) * 2011-08-04 2014-06-11 意法爱立信有限公司 高精度电阻电容校准电路
JP2014126947A (ja) * 2012-12-25 2014-07-07 Toshiba Corp 半導体装置
CN104038222A (zh) * 2013-03-06 2014-09-10 英飞凌科技奥地利有限公司 用于校准电路的系统和方法

Also Published As

Publication number Publication date
CN110047526A (zh) 2019-07-23
KR20190075788A (ko) 2019-07-01

Similar Documents

Publication Publication Date Title
US10720191B2 (en) Storage device including calibration device
US9870808B2 (en) Memory device for performing calibration operation
US9118313B2 (en) Semiconductor memory device calibrating termination resistance and termination resistance calibration method thereof
KR102246878B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템
CN110047526B (zh) 包括校准设备的存储设备
KR102529187B1 (ko) 복수의 통신 규격들을 지원하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템
US10083763B2 (en) Impedance calibration circuit and semiconductor memory device including the same
US11200928B2 (en) Memory controller and operating method with read margin control circuit determining data valid window
KR102185284B1 (ko) 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
US20160118984A1 (en) Calibration device and memory system having the same
US10515697B1 (en) Apparatuses and methods to control operations performed on resistive memory cells
US11024353B1 (en) Mechanism to improve driver capability with fine tuned calibration resistor
US9306569B2 (en) Compensation circuit for use with input buffer and method of operating the same
CN105551525B (zh) 校准设备和具有其的存储系统
CN109344102B (zh) 驱动器以及具有该驱动器的存储器控制器
US9362867B2 (en) Amplification circuit adjusting duty cycle of output signal
CN105932994B (zh) 终端电路以及包括其的接口电路和系统
US20230138561A1 (en) Apparatuses and methods for zq calibration
CN107004442B (zh) 磁存储器写入电路系统
US11575365B2 (en) Input and output circuits and integrated circuits using the same
US11004483B2 (en) Reference voltage generating circuit, buffer, semiconductor apparatus, and semiconductor system using the reference voltage generating circuit
US9478260B2 (en) Semiconductor device and semiconductor system
CN115694470A (zh) 电压电平移位器过渡时间缩短
CN112216325A (zh) 包括与电源电压无关地操作的开关电路的存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant