CN115694470A - 电压电平移位器过渡时间缩短 - Google Patents

电压电平移位器过渡时间缩短 Download PDF

Info

Publication number
CN115694470A
CN115694470A CN202210892556.0A CN202210892556A CN115694470A CN 115694470 A CN115694470 A CN 115694470A CN 202210892556 A CN202210892556 A CN 202210892556A CN 115694470 A CN115694470 A CN 115694470A
Authority
CN
China
Prior art keywords
output
power domain
level shifter
state
selection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210892556.0A
Other languages
English (en)
Inventor
P·加罗法洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115694470A publication Critical patent/CN115694470A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及电压电平移位器过渡时间缩短。一种电平移位器接收第一功率域中的输入信号并生成第二功率域中的对应输出信号。所述输出信号的过渡时间在从低到高过渡期间可比在从高到低过渡期间更长，或反之亦然。所述电平移位器可提供两个输出，其中所述两个输出中的一个在从高到低过渡期间具有较短的过渡时间，而另一个输出在从低到高过渡期间具有较短的过渡时间。通过对所述第二输出使用反相器，以不同的过渡时间生成两个非反转输出。使用斜坡选择电路在所述第一输出与反转的第二输出之间进行选择。所述斜坡选择电路选择具有最短过渡时间的输出。

Description

电压电平移位器过渡时间缩短
技术领域
本公开的实施例大体上涉及电压电平移位器，且更具体地，涉及用于缩短电平移位器的输出电压电平之间的过渡时间的系统和方法。
背景技术
电平移位器接收具有第一电压范围的输入信号，并生成具有第二电压范围的输出信号。由于传统电平移位器电路的设计，输出信号的电压电平之间的过渡时间是不对称的。
发明内容
在一个方面，本申请提供一种半导体装置，其包括：电平移位器，其：接收第一功率域中的输入；提供第二功率域中的第一输出；和提供所述第二功率域中的第二输出；以及斜坡选择电路，其：接收来自所述电平移位器的所述第一输出和所述第二输出作为输入；反转所述第二输出；和提供所述第一输出和反转的第二输出中的一个作为所述斜坡选择电路的输出。
在另一方面，本申请提供一种方法，其包括：通过电平移位器接收第一功率域中的输入；通过所述电平移位器提供第二功率域中的第一输出；通过所述电平移位器提供所述第二功率域中的第二输出；通过斜坡选择电路接收来自所述电平移位器的所述第一输出和所述第二输出作为输入；通过所述斜坡选择电路反转所述第二输出；以及通过所述斜坡选择电路提供所述第一输出和反转的第二输出中的一个作为输出。
在另一方面，本申请提供一种存储器装置，其包括：第一组件，其在第一功率域中工作；存储器阵列，其在第二功率域中工作；以及电平移位器组件，其连接到所述第一组件，所述电平移位器组件包括：第一反相器，其在所述第一功率域中工作并耦合到所述第一组件的输出；第一晶体管，其耦合到所述第一组件的所述输出和所述电平移位器组件的第一输出，所述电平移位器组件的所述第一输出在所述第二功率域中工作；和第二晶体管，其耦合到所述第一反相器的输出和所述电平移位器组件的第二输出，所述电平移位器组件的所述第二输出在所述第二功率域中工作；以及斜坡选择组件，其连接到所述电平移位器组件和所述存储器阵列，所述斜坡选择组件包括：第二反相器，其耦合到所述电平移位器组件的所述第二输出；一或多个逻辑门，其在所述电平移位器组件的所述第一输出和所述第二反相器的输出之间进行选择；以及将所选输出提供到所述存储器阵列。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。
为容易地识别对任何特定元件或动作的论述，附图标记中的一个或多个最高有效数字指的是首次介绍所述元件的图号。
图1是根据各种实施例的实例DRAM装置的示意图。
图2是包含适于减少多层级NAND单元的编程验证的存储器装置的实例系统的框图。
图3大体示出根据实施例的电平移位器的实例。
图4大体示出根据实施例的实例电平移位器电路。
图5大体示出根据实施例的实例电平移位器电路。
图6示出根据实施例的耦合到电平移位器的斜坡减小电路的实例。
图7示出根据实施例的实例输入、输出和中间波形。
图8是根据本公开的一些实施例的流程图，示出在执行电压电平过渡时间缩短时由电路执行的方法的操作。
图9是根据一些实例实施例的框图，示出配置集成电路的系统的部件。
图10示出实例机器的框图，可利用所述机器、在所述机器中或通过所述机器实施本文论述的任何一或多种技术(例如，方法)。
具体实施方式
半导体装置是依赖于半导体材料(主要是硅、锗和砷化镓以及有机半导体)的电子性质的电子部件。实例半导体装置包含离散装置和集成电路(IC)，其包括互连在单个半导体衬底上的两个或更多个装置(例如，单个IC中的数百、数千、数百万或数十亿个晶体管)。
功率域由电路可以在其之间工作的两个电压定义。一些电子系统在多个功率域中工作。例如，处理器可在1.5V与接地之间工作。处理器生成控制在更高电压下工作的装置的控制信号。例如，存储器芯片的字线可以在5.0V与接地之间工作。作为另一实例，控制信号可控制在350V与地面之间工作的电动车辆的电机。两个功率域的接地电路可能不相连，从而允许两个功率域的上下工作电压存在差异。
电平移位器接收第一功率域中的输入信号，并生成第二功率域中的对应输出信号。一些电平移位器只改变电压范围的上限或下限，而保持另一限制不变。两个此类电平移位器可以串联使用，以经由中间功率域将输入信号从输入功率域转换为输出功率域。
输入信号从输入功率域的高工作电压到低工作电压的过渡时间在输入信号从输入功率域的低工作电压到高工作电压的过渡时间的预定范围内。然而，由于电平移位器电路的性质，输出信号从输出功率域的高工作电压到低工作电压的过渡时间不在输出信号从输出功率域的低工作电压到高工作电压的过渡时间的相同预定范围内。较长的过渡时间可能会在需要二进制输入的系统中引起问题，因为对于两个过渡之一，电平移位器的输出在高工作电压与低工作电压之间花费较长的时间。
电平移位器可以提供两个输出。在输入信号不变的稳态操作期间，第二输出的值是第一输出的值的反转值。然而，在从一个电压过渡到另一个电压期间，两个输出的过渡时间不相等。根据电平移位器的输出功率域，两个输出中的一个在从高到低过渡期间具有较短的过渡时间，而另一个输出在从低到高过渡期间具有较短的过渡时间，或反之亦然。通过在第二输出上使用反相器，以不同的过渡时间生成两个非反转输出。
如本文所讨论，斜坡选择电路用于在第一输出与反转的第二输出之间进行选择。斜坡选择电路选择过渡时间最短的输出。结果，与电平移位器的任一输出相比，斜坡选择电路的从低到高过渡与从高到低过渡之间的过渡时间差减小。
延迟电路可用于斜坡选择电路中，其反馈在延迟之后斜坡选择电路的电流输出。可以基于电平移位器的两个输出的更长过渡时间来选择延迟。使用来自延迟电路的信号有助于斜坡选择电路确定正在发生过渡，并选择具有较低过渡时间的电平移位器的输出。
通过使用斜坡选择电路，缩短了输出电压的最大过渡时间。因此，由输出信号驱动的部件的效率提高，从而减少了过渡期间的功率损耗并提高了操作的可预测性。
例如N沟道金属氧化物半导体场效应晶体管(MOSFET)的典型晶体管具有恒定阈值电压。阈值电压是施加到允许电流从源极流到漏极的晶体管的栅极的最小电压。因此，典型晶体管是控制装置，而不是存储装置。NAND单元包含电荷存储元件，所述电荷存储元件的电荷影响NAND单元的阈值电压。此类电荷存储元件可以是例如选择性地将电荷存储在电介质材料中的电荷捕获区或结构；或替代地是通常选择性地将电荷存储在多晶硅结构中的浮动栅极。所有以上电荷存储结构或区在本文中一般被称为“电荷存储元件”。因此，通过将电压施加到栅极且检测电流是否从源极流动到漏极，NAND单元可用作数据存储装置。
另外，电荷存储元件的多个不同电荷电平是可能的，从而允许多个数据位存储在单个NAND单元中。例如，在阈值电压为0V时，单元可保持00值；在阈值电压为0.5V时，单元可保持01值；在阈值电压为1.0V时，单元可保持10值；并且在阈值电压为1.5V时，单元可保持11值。
由于个别NAND单元中的物理差异，编程MLC的过程是迭代的。施加编程电压以从电荷存储元件添加或移除电荷。施加检验电压以确定经编程NAND单元的阈值电压。如果阈值电压对应于预期存储的值，则编程完成。否则，过程重复。以此方式，即使装置中的NAND单元具有不同物理特性，也可成功地编程每一NAND单元。
图1提供根据各种实施例的实例DRAM装置100的示意图。所述装置包含以行104和列106布置的存储器单元102阵列(图1中仅标记一个以避免混淆)。为了简单起见，并且为了充分解释存储器装置100的基本部件和基本操作，仅以二维示出阵列；阵列可以扩展到三维。此外，虽然仅示出四行104和列106，但应理解，DRAM装置在实践中可以每行和/或每列包含更多(例如，数十、数百或数千)个存储器单元102。
根据各种实施例，每个存储器单元102包含单个晶体管110(例如场效应晶体管(FET))和单个电容器112；因此，此类单元通常也称为1T1C电池。电容器112的一个板(本文中也是“节点板”)连接到晶体管110的漏极端子(“D”)，而电容器112的另一个板连接到地114。1T1C单元102阵列内的每个电容器112用于存储一位数据，并且相应晶体管110用作向存储电容器112写入或从所述存储电容器读取的“存取装置”。
每个行104内的晶体管栅极端子(“G”)是相应存取线(替代地称为“字线”)116的部分(并且可以由相同的材料或不同的材料形成)，并且每个列106内的晶体管源极端子(“S”)电连接到相应数据线(替代地称为“位线”)118。行解码器120可以响应于输入到行解码器120的行地址信号122选择性地驱动各个存取线116。在高压下驱动给定存取线116导致相应行104内的存取晶体管110导通，从而将行104内的存储电容器112连接到相应数据线118，使得可以根据读取或写入操作的需要在数据线118与存储电容器112之间传输电荷。读取和写入操作可以经由感测放大器电路124执行，所述感测放大器电路可以在所选行104的存储器单元102与输入/输出缓冲器126(用于写入/读取操作)或外部输入/输出数据总线128之间传输位值。响应于列地址信号132的列解码器130可以选择读取或写入所选行104内的哪个存储器单元102。替代地，对于读取操作，可以同时读取行104内的存储电容器112并将其锁存，并且列解码器130随后可以选择要连接到输出数据总线128的锁存位。由于存储电容器的读出破坏了所存储的信息，因此读取操作伴随着电容器电荷的同时重写。此外，在读取/写入操作之间，重复刷新电容器电荷以防止数据丢失。读取/重写、写入和刷新操作的细节对于所属领域的普通技术人员来说是众所周知的。
存取线116的驱动电压可以高于行解码器122接收的地址信号122的电压。因此，可以使用电压电平移位器将地址信号从第一功率域转换为第二功率域。如本文所描述，使用过渡时间缩短电路可以提高存储器装置100的响应性，减少存储器装置100的功耗，允许存储器装置100具有更高的工作频率，提高从存储器装置100的存储器存取速率，或其任何合适的组合。
存储器装置100可以实施为封装内的集成电路，所述封装包含用于接收电源电压(例如，从而为晶体管110提供源极和栅极电压)和信号(包含数据、地址和控制信号)的管脚。一般来说，应理解，图1以极为简化的形式描绘了存储器装置100，以说明基本结构部件和操作原理，省略了存储器单元102和相关联的存取线116和数据线118以及外围电路的许多细节。例如，除了行解码器120和列解码器130、感测放大器电路124和缓冲器126之外，存储器装置100可以进一步包含外围电路，例如基于控制信号(例如由外部处理器提供)控制存储器操作的存储器控制单元、附加输入/输出电路等。此类外围电路的细节对于所属领域的普通技术人员来说是众所周知的，本文不再进一步讨论。相反，以下描述集中于根据各种实施例的存储器单元102的结构细节和存储器单元阵列的布局。
在2D DRAM阵列中，存储器单元102的行104和列106沿半导体衬底的单个水平面(即，平行于层的平面)布置，例如，在具有相互垂直的水平存取线116和数据线118的矩形晶格中。在3D DRAM阵列中，存储器单元102以3D晶格布置，所述3D晶格涵盖对应于多层衬底组件的多个装置层的多个竖直堆叠水平面，其中每个装置层次包含多行平行的单元102，其晶体管栅极端子通过水平存取线116连接。(如本文所使用的“装置层次”可以包含多层(或多层级)材料，但形成单个水平存储器单元层次的存储器装置部件。)数据线118竖直延伸穿过多层次结构的全部或至少一个竖直部分，并且每个数据线118连接到多个装置层次处相关联存储器单元102的竖直列106的晶体管源极端子。与2D阵列相比，这种存储器单元的3D配置使位密度进一步增加。
图2提供了包含具有存储器控制器240和存储器装置230的存储器系统210(例如，SSD存储装置、SD/MMC卡等)的实例系统200的框图。在实例中，存储器控制器240的控制模块242的功能可实施于存储器控制器240的固件中的相应模块中。然而，应理解，控制器240可以利用各种形式的软件、固件和硬件来实施控制模块242(例如，实施编程控制260的功能)和本文讨论的其它技术。
如图所示，存储器系统210包含具有多个裸片(裸片1-N)的NAND存储器装置230，其中每个裸片包含一或多个块(块1-N)。一或多个块中的每一者可以包含进一步划分的部分，例如每个块的一或多个字线(未示出)；并且一或多个字线中的每一者可以进一步由每个字线的一或多个页(未示出)组成，这取决于所述字线的存储器单元被配置成存储的数据状态的数量。
从存储器装置230存取数据可以包括向字线施加读取电压，其中施加到字线的电压不同于用于指示应施加所述电压的信令电压。电压电平移位器可用于将第一功率域中的信令电压转换为第二功率域中的读取电压。通过使用本文讨论的过渡时间缩短技术和电路，可以减少用于施加或停止施加读取电压的过渡时间，通过减少功耗、提高工作频率或两者来提高存储器装置230的性能。
在实例中，存储器装置230的存储器单元块包含以下至少一个的组：单层级单元(SLC)、多层单元(MLC)、三层单元(TLC)或四层单元(QLC)NAND存储器单元。此外，在实例中，存储器装置230被布置到三维(3D)NAND裸片的堆叠中。为了简单起见，图2中未示出存储器装置230的这些配置和进一步详细的部件。然而，存储器装置230可以结合上文参考3D NAND架构装置或其它形式的NAND存储器装置的特征描述的这些或任何特征。
在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次的数量、物理页，并相应地增加存储器装置(例如，存储装置)的密度。在实例中，存储器系统210可以是主机装置220的离散存储器或存储装置部件。在其它实例中，存储器系统210可以是集成电路(例如，片上系统(SOC)等)的一部分，与主机装置220的一或多个其它部件堆叠或以其它方式包含在一起。
NAND架构半导体存储器阵列中的每个快闪存储器单元可编程到两个或更多个经编程状态。例如，SLC可表示两个经编程状态(例如，1或0)中的一个，表示一个数据位。快闪存储器单元也可表示多于两个经编程状态，从而允许制造较高密度的存储器而不增加存储器单元的数量，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指可每单元存储两个数据位的存储器单元(例如，四个经编程状态中的一个)，TLC可指可每单元存储三个数据位的存储器单元(例如，八个经编程状态中的一个)，并且QLC可每单元存储四个数据位。在本文中在其更广泛上下文中使用MLC，以指代可每单元存储多于一个数据位的任何存储器单元(即，可表示多于两个经编程状态；因此，术语MLC在本文中在更广泛上下文中使用，以通用于每单元存储2、3、4或更多个数据位的存储器单元)。
存储器系统210示为经由存储器装置的控制器240可操作地耦合到主机220。控制器240适于接收和处理主机IO命令225，例如读取命令、写入命令、擦除命令等，以读取、写入、擦除和管理存储在存储器装置230内的数据。在其它实例中，存储器控制器240可以在物理上与单独的存储器装置分离，并且可以接收和处理用于一或多个单独的存储器装置的命令。为了简单起见，也没有描绘用于存储器系统210的各种其它部件(例如，存储器管理器和其它电路或操作部件)和控制器240。
控制器240被描述为包含存储器244(例如，易失性存储器)、处理电路246(例如，微处理器)和存储媒体248(例如，非易失性存储器)，用于执行指令(例如，由存储媒体248托管、加载到存储器244中并由处理电路246执行的指令)，以实施用于管理和使用存储器装置230的控制模块242。控制模块242提供的功能可包含但不限于：IO操作监控250(例如，监控源自主机命令的读取和写入IO操作)；主机操作处理255(例如，解释和处理主机IO命令225，并向存储器阵列230发出进一步命令以执行相应读取、写入、擦除或其它主机发起的操作)；编程控制260(例如，控制存储器装置230上的相应编程验证操作285的定时、标准、条件和参数)；编程电压控制270(例如，建立、设置和利用编程电压电平来编程存储器装置230的特定部分)；验证校准280(例如，操作校准程序以识别存储器装置230的一或多个特定部分的新编程电压电平)；以及错误检测处理290(例如，从读取操作中获得的数据中识别和校正错误，识别特定读取操作或操作集的一或多个原始位错误率(RBER)等)。
一或多个通信接口可用于在存储器系统210与主机装置220的一或多个其它部件之间传输主机命令225，所述部件例如串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或一或多个其它连接器或接口。主机装置220可以包含主机系统、电子装置、处理器、存储卡读取器或存储器系统210外部的一或多个其它电子装置。在一些实例中，主机装置220可以是具有参考图10的机器1000讨论的部分或全部部件的机器。
在实例中，主机操作处理255用于解释和处理主机IO命令225(例如，读写命令)，并在控制器240和存储器装置230中发起伴随命令以完成主机IO命令225。此外，主机操作处理255可以响应于主机IO命令225、IO操作监控250和错误检测处理290来协调编程控制260的定时、条件和参数。
在一些实例实施例中，IO操作监控250用于跟踪由主机IO命令发起的对存储器装置230的读取和写入。IO操作监控250还用于跟踪伴随的IO操作和状态，例如主机IO活动或非活动状态(例如，其中活动状态对应于控制器240和存储器装置230主动地执行从主机220发起的读取或写入IO操作的状态，并且其中非活动状态对应于不执行从主机220发起的此类IO操作)。IO操作监控250还可以结合确定本文所讨论的编程控制260的参数监控从主机220发起的IO操作中发生的电压电平和读取错误率。
编程控制260可以尤其包含被配置成控制与向耦合到存储器控制器240的存储器装置230的一或多个存储器单元写入数据、从中读取数据或擦除一或多个存储器单元相关联的存储器操作的电路或部件(硬件和/或软件)。在实例中，编程控制260用于识别存储器装置230和控制器240中的参数，以例如基于IO条件(例如，由IO操作监控250指示)或错误条件(例如，由错误检测处理290指示)调度和执行编程验证操作285。编程控制260进一步用于通过同步或异步事件处理而基于这些或其它参数来发起和执行编程验证操作285。
在一些实例实施例中，编程电压控制270用于建立、改变和提供用于对存储器的特定区域(例如存储器装置230中的相应块)进行编程的电压值。例如，编程电压控制270可实施各种正或负偏移以便对相应存储器单元和包含相应存储器单元的存储器位置(例如，页、块、裸片)进行编程。电压电平移位器可用于将控制信号从第一功率域过渡为第二功率域中的控制信号。第二功率域的工作电压可以由编程电压控制270控制。例如，可以在两个功率域中使用公共接地，将固定电压源用作第一功率域的工作电压，以及将由编程电压控制270配置的电压源的输出用作第二功率域的工作电压。
在实例中，验证校准280用于建立(例如，更改、更新、重置等)是否应在编程操作之后执行验证操作。可以基于NAND存储器装置230中在较低电压水平下成功编程的位数或百分比来实施验证校准280。
在一些实例实施例中，错误检测处理290可检测可恢复错误条件(例如，RBER值或RBER趋势)、不可恢复错误条件，或存储器单元、单元群组或存储器阵列的较大区域的其它测量或错误条件(例如，来自块、块群组、裸片、裸片群组等的平均值或样本)。
另外，在由编程控制260进行的读取扫描中执行的取样和读取操作可允许例如来自以下各项的规范(例如，所确定设置或计算)的配置：经编程的数据(例如，对应于页、块、块群组、裸片的数据)的大小；经编程的全部的页的数量；经编程的块内的页的数量；某些单元、页、块、裸片或某些类型的此类单元、页、块、裸片是否经编程；等。同样地，编程控制260可控制或允许以下各项的配置：在第一检验循环之前执行的编程循环的数量、在检验循环之间执行的编程循环的数量、在下一层级检验开始之前每一层级处的将成功地编程的位的数量。
除了本文讨论的技术之外，可以由控制器240中的控制模块242实施其它类型的维护操作。此类操作可以包含垃圾收集或回收、损耗均衡、块管理和在存储器装置230上执行的其它形式的后台活动。此类后台活动可以在IO操作监控250检测到的空闲状态期间触发，例如在读取扫描操作之后或与读取扫描操作同时触发。
编程控制260可以包含错误校正码(ECC)部件，其尤其可以包含被配置成检测或校正与向耦合到存储器控制器240的存储器装置230的一或多个存储器单元写入数据或从其读取数据相关联的错误的ECC引擎或其它电路。存储器控制器240可以被配置成主动检测和恢复与数据的各种操作或存储相关的错误发生(例如，位错误、操作错误等)，同时保持在主机装置220与存储器系统210之间传输的数据的完整性，或保持所存储数据的完整性(例如，使用冗余RAID存储等)，并且可以移除(例如，退役)出现故障的存储器资源(例如，存储器单元、存储器阵列、页面、块等)，以防止将来出现错误。
存储器装置230可包含布置在例如多个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块和每装置4个或更多个平面。作为另一实例，32GBMLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1024页、每平面548个块及每装置4个平面，但与对应TLC存储器装置相比所需的写入时间为一半且编程/擦除(P/E)循环为两倍。其它实例可以包含其它数量或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所要MLC模式(例如TLC、QLC等)中选择性地操作。
在操作中，数据通常以页形式写入存储器系统210或从所述存储器系统读取，并以块的形式擦除。然而，根据需要，可以对更大或更小组存储器单元执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器系统210的数据传送大小通常被称为页；而主机的数据传送大小通常被称为扇区。
虽然数据页可包含若干字节的用户数据(例如，包含若干数据扇区的数据有效负载)及其对应的元数据，但页面的大小经常仅指代用以存储用户数据的字节的数量。例如，具有4KB的页大小的数据页可以包含4KB的用户数据(例如采用512B的扇区大小的8个扇区)以及对应于用户数据的多个字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如错误检测或校正代码数据)、地址数据(例如逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器装置230可提供不同页大小，或可需要与其相关联的不同量的元数据。例如，不同存储器装置类型可具有不同位错误率，这可能引起需要不同量的元数据来确保数据页的完整性(例如，相比于具有较低位错误率的存储器装置，具有较高位错误率的存储器装置可能需要更多字节的错误校正码数据)。例如，多层级单元(MLC)NAND快闪装置可具有比对应单层级单元(SLC)NAND快闪装置更高的位错误率。因此，MLC装置可需要比对应SLC装置更多的用于错误数据的元数据字节。
图3大体示出根据实施例的电平移位器310、320和330的实例。电平移位器310接收VDD到VSS范围内的输入信号，并生成VDD到VNN范围内的输出信号。因此，电平移位器310将较低的工作电压从VSS改变为VNN，但保持较高的工作电压不变。
电平移位器320类似于电平移位器310，但来自电平移位器320的输出被提供给另一电平移位器330。电平移位器330接收VDD到VNN范围内的输入信号，并生成VHH到VNN范围内的输出信号。因此，电平移位器310将较高的工作电压从VDD改变为VHH，但保持较低的工作电压不变。如图3所示，通过串联操作电平移位器320和电平移位器330，较高和较低工作电压电平都被移位。替代地，当需要将VDD到VSS范围内的输入信号移位到输出范围VHH到VSS时，可以单独操作电平移位器330。
图4大体示出根据实施例的实例电平移位器电路400(例如，电平移位器330的实施方案)。电平移位器电路400包含反相器410、n型晶体管420和440以及p型晶体管430和450。输入提供VDD到VSS范围内的信号。主要输出Q在VHH到VSS的范围内。互补输出Q*在相同的电压范围内但在稳态下具有反转的Q值。Q和Q*的过渡时间可能不相同，因此在从一个二进制值过渡到另一个二进制值期间，Q*不一定等于Q的反转值。
当输入高时，晶体管420充当导体。因此，Q*经由晶体管420连接到地，并生成反转低输出信号。Q*上的低信号激活晶体管450，将Q向上拉至VHH，并使晶体管430充当开路，从而防止Q*经由晶体管430连接到VHH。反相器410的输出低，使得晶体管440充当开路，从而防止Q经由晶体管440连接到地。
当输入低时，晶体管420充当开路。反相器410的输出高，使得晶体管440充当导体，从而使Q经由晶体管440连接到地，并生成低输出信号。当Q低时，晶体管430成为导体，从而将Q*连接到VHH。当Q*高时，晶体管450充当开路，从而防止Q经由晶体管450连接到VHH。
从电平移位器电路400中可以看出，输出电压在VHH和接地(VSS)之间变化。晶体管420和440由输入功率域中的电压控制，反相器410在输入功率域中工作，并且晶体管430和450由输出功率域中的电压控制。
图5大体示出根据实施例的实例电平移位器电路500(例如，电平移位器310或320的实施方案)。电平移位器电路500包含反相器510、n型晶体管530和550以及p型晶体管520和540。输入提供VDD到VSS范围内的信号。主要输出Q在VDD到VNN的范围内。互补输出Q*在相同的电压范围内但在稳态下具有反转的Q值。Q和Q*的过渡时间可能不相同，因此在从一个二进制值过渡到另一个二进制值期间，Q*不一定等于Q的反转值。
当输入低时，晶体管520充当导体。因此，Q*经由晶体管520连接到VDD，并产生反转高输出信号。Q*上的高信号激活晶体管550，将Q下拉到VNN并使得晶体管530充当开路，从而防止Q*经由晶体管530连接到VNN。反相器510的输出高，使得晶体管540充当开路，从而防止Q经由晶体管540连接到VDD。
当输入高时，晶体管520充当开路。反相器510的输出低，使得晶体管540充当导体，从而使Q经由晶体管540连接到VDD并产生高输出信号。当Q高时，晶体管530成为导体，从而将Q*连接到VNN。当Q*低时，晶体管550充当开路，从而防止Q经由晶体管550连接到VNN。
从电平移位器电路500中可以看出，输出电压在VDD和VNN之间变化。晶体管520和540由输入功率域中的电压控制，反相器510在输入功率域中工作，并且晶体管530和550由输出功率域中的电压控制。
虽然电平移位器电路400的结构不同于电平移位器电路500的结构，但两个电平移位器电路400-500都接收输入(例如，第一组件的输出)。另外，两个电平移位器电路400-500包括在第一功率域中工作并耦合到输入的第一反相器(410、510)。电平移位器电路400-500进一步包括耦合到第一组件的输出和电平移位器电路400-500的第一输出(Q*)的第一晶体管(420、520)，电平移位器电路400-500的第一输出在第二功率域中工作。电平移位器电路400-500进一步包括耦合到第一反相器的输出和电平移位器电路的第二输出(Q)的第二晶体管(440、540)，电平移位器组件的第二输出在第二功率域中工作。
电平移位器400和500可以通过添加插入电平移位器400-500的两个图腾极分支内的其它部件(例如，共源共栅型晶体管)来修改，以防止晶体管420-440和520-540的损坏和退化，简化晶体管420-440和520-540的大小设计，或其任何合适的组合。在一些实例实施例中，一对低功率域栅极驱动晶体管(420、440或520、540)更大，以抵消高功率域栅极驱动晶体管(430、450或530、550)的增强导电性。
尽管电平移位器电路400-500被描述为电路，但也可以使用其它组件。例如，PCB组件是成品电路板，其包含连接硬件、安装硬件、离散部件或其任何合适的组合。PCB可以包含多个电路。作为另一实例，外壳可围绕电平移位器电路400或500以形成电平移位器组件。
图6示出根据实施例的耦合到电平移位器610的斜坡选择电路600的实例。斜坡选择电路600包含反相器620和670、NAND门630、640和650以及延迟器660。延迟器660被配置成以等于或大于Q和Q*的最长过渡时间(例如，比最长过渡时间长10％)的预定延迟周期复制输出。具体来说，图6是指其最慢输出过渡是从高到低过渡的电平移位器。在互补考虑的情况下，以下内容适用于最慢输出过渡是从低到高过渡的电平移位器。
在稳态操作期间，斜坡选择电路600的输入Q*是输入Q的反转。因此，反相器620的输出与输入Q相同。在稳态操作期间，延迟器660的输出与NAND门650的输出相同，而反相器670的输出相反。因此，如以下真值表所示，在稳态操作中，斜坡选择电路600的输出与输入Q相同(或是输入Q*的反转)。
Figure BDA0003768148580000121
当输入从第一电平过渡到第二电平时，延迟器660在预定时间段内继续输出第一电平。在稳态期间，到NAND门630的输入Q和到NAND门640的反转Q*输入是相同的。然而，在从低到高输入过渡期间，Q过渡(从低到高)比Q*(从高到低)更快，而在从高到低输入过渡期间，Q*过渡(从低到高)比Q(从高到低)更快。通过使用斜坡选择电路600，一旦Q或Q*中的更快者过渡，输出信号就过渡，从而使得选择过渡得越快的信号。因此，以下真值表示出当Q已从0过渡到1但Q*尚未改变时以及当Q*已从0过渡到1(因此反转的Q*已从1过渡到0)但Q尚未改变时的结果。
Figure BDA0003768148580000122
图7示出根据实施例的实例输入波形710、输出波形750、中间波形720、730和740以及延迟器波形760。还示出对应于输入波形710的过渡时间的时间点770和780。输入波形710对应于图6的电平移位器610的输入。第一时间段的输入为低(VSS)，第二时间段的输入为高(VDD)，并且第三时间段的输入为低。低压与高压之间的过渡(相对)对称。
中间波形720对应于来自图6的电平移位器610的输出Q。Q在第一时间段为低(VNN)，在第二时间段为高(VDD)，并且在第三时间段为低。从低到高(第一时间段与第二时间段之间)的过渡比从高到低(第二时间段与第三时间段之间)的过渡快。
中间波形730对应于来自图6的电平移位器610的输出Q*。Q*在第一时间段为高(VDD)，在第二时间段为低(VNN)，并且在第三时间段为高。从高到低(第一时间段与第二时间段之间)的过渡比从低到高(第二时间段与第三时间段之间)的过渡慢。
中间波形740对应于由图6的反相器620输出的反转的Q*信号。中间波形740是中间波形730的反转波形。如图7所示，中间波形740的反转的Q*信号具有在过渡时间上不同于中间波形720中所示的Q信号的过渡。因此，在时间点770，输入波形710和中间波形720处于过渡电压，但中间波形740尚未达到过渡电压。相反，在时间点780，输入波形710和中间波形740处于过渡电压，但中间波形720尚未达到过渡电压。
输出波形750对应于图6的斜坡选择电路600的输出。输出在第一时间段为低(VNN)，在第二时间段为高(VDD)，并且在第三时间段为低。低压与高压之间的过渡是对称的，即使中间波形720-740中没有一个具有对称过渡。
延迟器波形760对应于图6的延迟器660的输出。延迟器波形760与输出波形750相同，延迟了预定时间段t。时间段t等于或大于中间波形720-740的最长过渡时间。因此，在过渡期间，延迟器波形760保持过渡前电压值，并且在稳态操作期间，延迟器波形760的电压与输出波形750的电压相同。
通过与对应于从电平移位器610输出的Q的中间波形720相比，输出波形750延迟了反相器620和NAND门630-650的传播时间。然而，由于这些简单元件的时间传播比电平移位器610中使用的晶体管的开关时间快得多(例如，低两个或三个数量级)，因此额外的传播延迟可以忽略不计。
图8是根据本公开的一些实施例的流程图，示出在执行电压电平过渡时间缩短时由半导体装置(例如，存储器装置)执行的方法800的操作。方法800包含步骤810、820、830、840、850和860。作为实例而非限制，方法800被描述为由图6的电平移位器610和斜坡选择电路600执行。
在步骤810，电平移位器610接收第一功率域中的输入。电平移位器610提供第二功率域中的第一输出(例如，Q)和第二输出(例如，Q*)(步骤820和830)。在稳态下，第二输出可以是第一输出的反转输出，但在从一个二进制状态过渡到另一个二进制状态期间，所述两个输出可能在逻辑上等效。
在步骤840，斜坡选择电路600接收来自电平移位器610的第一输出和第二输出作为输入。在步骤850，斜坡选择电路600反转第二输出(例如，使用反相器620)。
在步骤860，斜坡选择电路提供第一输出或反转的第二输出(例如，通过使用NAND门630-650、延迟器660和反相器670)。所提供的输出可以是在步骤810中接收到的输入到第二功率域的转换，其平均过渡时间低于从电平移位器610接收到的两个输出中的任何一个。
图9是根据一些实例实施例的框图，示出控制半导体装置(例如，集成电路)的制造的计算机900的部件。不必在各种实施例中使用所有部件。例如，客户端、服务器、自治系统和基于云的网络资源可以各自使用不同的部件集，或者在服务器的情况下，例如使用更大的存储装置。
呈计算机900(也称为计算装置900和计算机系统900)形式的一个实例计算装置可以包含处理器905、存储器存储装置910、可移动存储装置915和不可移动存储装置920，所有这些都通过总线940连接。尽管实例计算装置被示为并描述为计算机900，但在不同的实施例中，计算装置可以呈不同的形式。例如，计算装置可以是智能手机、平板电脑、智能手表，或包含与图9所示和描述的相同或类似的元件的其它计算装置。智能手机、平板电脑和智能手表等装置统称为“移动装置”。此外，尽管各种数据存储元件被示为计算机900的一部分，但存储装置也可以或替代地包含可经由网络(例如，互联网)存取的基于云的存储装置，或基于服务器的存储装置。
存储器910可以包含易失性存储器945和非易失性存储器950，并且可以存储程序955。计算机900可以包含或可以存取包含各种计算机可读媒体的计算环境，各种计算机可读媒体例如易失性存储器945；非易失性存储器950；可移动存储装置915；和不可移动存储装置920。计算机存储装置包含随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)、快闪存储器或其它存储器技术、光盘只读存储器(CD ROM)、数字多功能盘(DVD)或其它光盘存储装置、盒式磁带、磁带、磁盘存储装置或其它磁存储器装置，或能够存储计算机可读指令的任何其它媒体。
计算机900可以包含或可以存取包含输入接口925、输出接口930和通信接口935的计算环境。输出接口930可以连接到或包含也可以用作输入装置的显示装置，例如触摸屏。输入接口925可以连接到或包含触摸屏、触摸板、鼠标、键盘、相机、一或多个装置特定按钮、集成在计算机900内或经由有线或无线数据连接耦合到所述计算机的一或多个传感器以及其它输入装置中的一或多个。计算机900可以使用通信接口935在网络环境中操作，以连接到一或多个远程计算机，例如数据库服务器。远程计算机可包含个人计算机(PC)、服务器、路由器、网络PC、对等装置或其它共同网络节点等。通信接口935可连接到局域网(LAN)、广域网(WAN)、蜂窝网络、WiFi网络、蓝牙网络或其它网络。
存储在计算机可读媒体上的计算机指令(例如，存储在存储器存储装置910中的程序955)可由计算机900的处理器105执行。硬盘驱动器、CD-ROM和RAM是包含非暂时性计算机可读媒体的制品的一些实例，例如存储装置。术语“计算机可读媒体”和“存储器装置”不包含载波，因为认为载波过于瞬时。“计算机可读非瞬时性媒体”包含所有类型的计算机可读媒体，包括磁存储媒体、光存储媒体、快闪媒体和固态存储媒体。应理解，软件可安装在计算机中并与计算机一起出售。替代地，可获得软件并将其加载到计算机中，包含通过物理媒体或分布系统获得软件，包含例如从软件创建者拥有的服务器或从软件创建者未拥有但使用的服务器获得软件。例如，软件可存储在服务器上以用于在互联网上分发。
程序955示为包含配置模块960以及布局和路由模块965。本文描述的任何一或多个模块可使用硬件(例如机器的处理器、专用集成电路(ASIC)、FPGA或其任何合适的组合)实施。此外，这些模块中的任何两个或更多个可以组合成单个模块，并且用于单个模块的本文描述的功能可以在多个模块之中细分。此外，根据不同实例实施例，本文中描述为在单个机器、数据库或装置内实现的模块可跨多个机器、数据库或装置分布。
配置模块960提供用户界面，以允许用户提供集成电路的配置。例如，用户界面可以允许用户识别指定配置的硬件设计语言(HDL)文件。
布局和路由模块965基于配置制造集成电路。例如，布局和路由模块965可以控制用于控制制备的半导体晶片的光刻的光掩模的制造。
图10示出实例机器1000的框图，可利用所述机器、在所述机器中或通过所述机器实施本文论述的任何一或多种技术(例如，方法)。如本文所描述，实例可以包含机器1000中的逻辑或多个部件或机制，或者可以通过这些逻辑或部件或机制进行操作。电路(例如，处理电路)是在机器1000的有形实体中实施的电路的集合，包含硬件(例如，简单电路、门、逻辑等)。电路成员资格可随时间推移为灵活的。电路包含在操作时可单独或组合地执行特定任务的成员。在实例中，可以不可改变的方式设计电路的硬件以进行特定操作(例如，硬连线)。在实例中，电路的硬件可包含可变连接的物理部件(例如，执行单元、晶体管、简单电路等)，包含以物理方式修改(例如，不变的大量粒子的磁、电、可移动放置等)以对特定操作进行编码的指令的机器可读媒体。在连接物理部件时，改变硬件组成部分的根本电性质，例如从绝缘体变为导体，或反之亦然。指令使得嵌入式硬件(例如，执行单元或加载机构)能够经由可变连接以硬件创建电路的构件以在处于操作中时实行特定操作的部分。因此，在实例中，机器可读媒体元件是电路的一部分或在装置操作时以通信方式耦合到电路的其它部件。在实例中，物理部件中的任一个可以用于多于一个电路中的多于一个部件中。例如，在操作下，执行单元可在一个时间点用于第一电路中的第一电路，且由第一电路中的第二电路重新使用，或在不同时间由第二电路中的第三电路重新使用。下面是关于机器1000的这些部件的额外实例。
在替代实施例中，机器1000可以用作独立装置或可以连接(例如，联网)到其它机器。在联网部署中，机器1000可在服务器-客户端网络环境中以服务器机器、客户端机器或这两者的能力操作。在实例中，机器1000可以充当对等式(P2P)(或其它分布式)网络环境中的对等式机器。机器1000可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令的任何机器。此外，虽然仅示出单个机器，但术语“机器”还应被视为包括单独或联合执行一组(或多组)指令以执行本文论述的方法论中的任何一或多种的任何机器集合，如云计算、软件即服务(software as a service，SaaS)、其它计算机集群配置。
机器1000(例如，计算机系统)可以包含硬件处理器1002(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合)、主存储器1004、静态存储器1006(例如，用于固件的存储器或存储装置、微码、基本输入输出(BIOS)、统一可扩展固件接口(UEFI)等)，以及大容量存储装置1008(例如，硬盘驱动器、磁带驱动器、快闪存储装置或其它块装置)，其中一些或全部可以经由互连件1030(例如，总线)彼此通信。机器1000还可以包含显示装置1010、字母数字输入装置1012(例如，键盘)和用户界面(UI)导航装置1014(例如，鼠标)。在实例中，显示装置1010、输入装置1012和UI导航装置1014可以是触摸屏显示器。机器1000还可以包含信号生成装置1018(例如，扬声器)、网络接口装置1020和一或多个传感器1016，例如全球定位系统(GPS)传感器、罗盘、加速计或其它传感器。机器1000可包含输出控制器1028，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
硬件处理器1002、主存储器1004、静态存储器1006或大容量存储装置1008的寄存器可以是或包含机器可读媒体1022，其上存储数据结构或指令1024的一或多个集合(例如，软件)，这些数据结构或指令体现了本文所述的任何一或多种技术或功能或由其使用。在由机器1000执行期间，指令1024还可以完全或至少部分驻留在硬件处理器1002、主存储器1004、静态存储器1006或大容量存储装置1008的任何寄存器中。在实例中，硬件处理器1002、主存储器1004、静态存储器1006或大容量存储装置1008的一个或任意组合可以构成机器可读媒体1022。虽然机器可读媒体1022被示为单个媒体，但术语“机器可读媒体”可以包含被配置成存储一或多个指令1024的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓存和服务器)。
术语“机器可读媒体”可以包含能够存储、编码或携带由机器1000执行的指令并且使机器1000执行本公开的任何一或多种技术的任何媒体，或者能够存储、编码或携带由此类指令使用或与之相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器、光学媒体、磁性媒体和信号(例如，射频信号、其它基于光子的信号、声音信号等)。在实例中，非暂时性机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量，且因此为物质组成。因此，非暂时性机器可读媒体是不包含暂时性传播信号的机器可读媒体。非暂时性机器可读媒体的具体实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可拆卸磁盘；磁光盘；和CD-ROM和DVD-ROM盘。
在实例中，存储或以其它方式提供在机器可读媒体1022上的信息可表示指令1024，例如指令1024本身或可从其导出指令1024的格式。可从其导出指令1024的此格式可包含源码、已编码指令(例如，呈压缩或加密形式)、已封装指令(例如，拆分成多个封装)等。机器可读媒体1022中表示指令1024的信息可以通过处理电路处理为指令，以实施本文讨论的任何操作。例如，从信息导出指令1024(例如，由处理电路进行处理)可以包含：编译(例如，从源代码、目标代码等)、解释、加载、组织(例如，动态或静态链接)、编码、解码、加密、解密、打包、解包或以其它方式将信息操纵到指令1024中。
在实例中，指令1024的导出可以包含信息的汇编、编译或解释(例如，通过处理电路)，以从机器可读媒体1022提供的一些中间或预处理格式创建指令1024。当信息以多个部分提供时，可以组合、解包和修改以创建指令1024。例如，信息可以在一或多个远程服务器上的多个压缩源代码包(或目标代码或二进制可执行代码等)中。源代码封装可在通过网络传输时被加密，并且在必要时被解密、解压缩、汇编(例如，链接)，并且在本地机器处被编译或解释(例如，到可独立执行的库中等)，并且由本地机器执行。
指令1024可进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置1020使用传输媒体在通信网络1026上传输或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝式网络)、普通老式电话(POTS)网络和无线数据网络(例如，被称为
Figure BDA0003768148580000181
的电气电子工程师学会(IEEE)802.11标准系列、被称为
Figure BDA0003768148580000182
的IEEE 802.16标准系列)、IEEE 802.15.4标准系列、对等(P2P)网络等。在实例中，网络接口装置1020可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到网络1026。在实例中，网络接口装置1020可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。术语“传输媒体”应被视为包含能够存储、编码或载送指令以由机器1000执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此软件的通信的其它无形媒体。传输媒体是机器可读媒体。
可在机器1000内使用电平移位器以向不同部件提供不同电压范围的二进制信号。例如，处理器1002可以在第一功率域中操作，互连件1030可以在第二功率域中操作，主存储器1004可以在第三功率域中操作，静态存储器1006可以在第四功率域中操作，大容量存储装置1008可以在第五功率域中操作，网络接口装置1020可以在第六功率域中操作，等。因此，可以将电平移位器(或一对电平移位器，一个用于输入且一个用于输出)置于在不同功率域中工作的任何两个部件之间。使用本文描述的系统和方法，缩短了来自电平移位器的输出信号的过渡时间，从而允许机器1000的部件更高效地操作、更高的时钟速度或其任何合适的组合。
为了更好地说明本文中所描述的方法和设备，一组非限制性实例实施例在下文阐述为带编号的实例。
实例1是一种电路，其包括：电平移位器，其：接收第一功率域中的输入；提供第二功率域中的第一输出；和提供所述第二功率域中的第二输出；以及斜坡选择电路，其：接收来自所述电平移位器的所述第一输出和所述第二输出作为输入；反转所述第二输出；和提供所述第一输出和反转的第二输出中的一个作为所述斜坡选择电路的输出。
在实例2中，实例1的主题包含其中：所述斜坡选择电路包括延迟电路，所述延迟电路接收所述斜坡选择电路的所述输出作为输入；并且所述斜坡选择电路基于所述延迟电路的输出选择所提供的所述第一输出和所述反转的第二输出中的一个。
在实例3中，实例2的主题包含其中所述延迟电路提供延迟了预定时间段的所述延迟电路的所述输入作为输出。
在实例4中，实例3的主题包含其中所述斜坡选择电路包括NAND门，所述NAND门将来自所述延迟电路的反转的输出和所述电平移位器的所述第一输出用作输入。
在实例5中，实例3-4的主题包含其中所述斜坡选择电路包括NAND门，所述NAND门将所述延迟电路的所述输出和所述电平移位器的所述反转的第二输出用作输入。
在实例6中，实例1-5的主题包含其中：所述第一功率域中的所述输入包括二进制信号；所述第一输出的稳态输出包括所述第二功率域中的所述二进制信号；并且所述第二输出的稳态输出包括所述第二功率域中的所述二进制信号的反转信号。
在实例7中，实例6的主题包含其中：响应于所述输入二进制信号在所述第一功率域中从第一状态到第二状态的过渡：所述第一输出在第一时间段内在所述第二功率域中从所述第一状态过渡到所述第二状态；并且所述第二输出在第二时间段内在所述第二功率域中从所述第二状态过渡到所述第一状态。
在实例8中，实例7的主题包含其中：所述第一时间段不等于所述第二时间段。
在实例9中，实例8的主题包含其中：响应于所述输入二进制信号在所述第一功率域中从所述第一状态到所述第二状态的所述过渡：所述斜坡选择电路的所述输出在第三时间段内在所述第二功率域中从所述第一状态过渡到所述第二状态，所述第三时间段是所述第一时间段和所述第二时间段中的较短时间段。
在实例10中，实例9的主题包含其中：所述斜坡选择电路基于所述第一时间段和所述第二时间段选择所提供的所述第一输出和所述反转的第二输出中的一个。
在实例11中，实例7-10的主题包含其中所述延迟电路提供延迟了至少所述第一时间段和所述第二时间段中的较长者的所述延迟电路的所述输入作为输出。
实例12是一种方法，其包括：通过电平移位器接收第一功率域中的输入；通过所述电平移位器提供第二功率域中的第一输出；通过所述电平移位器提供所述第二功率域中的第二输出；通过斜坡选择电路接收来自所述电平移位器的所述第一输出和所述第二输出作为输入；通过所述斜坡选择电路反转所述第二输出；以及通过所述斜坡选择电路提供所述第一输出和反转的第二输出中的一个作为输出。
在实例13中，实例12的主题包含通过所述斜坡选择电路的延迟电路部件接收所述斜坡选择电路的所述输出作为输入；以及通过所述斜坡选择电路基于所述延迟电路部件的输出选择所述第一输出和所述反转的第二输出中的所述一个。
在实例14中，实例13的主题包含通过所述延迟电路提供延迟了预定时间段的所述延迟电路的所述输入作为输出。
在实例15中，实例14的主题包含通过所述斜坡选择电路的NAND门部件接收来自所述延迟电路的反转的输出和所述电平移位器的所述第一输出作为输入。
在实例16中，实例14-15的主题包含通过所述斜坡选择电路的NAND门部件接收所述延迟电路的所述输出和所述电平移位器的所述反转的第二输出作为输入。
在实例17中，实例12-16的主题包含其中：所述接收所述第一功率域中的所述输入包括接收二进制信号；所述提供所述第二功率域中的所述第一输出包括在稳态下提供所述第二功率域中的所述二进制信号；并且所述提供所述第二功率域中的所述第二输出包括在稳态下提供所述第二功率域中的所述二进制信号的反转信号。
在实例18中，实例17的主题包含响应于所述输入在所述第一功率域中从第一二进制状态到第二二进制状态的过渡：通过所述电平移位器将所述第一输出在第一时间段内在所述第二功率域中从所述第一二进制状态过渡到所述第二二进制状态；以及通过所述电平移位器将所述第二输出在第二时间段内在所述第二功率域中从所述第二二进制状态过渡到所述第一二进制状态。
在实例19中，实例18的主题包含其中：所述第一时间段不等于所述第二时间段。
在实例20中，实例19的主题包含其中：响应于所述输入二进制信号在所述第一功率域中从所述第一状态到所述第二状态的所述过渡：所述斜坡选择电路的所述输出在第三时间段内在所述第二功率域中从所述第一状态过渡到所述第二状态，所述第三时间段是所述第一时间段和所述第二时间段中的较短时间段。
在实例21中，实例20的主题包含通过所述斜坡选择电路基于所述第一时间段和所述第二时间段选择所提供的所述第一输出和所述反转的第二输出中的一个。
在实例22中，实例18-21的主题包含其中所述延迟电路的所述预定时间段至少是所述第一时间段和所述第二时间段中的较长者。
实例23是一种半导体，其包括：第一组件，其在第一功率域中工作；存储器阵列，其在第二功率域中工作；以及电平移位器组件，其连接到所述第一组件，所述电平移位器组件包括：第一反相器，其在所述第一功率域中工作并耦合到所述第一组件的输出；第一晶体管，其耦合到所述第一组件的所述输出和所述电平移位器组件的第一输出，所述电平移位器组件的所述第一输出在所述第二功率域中工作；和第二晶体管，其耦合到所述第一反相器的输出和所述电平移位器组件的第二输出，所述电平移位器组件的所述第二输出在所述第二功率域中工作；以及斜坡选择组件，其连接到所述电平移位器组件和所述存储器阵列，所述斜坡选择组件包括：第二反相器，其耦合到所述电平移位器组件的所述第二输出；一或多个逻辑门，其在所述电平移位器组件的所述第一输出和所述第二反相器的输出之间进行选择；以及将所选输出提供到所述存储器阵列。
实例24是至少一种机器可读媒体，其包含指令，所述指令在由处理电路执行时使得所述处理电路执行操作以实施实例1-23中的任一者。
实例25是一种设备，其包括用于实施实例1-23中的任一者的构件。
实例26是一种系统，其用于实施实例1-23中的任一者。
实例27是一种方法，其用于实施实例1-23中的任一者。
以上详细描述包括对附图的参考，所述附图形成所述详细描述的一部分。附图借助于说明示出其中可实践本公开的主题的具体实施例。这些实施例在本文中也被称作“实例”。此类实例可包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示或所描述的那些元件的实例。此外，本发明人还预期使用相对于特定实例(或其一个或更多个方面)或相对于本文展示或描述的其它实例(或其一个或更多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一个或更多个方面)。
在本文件中，如专利文件中常见，使用术语“一”以包含一个或多于一个，这与“至少一个”或“一个或更多个”的任何其它例子或用途无关。在此文档中，除非另外指示，否则术语“或”用于指代非排他性的或，使得“A或B”可以包含“A而非B”、“B而非A”，以及“A和B”。在所附权利要求书中，术语“包含(including)”和“其中(in which)”用作相应术语“包括(comprising)”和“其中(wherein)”的简洁英文等效术语。并且，在所附权利要求书中，术语“包含”和“包括”是开放的，也就是说，包含除了权利要求项中列在此类术语之后的那些要素之外的要素的系统、装置、物品或过程仍被认为属于所述权利要求项的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标签，并且并不意图对其对象施加数字要求。
以上描述意在为说明性的，而不是限制性的。例如，上文所描述的实例(或其一或多个方面)可以彼此组合使用。如所属领域的一般技术人员在查阅以上描述后可使用其它实施例。所述摘要在遵守以下理解的情况下提交：其将不会用于解释或限制权利要求的范围或含义。同样，在以上详细描述中，可以将各种特性分组在一起以简化本公开。此情况不应解释为期望未要求的揭示特征对任何权利要求来说是必需的。实际上，本发明主题可在于比特定公开的实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且经考虑此类实施例可以各种组合或排列彼此组合。本发明主题的范围应通过参考所附权利要求书以及此类权利要求书所赋予的等效物的完整范围来确定。

Claims (23)

1.一种半导体装置，其包括：
电平移位器，其：
接收第一功率域中的输入；
提供第二功率域中的第一输出；和
提供所述第二功率域中的第二输出；以及
斜坡选择电路，其：
接收来自所述电平移位器的所述第一输出和所述第二输出作为输入；
反转所述第二输出；和
提供所述第一输出和反转的第二输出中的一个作为所述斜坡选择电路的输出。
2.根据权利要求1所述的半导体装置，其中：
所述斜坡选择电路包括延迟电路，所述延迟电路接收所述斜坡选择电路的所述输出作为输入；并且
所述斜坡选择电路基于所述延迟电路的输出选择所提供的所述第一输出和所述反转的第二输出中的一个。
3.根据权利要求2所述的半导体装置，其中所述延迟电路提供延迟了预定时间段的所述延迟电路的所述输入作为输出。
4.根据权利要求3所述的半导体装置，其中所述斜坡选择电路包括NAND门，所述NAND门将来自所述延迟电路的反转的输出和所述电平移位器的所述第一输出用作输入。
5.根据权利要求3所述的半导体装置，其中所述斜坡选择电路包括NAND门，所述NAND门将所述延迟电路的所述输出和所述电平移位器的所述反转的第二输出用作输入。
6.根据权利要求1所述的半导体装置，其中：
所述第一功率域中的所述输入包括二进制信号；
所述第一输出的稳态输出包括所述第二功率域中的所述二进制信号；并且
所述第二输出的稳态输出包括所述第二功率域中的所述二进制信号的反转信号。
7.根据权利要求6所述的半导体装置，其中：
响应于所述输入二进制信号在所述第一功率域中从第一状态到第二状态的过渡：
所述第一输出在第一时间段内在所述第二功率域中从所述第一状态过渡到所述第二状态；并且
所述第二输出在第二时间段内在所述第二功率域中从所述第二状态过渡到所述第一状态。
8.根据权利要求7所述的半导体装置，其中：
所述第一时间段不等于所述第二时间段。
9.根据权利要求8所述的半导体装置，其中：
响应于所述输入二进制信号在所述第一功率域中从所述第一状态到所述第二状态的所述过渡：
所述斜坡选择电路的所述输出在第三时间段内在所述第二功率域中从所述第一状态过渡到所述第二状态，所述第三时间段是所述第一时间段和所述第二时间段中的较短时间段。
10.根据权利要求9所述的半导体装置，其中：
所述斜坡选择电路基于所述第一时间段和所述第二时间段选择所提供的所述第一输出和所述反转的第二输出中的一个。
11.根据权利要求7所述的半导体装置，其中所述延迟电路提供延迟了至少所述第一时间段和所述第二时间段中的较长者的所述延迟电路的所述输入作为输出。
12.一种方法，其包括：
通过电平移位器接收第一功率域中的输入；
通过所述电平移位器提供第二功率域中的第一输出；
通过所述电平移位器提供所述第二功率域中的第二输出；
通过斜坡选择电路接收来自所述电平移位器的所述第一输出和所述第二输出作为输入；
通过所述斜坡选择电路反转所述第二输出；以及
通过所述斜坡选择电路提供所述第一输出和反转的第二输出中的一个作为输出。
13.根据权利要求12所述的方法，其进一步包括：
通过所述斜坡选择电路的延迟电路部件接收所述斜坡选择电路的所述输出作为输入；以及
通过所述斜坡选择电路基于所述延迟电路部件的输出选择所述第一输出和所述反转的第二输出中的所述一个。
14.根据权利要求13所述的方法，其进一步包括：
通过所述延迟电路提供延迟了预定时间段的所述延迟电路的所述输入作为输出。
15.根据权利要求14所述的方法，其进一步包括：
通过所述斜坡选择电路的NAND门部件接收来自所述延迟电路的反转的输出和所述电平移位器的所述第一输出作为输入。
16.根据权利要求14所述的方法，其进一步包括：
通过所述斜坡选择电路的NAND门部件接收所述延迟电路的所述输出和所述电平移位器的所述反转的第二输出作为输入。
17.根据权利要求12所述的方法，其中：
所述接收所述第一功率域中的所述输入包括接收二进制信号；
所述提供所述第二功率域中的所述第一输出包括在稳态下提供所述第二功率域中的所述二进制信号；并且
所述提供所述第二功率域中的所述第二输出包括在稳态下提供所述第二功率域中的所述二进制信号的反转信号。
18.根据权利要求17，其进一步包括：
响应于所述输入在所述第一功率域中从第一二进制状态到第二二进制状态的过渡：
通过所述电平移位器将所述第一输出在第一时间段内在所述第二功率域中从所述第一二进制状态过渡到所述第二二进制状态；以及
通过所述电平移位器将所述第二输出在第二时间段内在所述第二功率域中从所述第二二进制状态过渡到所述第一二进制状态。
19.根据权利要求18所述的方法，其中：
所述第一时间段不等于所述第二时间段。
20.根据权利要求19所述的方法，其进一步包括：
响应于所述输入二进制信号在所述第一功率域中从所述第一状态到所述第二状态的所述过渡：
将所述斜坡选择电路的所述输出在第三时间段内在所述第二功率域中从所述第一状态过渡到所述第二状态，所述第三时间段是所述第一时间段和所述第二时间段中的较短时间段。
21.根据权利要求20所述的方法，其进一步包括：
通过所述斜坡选择电路基于所述第一时间段和所述第二时间段选择所提供的所述第一输出和所述反转的第二输出中的一个。
22.根据权利要求18所述的方法，其中所述延迟电路的所述预定时间段至少是所述第一时间段和所述第二时间段中的较长者。
23.一种存储器装置，其包括：
第一组件，其在第一功率域中工作；
存储器阵列，其在第二功率域中工作；以及
电平移位器组件，其连接到所述第一组件，所述电平移位器组件包括：
第一反相器，其在所述第一功率域中工作并耦合到所述第一组件的输出；
第一晶体管，其耦合到所述第一组件的所述输出和所述电平移位器组件的第一输出，所述电平移位器组件的所述第一输出在所述第二功率域中工作；和
第二晶体管，其耦合到所述第一反相器的输出和所述电平移位器组件的第二输出，所述电平移位器组件的所述第二输出在所述第二功率域中工作；以及
斜坡选择组件，其连接到所述电平移位器组件和所述存储器阵列，所述斜坡选择组件包括：
第二反相器，其耦合到所述电平移位器组件的所述第二输出；
一或多个逻辑门，其
在所述电平移位器组件的所述第一输出和所述第二反相器的输出之间进行选择；以及
将所选输出提供到所述存储器阵列。
CN202210892556.0A 2021-07-29 2022-07-27 电压电平移位器过渡时间缩短 Withdrawn CN115694470A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/388,359 2021-07-29
US17/388,359 US11854647B2 (en) 2021-07-29 2021-07-29 Voltage level shifter transition time reduction

Publications (1)

Publication Number Publication Date
CN115694470A true CN115694470A (zh) 2023-02-03

Family

ID=85037673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210892556.0A Withdrawn CN115694470A (zh) 2021-07-29 2022-07-27 电压电平移位器过渡时间缩短

Country Status (2)

Country Link
US (1) US11854647B2 (zh)
CN (1) CN115694470A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313787B1 (ko) * 1999-12-30 2001-11-26 박종섭 반도체 메모리 장치의 워드라인 구동 회로
JP2001312893A (ja) * 2000-04-28 2001-11-09 Toshiba Corp 半導体装置
JP4089704B2 (ja) * 2005-06-13 2008-05-28 セイコーエプソン株式会社 半導体集積回路
US7355905B2 (en) * 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
KR100781980B1 (ko) * 2006-11-02 2007-12-06 삼성전자주식회사 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법
US9331699B2 (en) 2014-01-08 2016-05-03 Micron Technology, Inc. Level shifters, memory systems, and level shifting methods
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10360958B2 (en) * 2017-06-08 2019-07-23 International Business Machines Corporation Dual power rail cascode driver
US10396795B1 (en) 2018-03-20 2019-08-27 Micron Technology, Inc. Boosted high-speed level shifter
US10651832B2 (en) * 2018-08-10 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter
CN111342541B (zh) * 2018-12-19 2021-04-16 智原微电子(苏州)有限公司 电源切换电路
KR20210074846A (ko) * 2019-12-12 2021-06-22 에스케이하이닉스 주식회사 입력 회로를 포함하는 메모리 장치 및 메모리 시스템
US10985738B1 (en) 2020-02-04 2021-04-20 Micron Technology, Inc. High-speed level shifter
US20230010835A1 (en) * 2021-07-08 2023-01-12 Novatek Microelectronics Corp. Output circuit and related control method with pumping compensation

Also Published As

Publication number Publication date
US20230036502A1 (en) 2023-02-02
US11854647B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
TWI756297B (zh) 記憶體系統及其操作方法
JP7224689B2 (ja) 誤り訂正及びデータスクラビング回路を備えたメモリシステム
US9454430B2 (en) Method for controlling memory apparatus, and associated memory apparatus and controller thereof
US10656995B2 (en) Copy-back operations in a memory device
JP6106903B2 (ja) クロスポイント不揮発性メモリに格納されたデータのリフレッシュ
CN108257637B (zh) 存储器系统及其操作方法
KR20200036050A (ko) 리플로우-보호
US10430108B2 (en) Concurrent copying of first and second subsets of pages from media such as SLC NAND to media such as QLC or MLC NAND for completion of copying of data
CN113127244B (zh) 用于转储错误日志的实时触发
JP2010020715A (ja) 半導体メモリコントローラおよび半導体メモリシステム
US11861167B2 (en) Maintenance operations for memory devices
TW201508744A (zh) 半導體記憶體設備
CN110047526B (zh) 包括校准设备的存储设备
KR20210086988A (ko) 동적 프로그래밍 전압을 포함한 메모리 디바이스
US11887680B2 (en) Reducing program verifies for multi-level NAND cells
CN110349615B (zh) 控制器、其操作方法及包括控制器的存储器系统
US11854647B2 (en) Voltage level shifter transition time reduction
US10049752B1 (en) Method and apparatus for process corner compensation for memory state sensing
US11538535B2 (en) Apparatus for rapid data destruction
US11392292B2 (en) Maintenance operations for memory devices
US20180074711A1 (en) Memory system and method for operating the same
US9966121B2 (en) Comparison circuits and semiconductor devices employing the same
US10879938B2 (en) Erasure coding to mitigate media defects for distributed die ECC
CN111538609A (zh) 存储器装置中的主机查询响应生成
US20240069768A1 (en) Host-initiated and auto-initiated non-volatile memory refresh

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20230203

WW01 Invention patent application withdrawn after publication