CN110036492A - 将微装置集成到系统衬底中 - Google Patents

将微装置集成到系统衬底中 Download PDF

Info

Publication number
CN110036492A
CN110036492A CN201780072978.0A CN201780072978A CN110036492A CN 110036492 A CN110036492 A CN 110036492A CN 201780072978 A CN201780072978 A CN 201780072978A CN 110036492 A CN110036492 A CN 110036492A
Authority
CN
China
Prior art keywords
layer
substrate
microdevice
box
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780072978.0A
Other languages
English (en)
Other versions
CN110036492B (zh
Inventor
格拉姆雷扎·查济
埃桑诺拉·法蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vuereal Inc
Original Assignee
Vuereal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CA2984214A external-priority patent/CA2984214A1/en
Application filed by Vuereal Inc filed Critical Vuereal Inc
Publication of CN110036492A publication Critical patent/CN110036492A/zh
Application granted granted Critical
Publication of CN110036492B publication Critical patent/CN110036492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Paper (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Selective Calling Equipment (AREA)

Abstract

在微装置集成过程中，提供施体衬底，将在所述施体衬底上进行初始制造和像素化步骤以限定微装置，所述微装置包含夹置在顶部导电层与底部导电层之间的功能层，例如发光层。然后，所述微装置转移到系统衬底以供最终化和电子控制集成。所述转移可以通过各种方式促进，包含提供连续的发光功能层、所述施体衬底上的可破坏的锚固件、实现热传递技术的临时中间衬底或具有可破坏的衬底键合层的临时中间衬底。

Description

将微装置集成到系统衬底中
相关申请的交叉引用
本申请主张于2016年11月25日提交的美国临时专利申请序列号62/426,353、于2017年3月20日提交的美国临时专利申请序列号62/473,671、于2017年4月7日提交的美国临时专利申请序列号62/482,899、于2017年6月5日提交的美国临时专利申请序列号62/515,185以及于2017年10月30日提交的加拿大专利申请号2,984,214的优先权和权益，这些专利申请中的每一个通过引用以其全文结合在本文中。
技术领域
本申请涉及将微装置集成到系统衬底中，并且具体地说涉及将微装置从施体衬底转移到系统衬底。
背景技术
本发明的目的是通过提供用于将微装置从施体衬底转移到系统衬底的系统和方法来克服现有技术的缺点。
发明内容
因此，本发明涉及一种制造像素化结构的方法，所述方法包括：
提供施体衬底；
在所述施体衬底上沉积第一导电层；
在所述第一导电层上沉积完全或部分连续的发光功能层；
在所述功能层上沉积第二导电层；
图案化所述第二导电层，从而形成像素化结构；
为每个像素化结构提供键合触点；
将所述键合触点固定到系统衬底；以及
去除所述施体衬底。
在一个实施例中，通过连续像素化使所述微装置变成阵列。
在另一个实施例中，通过填充所述微装置之间的空位将所述装置分离并转移到中间衬底。
在另一个实施例中，在转移到中间衬底之后对所述微装置进行后处理。
附图说明
将参照表示本发明的优选实施例的附图更详细地描述本发明，在附图中：
图1A展示了根据本发明的实施例的处于施体衬底上的侧向功能结构的横截面视图；
图1B展示了具有沉积在其上的电流分布层的图1A的侧向结构的横截面视图；
图1C展示了在图案化顶部介电导电层和沉积第二介电层之后的图1B的侧向结构的横截面视图；
图1D展示了在图案化第二介电层之后的侧向结构的横截面视图；
图1E展示了在沉积和图案化焊盘之后的侧向结构的横截面视图；
图1F展示了在通过键合区域键合到系统衬底从而形成集成结构之后的侧向结构的横截面视图；
图1G展示了在去除施体衬底和图案化底部电极之后的集成结构的横截面视图；
图2A展示了具有焊盘层的施体衬底上的侧向功能结构的另一个实施例的横截面视图；
图2B展示了在图案化焊盘层和接触层和电流分布层之后的图2A的侧向结构的横截面视图；
图2C展示了在填充图案化后焊盘之间的距离之后的图2A的侧向结构的横截面视图；
图2D展示了通过图案化焊盘对齐和键合到系统衬底的图2A的侧向结构的横截面视图；
图2E展示了去除了装置衬底的图2A的侧向结构的横截面视图；
图3A展示了装置(施体)衬底上的台面结构的横截面视图；
图3B展示了填充图3A的台面结构之间的空白空间的步骤的横截面视图；
图3C展示了将图3B的装置(台面结构)转移到临时衬底的步骤的横截面视图；
图3D展示了将图3C的装置对齐和键合到系统衬底的步骤的横截面视图；
图3E展示了将装置转移到系统衬底的步骤的横截面视图；
图3F展示了热转移步骤的热曲线；
图4A展示了具有槽和转移到其上的装置的临时衬底的横截面视图；
图4B展示了在从装置空间与槽之间清理填料之后的图4A的临时衬底的横截面视图；
图4C展示了通过破坏所释放表面将装置转移到系统衬底的步骤的横截面视图；
图5A展示了在填充层中具有不同锚固件的微装置的实施例的横截面视图；
图5B展示了在对填充层进行后处理之后的微装置的实例的横截面视图；
图5C展示了图5B的微装置的俯视图；
图5D展示了用于将微装置转移到另一衬底的转移步骤的横截面视图；以及
图5E展示了将微装置转移到衬底的横截面视图；
图6A展示了根据另一个实施例的装置(施体)衬底上的台面结构的横截面视图；
图6B展示了填充图3A的台面结构之间的空白空间的步骤的横截面视图；
图6C展示了将图6B的装置(台面结构)转移到临时衬底的步骤的横截面视图；
图6D展示了去除图6C的底部导电层的部分的步骤的横截面视图；
图6E展示了在填充层中具有锚固件的微装置的实施例的横截面视图；
图6F展示了在填充层中具有锚固件的微装置的实施例的横截面视图；
图6G展示了在填充层中具有锚固件的微装置的实施例的横截面视图；
图6H展示了在本发明的另一个实施例中的预备步骤的横截面视图；
图6I展示了在图6H的实施例中的蚀刻步骤的横截面视图；
图6J展示了在图6H的实施例中的分离步骤的横截面视图；
图6K展示了本发明的另一个实施例的俯视图；
图6L展示了图6K的实施例的横截面视图；
图6M展示了具有填充材料的图6K和6L的实施例的横截面视图；
图7是本发明的过程的流程图；
图8是本发明的微装置安装过程的流程图；
图9是本发明的微装置安装过程的流程图；
图10是本发明的微装置安装过程的流程图；
图11展示了具有不同类型的像素化微装置的施体或临时(盒)衬底的实例；
图12展示了具有不同类型的像素化微装置的施体或临时(盒)衬底的实例；
图13展示了用于同一类型的微装置的但在微装置组之间具有不同间距的施体衬底的实例；
图14A展示了在微装置块上具有输出不均匀性的施体衬底或临时衬底的实例；
图14B展示了在多个微装置块上具有输出不均匀性的受体衬底或系统衬底的实例；
图14C展示了具有偏斜微装置块的系统衬底的实例；
图14D展示了具有翻转微装置块的系统衬底的实例；
图14E展示了具有翻转且交替的微装置块的系统衬底的实例；
图15A展示了具有两个不同微装置块的施体衬底的实例；
图15B展示了具有不同微装置的偏斜块的系统衬底的实例；
图16A展示了具有三种不同类型的像素化微装置块的施体衬底的实例；
图16B展示了具有来自每个块的多种不同类型的单独微装置的系统衬底的实例；
图17A展示了具有多种不同类型的像素化微装置块的盒式衬底的实例；并且
图17B展示了具有多种不同类型的偏移像素化微装置块的盒式衬底的实例。
具体实施方式
虽然结合各个实施例和实例对本发明教导进行了描述，但是本发明教导不旨在受限于此些实施例。相反，本发明教导涵盖各种替代方案和等同物，如本领域的技术人员将理解的。
图1A展示了包含具有侧向功能结构的施体衬底110的实施例，所述侧向功能结构包括底部平面或片状导电层112；功能层114，例如发光量子阱；以及顶部像素化导电层116。导电层112和116可以由掺杂半导体材料或其它合适类型的导电层构成。顶部导电层116可以包括几个不同的层。在一个实施例中，如图1B所示，在导电层116的顶部沉积有电流分布层118。可以图案化电流分布层118。在一个实施例中，可以通过提离(lift off)进行图案化。在另一种情况下，可以通过光刻进行图案化。在实施例中，可以首先沉积和图案化介电层并且然后将其用作用于图案化电流分布层118的硬掩模。在图案化电流分布层118之后，也可以图案化顶部导电层116，从而形成像素结构。在图案化电流分布层118和/或导电层116之后，可以在图案化后导电层116和电流分布层118上方和之间沉积最终介电层120，如图1C所示。还可以图案化介电层120以产生如图1D所示的开口130，从而提供到电流分布层118的通路。还可以提供另外的调平层128以平整上表面，如图1E所示。
如图1E所示，在电流分布层118的顶部、在每个开口130中沉积有焊盘132。具有焊盘132的所产生结构键合到具有焊盘154的系统衬底150，如图1F所示。可以通过介电层156分离系统衬底150中的焊盘154。在系统衬底焊盘154与系统衬底150之间可以存在其它层152，如电路系统、平面化层、导电迹线。可以通过熔融键合、阳极键合、热压键合、共晶键合或粘合剂键合进行系统衬底焊盘154到焊盘132的键合。在系统装置与侧向装置之间还可以沉积一或多个其它层。
如图1G所示，可以从侧向功能装置，例如导电层112去除施体衬底110。可以薄化和/或部分或完全图案化导电层112。可以沉积和图案化反射层或黑色矩阵170以覆盖导电层112上介于像素之间的区域。在此阶段之后，可以根据装置的功能沉积和图案化其它层。例如，可以沉积颜色转换层以便调整系统衬底150中的侧向装置和像素产生的光的颜色。还可以在颜色转换层之前或/和之后沉积一或多个滤色器。这些装置中的介电层，例如介电层120可以是如聚酰胺等有机物或如SiN、SiO2、Al2O3等无机物。可以用不同的工艺进行所述沉积，如等离子体增强化学汽相沉积(PECVD)、原子层沉积(ALD)和其它方法。每个层可以是一种沉积材料或单独或一起沉积的不同材料的组合物。可以将键合材料仅沉积为施体衬底110的焊盘132或系统衬底焊盘154的一部分。对于所述层中的一些来说，还可以存在某个退火过程。例如，可以根据材料对电流分布层118进行退火。在一个实例中，可以在500℃下对电流分布层118进行退火10分钟。还可以在不同的步骤之后进行退火。
图2A展示了具有侧向功能结构的施体衬底210的示范性实施例，所述侧向功能结构包括第一顶部平面或片状导电层212；功能层214，例如发光；第二底部像素化导电层216；电流分布层218；和/或键合焊盘层232。图2B展示了图案化层216、218、232中的全部或一个，从而形成像素结构。导电层212和216可以由包含高掺杂半导体层的多个层构成。在图案化后层216、218和232之间可以使用一些层228，例如电介质以平整侧向功能结构的上表面，如图2C所示。层228还可以实现其它功能，如黑色矩阵。具有焊盘232的所产生结构键合到具有衬底焊盘254的系统衬底250，如图2D所示。还可以通过介电层256分离系统衬底中的焊盘254。在系统衬底焊盘254与系统衬底250之间可以存在其它层252，如电路系统、平面化层和导电迹线。可以例如通过熔融键合、阳极键合、热压键合、共晶键合或粘合剂键合进行所述键合。在系统装置与侧向装置之间还可以沉积其它层。
可以从侧向功能装置去除施体衬底210。可以薄化和/或图案化导电层212。可以沉积和图案化反射层或黑色矩阵270以覆盖导电层212上介于像素之间的区域。在此阶段之后，可以根据装置的功能沉积和图案化其它层。例如，可以沉积颜色转换层以便调整系统衬底250中的侧向装置和像素产生的光的颜色。还可以在颜色转换层之前或/和之后沉积一或多个滤色器。这些装置中的介电层，例如228和256可以是如聚酰胺等有机物或如SiN、SiO2、Al2O3等无机物。可以用不同的工艺进行所述沉积，如等离子体增强化学汽相沉积(PECVD)、原子层沉积(ALD)和其它方法。每个层可以是一种沉积材料或单独或一起沉积的不同材料的组合物。键合焊盘232的材料可以被沉积为施体衬底210的焊盘232或系统衬底焊盘254的一部分。对于所述层中的一些来说，还可以存在某个退火过程。例如，可以根据材料对电流分布层218进行退火。在实例中，可以在500℃下对电流分布层进行退火10分钟。还可以在不同的步骤之后进行退火。
在图3A中示出的另一个实施例中，在施体衬底310上产生了台面结构。通过蚀刻穿过不同的层，例如第一底部导电层312、功能层314以及第二顶部导电层316形成有微装置结构。可以在顶部导电层316的顶部进行蚀刻之前或之后沉积顶部触点332。在另一种情况下，可以使用多层触点332。在这种情况下，可以在蚀刻之前沉积接触层332的一部分，并且可以在蚀刻之后沉积接触层的一部分。例如，可以首先沉积通过对导电层316进行退火产生欧姆接触的初始接触层。在一个实例中，初始接触层可以是金或镍。在台面结构之间还可以使用如电介质或MIS(金属绝缘体结构)等其它层372以隔离和/或绝缘每个结构。在形成微装置之后，可以沉积如聚酰胺等填料层374，如图3B所示。如果在接下来的步骤期间仅将所选微装置转移到盒式(临时)衬底376，则可以图案化填料层374。还可以在将装置转移到临时衬底之后沉积填料层374。填料层374可以充当微装置的壳体。通过在转移之前使用填料层374，提离过程可能更加可靠。
装置键合到临时衬底(盒)376。例如，键合来源可以发生变化并且可以包括以下中的一或多个：静电键合、电磁键合、粘合剂键合、范德华力(Van-Der-Waals force)键合或热键合。在热键合的情况下，可以使用熔化温度为T1的衬底键合层378。键合层378可以是导电的或可以包括导电层和键合层，所述键合层可以是粘合剂键合、热键合或光辅助键合。导电层可以用于偏置衬底376上的装置以识别缺陷和表征性能。此结构可以用于此处呈现的其它实施例。为了解决某种表面轮廓不均匀性，可以在键合过程期间施加压力。可以去除临时衬底376或施体衬底310并将装置留在其中任一个上。本文中基于将装置留在临时衬底376上解释所述过程，然而，当装置留在施体衬底310上时，可以使用类似的步骤。在此阶段之后，可以在微装置上进行额外的过程，如薄化装置、在底部导电层312上产生接触粘结剂380以及去除填料层374。可以将装置转移到系统衬底390，如图3D和3E所示。可以使用不同技术来进行所述转移。在一种情况下，使用热键合来进行转移。在这种情况下，系统衬底接触焊盘382上的接触键合层380的熔点为T2，其中T2>T1。此处，高于T2的温度将熔化衬底键合层378和焊盘382上的接触键合层380两者。
在随后的步骤中，温度降到介于T1与T2之间。此时，装置通过接触键合层380键合到系统衬底390，因为接触键合层380固化，但衬底键合层378仍然熔化。因此，移动临时衬底376将使微装置留在系统衬底390上，如图3E所示。可以通过对所选焊盘382施加局部加热来使所述过程具有选择性。而且，除了局部加热之外，可以使用全局温度，例如通过将衬底376和390置于烤炉中并且通过提高其中的整体气氛在其中进行所述过程，从而提高转移速度。此处，临时衬底376或系统衬底390上的全局温度可以使温度接近接触键合层380的熔点，例如比所述熔点低5℃到10℃，并且局部温度可以用于熔化与所选装置相对应的接触键合层380和衬底键合层378。在另一种情况下，可以使温度升高为接近衬底键合层378的熔点(高于接触键合层378的熔点)，例如比所述熔点低5℃到10℃，并且对于与加热后焊盘382接触的装置来说，通过装置从焊盘382进行的温度传递熔化衬底键合层378的所选区域。
图3F示出了热曲线的实例，熔化温度Tr熔化接触键合层380和衬底键合层378，并且固化温度Ts使具有键合焊盘382的接触键合层380固化，同时衬底键合层378仍然熔化。熔化可以是局部的或者可以至少使键合层软到足以释放微装置或激活形成合金的过程。此处，还可以组合地或单独地使用其它力以将装置固持在键合焊盘382上。在另一种情况下，温度曲线可以通过施加电流通过装置来产生。因为在键合之前，接触电阻将较高，所以在键合焊盘382和装置上耗散的功率将很高，从而熔化接触键合层380和衬底键合层378。随着键合形成，电阻将下降，并且功率耗散也将下降，由此降低局部温度。通过焊盘382的电压或电流可以用作键合质量以及何时停止所述过程的指示。施体衬底310和临时衬底376可以相同或不同。在将装置转移到系统衬底390之后，可以进行不同工艺步骤。这些额外的处理步骤可以是平面化、电极沉积、颜色转换沉积和图案化、滤色器沉积和图案化等。
在另一个实施例中，用于从盒式衬底376释放微装置的温度随着合金开始形成而增加。在这种情况下，在键合合金形成于受体衬底390的键合焊盘382上并且键合层固化时，可以使温度保持恒定，由此使微装置保持处于受体衬底390上的适当位置处。同时，盒376上连接到所选微装置的键合层378仍然熔化(或足够软)以释放所述装置。此处，材料的形成合金所需的一部分可以处于微装置上，并且另一部分沉积在键合焊盘382上。
在另一个实施例中，可以将填料层374沉积在盒式衬底376的顶部以形成组合式填料/键合层374/378。然后，可以将来自施体衬底310的微装置推到聚合物填料/键合层374/378中。然后，可以选择性地或总体上将微装置与从施体衬底310分离。在将微装置与施体衬底310分离之前或之后，可以使聚合物填料/键合层374/378固化。可以图案化聚合物填料/键合层374/378，特别是在多个不同的装置集成到盒式衬底376中的情况下。在这种情况下，聚合物填料/键合层374/378可以是针对一种类型而创建的，微装置埋在所述层中并与其施体310分离。然后，针对下一种类型的微装置沉积和图案化另一个聚合物填料/键合层374/378。然后，可以将第二微装置埋在相关联层374/378中。在所有情况下，聚合物填料/键合层374/378可以覆盖微装置中的一部分或所有装置。
另一种增加温度的方法可以是使用微波或灯。因此，可以在以下上沉积层：键合焊盘382；焊盘382中的一部分；微装置；或盒376的吸收微波或光并且局部加热微装置的一部分。可替代地，盒376和/或受体衬底390可以包含可以选择性地和/或全局地加热微装置的加热元件。
还可以使用其它方法来将微装置与临时衬底376分离，如化学力、光学力或机械力。在一个实例中，可以用牺牲层覆盖微装置，所述牺牲层可以通过化学力、光学力、热学力或机械力与临时衬底376解键合。解键合过程可以是选择性的或全局的。在全局解键合的情况下，到系统衬底390的转移是选择性的。如果装置与临时衬底(盒)376的解键合过程是选择性的，则可以选择性地或全局地向系统衬底390施加转移力。
从盒376到受体衬底390的转移过程可以基于不同的机制。在一种情况下，盒376具有键合材料，所述键合材料在存在光的情况下释放装置，同时相同的光使装置到受体衬底的键合固化。
在另一个实施例中，用于固化装置到受体衬底390的键合层380的温度使装置从盒376释放。
在另一种情况下，电流或电压使装置到施体衬底310的键合层380固化。相同的电流或电压可以使装置从盒376释放。此处，释放可以是由电流产生的压电或温度的函数。
在另一种方法中，在固化装置到受体衬底390的键合之后，键合后装置从盒376拉出。此处，将装置固持到盒376的力小于将装置键合到受体衬底390的力。
在另一种方法中，盒376具有过孔，所述过孔可以用于将装置推出盒376，进入到受体衬底390中。可以通过不同的方式进行所述推动，如使用微米棒阵列或通过气动方式。在气动结构的情况下，可以通过到受体衬底390的气动力推动所选装置，或所选装置的拉力被断开连接。在微米棒的情况下，通过使微米棒穿过所选装置的相关联过孔来使所选装置朝着受体衬底390移动。微米棒可以有不同的温度以促进转移。在对所选装置的转移完成之后，微米棒缩回，相同的棒与另一组微装置的过孔对齐，或者使用与新的所选微装置对齐的一组过孔来转移新装置。
在一个实施例中，盒376可以被拉伸以增加盒376中的装置间距，从而提高生产量。例如，如果盒376为1×1cm2，其中装置间距为5微米，并且受体衬底390(例如，显示器)的像素间距为50微米，则盒376一次可以填充200×200(40,000)个像素。然而，如果盒376被拉伸为2×2cm2，其中装置间距为10微米，则盒376一次可以填充400×400(160,000)个像素。在另一种情况下，盒376可以被拉伸为使得盒376上的至少两个微装置变得与受体衬底中的两个对应位置对齐。可以在一或多个方向上进行所述拉伸。盒式衬底376可以包括可拉伸聚合物或由可拉伸聚合物组成。微装置还固定在另一个层或与盒式衬底376相同的层中。
还可以将上文描述的方法的组合用于将微装置从盒376转移到受体衬底390的过程。
在产生盒(临时衬底)376期间，可以对微装置进行测试以识别不同的缺陷和装置性能。在一个实施例中，在分离顶部电极之前，可以对装置进行偏置和测试。在装置是发射型装置的情况下，可以使用相机(或传感器)来提取缺陷和装置性能。在装置是传感器的情况下，可以对装置施加刺激以提取缺陷和性能。在另一个实施例中，在被图案化成单独的装置之前，可以将顶部电极332图案化成组以进行测试。在另一个实例中，多于一个装置之间的临时共同电极沉积或耦合到装置以提取装置性能和/或提取缺陷。
上文关于图3A-3D描述的方法——包含但不限于分离、形成填料层、填料层的不同作用、测试和其它结构——可以用于包含下文所述的结构的其它结构。
此处所讨论的用于将微装置从盒376(临时衬底)转移到受体衬底390的方法可以应用于此处呈现的所有盒和受体衬底配置。
施体衬底310上的装置可以被产生为在背对施体衬底310的同一侧具有两个触点332和380。在此实施例中，可以将盒376上的导电层图案化以独立地偏置装置的两个触点332和380。在一种情况下，可以将装置从盒式衬底376直接转移到受体衬底390。此处，触点332和380可以不直接键合到受体衬底390，即受体衬底390不需要具有特殊的焊盘。在这种情况下，导电层被沉积和图案化以将触点332和380连接到受体衬底390中的适当连接。在另一个实施例中，可以在转移到受体衬底390之前首先将装置从盒376转移到临时衬底。此处，触点332和380可以直接键合到受体衬底焊盘382。可以在盒376中或在临时衬底中对装置进行测试。
在图4A中示出的另一个实施例中，在施体衬底上产生了如上文所述的台面结构，其中通过蚀刻穿过不同的层，例如第一底部导电层412；功能层414，例如发光；和第二顶部导电层416形成有微装置结构。可以在顶部导电层416的顶部进行蚀刻之前或之后沉积顶部触点432。
临时衬底476包含初始地填充有填充材料，例如如聚合物等软材料或如SiO2、SiN等固体材料的多个槽476-2。槽476-2处于表面和/或衬底键合层478下方。装置转移到槽476-2顶部的临时衬底476，并且装置包含接触焊盘432。而且，每个微装置可以包含围绕每个微装置的其它钝化层和/或MIS层472以进行隔离和/或保护。可以用填充材料474来填充装置之间的空间。在对装置进行后处理之后，可以在装置的相反表面上沉积另一个下部接触焊盘480。在沉积下部接触焊盘480之前，可以薄化接触层412。然后，可以去除填充材料474，并且可以通过如例如化学蚀刻或蒸发等各种适当的方式将槽排空以引起或促进键合层478的表面和/或所选区段的释放。可以使用与之前在上文中描述的过程类似的过程来将装置转移到系统(受体)衬底490。另外，在另一个实施例中，从焊盘432施加的力，例如推力或拉力可能破坏排空的槽476-2上方的表面和/或键合层478，同时保持未选择的台面结构附接到临时衬底。此力也可以将装置从临时衬底476释放，如图4B和图4C所示。可以对槽476-2的深度进行选择以管理微装置高度差中的一些。例如，如果高度差为H，则槽的深度可以大于H。
衬底310上的装置可以被产生为在背对衬底310的同一侧具有两个触点432和480。在这种情况下，可以将476上的导电层图案化以独立地偏置装置的所述两个触点。在一种情况下，可以将装置从盒式衬底476直接转移到受体衬底。此处，触点432和480将不会直接键合到受体衬底(受体衬底不需要具有特殊的焊盘)。在这种情况下，导电层被沉积和图案化以将触点432和380连接到受体衬底中的适当连接。在另一种情况下，可以在转移到受体衬底之前首先将装置从盒476转移到临时衬底。此处，触点432和480可以直接键合到受体衬底焊盘。可以在盒中或在临时衬底中对装置进行测试。
在图5A中示出的另一个实施例中，在施体衬底510上产生了如上文所述的台面结构，其中通过蚀刻穿过不同的层，例如第一底部导电层512；功能层514，例如发光；和第二顶部导电层516形成有微装置结构。可以在顶部导电层516的顶部进行蚀刻之前或之后沉积顶部接触焊盘532。而且，每个微装置可以包含围绕每个微装置的其它钝化层和/或MIS层572以进行隔离和/或保护。在此实施例中，装置可以设置有不同的锚固件，借此，在装置提离之后，锚固件将装置固持到施体衬底510。可以通过激光进行所述提离。在实例中，激光器仅扫描装置。在实施例中，可以使用掩模，所述掩模仅在施体衬底510的背面具有用于装置的开口以阻挡来自其它区域的激光。掩模可以与施体衬底510分离或可以是施体衬底的一部分。在另一种情况下，可以在提离过程之前将另一个衬底连接到装置以固持装置。在另一种情况下，在装置之间可以使用填料层574，例如电介质。
在第一种所展示的情况下，层592被提供用于将装置固持到施体衬底510。层592可以是单独的层或是微装置的层中、在产生台面结构期间不被蚀刻的一部分。在另一种情况下，层592可以是层572之一的延续。在这种情况下，层592可以是金属层或介电层(SiN或SiO2或其它材料)。在另一种情况下，锚固件被产生为包括延伸部594、空隙/间隙596和/或桥598的单独结构。此处，沉积和图案化了形状与空隙/间隙596相同的牺牲层。然后，锚固层被沉积和图案化以形成桥598和/或延伸部594。稍后可以去除牺牲材料以产生空隙/间隙596。也可以避免延伸部594。类似于之前的锚固件592，另一个锚固件可以由不同的结构层构成。在另一种情况下，填充层574充当锚固件。在这种情况下，可以对填充层574进行蚀刻或图案化，或使其保持原样。
图5B展示了在去除填料层574和/或蚀刻填料层以形成锚固件574之后的样品。在另一种情况下，在提离之后，桥接层598的粘附力足以将装置固持在适当位置并且充当锚固件。最终装置处于图5B的右侧；仅出于说明目的，在一个衬底510中示出了这些装置。可以在衬底中使用所述装置之一或其组合。如图5C所示，锚固件574可以覆盖装置的周边的至少一部分或装置的整个周边，或者可以被图案化以形成臂594和592。所述结构中的任一个可以用于任何锚固结构。图5D展示了将装置转移到受体衬底590的一个实例。此处，微装置键合到焊盘582或置于没有任何焊盘的预定义区域中。压力或分离力可以通过破坏锚固件来将锚固件释放。在另一种情况下，还可以使用温度来释放锚固件。可以通过控制温度来增加微装置的提离与施体衬底510之间的层的粘度以充当锚固件。图5E展示了转移到受体衬底590之后的装置，并且示出了锚固件中的可能释放点598-2。锚固件还可以直接地或通过其它层间接地连接到施体衬底510。
施体衬底510上的装置可以被产生为在背对施体衬底510的同一侧具有两个触点532和480。在一种情况下，可以将装置从施体衬底510直接转移到受体衬底590。此处，触点532和480可以直接键合到受体衬底焊盘582。可以在施体510中或在盒式衬底中对装置进行测试。在另一个实施例中，可以在转移到受体衬底590之前首先将装置从施体盒510转移到盒式衬底。此处，触点532将不会直接键合到受体衬底590，即受体衬底590不需要具有特殊的焊盘582。在这种情况下，导电层被沉积和图案化以将触点532连接到受体衬底590中的适当连接。
系统衬底或受体衬底390、490和590可以包括发光二极管(LED)、有机LED、传感器、固态装置、集成电路、(微机电系统)MEMS和/或其它电子部件。其它实施例涉及关于像素阵列图案化和放置微装置以优化选择性转移过程中的微装置利用。系统衬底或接收衬底390、490和590可以是但不限于印刷电路板(PCB)、薄膜晶体管背板、集成电路衬底或在如LED等光学微装置的一种情况下是显示器的部件，例如驱动电路系统背板。微装置施体衬底和受体衬底的图案化可以与不同的转移技术组合使用，包含但不限于用不同的机构(例如，静电转移头、弹性体转移头)或如双重功能焊盘等直接转移机构进行的拾放(pick and place)。
图6A展示了图3A到3F的台面结构的替代性实施例，其中台面结构初始地未被蚀刻穿过所有层。此处，缓冲层312和/或接触层312的某个部分在初始步骤期间可以保留。台面结构产生于施体衬底310上。通过蚀刻穿过不同的层，例如第一底部导电层312、功能层314和第二顶部导电层316形成有微装置结构。可以在顶部导电层316的顶部进行蚀刻之前或之后沉积顶部触点332。台面结构可以包含将在形成台面结构之前或之后沉积和图案化的其它层372。这些层可以是电介质、MIS层、触点、牺牲层等。在台面结构产生之后，在微装置之间和周围使用一或多个填料层374，例如介电材料以将微装置固定在一起。微装置通过一或多个衬底键合层378键合到临时衬底376。一或多个键合层378可以提供一或多种不同的力，如静电力、化学力、物理力、热学力等。在从施体衬底310去除装置之后，如上文所述，可以蚀刻掉底部导电层312的额外部分或对其进行图案化以分离装置(图6C)。可以沉积和图案化如接触键合层380等其它层。此处，可以蚀刻填料层374以分离微装置，或者可以去除牺牲层以分离装置。在另一个实施例中，可以施加温度以将装置与填料层374分离并使其准备好转移到受体衬底390。可以选择性地进行所述分离，如上文所述。在另一个实施例中，可以蚀刻填料层374以形成例如呈截锥体或截头角锥形状的至少部分地围绕每个微装置的壳体、基部或锚固件375，如图6E所示。可以在基部375上方沉积另一个层并且可以将所述层用于形成锚固件598-2。在形成额外的层598-2之后，可以将填料基部层375留下或将其从锚固装置去除。图6G示出了具有牺牲层372-2的装置。可以通过蚀刻去除牺牲层372-2或可以使其热变形或热去除。
在另一个实施例中，锚固件与壳体375相同，并且在微装置转移到盒376之后由聚合物层、有机层或其它层构建。壳体375可以具有不同的形状。在一种情况下，壳体可以与装置形状相匹配。壳体侧壁可以比微装置高度更短。可以在转移循环之前将壳体侧壁连接到微装置以便为盒376中的微装置的不同后处理以及对微装置盒的包装以供运输和储存提供支持。可以分离壳体侧壁，或者可以在转移循环之前或期间通过如加热、蚀刻或曝光等不同的方式从装置弱化到微装置的连接。
施体衬底310上的装置可以被产生为在背对施体衬底310的同一侧具有两个触点332和380。在这种情况下，可以将盒376上的导电层图案化以独立地偏置装置的两个触点332和380。在一种情况下，可以将装置从盒式衬底376直接转移到受体衬底390。此处，触点332和380将不直接键合到受体衬底390，即受体衬底390不需要具有特殊的焊盘。在这种情况下，导电层被沉积和图案化以将触点332和380连接到受体衬底390中的适当连接。在另一个实施例中，可以在转移到受体衬底390之前首先将装置从盒376转移到临时衬底。因此，触点332和380可以直接键合到受体衬底焊盘。可以在盒376中或在临时衬底中对装置进行测试。
由于衬底晶格与微装置层之间的不匹配，层的生长含有如位错、空隙等若干缺陷。为了减少缺陷，首先可以在施体衬底6110上沉积在其之间或其附近具有分离层6116的至少一个第一缓冲层6114和/或第二缓冲层6118，并且随后在缓冲层6114和/或6118上方沉积有源层6112。缓冲层6114和6118的厚度可以相当大，例如，与施体衬底6110一样厚。在将微装置与施体衬底6110分离(提离)期间，也可以分离缓冲层6114/6118。因此，每次都应当重复缓冲层沉积。图6H展示了衬底6110上的结构，其中分离层6116介于第一缓冲层6114与实际装置层6112之间。在分离层6116与装置层6112之间可以存在第二缓冲层6118。第二缓冲层6118还可以阻止来自分离层6116的污染物渗透到装置层6112。缓冲层6114和6118均可以包括多于一个层。分离层6116还可以包括不同材料的堆叠。在一个实例中，分离层6116对其它层不响应的光波长做出反应。此光源可以用于将实际装置6112与一或多个缓冲层6114/6118以及施体衬底6110分离。在另一个实例中，分离层6116对化学物质做出反应，而相同的化学物质不影响其它层。这种化学物质可以用于去除分离层6116或改变其性质以将装置与一或多个缓冲层6114/6118以及衬底6110分离。这种方法使第一缓冲层6114在施体衬底6110上保持完整，并且因此，所述第一缓冲层可以重复用于下一次装置产生。在下一次装置沉积之前，可以进行一些如清洁或缓冲等表面处理。在另一个实例中，一或多个缓冲层6114/6118可以包括氧化锌。
在分离过程(提离)之前，可以通过不同的蚀刻工艺分离微装置，如图6I所示。蚀刻可以蚀刻第二缓冲层6118(如果存在的话)，而且可以蚀刻分离层6116的一部分或全部以及装置层6112。在另一个实例中，不对第二缓冲层6118或分离层6116进行蚀刻。在蚀刻步骤之后，微装置临时(或永久)键合到另一衬底6150，并且分离层6116被去除或改性以使微装置与第一缓冲层6114和第二缓冲层6118分离。如图6J所示，第一缓冲层6114可以在施体衬底6110上保持基本完整。
在图6K到6M所示的另一个实施例中，可以在施体衬底6210上以岛状物6212的形式形成层，例如第一底部导电层312、功能层314和第二顶部导电层316。图6K展示了形成于微装置阵列中的岛状物6212的俯视图。岛状物6212的大小可以与盒的大小相同或是盒的大小的倍数。岛状物6212可以从缓冲层6114/6118开始形成或在缓冲层之后形成。此处，可以在表面上进行表面处理或形成间隙6262、6263以启动薄膜生长为岛状物(图6L)。为了处理微装置，可以通过填料层6220填充间隙，如6M所示。填料6220可以由聚合物层、金属层或介电层构成。在对微装置进行处理之后，可以去除填料层6220。
图7强调了产生微装置盒的过程。在第一步骤702期间，在施体衬底，例如310或510上制备微装置。在此步骤期间，形成所述装置，并且对所述装置执行后处理。在第二步骤704期间，将所述装置制备成待与施体衬底310或510分离。此步骤可以涉及通过使用锚固件，例如，375、476-1、592、594、598和598-2和填充物，例如374、472和574来固定微装置。在第三步骤706期间，由第一步骤702和第二步骤704中的预处理后微装置形成盒或临时衬底，例如376或476。在一种情况下，在此步骤期间，通过键合层，例如378或478将微装置直接或间接键合到盒式衬底376或476。然后，将微装置与微装置盒式衬底376或476分离。在另一个实施例中，盒形成于微装置施体衬底，例如510上。在将装置固定在盒式衬底376、476或510上之后，可以进行其它处理步骤，如去除一些层，例如312、374、472、574；添加电气层(例如，触点380或480)或光学层(透镜、反射器等)。盒376或476移动到受体衬底，例如390、490或590以将装置转移到受体衬底390、490或590。可以重新安排或合并一些这些步骤。当微装置仍处于盒式衬底，例如376或476上时或在微装置已经转移到受体衬底上，例如390、490或590之后，可以对微装置执行测试步骤707A以确定微装置是否有缺陷。可以去除或原地修理有缺陷的微装置707B。例如，可以对预定数量的一组微装置进行测试，并且如果缺陷数量超过预定阈值，则可以去除整组微装置，可以去除有缺陷的微装置中的至少一些和/或可以修理有缺陷的微装置中的至少一些。
图8展示了将装置从盒376、476或510转移到受体衬底390、490或590的步骤。此处，在第一步骤802期间，装载(或拾取)盒376、476或510，或者在另一个实施例中，使备用设备臂预装载有盒376、476或510。在第二步骤804期间，将盒376、476或510与受体衬底的一部分(或全部)对齐。可以通过使用盒376、476或510和受体衬底390、490或590上的专用对齐标记或者使用微装置以及受体衬底390、490或590上的着陆区域进行所述对齐。在第三步骤期间，将微装置转移到所选着陆区域。如果受体衬底390、490或590被完全填充，则将盒式衬底376、476或510移动到接下来的步骤，例如另一受体衬底390、490或590。如果当前受体衬底390、490或590需要进一步填充，则使用一或多个另外的盒376、476或510进行另外的转移步骤。在新转移循环之前，如果盒376、476或510不具有足够的装置，则循环从第一步骤802开始。如果盒376、476或510具有足够的装置，则在步骤814中将盒376、476或510偏移(或移动和对齐)到受体衬底390、490或590的新区域，并且新循环继续到步骤806。可以合并和/或重新安排这些步骤中的一些。
图9展示了将装置从盒，例如，临时衬底376、476或510转移到受体衬底，例如390、490或590的步骤。此处，在第一步骤902期间，装载(或拾取)盒376或476，或者在另一个实施例中，使备用设备臂预装载有盒。在第二步骤902-2期间，在盒376、476或510中选择其中的缺陷数量小于阈值的一组微装置。在第三步骤904期间，将盒376、476或510与受体衬底的一部分(或全部)对齐。可以通过使用盒376、476或510和/或受体衬底390、490或590上的专用对齐标记或者使用微装置以及受体衬底390、490或590上的着陆区域进行所述对齐。然后，在第三步骤906期间，可以将微装置转移到所选着陆区域。在任选步骤906-2中，可以例如借助于通过受体衬底390、40或590进行偏置来接通微装置以对微装置与受体衬底的连接进行测试。如果发现个别微装置有缺陷或无功能，则可以执行另外的调整步骤906-3以纠正或修理无功能的微装置中的一些或全部。
如果受体衬底被完全填充，则受体衬底390、490或590移动到接下来的步骤。如果受体衬底390、490或590需要进一步填充，则执行从一或多个另外的盒376、476或510进行的另外的转移步骤。在新转移循环之前，如果376、476或510不具有足够的装置，则循环从第一步骤902开始。如果盒376、476或510具有足够的装置，则在步骤902-2中，将盒376、476或510偏移(或移动和对齐)到受体衬底390、490或590的新区域。
图10展示了产生多类型微装置盒376、476、510或1108的示范性处理步骤。在第一步骤1002期间，在不同的施体衬底，例如310或510上制备至少两个不同的微装置。在此步骤期间，形成所述装置，并且对所述装置执行后处理。在第二步骤1004期间，将所述装置制备成待与施体衬底，例如310或510分离。此步骤可以涉及通过使用锚固件，例如，375、476-1、592、594、598和598-2和填充物，例如374、472和574来固定微装置。在第三步骤1006期间，将第一装置移动到盒376、476、510或1108。在第四步骤1008期间，将至少第二微装置移动到盒376、476、510或1108。在一种情况下，在此步骤期间，将微装置通过键合层，例如378或478直接或间接键合到盒式衬底376、476、510或1108。然后，将微装置与微装置盒式衬底310或510分离。在直接转移的情况下，不同类型的微装置可以具有不同的高度以辅助直接转移。例如，转移到盒376、476、510或1108的第二类型的微装置可以略高于第一类型的微装置(或者对于第二微装置类型来说，在盒376、476、510或1108上的位置可以略高一些)。此处，在盒376、476、510或1108被完全填充之后，可以调节微装置高度以使盒376、476、510或1108的表面平坦。可以通过向较短的微装置添加材料或从较高的装置去除材料来进行此操作。在另一种情况下，受体衬底390、490或590上的着陆区域可以具有与盒376、476、510或1108的差异相关联的不同高度。另一种填充盒376、476、510或1108的方法基于拾取。可以通过拾取过程将微装置移动到盒376、476、510或1108。此处，对于盒376、476、510或1108中的一个集群中的微装置来说，拾取头上的力元件可以是统一的，或者可以将单个力元件用于每个微装置。而且，可以以其它方式将微装置移动到盒376、476、510或1108。在另一个实施例中，将额外装置移动远离第一或第二(第三或其它)微装置的盒式衬底376、476、510或1108，并且将其它类型的微装置转移到盒376、476、510或1108上的空白区域中。在将装置固定在盒式衬底376、476、510或1108上之后，可以进行其它处理步骤，如添加填料层374、474或574；去除一些层；添加电气层(例如，触点380、480或580)或光学层(透镜、反射器等)。可以在装置用于填充受体衬底390、490或590之后或之前对装置进行测试。所述测试可以是电气测试或光学测试或两者的组合。所述测试可以识别盒上的装置的缺陷和/或性能。在最后一个步骤1010期间，将盒376、476、510或1108移动到受体衬底390、490或590以将装置转移到受体衬底390、490或590。可以重新安排或合并一些这些步骤。
此处描述的转移过程(例如图7、8、9和10)可以包含用于增加盒376、476、510或1108上的微装置的间距的拉伸步骤。此步骤可以在对齐之前进行或可以是对齐步骤的一部分。此步骤可以增加与受体衬底390、490或590上的着陆区域(或焊盘)对齐的微装置的数量。此外，所述步骤可以匹配盒376、476、510或1108上的包括至少两个微装置的微装置阵列之间的间距以匹配受体衬底390、490或590上的着陆区域(或焊盘382)的间距。
图11展示了类似于临时衬底376、376或510的多类型微装置盒1108的一个实例。盒1108包含三种不同的类型，例如颜色(红色、绿色和蓝色)的微装置1102、1104、1106。但是可以存在更多的装置类型。微装置之间的距离x1、x2、x3与受体衬底390、490或590中的着陆区域的间距相关。在可能与受体衬底390、490或590中的像素间距相关的几个装置之后，可以存在不同的间距x4、y2。此间距用于补偿像素间距与微装置间距(着陆区域间距)之间的不匹配。在这种情况下，如果将拾放用于产生盒1108，则力元件可以采用与每种微装置类型的列相对应的列的形式，或者力元件可以是用于每个微装置的单独元件。
图12示出了类似于临时衬底376、476或510的多类型微装置盒1208的一个实例。盒1208包含三种不同的类型，例如颜色(红色、绿色和蓝色)的微装置1202、1204、1206。其它区域1206-2可以是空的、填充有备用微装置或包含第四不同类型的微装置。微装置之间的距离x1、x2、x3与受体衬底390、490或590中的着陆区域的间距相关。在可能与受体衬底390、490或590中的像素间距相关的几个装置阵列之后，可以存在不同的间距x4、y2。此间距用于补偿像素间距与微装置间距(着陆区域间距)之间的不匹配。
图13展示了在转移到多类型微装置盒376、476、510、1108、1208之前在类似于施体衬底310或510的施体衬底1304上制备的微装置1302的一个实例。此处，可以将支撑层1306和1308用于单独的装置或一组装置。此处，间距可以与盒376、476、510、1108、1208中的间距相匹配，或者所述间距可以是盒间距的倍数。
在上述所有结构中，在使用微装置填充衬底之前，可以将微装置从第一盒移动到第二盒。在转移之后可以进行额外的处理步骤，或者可以在第一盒式结构与第二盒式结构之间对处理步骤中的一些进行划分。
图14A展示了类似于施体衬底310或510的施体衬底1480中的微装置的实施例。由于制造缺陷和材料缺陷，在施体衬底1480上，微装置的输出功率可能逐渐降低或增加，即存在不均匀性，如通过从深到浅的着色所示。由于可以将装置一起转移到块，例如块1482中或者可以按顺序一次一或多个地将装置转移到受体衬底390、490或590中，因此受体衬底390、490或590中的相邻装置、受体衬底中的相邻装置逐渐退化。然而，在一个块，例如1482或一系列相邻块结束并且另一个块，例如1483或另一系列块开始的地方，例如沿着交线1484的地方可能出现更糟的问题，这可能导致输出性能的突然变化，如图14B所示。这种突然变化可能导致如显示器等光电子装置的视觉假象。
为了解决不均匀性的问题，图14C所示的一个实施例包含在显示器中使用单独的块1482和1483上方和下方的块来使所述单独的块偏斜或交错，使得所述块的边缘或交叉线不是清晰线条，从而消除交叉线1484，并且借此，装置块在显示器上形成偏斜图案。因此，急剧转变的平均影响显著降低。偏斜可以是随机的并且可以具有不同的轮廓。
图14D展示了另一个实施例，其中相邻块中的微器装置被翻转，使得具有类似性能的装置彼此相邻，例如，第一块1482中的性能从第一外侧A到第一内侧B减小，而第二相邻块1483的性能从邻近第一内侧A的第二内侧B到第二外侧A增加，这可以使块之间的变化和转变保持非常平滑并消除长的急剧交叉1484。
图14E展示了翻转装置的示范性组合，例如，在内侧交替高性能装置和低性能装置以及使边缘偏斜以进一步提高平均均匀性。在所示实施例中，装置性能在两个方向上，即在相邻的水平块和相邻的竖直块中在高与低之间交替。
在一种情况下，在转移到受体衬底390、490或590之前，针对相邻的被转移块(阵列)对块边缘处的微装置的性能进行匹配。
图15A展示了使用两个或两个以上块1580、1582来填充受体衬底1590中的块。在所示实施例中，可以使用偏斜或翻转方法进一步提高平均均匀性，如图15B所示。分别来自块1580和1582的较高(或较低)输出功率侧B和C可以被定位成彼此相邻，除此之外，还使用块上方和下方的块的连接来使块之间的连接偏斜或交错。而且，可以使用随机或限定的图案来填充具有多于一个块的盒或受体衬底1590。
图16A展示了具有多于一个块1680、1682和1684的样品。块1680、1682和1684可以来自同一施体衬底310或510或来自不同的施体衬底310或510。图16B展示了由不同的块1680、1682和1684填充盒1690以消除任何块中发现的不均匀性的实例。
图17A和B展示了具有多个盒1790的结构。如上所述，盒1790的位置是以在不同的转移循环期间消除受体衬底390、490、590或1590中的同一区域与具有相同微装置的盒1790重叠的方式选择的。在一个实例中，盒1790可以是独立的，这意味着单独的臂或控制器独立地处理每个盒。在另一个实施例中，可以独立地进行所述对齐，但可以同步进行其它操作。在此实施例中，受体衬底390、490、590或1590可以移动以便在对齐后易于转移。在另一个实例中，盒1790一起移动以便在对齐之后易于转移。在另一个实例中，盒1790和受体衬底390、490、590或1590都可以移动以易于转移。在另一种情况下，可以提前对盒1790进行组装。在这种情况下，框架或衬底可以固持组装后盒1790。
盒1790之间的距离X3、Y3可以是盒1790的宽度X1、X2或长度Y1、Y2的倍数。所述距离可以是不同方向上的移动步长的函数。例如，X3＝KX1+HX2，其中K是为了填充受体衬底390、490、590或1590而向左(直接或间接)进行的移动步长，并且H是为了填充所述受体衬底而向右(直接或间接)进行的移动步长。同样道理可以用于盒1790之间的距离Y3以及长度Y1和Y2。如图17A所示，盒1790可以在一个或两个方向上对齐。如图17B所示，在另一个实例中，盒1790在至少一个方向上未被对齐。每个盒1790可以具有用于向受体衬底390、490、590或1590施加压力和温度的独立控制。根据受体衬底390、490、590或1590与盒1790之间的移动方向，其它布置也是可能的。
在另一个实例中，盒1790可以具有不同的装置并且因此用不同装置填充受体衬底390、490、590或1590中的不同区域。在这种情况下，盒1790和受体衬底390、490、590或1590的相对位置在每个转移循环之后发生变化以用来自不同盒1790的所有所需微装置填充不同区域。
在另一个实施例中，制备了若干盒阵列1790。此处，在将装置从第一盒阵列转移到受体衬底390、490、590或1590之后，受体衬底390、490、590或1590移动到下一微装置阵列以填充受体衬底390、490、590或1590中的剩余区域或接收不同装置。
在另一个实例中，盒1790可以处于曲面上，并且因此圆周移动提供用于将微装置转移到受体衬底390、490、590或1590中的接触点。
竖直光电子堆叠层包含衬底、有源层、介于有源层与衬底之间的至少一个缓冲层以及介于缓冲层与有源层之间的至少一个分离层，其中可以在缓冲层保持处于所述衬底上的同时通过改变分离层的性质将有源层从衬底物理地去除。
在一个实施例中，改变所述一或多个分离层的性质的过程包含化学反应蚀刻或使分离层变形。
在另一个实施例中，改变所述一或多个分离层的性质的过程包含曝光于光电子波，从而使分离层变形。
在另一个实施例中，改变所述一或多个分离层的性质的过程包含改变温度，从而使分离层变形。
在一个实施例中，重复使用缓冲层以产生新的光电子堆叠层包含表面处理。
在一个实施例中，表面处理使用化学或物理蚀刻或磨光。
在另一个实施例中，表面处理使用沉积额外的薄层或缓冲层以重新形成表面。
在一个实施例中，光电子装置是发光二极管。
在一个实施例中，分离层是氧化锌。
本发明的实施例包括连续的像素化结构，所述像素化结构包含完全或部分连续的有源层、像素化接触层和/或电流散布层。
在此实施例中，在像素化接触层和/或电流散布层的顶部可以存在焊盘层和/或键合层。
在以上实施例中，在每个像素化接触层和/或电流散布层顶部可以存在介电开口。
另一个实施例包括施体衬底，所述施体衬底包含具有键合焊盘的微装置和填充微装置之间的空间的填料层。
另一个实施例包括临时衬底，所述临时衬底包含键合层，来自施体衬底的微装置键合到所述键合层。
另一个实施例包括热传递技术，所述热传递技术包含以下步骤：
1)将临时衬底上的微装置与系统衬底的键合焊盘对齐；
2)系统衬底上的键合焊盘的熔点高于临时衬底中的键合层的熔点；
3)产生熔化所述键合焊盘和键合层两者并且在那之后使键合层保持熔化且使键合焊盘保持固化的热曲线；以及
4)将临时衬底与系统衬底分离。
在转移技术的另一个实施例中，热曲线是通过局部或全局热源或两者产生的。
另一个实施例包括微装置结构，其中在通过提离过程的形式将微装置从施体衬底释放之后，至少一个锚固件将所述装置固持到施体衬底。
另一个实施例包括用于微装置结构的转移技术，其中在通过推力或拉力将微装置键合到受体衬底中的焊盘之后或期间，锚固件释放微装置。
在另一个实施例中，根据微装置结构的锚固件由从微装置的侧面延伸到衬底的至少一个层构成。
在另一个实施例中，根据微装置结构的锚固件由空隙或空隙顶部的至少一个层构成。
在另一个实施例中，根据微装置结构的锚固件由围绕装置的填充层构成。
另一个实施例包括根据微装置结构的结构，其中通过控制温度来增加提离微装置与施体衬底之间的层的粘度以充当锚固件。
另一个实施例包括用于微装置结构中的锚固件的释放过程，其中温度被调整以减小锚固件与微装置之间的力。
另一个实施例包括将微装置转移到受体衬底中的过程，其中微装置形成于盒中；将盒与受体衬底中的所选着陆区域对齐；以及将盒中与所选着陆区域相关联的微装置转移到受体衬底。
另一个实施例包括将微装置转移到受体衬底中的过程，其中微装置形成于盒中；选择有缺陷的微装置小于阈值的一组微装置；将盒中的所选一组微装置与受体衬底中的所选着陆区域对齐；以及将盒中与所选着陆区域相关联的微装置转移到受体衬底。
实施例包含具有转移到其中的多种类型的微装置的盒。
实施例包括微装置盒，其中牺牲层将微装置的至少一侧与填料层或键合层分离。
实施例牺牲层被去除以将微装置从填料层或键合层释放。
实施例牺牲层在如高温等一些条件下将微装置从填料释放。
可以对微装置进行测试以提取与微装置相关的信息，包含但不限于缺陷、均匀性、运行状况等。在一个实施例中，一或多个微装置临时键合到盒，所述盒具有用于测试微装置的一或多个电极。在一个实施例中，在微装置定位在盒中之后沉积另一个电极。可以在图案化之前或之后将此电极用于测试微装置。在一个实施例中，盒置于预定义位置中(所述预定义位置可以是固持器)。盒和/或受体衬底移动以进行对齐。至少一个所选装置转移到受体衬底。如果在盒上/中可获得更多微装置，则盒或受体衬底移动以便与同一受体衬底中的新区域或新受体衬底对齐，并且至少另一个所选装置转移到新位置。此过程可以继续，直到盒不具有足够的微装置，此时，可以将新盒置于预定义位置中。在一个实例中，对所选装置的转移是基于从盒中提取的信息进行控制的。在一个实例中，从盒中提取的缺陷信息可以用于通过消除对缺陷数量超过阈值的一组装置的转移将转移到受体衬底的有缺陷的装置的数量限制为低于阈值数量，或者所转移缺陷的累计数量将超过阈值。在另一个实例中，将基于一或多个所提取参数对盒进行分仓(binned)，并且每个仓将用于不同应用。在另一种情况下，基于一或多个参数具有相近性能的盒将用于一个受体衬底中。可以组合此处呈现的实例以提高盒转移性能。
在实施例中，可以使用物理接触和压力和/或温度将装置从盒转移到受体衬底中。此处，压力和/或温度可以产生用于将微装置固持到受体衬底的键合力(夹持力)，和/或而且温度可以减小微装置与盒之间的接触力。因此，实现将微装置转移到受体衬底。在这种情况下，分配给受体衬底上的微装置的位置相比于受体的其余部分可以具有较高的轮廓以增强转移过程。在实施例中，在如在转移过程期间分配给其它类型的微装置的位置等可能与受体衬底的无用区域接触的区域中，盒不具有微装置。可以组合这两个实例。在实施例中，可能已经用粘合剂润湿了衬底上的微装置的所分配位置或可能已经用键合合金覆盖了所述位置，或者在所分配位置上放置有额外的结构。在冲压过程中，可以使用单独的盒、印刷或其它工艺。在实施例中，可以将盒上的所选微装置移动为更靠近受体衬底以增强选择性转移。在另一种情况下，受体衬底施加拉力以辅助或启动从盒进行的微装置转移。拉力可以与其它力组合。
在一个实施例中，壳体可以支撑盒中的微装置。壳体可以制作在施体衬底或盒式衬底上的微装置周围或者单独制作，并且然后微装置被移动到内部并且键合到盒。在一个实施例中，可以在盒式衬底的顶部沉积至少一种聚合物(或另一种类型的材料)。来自施体衬底的微装置被推到聚合物层中。微装置选择性地或总体上与施体衬底分离。可以在装置与施体衬底分离之前或之后固化所述层。可以图案化此层，特别是在将多个不同装置集成到盒中的情况下。在这种情况下，所述层可以是针对一种类型而被创建的，微装置埋在所述层中并与其施体分离。然后，针对下一种类型的微装置沉积和图案化另一个层。然后，第二微装置埋在相关联层中。在所有情况下，此层可以覆盖微装置中的一部分或所有装置。在另一种情况下，壳体在微装置转移到盒之后由聚合物层、有机层或其它层构建。壳体可以具有不同的形状。在一种情况下，壳体可以与装置形状相匹配。壳体侧壁可以比微装置高度更短。可以在转移循环之前将壳体侧壁连接到微装置以便为盒中的微装置的不同后处理以及对微装置盒的包装以供运输和储存提供支持。可以分离壳体侧壁，或者可以在转移循环之前或期间通过如加热、蚀刻或曝光等不同的方式从装置弱化到微装置的连接。可以存在将微装置固持到盒式衬底的接触点。到盒的接触点可以是装置的底侧或顶侧。可以在转移之前或期间通过如加热、化学过程或曝光等不同方式弱化或消除接触点。可以对一些所选装置执行此过程或者可以对盒上的所有微装置全局地执行此过程。触点还可以是导电的以实现通过偏置触点处的装置和连接到微装置的其它电极来测试微装置。在转移循环期间，盒可以处于受体衬底下方以防止微装置在接触点被全局去除或弱化的情况下从壳体上落下。
在一个实施例中，微装置盒可以包含将微装置固持到盒表面的至少一个锚固件。盒和/或受体衬底被移动为使得盒中的微装置中的一些与受体衬底中的一些位置对齐。在将盒和受体衬底推向彼此或通过受体衬底拉动装置期间，此锚固件可以在压力下断裂。微装置可以永久停留在受体衬底上。锚固件可以处于微装置的侧面或处于微装置的顶部(或底部)。
顶侧是装置的面向盒的一侧，并且底部是微装置的相反侧。其它侧被称为侧面或侧壁。
在一个实施例中，可以对微装置进行测试以提取与微装置相关的信息，包含但不限于缺陷、均匀性、运行状况等。可以将盒置于预定义位置中(所述预定义位置可以是固持器)。可以移动盒和/或受体衬底以进行对齐。可以将至少一个所选装置转移到受体衬底。如果在盒上/中可获得更多微装置，则可以移动盒或受体衬底以便与同一受体衬底中的新区域或新受体衬底对齐，并且可以将至少另一个所选装置转移到新位置。此过程可以继续，直到盒不具有足够的微装置，此时，新盒将被置于预定义位置中。在一种情况下，对所选装置的转移可以基于从盒中提取的信息进行控制。在一种情况下，从盒中提取的缺陷信息可以用于通过消除对缺陷数量超过阈值的一组装置的转移将转移到受体衬底的有缺陷的装置的数量限制为低于阈值数量，或者所转移缺陷的累计数量超过阈值。在另一种情况下，将基于一或多个所提取参数对盒进行分仓，并且每个仓可以用于不同应用。在另一种情况下，基于一或多个参数具有相近性能的盒可以用于一个受体衬底中。可以组合此处呈现的实例以提高盒转移性能。
一个实施例包括将装置转移到受体衬底的方法。所述方法包含：
a)制备盒，所述盒具有衬底，其中微装置定位在盒式衬底的至少一个表面上，并且所述衬底在对应于受体衬底中的区域的相同大小的微装置位置之外的区域中具有更多微装置。
b)通过提取至少一个参数测试盒上的装置。
c)拾取盒并将所述盒转移到具有面向受体衬底的微装置的位置。
d)将测试数据用于选择盒上的一组微装置。
e)将盒上的所选一组微装置与受体衬底上的所选位置对齐。将所述一组微装置从盒转移到受体衬底。
f)过程d和e可以继续，直到盒不具有任何有用的装置或受体衬底被完全填充。
一个实施例包括盒，所述盒具有以与受体衬底中相同的间距定位在盒中的多于一种类型的微装置。
一个实施例包括盒，所述盒具有衬底，其中微装置(直接或间接)定位在其表面上，并且微装置在任一行或列中偏斜，使得至少任一行或列的边缘不与至少另一行或列的边缘对齐。
一个实施例是将装置转移到受体衬底的方法。所述方法包含将微装置阵列转移到衬底中，其中至少任一行或列的所转移微装置的边缘不与至少另一行或列的所转移装置的边缘对齐。
一个实施例包括将装置转移到受体衬底的方法。所述方法包含将装置阵列从施体衬底转移到受体衬底，其中在受体衬底上与所转移阵列的大小类似的任何区域中，至少存在具有来自施体衬底的与所转移阵列相对应的两个不同区域的微装置的任一行或列。
一个实施例包括将微装置阵列转移到受体衬底中的过程，其中微装置在阵列的边缘处被偏斜以消除突然变化。
另一个实施例包括将微装置阵列转移到受体衬底中的过程，其中在转移之前对两个微装置阵列的相邻边缘处的微装置的性能进行匹配。
另一个实施例包括将微装置阵列转移到受体衬底中的过程，其中至少从微装置施体衬底的两个不同区域对微装置阵列进行填充。
另一个实施例包括将微装置阵列从盒转移到受体衬底中的过程，其中将若干微装置盒置于与受体衬底的不同区域相对应的不同位置中，然后将盒与受体衬底对齐，并且将微装置从盒转移到受体衬底。
已经出于说明和描述的目的呈现了本发明的一或多个实施例的前述描述。上述描述并不旨在是详尽的或将本发明限制于所披露的精确形式。鉴于以上教导，许多修改和变化是可能的。意图是，本发明的范围不受此详细说明的限制，而是受其所附的权利要求的限制。

Claims (25)

1.一种制造像素化结构的方法，其包括：
提供施体衬底；
在所述施体衬底上沉积第一导电层；
在所述第一导电层上沉积完全或部分连续的发光功能层；
在所述功能层上沉积第二导电层；
图案化所述第二导电层，从而形成像素化结构；
为每个像素化结构提供键合触点；
将所述键合触点固定到系统衬底；以及
去除所述施体衬底。
2.根据权利要求1所述的方法，其进一步包括：
在每个像素化结构之间和上方沉积介电层；以及
图案化所述介电层以在每个像素化结构的顶部形成用于键合焊盘的开口。
3.根据权利要求1所述的方法，其中所述沉积第二导电层的步骤包括沉积顶部导电层和电流分布层。
4.根据权利要求1所述的方法，其中所述去除所述施体衬底的步骤包括薄化所述第一导电层。
5.根据权利要求1所述的方法，其进一步包括：沉积反射层；以及图案化所述反射层以仅覆盖所述第一导电层上介于所述像素化结构之间的区域。
6.根据权利要求1所述的方法，其中所述在每个像素化结构上提供键合触点的步骤包括：在所述第二导电层上沉积键合接触层；以及图案化所述键合接触层以及所述第二导电层和所述功能层。
7.根据权利要求1所述的方法，其中所述图案化所述第二导电层的步骤还包括图案化所述功能层和所述第一导电层，从而形成像素化台面结构。
8.根据权利要求7所述的方法，其进一步包括：
在每个像素化台面结构上安装顶部触点；
在去除所述施体衬底之前，将每个像素化台面结构的所述顶部触点连接到临时衬底；以及
然后，在每个像素化结构上提供所述键合触点和将所述键合触点固定到所述系统衬底之后，去除所述临时衬底。
9.根据权利要求8所述的方法，其中所述图案化所述第一导电层的步骤包括仅图案化所述第一导电层的第一部分；并且
其中所述去除所述施体衬底的步骤包含去除所述第一导电层的除所述第一部分之外的所有部分。
10.根据权利要求8所述的方法，其进一步包括：
在每个顶部触点与所述临时衬底之间沉积衬底键合层；
其中所述键合触点的熔化温度大于所述衬底键合层的熔化温度；
其中所述将所述键合触点固定到所述系统衬底和去除所述临时衬底的步骤包括：
将所选像素化台面结构的键合触点与所述系统衬底上的接触焊盘对齐；
将所述衬底键合层和所述所选像素化台面结构的所述键合触点的温度升高为超过所述键合触点的熔点；
将所述衬底键合层和所述键合触点的温度降至介于所述键合触点的所述熔化温度与所述衬底键合层的所述熔化温度之间，由此固化所述键合触点并将所述键合触点固定到所述系统衬底上的所述接触焊盘；以及
在所述衬底键合层仍然高于其熔化温度时去除所述临时衬底。
11.根据权利要求10所述的方法，其中所述提高温度的步骤包括将温度提高为全局地高于所述键合触点的所述熔点。
12.根据权利要求10所述的方法，其中所述提高温度的步骤包括将温度提高为全局地接近所述键合触点的所述熔点，以及然后将温度提高为局部地超过所述键合触点的所述熔点。
13.根据权利要求10所述的方法，其中所述提高温度的步骤包括将温度提高为全局地接近所述衬底键合层的所述熔点，以及然后将温度提高为局部地超过所述键合触点的所述熔点。
14.根据权利要求12所述的方法，其中将温度提高为局部地超过所述键合触点的所述熔点包括施加电流通过所述所选像素化台面结构。
15.根据权利要求8所述的方法，其进一步包括在每个顶部触点与所述临时衬底之间沉积衬底键合层，
其中所述临时衬底包含与每个顶部触点对齐的其中具有填料的空隙，并且
其中所述将所述键合触点固定到所述系统衬底和去除所述临时衬底的步骤包括：
从所选像素化台面结构的所述空隙中排空所述填充材料；以及
破坏靠近所述所选像素化台面结构的所述衬底键合层。
16.根据权利要求7所述的方法，其中每个像素化台面结构包含用于将每个像素化台面结构安装到所述施体衬底的锚固件；
其中所述去除所述施体衬底的步骤包括：
破坏所述所选像素化台面结构的所述锚固件。
17.根据权利要求16所述的方法，其中每个像素化台面结构包含围绕所述像素化台面结构的至少一部分的保护层；
其中所述锚固件从所述保护层延伸。
18.根据权利要求17所述的方法，其中所述锚固件包括在空隙上方从所述保护层延伸到与所述施体衬底接触的延伸部的桥。
19.根据权利要求16所述的方法，其进一步包括：
在每个像素化台面结构之间添加填料层；以及
去除所述填料层中的大部分，从而由剩余的填料层形成所述锚固件。
20.根据权利要求16所述的方法，其中所述破坏所述锚固件的步骤包括提高所选锚固件的温度。
21.根据权利要求8所述的方法，其进一步包括：提供具有不同类型的像素化结构中的多个像素化结构的另外的临时衬底；
将所述不同类型的像素化结构之一固定到所述系统衬底；以及
去除所述另外的临时衬底。
22.根据权利要求21所述的方法，其中每个临时衬底上的所述像素化结构的块的性能从高侧到低侧逐渐下降；
其中来自每个临时衬底的所述像素化结构的所述块以偏斜布置放置在所述系统衬底上以减小由每个块上的像素化结构的不均匀性引起的突然转变效应。
23.根据权利要求21所述的方法，其中每个临时衬底上的所述像素化结构的块的性能从高侧到低侧逐渐下降；
其中来自不同临时衬底的所述像素化结构的侧向相邻块以翻转布置放置在所述系统衬底上，其中来自所述临时衬底之一的块的所述高侧或所述低侧分别与另一临时衬底的相邻块的高侧或低侧相邻，以减少由每个块上的像素化结构的不均匀性引起的突然转变。
24.根据权利要求23所述的方法，其中来自不同临时衬底的像素化结构的竖直相邻块以交替布置放置，其中高侧与低侧竖直相邻，以减少由每个临时衬底上的像素化结构的不均匀性引起的突然转变。
25.根据权利要求7所述的方法，其进一步包括：
在所述施体衬底与所述第二导电层之间沉积缓冲层和分离层；
去除所述分离层或改变所述分离层的性质；以及
将所述第二导电层与所述缓冲层分离，从而使所述缓冲层能够被重复使用。
CN201780072978.0A 2016-11-25 2017-11-22 将微装置集成到系统衬底中 Active CN110036492B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201662426353P 2016-11-25 2016-11-25
US62/426,353 2016-11-25
US201762473671P 2017-03-20 2017-03-20
US62/473,671 2017-03-20
US201762482899P 2017-04-07 2017-04-07
US62/482,899 2017-04-07
US201762515185P 2017-06-05 2017-06-05
US62/515,185 2017-06-05
CA2,984,214 2017-10-30
CA2984214A CA2984214A1 (en) 2017-10-30 2017-10-30 Integration of micro-devices into system substrate
PCT/IB2017/057310 WO2018096455A1 (en) 2016-11-25 2017-11-22 Integration of micro-devices into system substrate

Publications (2)

Publication Number Publication Date
CN110036492A true CN110036492A (zh) 2019-07-19
CN110036492B CN110036492B (zh) 2021-10-08

Family

ID=62191052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780072978.0A Active CN110036492B (zh) 2016-11-25 2017-11-22 将微装置集成到系统衬底中

Country Status (4)

Country Link
US (1) US10468472B2 (zh)
KR (2) KR20220123750A (zh)
CN (1) CN110036492B (zh)
WO (1) WO2018096455A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601657B (zh) * 2016-12-12 2019-12-17 厦门市三安光电科技有限公司 微元件的转移系统、转移方法、制造方法、装置和电子设备
TWI681472B (zh) 2017-04-10 2020-01-01 英屬開曼群島商錼創科技股份有限公司 傳輸微小元件的方法
KR102486391B1 (ko) * 2017-11-09 2023-01-09 삼성전자주식회사 고해상도 디스플레이 장치
CN107731887B (zh) * 2017-11-22 2020-05-19 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
FR3082998B1 (fr) * 2018-06-25 2021-01-08 Commissariat Energie Atomique Dispositif et procedes pour le report de puces d'un substrat source vers un substrat destination
CN108962769A (zh) * 2018-07-02 2018-12-07 华进半导体封装先导技术研发中心有限公司 器件贴装方法、器件封装方法及器件处理设备
CN108807265B (zh) * 2018-07-09 2020-01-31 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法
CN110911285B (zh) * 2018-09-14 2021-07-27 东莞市中麒光电技术有限公司 一种led芯片固定于背板的方法
FR3087580B1 (fr) * 2018-10-23 2020-12-18 Aledia Procede de realisation d’un dispositif optoelectronique comprenant des diodes electroluminescentes homogenes en dimensions
CN109473532B (zh) * 2018-11-20 2020-11-06 合肥京东方光电科技有限公司 一种Micro LED显示基板的制作方法
CN109728165B (zh) * 2019-01-04 2021-09-21 京东方科技集团股份有限公司 一种显示背板及其制作方法、显示装置
CN113439332A (zh) * 2019-02-21 2021-09-24 维耶尔公司 光电固态阵列
CN110187657B (zh) * 2019-05-17 2022-02-01 山东航天电子技术研究所 一种机电一体化智能背板卫星架构
TWI706537B (zh) * 2019-05-28 2020-10-01 友達光電股份有限公司 自發光元件及發光裝置的製造方法
CN114008763A (zh) * 2019-06-18 2022-02-01 维耶尔公司 高吞吐量的缩微印刷工艺
US10756053B1 (en) * 2019-07-10 2020-08-25 Mikro Mesa Technology Co., Ltd. Method of transferring micro devices and device transfer assembly
US10910239B1 (en) * 2019-07-10 2021-02-02 Mikro Mesa Technology Co., Ltd. Method of transferring micro devices and device transfer system
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
KR20220116454A (ko) * 2019-12-19 2022-08-23 뷰리얼 인크. 카트리지 검사 앵커
CN115279686A (zh) * 2020-03-23 2022-11-01 维耶尔公司 防止微型装置侧壁上的电极中断
WO2022020946A1 (en) * 2020-07-27 2022-02-03 Vuereal Inc. Hybrid release layer for microdevice cartridge
TW202224107A (zh) * 2020-08-06 2022-06-16 加拿大商弗瑞爾公司 微裝置區塊轉移
US20230327050A1 (en) * 2020-09-02 2023-10-12 Vuereal Inc. Flip chip microdevice structure
CN116348410A (zh) * 2020-11-12 2023-06-27 维耶尔公司 光电微装置
TW202234597A (zh) * 2021-02-22 2022-09-01 加拿大商弗瑞爾公司 卡匣干擾
CN117280280A (zh) * 2021-04-21 2023-12-22 维耶尔公司 在微器件中集成颜色转换材料
WO2022232929A1 (en) * 2021-05-04 2022-11-10 Vuereal Inc. Integrated color conversion cartridge
WO2023238069A1 (en) * 2022-06-07 2023-12-14 Vuereal Inc. Alignment mark in busy pixel layouts

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142575A1 (en) * 2002-07-25 2004-07-22 Brewer Peter D. Large area printing method for integrating device and circuit components
CN104106149A (zh) * 2011-11-18 2014-10-15 勒克斯维科技公司 形成微led结构和具有电绝缘层的微led结构阵列的方法
CN105129259A (zh) * 2015-05-15 2015-12-09 友达光电股份有限公司 微组件的传送方法以及显示面板的制作方法
CN105359283A (zh) * 2013-07-08 2016-02-24 勒克斯维科技公司 具有柱的微型发光二极管器件
CN105576088A (zh) * 2015-11-06 2016-05-11 友达光电股份有限公司 转置微元件的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792579A (en) 1996-03-12 1998-08-11 Flex Products, Inc. Method for preparing a color filter
US6855384B1 (en) 2000-09-15 2005-02-15 3M Innovative Properties Company Selective thermal transfer of light emitting polymer blends
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
US20110151153A1 (en) 2009-12-23 2011-06-23 E.I. Du Pont De Nemours And Company Polymeric conductive donor
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9217541B2 (en) * 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9607907B2 (en) * 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
US9773711B2 (en) * 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
WO2017014564A1 (ko) * 2015-07-23 2017-01-26 서울반도체 주식회사 디스플레이 장치 및 그의 제조 방법
KR20170059068A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
FR3044467B1 (fr) * 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
US10032827B2 (en) * 2016-06-29 2018-07-24 Applied Materials, Inc. Systems and methods for transfer of micro-devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142575A1 (en) * 2002-07-25 2004-07-22 Brewer Peter D. Large area printing method for integrating device and circuit components
CN104106149A (zh) * 2011-11-18 2014-10-15 勒克斯维科技公司 形成微led结构和具有电绝缘层的微led结构阵列的方法
CN105359283A (zh) * 2013-07-08 2016-02-24 勒克斯维科技公司 具有柱的微型发光二极管器件
CN105129259A (zh) * 2015-05-15 2015-12-09 友达光电股份有限公司 微组件的传送方法以及显示面板的制作方法
CN105576088A (zh) * 2015-11-06 2016-05-11 友达光电股份有限公司 转置微元件的方法

Also Published As

Publication number Publication date
US20180151804A1 (en) 2018-05-31
KR20220123750A (ko) 2022-09-08
WO2018096455A1 (en) 2018-05-31
CN110036492B (zh) 2021-10-08
US10468472B2 (en) 2019-11-05
KR20190097062A (ko) 2019-08-20
KR102438882B1 (ko) 2022-09-01

Similar Documents

Publication Publication Date Title
CN110036492A (zh) 将微装置集成到系统衬底中
US10916523B2 (en) Microdevice transfer setup and integration of micro-devices into system substrate
US10600823B2 (en) Assembly of semiconductor devices
EP3345178B1 (en) Assembly of semiconductor devices
EP3425618B1 (en) Assembly of semiconductor devices
US10998352B2 (en) Integration of microdevices into system substrate
CN109830455A (zh) 微器件转移设备以及微器件到系统衬底中的集成
EP2324507B1 (en) Oled display device with embedded chip driving and method of manufacturing the same
KR101233691B1 (ko) 칩렛을 사용하는 전자 디바이스의 제어
CN106170849A (zh) 微发光二极管的转移方法、制造方法、装置和电子设备
US20210242287A1 (en) Integration of microdevices into system substrate
CN108336077A (zh) 像素阵列基板及其制造方法
TWI815968B (zh) 整合微裝置於系統基板中
CN112786511B (zh) 一种微元件的转移基板及转移方法
US20230326937A1 (en) Integration of microdevices into system substrate
CN111816663A (zh) 制造像素化结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant