CN109979812A - 金属栅的制造方法 - Google Patents

金属栅的制造方法 Download PDF

Info

Publication number
CN109979812A
CN109979812A CN201910231188.3A CN201910231188A CN109979812A CN 109979812 A CN109979812 A CN 109979812A CN 201910231188 A CN201910231188 A CN 201910231188A CN 109979812 A CN109979812 A CN 109979812A
Authority
CN
China
Prior art keywords
gate structure
metal gate
dummy gate
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910231188.3A
Other languages
English (en)
Inventor
谢玟茜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910231188.3A priority Critical patent/CN109979812A/zh
Publication of CN109979812A publication Critical patent/CN109979812A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种金属栅的制造方法包括如下步骤：步骤一、在半导体衬底表面形成栅介质层。步骤二、在栅介质层表面沉积形成非晶硅层。步骤三、根据光刻定义对非晶硅层进行刻蚀形成伪栅极结构。步骤四、完成金属栅前工艺步骤，包括多次热处理，热处理会将伪栅极结构的非晶硅进行晶化并形成多晶硅。步骤五、将伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格破坏或消除。步骤六、去除所述伪栅极结构。本发明能改善伪栅极结构去除工艺的质量以及降低去除伪栅极结构去除工艺的难度，能防止对栅极结构的破坏，能降低化学品的使用量从而降低对环境的伤害，具有较高设备兼容性从而能降低工艺成本。

Description

金属栅的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种金属栅的制造方法。
背景技术
现有金属栅(MG)的制造方法中，通常需要先形成伪栅极结构，伪栅极结构通常采用非晶硅层或多晶硅层组成，在利用伪栅极结构来形成金属栅前工艺步骤之后，再去除伪栅极结构，之后再在伪栅极结构去除的区域中形成金属栅。金属栅前工艺步骤包括在伪栅极结构的侧面自对准形成侧墙以及自对准形成源区和漏区的步骤。
栅介质层的材料会采用氧化层，也还会采用高介电常数(HK)层，具有高介电常数层和金属栅的栅极结构通常缩写为HKMG，采用HKMG的器件包括PMOS和NMOS。
所述高介电常数层的材料包括二氧化硅(SiO2)，氮化硅(Si3N4)，三氧化二铝(Al2O3)，五氧化二钽(Ta2O5)，氧化钇(Y2O3)，硅酸铪氧化合物(HfSiO4)，二氧化铪(HfO2)，氧化镧(La2O3)，二氧化锆(ZrO2)，钛酸锶(SrTiO3)，硅酸锆氧化合物(ZrSiO4)等。
所述金属栅的材料包括Al。
在所述高介电常数层和半导体衬底之间通常设置由界面层(IL)。现有工艺中，所述高介电常数层的材料通常采用HfO2，界面层通常采用SiO2。
所述栅介质层还包括由氮化钛层(TiN)和氮化钽层(TaN)组成阻障层，阻障层位于所述高介电常数层的顶部，氮化钛层(TiN)和氮化钽层(TaN)组成的阻障层位于后续的金属栅对应的第一功函数层的底部，故由氮化钛层和氮化钽层(TaN)组成的阻障层也称为底部阻障层(Bottom Barrier Metal，BBM)。
在底部阻障层的顶部依次叠加有功函数层、所述盖帽层和所述金属栅。
对于PMOS管，功函数层的材料通常为TiN。对于NMOS管，功函数层的材料通常为TiAl。
金属栅所覆盖的半导体衬底如硅衬底表面形成有沟道区，沟道区的表面用于反型形成沟道，沟道的长度对应于技术节点，现有方法中的技术节点达28nm以下。
由上可知，现有方法中，因为线宽限缩的技术，金属栅生成前需要将伪栅极结构先去除，之后再制作金属栅，现行去除困难且技术要求严格，主要问题有：
伪栅极结构的形成工艺中，在开始阶段一般采用淀积工艺形成非晶硅，而之后在去除伪栅极结构之前会经过一连串热处理，例如快速热退火(RTP)或侧墙的介质层材料的淀积等，热处理会将非晶硅转换成具有等向性且难去除的硅，这些难去除的硅主要是材料特性所形成不易去除的晶面为(111)或是(110)的多晶硅。
在去除伪栅极结构的工艺中，采用干法刻蚀即进行刻蚀气体的刻蚀能容易对器件的部件结构如栅介质层的表面产生破坏，这对先进工艺是极大挑战，导致后续先进工艺开发会使用湿法来进行。
湿法工艺困难在于化学品特性与材料本身结构强相关，导致不同化学品对于材料晶格面会产生不同的蚀刻率，对于伪栅极结构，晶面为(111)和(110)的多晶硅对于湿法刻蚀工艺的挑战是最严格的。
发明内容
本发明所要解决的技术问题是提供一种金属栅的制造方法，能改善伪栅极结构去除工艺的质量以及降低去除伪栅极结构去除工艺的难度。
为解决上述技术问题，本发明提供的金属栅的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成栅介质层。
步骤二、在所述栅介质层表面沉积形成非晶硅层。
步骤三、光刻定义出栅极的形成区域，根据光刻定义对所述非晶硅层进行刻蚀形成伪栅极结构。
步骤四、完成伪栅极结构去除之前的金属栅前工艺步骤，所述金属栅前工艺步骤包括多次热处理，所述热处理会将所述伪栅极结构的非晶硅进行晶化并形成多晶硅。
步骤五、将所述伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格破坏或消除。
步骤六、去除所述伪栅极结构。
进一步的改进是，步骤五放置在各所述热处理工艺之前，在步骤二的所述非晶硅层的沉积工艺中或沉积工艺完全之后在所述非晶硅层中进行防晶化掺杂，通过所述防晶化掺杂来防止在各所述热处理过程中形成晶面(110)和(111)的多晶硅。
进一步的改进是，所述防晶化掺杂采用在步骤二的所述非晶硅层的沉积工艺中进行在位掺杂实现；或者，所述防晶化掺杂采用在步骤二的所述非晶硅层的沉积工艺完成后进行离子注入掺杂实现。
进一步的改进是，步骤五放置在所有所述热处理工艺完成之后，通过离子注入对所述伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格进行破坏。
进一步的改进是，所述金属栅前工艺步骤中包括在所述伪栅极结构的侧面形成侧墙的步骤，所述侧墙采用侧墙介质层沉积加刻蚀工艺形成，步骤五中包括通过离子注入对所述伪栅极结构中位于所述侧墙的底部及角落的成形的晶面指数(110)和(111)对应的晶格进行破坏。
进一步的改进是，所述热处理工艺包括沉积所述侧墙介质层的步骤。
进一步的改进是，所述侧墙介质层的材料包括氧化层或氮化层。
进一步的改进是，所述热处理工艺包括快速热处理工艺。
进一步的改进是，步骤六中采用湿法刻蚀工艺去除所述伪栅极结构；或者，步骤六中先采用干法刻蚀工艺去除部分所述伪栅极结构，再采用湿法刻蚀工艺将所述伪栅极结构完全去除。
进一步的改进是，还包括步骤：
步骤七、在所述伪栅极结构去除的区域形成金属栅。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层的材料为氧化层。
进一步的改进是，所述栅介质层的材料包括高介电常数层。
进一步的改进是，被所述金属栅所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道，所述沟道的长度对应的技术节点为28nm以下且包括14nm和7nm。
进一步的改进是，在所述金属栅前工艺步骤中还包括在所述伪栅极结构的两侧的所述半导体衬底中形成源区和漏区的步骤。
本发明在伪栅极结构去除之前进行了对伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格进行破坏或消除的步骤，从而能改善伪栅极结构去除工艺的质量以及降低去除伪栅极结构去除工艺的难度，还能降低工艺成本，具体包括：
本发明能完全采用湿法刻蚀或在最后一步采用湿法刻蚀进行伪栅极结构的去除，从而能减少或消除刻蚀气体对栅极结构如栅极结构的栅介质层的破坏。
由于晶面指数(110)和(111)对应的晶格被破坏或消除，这使得湿法刻蚀的工艺难度降低，不仅能很好的去除伪栅极结构，还能降低湿法刻蚀工艺对应的化学品的使用量，从能降低对环境的伤害。
另外，本发明方法对设备需求的兼容性高，能降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明第一实施例方法的流程图。
具体实施方式
如图1所示，是本发明第一实施例方法的流程图，本发明第一实施例金属栅的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成栅介质层。
所述半导体衬底为硅衬底。
所述栅介质层的材料包括高介电常数层。在其他实施例方法中也能为：所述栅介质层的材料为氧化层。
步骤二、在所述栅介质层表面沉积形成非晶硅层。
步骤三、光刻定义出栅极的形成区域，根据光刻定义对所述非晶硅层进行刻蚀形成伪栅极结构。
步骤四、完成伪栅极结构去除之前的金属栅前工艺步骤，所述金属栅前工艺步骤包括多次热处理，所述热处理会将所述伪栅极结构的非晶硅进行晶化并形成多晶硅。
所述金属栅前工艺步骤中包括在所述伪栅极结构的侧面形成侧墙的步骤，所述侧墙采用侧墙介质层沉积加刻蚀工艺形成。
所述热处理工艺包括沉积所述侧墙介质层的步骤。
所述侧墙介质层的材料包括氧化层或氮化层。
所述热处理工艺包括快速热处理工艺。
步骤五、将所述伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格破坏或消除。
本发明第一实施例方法中，将步骤五放置在各所述热处理工艺之前，在步骤二的所述非晶硅层的沉积工艺中或沉积工艺完全之后在所述非晶硅层中进行防晶化掺杂，通过所述防晶化掺杂来防止在各所述热处理过程中形成晶面(110)和(111)的多晶硅。
所述防晶化掺杂采用在步骤二的所述非晶硅层的沉积工艺中进行在位掺杂实现；或者，所述防晶化掺杂采用在步骤二的所述非晶硅层的沉积工艺完成后进行离子注入掺杂实现。
步骤六、去除所述伪栅极结构。
步骤六中采用湿法刻蚀工艺去除所述伪栅极结构。在其他实施例方法中也能为：步骤六中先采用干法刻蚀工艺去除部分所述伪栅极结构，再采用湿法刻蚀工艺将所述伪栅极结构完全去除；由于干法刻蚀工艺不会将所述伪栅极结构完全去除，故干法刻蚀工艺不会对所述伪栅极结构中的栅介质层的表面造成不利影响。
还包括步骤：
步骤七、在所述伪栅极结构去除的区域形成金属栅。
本发明第一实施例方法中，所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧(La2O3)，二氧化锆，钛酸锶，硅酸锆氧化合物等。
所述金属栅的材料包括Al。
在所述高介电常数层和半导体衬底之间通常设置由界面层；所述高介电常数层的材料通常采用HfO2，界面层通常采用SiO2。
所述栅介质层还包括由氮化钛层和氮化钽层组成阻障层，阻障层位于所述高介电常数层的顶部，由氮化钛层和氮化钽层组成的阻障层也称为底部阻障层(Bottom BarrierMetal，BBM)。
在底部阻障层的顶部依次叠加有功函数层、所述盖帽层和所述金属栅。
对于PMOS管，功函数层的材料通常为TiN。对于NMOS管，功函数层的材料通常为TiAl。
在所述金属栅前工艺步骤中还包括形成沟道区以及在所述伪栅极结构的两侧的所述半导体衬底中形成源区和漏区的步骤。被所述金属栅所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道，所述沟道的长度对应的技术节点为28nm以下且包括14nm和7nm。
本发明第一实施例方法在伪栅极结构去除之前进行了对伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格进行消除的步骤，从而能改善伪栅极结构去除工艺的质量以及降低去除伪栅极结构去除工艺的难度，还能降低工艺成本，具体包括：
本发明第一实施例方法能完全采用湿法刻蚀或在最后一步采用湿法刻蚀进行伪栅极结构的去除，从而能减少或消除刻蚀气体对栅极结构如栅极结构的栅介质层的破坏。
由于晶面指数(110)和(111)对应的晶格被消除，这使得湿法刻蚀的工艺难度降低，不仅能很好的去除伪栅极结构，还能降低湿法刻蚀工艺对应的化学品的使用量，从能降低对环境的伤害。
另外，本发明第一实施例方法对设备需求的兼容性高，能降低工艺成本。
本发明第二实施例方法的流程图也请参考图1所示，本发明第二实施例金属栅的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成栅介质层。
所述半导体衬底为硅衬底。
所述栅介质层的材料包括高介电常数层。在其他实施例方法中也能为：所述栅介质层的材料为氧化层。
步骤二、在所述栅介质层表面沉积形成非晶硅层。
步骤三、光刻定义出栅极的形成区域，根据光刻定义对所述非晶硅层进行刻蚀形成伪栅极结构。
步骤四、完成伪栅极结构去除之前的金属栅前工艺步骤，所述金属栅前工艺步骤包括多次热处理，所述热处理会将所述伪栅极结构的非晶硅进行晶化并形成多晶硅。
所述金属栅前工艺步骤中包括在所述伪栅极结构的侧面形成侧墙的步骤，所述侧墙采用侧墙介质层沉积加刻蚀工艺形成。
所述热处理工艺包括沉积所述侧墙介质层的步骤。
所述侧墙介质层的材料包括氧化层或氮化层。
所述热处理工艺包括快速热处理工艺。
步骤五、将所述伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格破坏或消除。
本发明第二实施例方法中，步骤五放置在所有所述热处理工艺完成之后，通过离子注入对所述伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格进行破坏。由于在所述伪栅极结构的侧面形成有所述侧墙，步骤五中包括通过离子注入对所述伪栅极结构中位于所述侧墙的底部及角落的成形的晶面指数(110)和(111)对应的晶格进行破坏。
步骤六、去除所述伪栅极结构。
步骤六中采用湿法刻蚀工艺去除所述伪栅极结构。在其他实施例方法中也能为：
步骤六中先采用干法刻蚀工艺去除部分所述伪栅极结构，再采用湿法刻蚀工艺将所述伪栅极结构完全去除。
还包括步骤：
步骤七、在所述伪栅极结构去除的区域形成金属栅。
本发明第二实施例方法中，所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧(La2O3)，二氧化锆，钛酸锶，硅酸锆氧化合物等。
所述金属栅的材料包括Al。
在所述高介电常数层和半导体衬底之间通常设置由界面层；所述高介电常数层的材料通常采用HfO2，界面层通常采用SiO2。
所述栅介质层还包括由氮化钛层和氮化钽层组成阻障层，阻障层位于所述高介电常数层的顶部，由氮化钛层和氮化钽层组成的阻障层也称为底部阻障层(Bottom BarrierMetal，BBM)。
在底部阻障层的顶部依次叠加有功函数层、所述盖帽层和所述金属栅。
对于PMOS管，功函数层的材料通常为TiN。对于NMOS管，功函数层的材料通常为TiAl。
在所述金属栅前工艺步骤中还包括形成沟道区以及在所述伪栅极结构的两侧的所述半导体衬底中形成源区和漏区的步骤。被所述金属栅所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道，所述沟道的长度对应的技术节点为28nm以下且包括14nm和7nm。
本发明第二实施例方法在伪栅极结构去除之前进行了对伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格进行破坏的步骤，从而能改善伪栅极结构去除工艺的质量以及降低去除伪栅极结构去除工艺的难度，还能降低工艺成本，具体包括：
本发明第二实施例方法能完全采用湿法刻蚀或在最后一步采用湿法刻蚀进行伪栅极结构的去除，从而能减少或消除刻蚀气体对栅极结构如栅极结构的栅介质层的破坏。
由于晶面指数(110)和(111)对应的晶格被破坏，这使得湿法刻蚀的工艺难度降低，不仅能很好的去除伪栅极结构，还能降低湿法刻蚀工艺对应的化学品的使用量，从能降低对环境的伤害。
另外，本发明第二实施例方法对设备需求的兼容性高，能降低工艺成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种金属栅的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面形成栅介质层；
步骤二、在所述栅介质层表面沉积形成非晶硅层；
步骤三、光刻定义出栅极的形成区域，根据光刻定义对所述非晶硅层进行刻蚀形成伪栅极结构；
步骤四、完成伪栅极结构去除之前的金属栅前工艺步骤，所述金属栅前工艺步骤包括多次热处理，所述热处理会将所述伪栅极结构的非晶硅进行晶化并形成多晶硅；
步骤五、将所述伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格破坏或消除；
步骤六、去除所述伪栅极结构。
2.如权利要求1所述的金属栅的制造方法，其特征在于：步骤五放置在各所述热处理工艺之前，在步骤二的所述非晶硅层的沉积工艺中或沉积工艺完全之后在所述非晶硅层中进行防晶化掺杂，通过所述防晶化掺杂来防止在各所述热处理过程中形成晶面(110)和(111)的多晶硅。
3.如权利要求2所述的金属栅的制造方法，其特征在于：所述防晶化掺杂采用在步骤二的所述非晶硅层的沉积工艺中进行在位掺杂实现；或者，所述防晶化掺杂采用在步骤二的所述非晶硅层的沉积工艺完成后进行离子注入掺杂实现。
4.如权利要求1所述的金属栅的制造方法，其特征在于：步骤五放置在所有所述热处理工艺完成之后，通过离子注入对所述伪栅极结构中多晶硅的晶面指数(110)和(111)对应的晶格进行破坏。
5.如权利要求4所述的金属栅的制造方法，其特征在于：所述金属栅前工艺步骤中包括在所述伪栅极结构的侧面形成侧墙的步骤，所述侧墙采用侧墙介质层沉积加刻蚀工艺形成，步骤五中包括通过离子注入对所述伪栅极结构中位于所述侧墙的底部及角落的成形的晶面指数(110)和(111)对应的晶格进行破坏。
6.如权利要求5所述的金属栅的制造方法，其特征在于：所述热处理工艺包括沉积所述侧墙介质层的步骤。
7.如权利要求5所述的金属栅的制造方法，其特征在于：所述侧墙介质层的材料包括氧化层或氮化层。
8.如权利要求1所述的金属栅的制造方法，其特征在于：所述热处理工艺包括快速热处理工艺。
9.如权利要求1所述的金属栅的制造方法，其特征在于：步骤六中采用湿法刻蚀工艺去除所述伪栅极结构；或者，步骤六中先采用干法刻蚀工艺去除部分所述伪栅极结构，再采用湿法刻蚀工艺将所述伪栅极结构完全去除。
10.如权利要求1所述的金属栅的制造方法，其特征在于，还包括步骤：
步骤七、在所述伪栅极结构去除的区域形成金属栅。
11.如权利要求10所述的金属栅的制造方法，其特征在于：所述半导体衬底为硅衬底。
12.如权利要求11所述的金属栅的制造方法，其特征在于：所述栅介质层的材料为氧化层。
13.如权利要求11所述的金属栅的制造方法，其特征在于：所述栅介质层的材料包括高介电常数层。
14.如权利要求11所述的金属栅的制造方法，其特征在于：被所述金属栅所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道，所述沟道的长度对应的技术节点为28nm以下且包括14nm和7nm。
15.如权利要求14所述的金属栅的制造方法，其特征在于：在所述金属栅前工艺步骤中还包括在所述伪栅极结构的两侧的所述半导体衬底中形成源区和漏区的步骤。
CN201910231188.3A 2019-03-26 2019-03-26 金属栅的制造方法 Pending CN109979812A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910231188.3A CN109979812A (zh) 2019-03-26 2019-03-26 金属栅的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910231188.3A CN109979812A (zh) 2019-03-26 2019-03-26 金属栅的制造方法

Publications (1)

Publication Number Publication Date
CN109979812A true CN109979812A (zh) 2019-07-05

Family

ID=67080515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910231188.3A Pending CN109979812A (zh) 2019-03-26 2019-03-26 金属栅的制造方法

Country Status (1)

Country Link
CN (1) CN109979812A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038226A (zh) * 2020-08-11 2020-12-04 上海华力集成电路制造有限公司 高介电金属栅极制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005469A (zh) * 2009-09-01 2011-04-06 瑞萨电子株式会社 半导体器件及其制造方法
CN102760652A (zh) * 2011-04-25 2012-10-31 中国科学院微电子研究所 半导体器件制造方法
CN103094120A (zh) * 2011-11-08 2013-05-08 中国科学院微电子研究所 一种半导体结构的制造方法
US20140315365A1 (en) * 2013-04-19 2014-10-23 United Microelectronics Corp. Method of forming semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005469A (zh) * 2009-09-01 2011-04-06 瑞萨电子株式会社 半导体器件及其制造方法
CN102760652A (zh) * 2011-04-25 2012-10-31 中国科学院微电子研究所 半导体器件制造方法
CN103094120A (zh) * 2011-11-08 2013-05-08 中国科学院微电子研究所 一种半导体结构的制造方法
US20140315365A1 (en) * 2013-04-19 2014-10-23 United Microelectronics Corp. Method of forming semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038226A (zh) * 2020-08-11 2020-12-04 上海华力集成电路制造有限公司 高介电金属栅极制造方法

Similar Documents

Publication Publication Date Title
CN110416291B (zh) 具有功函数金属堆叠的装置及其制造方法
EP2149908B1 (en) Replacement metal gate transistors with reduced gate oxide leakage
TWI640082B (zh) 使用互補式金氧半導體製造流程以製造電荷捕獲閘極堆疊的方法
US20110256682A1 (en) Multiple Deposition, Multiple Treatment Dielectric Layer For A Semiconductor Device
TWI524534B (zh) 半導體裝置及其形成方法
TW201349503A (zh) 使用氧化矽、早暈及延伸植入於２８奈米低功率高效能技術之ｐｍｏｓ設備的中原位摻雜矽鍺接合
KR20040018225A (ko) 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법
CN1841772A (zh) 半导体器件及其制造方法
JP2003152102A (ja) 半導体集積回路装置の製造方法
CN104979177B (zh) 栅极结构及其制作方法
US7160771B2 (en) Forming gate oxides having multiple thicknesses
CN103545190B (zh) 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
CN103094325A (zh) 半导体器件及其制造方法
US20140287565A1 (en) Method for manufacturing semiconductor structure
CN103545191A (zh) 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
US6884671B2 (en) Method for fabricating a gate electrode
US8716807B2 (en) Fabrication of devices having different interfacial oxide thickness via lateral oxidation
CN109979812A (zh) 金属栅的制造方法
CN101192528A (zh) 栅极制作方法
CN101361179B (zh) 半导体装置的制造方法及半导体装置
CN105990341B (zh) 半导体结构及其形成方法
CN110867489A (zh) P型半导体器件及其制造方法
CN105590861A (zh) 晶体管的制造方法
JP2008182243A (ja) 複数のゲート誘電体組成およびゲート誘電体厚を有する集積半導体チップならびにその製造方法
TW201738946A (zh) 一種製作半導體元件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190705

RJ01 Rejection of invention patent application after publication