JP2008182243A - 複数のゲート誘電体組成およびゲート誘電体厚を有する集積半導体チップならびにその製造方法 - Google Patents

複数のゲート誘電体組成およびゲート誘電体厚を有する集積半導体チップならびにその製造方法 Download PDF

Info

Publication number
JP2008182243A
JP2008182243A JP2008014311A JP2008014311A JP2008182243A JP 2008182243 A JP2008182243 A JP 2008182243A JP 2008014311 A JP2008014311 A JP 2008014311A JP 2008014311 A JP2008014311 A JP 2008014311A JP 2008182243 A JP2008182243 A JP 2008182243A
Authority
JP
Japan
Prior art keywords
substrate
dielectric material
dielectric
oxidation
critical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008014311A
Other languages
English (en)
Inventor
Anthony I-Chih Chou
アイ−チー チョウ アンソニー
Renee T Mo
トン モー レネー
Shreesh Narasimha
ナラシムハ シュリーシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008182243A publication Critical patent/JP2008182243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】本発明の目的は、集積回路向けの高品質な高Ｋ誘電体を得ることである。
【解決手段】方法は、基板の上に材料を形成するステップと、この材料にパターンを形成して、材料の部分を除去し、その下の基板の部分を露出させるステップとを含む。この方法はさらに、酸化プロセスを実行して、基板の露出した部分の上および材料と基板の間の界面に酸化層を形成するステップを含む。回路は、非クリティカル・デバイスと、この非クリティカル・デバイスの部分として形成された酸化物とを含む。この回路内のクリティカル・デバイスの部分として、基板の上に高Ｋ誘電材料が形成される。この高Ｋ誘電材料とその下の基板の間に酸化物ベースの界面が提供される。第２の方法は、最初の材料として窒化物または酸窒化物を形成する。
【選択図】図４

Description

本発明は、半導体チップおよびその製造方法に関し、詳細には、複数のゲート酸化物厚またはゲート酸化物組成を有する集積半導体チップおよびその製造方法に関する。
ＣＭＯＳ技術では、１つのチップの中に複数のゲート誘電体を有する電界効果トランジスタ（ＦＥＴ）を形成することが求められている。一例として、さまざまなデバイス性能および製品要件のために、ゲート誘電体の厚さを複数にすることが求められている。高性能ロジックに対しては薄い誘電体がしばしば必要とされ、高電圧で動作するＩ／Ｏ回路をサポートするためには厚い誘電体が必要とされる。１つの半導体チップの中に、異なるゲート誘電体組成を含む複数の領域を形成することも望ましい。これらの異なるゲート誘電体組成は、酸化物、窒化物、酸窒化物、高Ｋ誘電体またはこれらの膜のスタックされた組合せを含むことができる。これらの誘電体は、漏れ、静電容量、移動度、界面品質、信頼性、電荷捕獲および拡散障壁特性を含むさまざまな特性を有する。さまざまな誘電体を、その誘電体の特定の特性から利益を得ることができる回路領域に配置することによって、半導体チップの全体性能を最適化することができる。
複数のゲート誘電体を形成する上述のＦＥＴ応用の他に、デカップリング・キャパシタ、ＤＲＡＭストレージ・キャパシタなどのキャパシタ応用でも、ゲート漏れおよび単位面積あたりの静電容量に対する要件を最適化するために、追加の厚さまたは組成を有するゲート誘電体が必要とされることがある。
しかし、現行の集積化スキームには限界がある。例えば、標準集積化シーケンスは、ウェーハ全体の上に厚い（第１の）誘電体を成長させ、次いで、リソグラフィ・マスクを使用して、薄い（第２の）誘電体を成長させる領域をウェット・エッチングするというものである。この集積化スキームでは、薄い（第２の）誘電体を形成する領域の基板の表面が常に、化学酸化物を成長させるレジスト剥離プロセスにさらされる。この化学酸化物は薄い第２の酸化物に組み込まれ、誘電体の品質を低下させる可能性がある。さらに、このタイプの集積化シーケンスを使用すると、薄い（第２の）誘電体の領域が追加のウェット・エッチング・プロセスにさらされ、このことは、粗面化を引き起こすことによって界面品質を低下させる可能性がある。薄い誘電体は一般に、最も高い品質を要求する半導体チップのクリティカル領域（ｃｒｉｔｉｃａｌ ａｒｅａ）であるため、薄い誘電体領域におけるこれらの品質低下機構は特に問題である。１つのチップの中に複数の誘電体組成を有する領域を形成する標準集積化スキームにも同様の欠点が存在する。
本発明の目的は、集積回路向けの高品質な高Ｋ誘電体を得ることである。
本発明の第１の態様では、方法が、基板の上に誘電材料を形成するステップと、この材料にパターンを形成して、材料の部分を除去し、その下の基板の部分を露出させるステップとを含む。この方法はさらに、酸化プロセスを実行して、基板の露出した部分の上および材料と基板の間の界面に酸化層を形成するステップを含む。
本発明の他の態様では、方法が、基板の上に高Ｋ誘電材料を形成するステップと、この高Ｋ誘電材料にパターンを形成して、基板の非クリティカル部分を露出させるステップとを含む。この方法はさらに、低温酸化プロセスを実行して、基板の露出した部分の上および高Ｋ誘電材料と基板の間の界面に酸化層を形成するステップとを含む。
本発明のさらに他の態様では、回路が、酸化物ゲート誘電体を含むように形成された非クリティカル・デバイスと、高Ｋ誘電材料を含み、前記高Ｋ誘電材料とその下の基板との間に酸化物ベースの界面を含むクリティカル・デバイスとを含む。
本発明は、半導体チップおよびその製造方法に関し、詳細には、複数のゲート誘電体組成およびゲート誘電体厚を有する集積半導体チップならびにその製造方法に関する。いくつかの実施形態では、本発明の半導体チップが、同じ半導体チップ内に例えば酸化物／酸窒化物と高Ｋゲート誘電体とを形成することを可能にする集積化シーケンスを使用して製造される。材料のこの集積化は、高誘電率（Ｋ）誘電体の下に界面層を成長させ、高Ｋ特性を低下させる可能性がある高温への高Ｋ誘電体の暴露を防ぐことによって、高Ｋ誘電体界面を改善する。
一例として、この集積化は、高性能トランジスタを必要とし、高ゲート漏れ／高電力損を許容するチップの領域に、ＳｉＯ２（酸化物）またはＳｉＯＮ（酸窒化物）ゲート誘電体を含む。さらに、低ゲート漏れ／低電力損トランジスタを必要とするチップの領域において高Ｋゲート誘電体（例えばＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＺｒＯ２など）を使用することが企図される。本発明が企図する他の集積化は、高性能トランジスタに対するＳｉＯ２またはＳｉＯＮゲート誘電体の使用、およびデカップリング・キャパシタ・アレイ（単位面積あたりの静電容量が大きい）またはＳＲＡＭアレイに対する高Ｋゲート誘電体の使用である。本発明が企図する他の集積化は、低ゲート漏れトランジスタに対する厚いＳｉＯ２またはＳｉＯＮゲート誘電体の使用、およびアレイまたはロジックあるいはその両方の低Ｔｉｎｖ、高性能部分に対する高Ｋゲート誘電体の使用である。
本発明の第１の態様では、方法が、基板の上に高Ｋ誘電材料を形成するステップと、この高Ｋ誘電材料にパターンを形成して、基板の非クリティカル部分を露出させるステップとを含む。この方法はさらに、低温プラズマ酸化、熱酸化またはラジカル酸化プロセスを実行して、基板の露出した部分の上および高Ｋ誘電材料と基板の間の界面に酸化層を形成するステップを含む。この態様はあるいは、酸化の前または後に熱プラズマ窒化を含むことができる。
本発明の第２の態様では、方法が、プラズマ窒化または熱窒化によって基板上に窒化または酸窒化誘電層を形成するステップと、この窒化層にパターンを形成して、基板の非クリティカル部分を露出させるステップとを含む。この方法はさらに、低温プラズマ酸化、熱酸化またはラジカル酸化プロセスを実行して、基板の露出した部分の上および窒化誘電材料と基板の間の界面に酸化層を形成するステップを含む。この態様はあるいは、酸化の後に、プラズマ窒化または熱窒化による追加の窒化を含むことができる。
図１に、本発明の一態様に基づく最初の構造を示す。この最初の構造では、基板の上に高Ｋ誘電材料１０が付着されている。薄いスタックを維持するため、高Ｋ誘電材料１０の付着の前に、例えばＨＦまたはＳＣ１／ＳＣ２、あるいはその両方を使用して、基板を前洗浄することができる。
例示のため、図１にだけ基板を示したが、本明細書に示された構造は全て基板を含むことを当業者は認識されたい。基板はシリコンであることが好ましいが、ガリウムヒ素、シリコンゲルマニウムまたはシリコン・オン・インシュレータ（ＳＯＩ）基板とすることもできる。さらに、基板はｎ型またはｐ型ドーパントを含むことができる。
高Ｋ誘電材料１０は例えば、ＨｆＯ２、ＨｆＳｉＯｘ、ＨｆＳｉＯＮ、ＺｒＯ２またはこれらの組合せとすることができる。いくつかの実施形態では、高Ｋ誘電材料１０の厚さを約１０Åから４０Åとすることができるが、本発明は、必要な特定のデバイス性能に応じて他の厚さも企図する。いくつかの実施形態では、高Ｋ誘電材料１０がＳｉＯ２よりも大きなＫ値を有し、好ましくは１０を超えるＫ値を有する。高Ｋ誘電材料１０は例えば、ＣＶＤ、ＰＶＤ、原子層付着などの一般に知られている技法を使用して付着させることができる。
図２に、本発明に基づくリソグラフィ・プロセスを示す。この実施態様では、高Ｋ誘電材料１０の部分の上にレジスト層１２を付着させる。この実施態様では、レジスト層１２を、チップのクリティカル側の上、すなわちチップの高性能側の上に形成する。次いで、その結果得られた構造を従来のリソグラフィ・プロセスにかけて、非クリティカル側デバイスからフォトレジストを除去する。この非クリティカル側デバイスから、保護されていない高Ｋ誘電材料１０を除去する。実施に際しては、低電力デバイスであるＭＯＳＦＥＴが非クリティカル領域上に製造され、高性能デバイスであるＭＯＳＦＥＴがクリティカル領域上に製造される。
図３に、本発明に基づく他のプロセス・ステップを示す。このプロセス・ステップでは、クリティカル領域の上のレジスト層１２を従来の剥離プロセスを使用して剥離する。例えば、レジスト層１２は、硫酸／過酸化水素溶液を使用して剥離することができる。この剥離プロセスは、非クリティカル領域（例えば低性能デバイス）上に薄い酸化物１４を形成する。薄い酸化物１４はこの剥離プロセスのアーチファクトであることを理解されたい。結果として生じる薄い酸化物１４の厚さは例えば約１２Åである。（高Ｋ保護誘電層１０によって）この剥離プロセスは、潜在的な損傷を、クリティカル領域から非クリティカル領域へ転移させる。
図４に、本発明に基づく後続のいくつかのプロセス・ステップを示す。これらのプロセス・ステップでは、図４の構造を前洗浄する。いくつかの実施形態では、この前洗浄がＳＣ１／ＳＣ２洗浄である。
酸化を実行して、非クリティカル領域上に酸化層１６を形成する。このプロセス・ステップでは、高Ｋ誘電材料１０の下に薄い酸化物１８が形成される。一実施形態では、酸化層１６が約２０Å、薄い酸化層１８が約３Åである。いくつかの実施形態では、高Ｋ誘電材料１０がこの酸化プロセスを減速させ、したがってより薄い酸化層１８が形成される。薄い酸化層１８は、基板と高Ｋ誘電材料１０の間の界面を形成し、この界面は、高Ｋ誘電材料１０と基板の間の直接接触に比べて改善されている。
この酸化は、プラズマ、ラジカルまたは熱酸化プロセスとすることができる。高Ｋ誘電材料１０の劣化を防ぐため、好ましい一実施形態では、この酸化を低温（例えば４００℃以下）で実行する。後続のプロセス・ステップでは、知られている形成プロセスにおいて、この高Ｋ誘電材料上にＭＯＳＦＥＴを構築することができる。
図５に、酸化後に任意選択のプラズマ窒化が実行される本発明の一態様に基づく最初の構造を示す。図１と同様に、この最初の構造では、基板の上に高Ｋ誘電材料１０が付着されている。薄いスタックを維持するため、この付着ステップの前に、例えばＨＦまたはＳＣ１／ＳＣ２、あるいはその両方を使用して、基板を前洗浄することができる。いくつかの実施形態では、高Ｋ誘電材料１０の厚さを約１０Åから４０Åとすることができるが、本発明は、必要な特定のデバイス性能に応じて他の厚さも企図する。いくつかの実施形態では、高Ｋ誘電材料１０がＳｉＯ２よりも大きなＫ値を有し、好ましくは１０を超えるＫ値を有する。高Ｋ誘電材料１０は、ＨｆＯ２、ＨｆＳｉＯｘ、ＨｆＳｉＯＮ、ＺｒＯ２または他の誘電材料とすることができる。高Ｋ誘電材料１０は例えば、ＣＶＤ、ＰＶＤ、ＡＬＤなどを使用して付着させることができる。
図６に、本発明に基づくリソグラフィ・プロセスを示す。この実施態様では、図２と同様に、高Ｋ誘電材料１０の部分の上にレジスト層１２を付着させる。レジスト層１２は、クリティカル領域の上、すなわち高性能デバイスの上に形成する。次いで、その結果得られた構造を従来のリソグラフィおよびエッチング・プロセスにかけて、非クリティカル・デバイス領域から、保護されていない高Ｋ誘電材料１０が除去されるようにする。
図７に、本発明に基づく他のプロセス・ステップを示す。このプロセス・ステップでは、図３を参照して論じたとおりに、チップのクリティカル側の上のレジスト層１２を従来の剥離プロセスを使用して剥離する。結果として生じる薄い酸化物１４の厚さは例えば約１２Åである。（高Ｋ誘電材料１０の保護特性によって）この剥離プロセスは、この剥離プロセスによって生じる潜在的な損傷を、クリティカル・デバイスから非クリティカル・デバイスへ転移させる。
図８に、本発明に基づく後続のいくつかのプロセス・ステップを示す。これらのプロセス・ステップでは、この構造を、例えばＳＣ１およびＳＣ２を使用して前洗浄する。酸化を実行して、非クリティカル領域上に酸化層１６を形成する。このプロセス・ステップでは、図４と同様に、高Ｋ誘電材料１０の下に薄い酸化物１８が形成される。一実施形態では、酸化層１６が約２０Å、薄い酸化層１８が約３Åである。前述の実施形態と同様に、高Ｋ誘電材料１０がこの酸化プロセスを減速させ、したがって、基板と高Ｋ誘電材料１０の間の界面に、より薄い酸化層１８が形成される。
前述の実施形態と同様に、この酸化は、プラズマ、ラジカルまたは熱酸化プロセスとすることができる。高Ｋ誘電材料１０の劣化を防ぐため、好ましい一実施形態では、この酸化を低温（例えば４００℃以下）で実行する。後続のプロセス・ステップでは、知られている形成プロセスにおいて、この高Ｋ誘電材料上にＭＯＳＦＥＴを構築することができる。
図９では、低温のプラズマ窒化プロセスを実行する。例えば、このプラズマ窒化プロセスは約４００℃以下で実行することができる。構造全体の上にプラズマ窒化を実行することによって、窒化されていない誘電体に比べてゲート漏れが少なく、したがって電力消費が小さい誘電体を形成することができる。さらに、このプラズマ窒化は、ドーパント、例えばホウ素に対する改良された拡散障壁を提供し、したがって、その下の基板中にホウ素が入り込むことを防ぐ。すなわち、この窒化は、その障壁能力を最適化することによって、（窒化された高Ｋ誘電材料１０ａを形成する）高Ｋ誘電材料１０の全体的な特性を向上させ、さらに酸化層１６の全体的な特性を向上させる。
図１０〜１４は、図５〜９を参照して説明したものと実質的に同じである。しかし、この実施形態では、前述の実施形態の酸化ステップの前に窒化プロセスを実行する。一例として、図１０に最初の構造を示す。図１および図５と同様に、前洗浄プロセス後の基板の上に高Ｋ誘電材料１０が付着されている。
図１１では、高Ｋ誘電材料１０の上にレジストが付着されている。次いで、非クリティカル領域から高Ｋ誘電材料１０を除去するリソグラフィおよびエッチング・プロセスを実行する。図１２では、図３を参照して論じたとおりに、クリティカル側領域の上のレジスト層１２を従来の剥離プロセスを使用して剥離する。結果として生じる薄い酸化物１４の厚さは例えば約１２Åである。（高Ｋ誘電材料１０の保護特性によって）この剥離プロセスは、この剥離プロセスによって生じる潜在的な損傷を、クリティカル側領域から非クリティカル領域へ転移させる。
図１３では、先に論じたとおりに、前洗浄ステップを実行する。さらに、低温のプラズマ窒化を実行して、窒化された高Ｋ誘電材料１０ａを形成する。例えば、このプラズマ窒化は約４００℃以下で実行することができる。構造全体の上にプラズマ窒化を実行することによって、続いてチップの非クリティカル側に形成される酸化物内の漏れ電流を低減させることができる。このプラズマ窒化は、このプロセス段階において、続いて形成される酸化層内に異なる窒素プロファイルを提供する。
以前に論じたとおり、このプラズマ窒化は、ドーパント、例えばホウ素に対する良好な拡散障壁を提供し、したがって、その下の基板中にホウ素が入り込むことを防ぎ、同時に、その障壁能力および漏れ能力を最適化することによって、高Ｋ誘電材料１０の全体的な特性を向上させる。いくつかの実施形態では、所望のデバイス品質によってプロセス条件が変更される。
図１４は、非クリティカル・デバイス上に酸窒化層１６ａを形成する酸化ステップを表す。このプロセス・ステップでは、図４および図８と同様に、高Ｋ誘電材料１０の下に薄い酸化物が形成される。一実施形態では、この酸化物が、約１０〜２０Åの酸窒化層１６ａを形成する。先に論じたとおり、高Ｋ誘電材料１０が酸化プロセスを減速させ、したがって、基板と高Ｋ誘電材料１０の間の界面に、薄い酸化層１８が形成される。前述の実施形態と同様に、この酸化は、プラズマ、ラジカルまたは熱酸化プロセスとすることができる。高Ｋ誘電材料１０の劣化を防ぐため、好ましい一実施形態では、この酸化を低温（例えば４００℃以下）で実行することが好ましい。後続のプロセス・ステップでは、知られている形成プロセスにおいて、この高Ｋ誘電材料上にゲートを構築することができる。
図１５〜１９に、本発明の一態様に基づく他の実施形態を示す。この実施形態では、前述のものと同様の前洗浄プロセスを実行する。さらに、直接窒化を実行して、窒化層２０を形成する。図１５に示すステップは、プラズマまたは熱プロセスによって実行することができる。
図１６に、本発明に基づくリソグラフィ・プロセスを示す。この実施形態では、窒化層２０の部分の上にレジスト層１２を付着させる。レジスト層１２は、クリティカル領域の上、すなわち高性能デバイスの上に形成する。次いで、その結果得られた構造を従来のエッチング・プロセスにかけて、チップの非クリティカル側の窒化層２０が除去されるようにする。
図１７では、図３を参照して論じたとおりに、チップのクリティカル側の上のレジスト層１２を従来の剥離プロセスを使用して剥離する。この剥離プロセスは、その結果として、約１２Åの薄い酸化物１４を形成する。（高Ｋ誘電材料２０の保護特性によって）この剥離プロセスは、この剥離プロセスによって生じる潜在的な損傷を、クリティカル領域から非クリティカル領域へ転移させる。
図１８に、本発明に基づく後続のいくつかのプロセス・ステップを表す。これらのプロセス・ステップでは、この構造を、例えばＳＣ１およびＳＣ２を使用して前洗浄する。酸化を実行して、非クリティカル領域上に厚い酸化層１６を形成する。このプロセス・ステップでは、窒化層２０の下に、薄い酸化または酸窒化層１８ａが形成される。高Ｋ誘電材料の実施形態と同様に、窒化層２０が酸化プロセスを減速させ、したがって、基板と窒化層２０の間の界面を提供するより薄い酸化（酸窒化）層１８ａが形成される。この界面は、窒化層２０と基板の間の界面からの改良を提供する。以前の実施形態と同様に、この酸化は、プラズマ、ラジカルまたは熱酸化プロセスとすることができる。
図１９では、任意選択の低温のプラズマ窒化プロセスを実行する。例えば、このプラズマ窒化プロセスは約４００℃以下で実行することができる。構造全体の上にプラズマ窒化を実行することによって、酸化物内の漏れ電流を低減させることができ、したがって、チップ内の電力を節減し、基板内へのドーパントの拡散の可能性を低減させることができる。
したがって、さまざまなデバイスをサポートする単一のチップの中に、複数のゲート誘電体組成、すなわち異なる組成および厚さを有するゲート誘電体が製造されることを理解されたい。例えば、いくつかの実施形態では、酸窒化物の利点（ゲート漏れの低減、Ｔｉｎｖの低減）のバランスを適当にとるために、さまざまなデバイスに対してさまざまな窒素濃度および窒素プロファイルが企図される。本発明は、異なる誘電層または表面処理の酸化速度の差を使用して、複数の誘電体を形成することを企図する。例えば、ゲート誘電体中の窒素は酸化速度を低減させることができる。一実施形態では、異なる窒素濃度を有する領域を形成し、続いて酸化を実行することにより、このような特性を使用して複数のゲート誘電体厚を生み出す。高い窒素濃度を有する領域は低い酸化速度を有し、その結果、薄い誘電体を与え、低い窒素含量を有する領域は、高い速度で成長し、その結果、厚い誘電体を与える。これは、薄い酸化Ｓｉ表面がフォトレジストに対して露出することを防ぎ、さらに、現行の集積化スキームに比べ、ＨＦに対する暴露、および薄い酸化物領域の表面粗さの潜在的な増大を排除する。これらのことは、最もクリティカルな製品領域である薄い誘電領域のＳｉ表面／界面の品質を相対的に高く維持するため、有益である。前述のとおり、高Ｋ誘電体、酸化物などの複数のゲート誘電材料を同じチップに集積化することによって、同様の実施形態および利点が達成される。
以上に説明した方法は、集積回路チップの製造において使用される。その結果得られた集積回路チップは、製造業者によって、未加工のウェーハ形態で（すなわち実装されていない複数のチップを有する単一のウェーハとして）、または裸のダイとして、あるいは実装された形態で配布することができる。実装された形態で配布される場合、チップは、単一のチップ・パッケージ（例えばプラスチック・キャリア。マザーボードまたは他の高次キャリアに取り付けられたリードを有する）、またはマルチチップ・パッケージ（表面相互接続または埋込み相互接続あるいはその両方を有するセラミック・キャリアなど）に取り付けられる。いずれにせよ、このチップは次いで、他のチップ、別個の回路部品または他の信号処理デバイス、あるいはこれらの任意の組合せとともに、（ａ）マザーボードなどの中間製品または（ｂ）最終製品の部分として集積される。最終製品は、玩具および他の低価格応用から、ディスプレイ、キーボードまたは他の入力デバイスを有する高度なコンピュータ製品およびセントラル・プロセッサに至る、集積回路チップを含む任意の製品とすることができる。
例示的な実施形態に関して本発明を説明したが、添付の特許請求項の趣旨および範囲に含まれる変更を加えて、本発明を実施することができることを当業者は認識されたい。
本発明の第１の態様に基づくプロセス・ステップを示す図である。 本発明の第１の態様に基づくプロセス・ステップを示す図である。 本発明の第１の態様に基づくプロセス・ステップを示す図である。 本発明の第１の態様に基づく最終構造を示す図である。 酸化後に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づくプロセス・ステップを示す図である。 酸化後に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づくプロセス・ステップを示す図である。 酸化後に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づくプロセス・ステップを示す図である。 酸化後に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づくプロセス・ステップを示す図である。 酸化後に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づく最終構造を示す図である。 酸化前に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づくプロセス・ステップを示す図である。 酸化前に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づくプロセス・ステップを示す図である。 酸化前に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づくプロセス・ステップを示す図である。 酸化前に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づくプロセス・ステップを示す図である。 酸化前に任意選択のプラズマ窒化が実行される本発明の第１の態様に基づく最終構造を示す図である。 本発明の第２の態様に基づくプロセス・ステップを示す図である。 本発明の第２の態様に基づくプロセス・ステップを示す図である。 本発明の第２の態様に基づくプロセス・ステップを示す図である。 本発明の第２の態様に基づくプロセス・ステップを示す図である。 本発明の第２の態様に基づく最終構造を示す図である。
符号の説明
１０ 高Ｋ誘電材料
１０ａ 窒化された高Ｋ誘電材料
１２ レジスト層
１４ 薄い酸化物
１６ 酸化層
１６ａ 酸窒化層
１８ 薄い酸化層
１８ａ 薄い酸化または酸窒化層
２０ 窒化層

Claims (13)

  1. 基板の上に材料を形成するステップと、
    前記材料にパターン化して、前記材料の部分を除去し、当該部分の下の前記基板の部分を露出させるステップと、
    酸化プロセスにより、前記基板の露出した前記部分の上および前記材料と前記基板の間の界面に酸化層を形成するステップと
    を含む方法。
  2. 前記材料を形成する前記ステップの前に前記基板を前洗浄するステップをさらに含む、請求項１に記載の方法。
  3. 前記材料が高Ｋ誘電材料である、請求項１に記載の方法。
  4. 前記高Ｋ誘電材料がＨｆＳｉＯｘまたはＨｆＯ２である、請求項３に記載の方法。
  5. パターン化する前記ステップが、前記高Ｋ誘電材料のクリティカル領域上の部分の上にレジスト層を付着させるステップと、剥離によって生じる損傷が前記クリティカル領域から非クリティカル領域へ転移するように、前記非クリティカル領域上の保護されていない高Ｋ誘電材料を除去するステップとを含む、請求項３に記載の方法。
  6. 前記酸化が低温で実行され、
    前記高Ｋ誘電材料が前記酸化プロセスを妨げ、その結果、前記基板と前記高Ｋ誘電材料の間の前記界面が形成される、
    請求項３に記載の方法。
  7. 前記低温が４００℃以下である、請求項６に記載の方法。
  8. 前記酸化プロセス後に窒化プロセスを実行して、前記材料および前記酸化層の上に窒素ベースの層を形成するステップをさらに含み、前記窒化が低温で実行される、請求項１に記載の方法。
  9. 前記窒化プロセスが、前記酸化物内の漏れ電流を低減させ、ドーパントに対する拡散障壁を提供して、前記基板中にホウ素が入り込むことを防ぐ、請求項８に記載の方法。
  10. 前記酸化プロセスの前に窒化プロセスを実行するステップをさらに含み、前記窒化が低温で実行される、請求項１に記載の方法。
  11. 窒化物プロセスを実行して前記材料を形成するステップをさらに含む、請求項８に記載の方法。
  12. 基板の上に高Ｋ誘電材料を形成するステップと、
    前記高Ｋ誘電材料をパターン化して、前記基板の非クリティカル部分を露出させるステップと、
    低温酸化プロセスにより、前記基板の露出した前記部分の上および前記高Ｋ誘電材料と前記基板の間の界面に酸化層を形成するステップと
    を含む方法。
  13. 酸化物ゲート誘電体を含むように形成された非クリティカル・デバイスと、
    高Ｋ誘電材料を含み、前記高Ｋ誘電材料とその下の基板との間に酸化物ベースの界面を含むクリティカル・デバイスと
    を含む回路。
JP2008014311A 2007-01-25 2008-01-24 複数のゲート誘電体組成およびゲート誘電体厚を有する集積半導体チップならびにその製造方法 Pending JP2008182243A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/627,001 US7518145B2 (en) 2007-01-25 2007-01-25 Integrated multiple gate dielectric composition and thickness semiconductor chip and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2008182243A true JP2008182243A (ja) 2008-08-07

Family

ID=39667011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008014311A Pending JP2008182243A (ja) 2007-01-25 2008-01-24 複数のゲート誘電体組成およびゲート誘電体厚を有する集積半導体チップならびにその製造方法

Country Status (4)

Country Link
US (1) US7518145B2 (ja)
JP (1) JP2008182243A (ja)
CN (1) CN100580874C (ja)
TW (1) TW200901321A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039381B2 (en) 2008-09-12 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist etch back method for gate last process
US8779530B2 (en) 2009-12-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a field effect transistor
US20120313186A1 (en) * 2011-06-08 2012-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon gate with nitrogen doped high-k dielectric and silicon dioxide
CN108122915B (zh) * 2016-11-30 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种sram存储器件及制备方法、电子装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282873A (ja) 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
JP2004079606A (ja) 2002-08-12 2004-03-11 Fujitsu Ltd 高誘電率膜を有する半導体装置及びその製造方法
JP2004179656A (ja) * 2002-11-25 2004-06-24 Texas Instruments Inc 二重の窒化物形成処理を用いた信頼性ある高電圧ゲート誘電層と方法
JP2004289081A (ja) 2003-03-25 2004-10-14 Matsushita Electric Ind Co Ltd プラズマ窒化処理装置及びその処理方法
JP2004349627A (ja) * 2003-05-26 2004-12-09 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005223289A (ja) * 2004-02-09 2005-08-18 Nec Electronics Corp 半導体装置の製造方法
JP2005322900A (ja) * 2004-04-09 2005-11-17 Tokyo Electron Ltd ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2005327902A (ja) * 2004-05-14 2005-11-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2006210793A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008021935A (ja) * 2006-07-14 2008-01-31 Fujitsu Ltd 電子デバイス及びその製造方法
JP2008066715A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342500C (zh) * 2000-09-19 2007-10-10 马特森技术公司 形成介电薄膜的方法
US6787421B2 (en) 2002-08-15 2004-09-07 Freescale Semiconductor, Inc. Method for forming a dual gate oxide device using a metal oxide and resulting device
US6706581B1 (en) 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282873A (ja) 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
JP2004079606A (ja) 2002-08-12 2004-03-11 Fujitsu Ltd 高誘電率膜を有する半導体装置及びその製造方法
JP2004179656A (ja) * 2002-11-25 2004-06-24 Texas Instruments Inc 二重の窒化物形成処理を用いた信頼性ある高電圧ゲート誘電層と方法
JP2004289081A (ja) 2003-03-25 2004-10-14 Matsushita Electric Ind Co Ltd プラズマ窒化処理装置及びその処理方法
JP2004349627A (ja) * 2003-05-26 2004-12-09 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005223289A (ja) * 2004-02-09 2005-08-18 Nec Electronics Corp 半導体装置の製造方法
JP2005322900A (ja) * 2004-04-09 2005-11-17 Tokyo Electron Ltd ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2005327902A (ja) * 2004-05-14 2005-11-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2006210793A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008021935A (ja) * 2006-07-14 2008-01-31 Fujitsu Ltd 電子デバイス及びその製造方法
JP2008066715A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200901321A (en) 2009-01-01
US7518145B2 (en) 2009-04-14
US20080179714A1 (en) 2008-07-31
CN101231942A (zh) 2008-07-30
CN100580874C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
JP4719161B2 (ja) トランジスタの製造方法
US8357603B2 (en) Metal gate fill and method of making
US8143676B2 (en) Semiconductor device having a high-dielectric-constant gate insulating film
US7160781B2 (en) Transistor device and methods of manufacture thereof
US8450161B2 (en) Method of fabricating a sealing structure for high-k metal gate
US7776757B2 (en) Method of fabricating high-k metal gate devices
US8324090B2 (en) Method to improve dielectric quality in high-k metal gate technology
US20110256682A1 (en) Multiple Deposition, Multiple Treatment Dielectric Layer For A Semiconductor Device
JP2005150737A (ja) 異種のゲート絶縁膜を有する半導体素子及びその製造方法
JP2004253767A (ja) デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法
US7253050B2 (en) Transistor device and method of manufacture thereof
US20100176456A1 (en) Semiconductor device and method for manufacturing the same
US8624325B2 (en) Semiconductor device and method of manufacturing the same
US7160771B2 (en) Forming gate oxides having multiple thicknesses
KR100598051B1 (ko) 반도체 소자의 제조방법
JP5368584B2 (ja) 半導体装置およびその製造方法
JP2010177265A (ja) 半導体装置の製造方法
JP2008182243A (ja) 複数のゲート誘電体組成およびゲート誘電体厚を有する集積半導体チップならびにその製造方法
JP2010147104A (ja) 半導体装置の製造方法
US10109492B2 (en) Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
US20120248537A1 (en) Fabrication of devices having different interfacial oxide thickness via lateral oxidation
US7998820B2 (en) High-k gate dielectric and method of manufacture
JP2010021200A (ja) 半導体装置の製造方法
JP2007080913A (ja) 半導体装置およびその製造方法
JP2005064052A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121225

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130918

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130926

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140828

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20140828