CN109962101A - 一种氮化鎵mishemt功率器件的结构 - Google Patents

一种氮化鎵mishemt功率器件的结构 Download PDF

Info

Publication number
CN109962101A
CN109962101A CN201910326320.9A CN201910326320A CN109962101A CN 109962101 A CN109962101 A CN 109962101A CN 201910326320 A CN201910326320 A CN 201910326320A CN 109962101 A CN109962101 A CN 109962101A
Authority
CN
China
Prior art keywords
coating
silicon nitride
titanium
segment
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910326320.9A
Other languages
English (en)
Other versions
CN109962101B (zh
Inventor
窦祥峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910326320.9A priority Critical patent/CN109962101B/zh
Publication of CN109962101A publication Critical patent/CN109962101A/zh
Application granted granted Critical
Publication of CN109962101B publication Critical patent/CN109962101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种氮化鎵MISHEMT功率器件的结构，包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，还有高阻区、钛铝合金欧姆沟道、镍/金导电区、第一氮化硅穿透涂层、第一钛/金导电涂层、第二氮化硅穿透涂层、第二钛/金导电涂层、第三氮化硅穿透涂层、源极、栅极、漏极；所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。

Description

一种氮化鎵MISHEMT功率器件的结构
技术领域
本发明涉及一种功率器件的结构，尤其涉及一种氮化鎵MISHEMT功率器件的结构。
背景技术
传统硅器件抗辐照能力低，在关态时的泄漏电流高，静态功耗高，辐照情况的失效概率高，承受的击穿电压低。
发明内容
本发明要解决的技术问题是提供一种氮化鎵MISHEMT功率器件的结构，该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。
为了解决上述技术问题，本发明提供了一种氮化鎵MISHEMT功率器件的结构，包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，所述氮化硅介质层有两个沟槽(左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽)，两个所述沟槽将所述氮化硅介质层分为三段，第一段所述氮化硅介质层的面积小于第二段所述氮化硅介质层的面积，第二段所述氮化硅介质层的面积小于第三段所述氮化硅介质层的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道，所述氮化镓电路层的左侧上部、所述氮化镓势垒层的左侧、第一段所述氮化硅介质层的左侧通过离子注入隔离硅常氧工艺形成高阻区，所述氮化镓电路层的右侧上部、所述氮化镓势垒层的右侧、第三段所述氮化硅介质层的右侧通过离子注入隔离硅常氧工艺形成高阻区，第二段所述氮化硅介质层的上面中部偏左设置有镍/金导电区，始于所述高阻区的左侧上面止于第三段所述氮化硅介质层的右侧上面涂覆有第一氮化硅穿透涂层，所述第一氮化硅穿透涂层位于两个所述钛铝合金欧姆沟道的上面中部处于断开状态使所述第一氮化硅穿透涂层分为三段，第一段所述第一氮化硅穿透涂层的左侧上面有一个直角缺口(直角缺口是SiN掩模直角缺口。氮化硅(SiN)钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。)，第二段所述第一氮化硅穿透涂层的上面有两个凹槽(左侧的沟槽是Ti/Au源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是Ti/Au漏极接触电极，提高欧姆的接触性能)，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道和所述镍/金导电区之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道和所述镍/金导电区之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层的右侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，始于第一段所述第一氮化硅穿透涂层左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层右侧上面的直角缺口内涂覆有第一钛/金导电涂层，所述第一钛/金导电涂层位于第二段所述第一氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第一钛/金导电涂层分为两段，第一段所述第一钛/金导电涂层的左侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，第一段所述第一钛/金导电涂层的中部有两个凹槽(左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层和第二段所述第一氮化硅穿透涂层之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛/金导电涂层的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层和第三段所述第一氮化硅穿透涂层之间的上方，始于第一段所述第一氮化硅穿透涂层的左侧止于第三段所述第一氮化硅穿透涂层的右侧涂覆有第二氮化硅穿透涂层，所述第二氮化硅穿透涂层位于第一段所述第一钛/金导电涂层的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层位于第二段所述第一钛/金导电涂层凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层分为三段，第二段所述第二氮化硅穿透涂层的中部有两个凹槽(左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一钛/金导电涂层的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛/金导电涂层和第二段所述第一钛/金导电涂层之间的上方，始于第一段所述第二氮化硅穿透涂层左侧偏右止于第三段所述第二氮化硅穿透涂层右侧偏右涂覆有第二钛/金导电涂层，所述第二钛/金导电涂层位于第二段所述第二氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第二钛/金导电涂层分为两段，第一段所述第二钛/金导电涂层的左侧上面有一个直角缺口(该直角缺口是金属层Ti/Au源极接触电极直角缺口)，所述直角缺口的根部向下延伸形成凹槽(该凹槽是金属层Ti/Au漏极掩模凹槽)，第一段所述第二钛/金导电涂层的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏级接触电极直角缺口)，第一段所述第二钛/金导电涂层的左部是源极Source，第一段所述第二钛/金导电涂层的右部是栅极Gate，第二段所述第二钛/金导电涂层的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏极接触电极直角缺口)，第二段所述第二钛/金导电涂层的右部是漏极Drain始于第一段所述第二氮化硅穿透涂层左侧的上面止于右侧的所述高阻区右侧涂覆有第三氮化硅穿透涂层，所述第三氮化硅穿透涂层开有三个沟槽(左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽)，三个所述沟槽将所述第三氮化硅穿透涂层分为四段，第二段所述第三氮化硅穿透涂层右侧的上面有一个直角缺口(该直角缺口是源极珊极直角缺口)，第四个所述第三氮化硅穿透涂层右侧的上面有一个直角缺口(该直角缺口是珊极漏极直角缺口)。
所述硅基层的厚度为200nm；
所述化镓电路层的厚度为200nm；
所述氮化镓势垒层的厚度为75nm；
所述氮化硅介质层的厚度为200nm；
两个所述沟槽的槽宽相同；
两个所述沟槽的槽宽为200nm；
钛铝合金欧姆沟道的横截面形状呈“凹”字形；
所述“凹”字形的两臂上部分别向外弯折九十度；
左侧的所述高阻区小于所述右侧的所述高阻区；
所述镍/金导电区包括下金层和上镍层；
所述下金层的厚度为200nm；
所述上镍层的厚度为45nm；
所述第一氮化硅穿透涂层的平均厚度为200nm；
第一钛/金导电涂层包括下金涂层和上钛涂层；
所述下金涂层的平均厚度为460nm；
所述上钛涂层的平均厚度为400nm；
所述第二氮化硅穿透涂层的平均厚度为400nm；
所述第二钛/金导电涂层包括下金涂层和上钛涂层；
所述下金涂层的平均厚度为1900nm；
所述上钛涂层的平均厚度为100nm；
所述第三氮化硅穿透涂层12的平均厚度为400nm。
所述硅基层由低阻硅材料制成；
所述氮化镓电路层是外延层；
所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。
本发明的氮化鎵MISHEMT功率器件的结构与现有技术相比具有以下有益效果。
1、本技术方案由于采用了包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，所述氮化硅介质层有两个沟槽(左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽)，两个所述沟槽将所述氮化硅介质层分为三段，第一段所述氮化硅介质层的面积小于第二段所述氮化硅介质层的面积，第二段所述氮化硅介质层的面积小于第三段所述氮化硅介质层的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道，所述氮化镓电路层的左侧上部、所述氮化镓势垒层的左侧、第一段所述氮化硅介质层的左侧通过离子注入隔离硅常氧工艺形成高阻区，所述氮化镓电路层的右侧上部、所述氮化镓势垒层的右侧、第三段所述氮化硅介质层的右侧通过离子注入隔离硅常氧工艺形成高阻区，第二段所述氮化硅介质层的上面中部偏左设置有镍/金导电区，始于所述高阻区的左侧上面止于第三段所述氮化硅介质层的右侧上面涂覆有第一氮化硅穿透涂层，所述第一氮化硅穿透涂层位于两个所述钛铝合金欧姆沟道的上面中部处于断开状态使所述第一氮化硅穿透涂层分为三段，第一段所述第一氮化硅穿透涂层的左侧上面有一个直角缺口(直角缺口是SiN掩模直角缺口。氮化硅(SiN)钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。)，第二段所述第一氮化硅穿透涂层的上面有两个凹槽(左侧的沟槽是Ti/Au源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是Ti/Au漏极接触电极，提高欧姆的接触性能)，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道和所述镍/金导电区之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道和所述镍/金导电区之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层的右侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，始于第一段所述第一氮化硅穿透涂层左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层右侧上面的直角缺口内涂覆有第一钛/金导电涂层，所述第一钛/金导电涂层位于第二段所述第一氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第一钛/金导电涂层分为两段，第一段所述第一钛/金导电涂层的左侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，第一段所述第一钛/金导电涂层的中部有两个凹槽(左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层和第二段所述第一氮化硅穿透涂层之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛/金导电涂层的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层和第三段所述第一氮化硅穿透涂层之间的上方，始于第一段所述第一氮化硅穿透涂层的左侧止于第三段所述第一氮化硅穿透涂层的右侧涂覆有第二氮化硅穿透涂层，所述第二氮化硅穿透涂层位于第一段所述第一钛/金导电涂层的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层位于第二段所述第一钛/金导电涂层凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层分为三段，第二段所述第二氮化硅穿透涂层的中部有两个凹槽(左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一钛/金导电涂层的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛/金导电涂层和第二段所述第一钛/金导电涂层之间的上方，始于第一段所述第二氮化硅穿透涂层左侧偏右止于第三段所述第二氮化硅穿透涂层右侧偏右涂覆有第二钛/金导电涂层，所述第二钛/金导电涂层位于第二段所述第二氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第二钛/金导电涂层分为两段，第一段所述第二钛/金导电涂层的左侧上面有一个直角缺口(该直角缺口是金属层Ti/Au源极接触电极直角缺口)，所述直角缺口的根部向下延伸形成凹槽(该凹槽是金属层Ti/Au漏极掩模凹槽)，第一段所述第二钛/金导电涂层的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏级接触电极直角缺口)，第一段所述第二钛/金导电涂层的左部是源极S，第一段所述第二钛/金导电涂层的右部是栅极G，第二段所述第二钛/金导电涂层的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏极接触电极直角缺口)，第二段所述第二钛/金导电涂层的右部是漏极D，始于第一段所述第二氮化硅穿透涂层左侧的上面止于右侧的所述高阻区右侧涂覆有第三氮化硅穿透涂层，所述第三氮化硅穿透涂层开有三个沟槽(左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽)，三个所述沟槽将所述第三氮化硅穿透涂层分为四段，第二段所述第三氮化硅穿透涂层右侧的上面有一个直角缺口(该直角缺口是源极珊极直角缺口)，第四个所述第三氮化硅穿透涂层右侧的上面有一个直角缺口(该直角缺口是珊极漏极直角缺口)的技术手段，通过大量的实验证明，氮化鎵器件相比于传统Si器件具备更强的抗辐照能力。因为GaN HEMT器件不需要掺杂就能形成高密度的二维电子气，因此器件内部的缺陷密度较低，在辐照下器件失效的概率较低；GaN器件的本征载流子浓度低，器件在关态时的泄漏电流低，静态功耗低，辐照情况的的失效概率低；GaN材料的禁带宽度高，承受的击穿电压高，抗辐照能力更强。所以，该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。
2、本技术方案由于采用了所述硅基层的厚度为200nm；所述化镓电路层的厚度为200nm；所述氮化镓势垒层的厚度为75nm；所述氮化硅介质层的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区小于所述右侧的所述高阻区；所述镍/金导电区包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层的平均厚度为200nm；第一钛/金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层的平均厚度为400nm；所述第二钛/金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm的技术手段，所以，该结构的氮化鎵MISHEMT功率器件抗辐照能力更高，在关态时的泄漏电流更低，静态功耗更低，辐照情况的失效概率更低，承受的击穿电压更高，可以做为航天级DC/DC电源应用，该器件功耗小，外围器件少，转换效率高。
3、本技术方案由于采用了所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管的技术手段，所以，可大大延长该结构的氮化鎵MISHEMT功率器件的使用寿命，该结构的氮化鎵MISHEMT功率器件的电气性能：管子输出电流20A(安培)；输入端为栅极控制，输出端为漏极输出电流；器件开启电压，即栅极上方偏置大于-8V(伏特)，漏极电压偏置大于10V，漏极即可输出8/20A电流；器件击穿电压，当器件处于关态时，及栅极偏置小于-8V，器件处于关断状态，漏极电压可达到600V以上，即器件的击穿电压；氮化鎵电学指标应用电压范围为200～1500V，电流范围20～100A，阈值电压1.5～2.5V，导通电阻小于50mΩ，基于Si-MOS的cascode结构；N型GaN栅极的GaNHEMT结构；PAD面积小，寄生电容小，Drain(漏级)面积大，可以承受的电流更大，S/D源/漏级距离近，内阻小(50豪欧)。
附图说明
下面结合附图和具体实施方式对本发明的氮化鎵MISHEMT功率器件的结构作进一步的详细描述。
图1是在生产本发明氮化鎵MISHEMT功率器件完成第一步工序后的截面结构示意图。
图2是在生产本发明氮化鎵MISHEMT功率器件完成第二步工序后的截面结构示意图。
图3是在生产本发明氮化鎵MISHEMT功率器件完成第三步工序后的截面结构示意图。
图4是在生产本发明氮化鎵MISHEMT功率器件完成第四步工序后的截面结构示意图。
图5是在生产本发明氮化鎵MISHEMT功率器件完成第五步工序后的截面结构示意图。
图6是在生产本发明氮化鎵MISHEMT功率器件完成第六步工序后的截面结构示意图。
图7是在生产本发明氮化鎵MISHEMT功率器件完成第七步工序后的截面结构示意图。
图8是在生产本发明氮化鎵MISHEMT功率器件完成第八步工序后的截面结构示意图。
图9是本发明氮化鎵MISHEMT功率器件的伏安转移特性曲线示意图。
附图标记说明如下。
1～硅基层；
2～氮化镓电路层；
3～氮化镓势垒层；
4～氮化硅介质层；
5～高阻区；
6～钛铝合金欧姆沟道；
7～镍/金导电区；
8～第一氮化硅穿透涂层；
9～第一钛/金导电涂层；
10～第二氮化硅穿透涂层；
11～第二钛/金导电涂层；
12～第三氮化硅穿透涂层；
S～源极；
G～栅极；
D～漏极。
具体实施方式
如图1至图8所示，本实施方式提供了一种氮化鎵MISHEMT功率器件的结构，包括
从下至上依次结合在一起的硅基层1、氮化镓电路层2、氮化镓势垒层3、氮化硅介质层4。
所述氮化硅介质层4有两个沟槽(左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽)，两个所述沟槽将所述氮化硅介质层4分为三段，第一段所述氮化硅介质层4的面积小于第二段所述氮化硅介质层4的面积，第二段所述氮化硅介质层4的面积小于第三段所述氮化硅介质层4的面积。
两个所述沟槽内分别设置有钛铝合金欧姆沟道6。
所述氮化镓电路层2的左侧上部、所述氮化镓势垒层3的左侧、第一段所述氮化硅介质层4的左侧通过离子注入隔离硅常氧工艺形成高阻区5，所述氮化镓电路层2的右侧上部、所述氮化镓势垒层3的右侧、第三段所述氮化硅介质层4的右侧通过离子注入隔离硅常氧工艺形成高阻区5。
第二段所述氮化硅介质层4的上面中部偏左设置有镍/金导电区7。
始于所述高阻区5的左侧上面止于第三段所述氮化硅介质层4的右侧上面涂覆有第一氮化硅穿透涂层8，所述第一氮化硅穿透涂层8位于两个所述钛铝合金欧姆沟道6的上面中部处于断开状态使所述第一氮化硅穿透涂层8分为三段，第一段所述第一氮化硅穿透涂层8的左侧上面有一个直角缺口(直角缺口是SiN掩模直角缺口。氮化硅(SiN)钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。)，第二段所述第一氮化硅穿透涂层8的上面有两个凹槽(左侧的沟槽是Ti/Au源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是Ti/Au漏极接触电极，提高欧姆的接触性能)，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道6和所述镍/金导电区7之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道6和所述镍/金导电区7之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层8的右侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)。
始于第一段所述第一氮化硅穿透涂层8左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层8右侧上面的直角缺口内涂覆有第一钛/金导电涂层9，所述第一钛/金导电涂层9位于第二段所述第一氮化硅穿透涂层8右侧所述凹槽内的中部处于断开状态使所述第一钛/金导电涂层9分为两段，第一段所述第一钛/金导电涂层9的左侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，第一段所述第一钛/金导电涂层9的中部有两个凹槽(左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层8和第二段所述第一氮化硅穿透涂层8之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层8左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛/金导电涂层9的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层8和第三段所述第一氮化硅穿透涂层8之间的上方。
始于第一段所述第一氮化硅穿透涂层8的左侧止于第三段所述第一氮化硅穿透涂层8的右侧涂覆有第二氮化硅穿透涂层10，所述第二氮化硅穿透涂层10位于第一段所述第一钛/金导电涂层9的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层10位于第二段所述第一钛/金导电涂层9凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层10分为三段，第二段所述第二氮化硅穿透涂层10的中部有两个凹槽(左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一钛/金导电涂层9的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛/金导电涂层9和第二段所述第一钛/金导电涂层9之间的上方。
始于第一段所述第二氮化硅穿透涂层10左侧偏右止于第三段所述第二氮化硅穿透涂层10右侧偏右涂覆有第二钛/金导电涂层11，所述第二钛/金导电涂层11位于第二段所述第二氮化硅穿透涂层10右侧所述凹槽内的中部处于断开状态使所述第二钛/金导电涂层11分为两段，第一段所述第二钛/金导电涂层11的左侧上面有一个直角缺口(该直角缺口是金属层Ti/Au源极接触电极直角缺口)，所述直角缺口的根部向下延伸形成凹槽(该凹槽是金属层Ti/Au漏极掩模凹槽)，第一段所述第二钛/金导电涂层11的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏级接触电极直角缺口)，第一段所述第二钛/金导电涂层11的左部是源极S，第一段所述第二钛/金导电涂层11的右部是栅极G，第二段所述第二钛/金导电涂层11的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏极接触电极直角缺口)，第二段所述第二钛/金导电涂层11的右部是漏极D。
始于第一段所述第二氮化硅穿透涂层10左侧的上面止于右侧的所述高阻区5右侧涂覆有第三氮化硅穿透涂层12，所述第三氮化硅穿透涂层12开有三个沟槽(左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽)，三个所述沟槽将所述第三氮化硅穿透涂层12分为四段，第二段所述第三氮化硅穿透涂层12右侧的上面有一个直角缺口(该直角缺口是源极珊极直角缺口)，第四个所述第三氮化硅穿透涂层12右侧的上面有一个直角缺口(该直角缺口是珊极漏极直角缺口)。
本实施方式由于采用了包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，所述氮化硅介质层有两个沟槽(左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽)，两个所述沟槽将所述氮化硅介质层分为三段，第一段所述氮化硅介质层的面积小于第二段所述氮化硅介质层的面积，第二段所述氮化硅介质层的面积小于第三段所述氮化硅介质层的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道，所述氮化镓电路层的左侧上部、所述氮化镓势垒层的左侧、第一段所述氮化硅介质层的左侧通过离子注入隔离硅常氧工艺形成高阻区，所述氮化镓电路层的右侧上部、所述氮化镓势垒层的右侧、第三段所述氮化硅介质层的右侧通过离子注入隔离硅常氧工艺形成高阻区，第二段所述氮化硅介质层的上面中部偏左设置有镍/金导电区，始于所述高阻区的左侧上面止于第三段所述氮化硅介质层的右侧上面涂覆有第一氮化硅穿透涂层，所述第一氮化硅穿透涂层位于两个所述钛铝合金欧姆沟道的上面中部处于断开状态使所述第一氮化硅穿透涂层分为三段，第一段所述第一氮化硅穿透涂层的左侧上面有一个直角缺口(直角缺口是SiN掩模直角缺口。氮化硅(SiN)钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。)，第二段所述第一氮化硅穿透涂层的上面有两个凹槽(左侧的沟槽是Ti/Au源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是Ti/Au漏极接触电极，提高欧姆的接触性能)，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道和所述镍/金导电区之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道和所述镍/金导电区之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层的右侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，始于第一段所述第一氮化硅穿透涂层左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层右侧上面的直角缺口内涂覆有第一钛/金导电涂层，所述第一钛/金导电涂层位于第二段所述第一氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第一钛/金导电涂层分为两段，第一段所述第一钛/金导电涂层的左侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，第一段所述第一钛/金导电涂层的中部有两个凹槽(左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层和第二段所述第一氮化硅穿透涂层之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛/金导电涂层的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层和第三段所述第一氮化硅穿透涂层之间的上方，始于第一段所述第一氮化硅穿透涂层的左侧止于第三段所述第一氮化硅穿透涂层的右侧涂覆有第二氮化硅穿透涂层，所述第二氮化硅穿透涂层位于第一段所述第一钛/金导电涂层的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层位于第二段所述第一钛/金导电涂层凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层分为三段，第二段所述第二氮化硅穿透涂层的中部有两个凹槽(左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一钛/金导电涂层的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛/金导电涂层和第二段所述第一钛/金导电涂层之间的上方，始于第一段所述第二氮化硅穿透涂层左侧偏右止于第三段所述第二氮化硅穿透涂层右侧偏右涂覆有第二钛/金导电涂层，所述第二钛/金导电涂层位于第二段所述第二氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第二钛/金导电涂层分为两段，第一段所述第二钛/金导电涂层的左侧上面有一个直角缺口(该直角缺口是金属层Ti/Au源极接触电极直角缺口)，所述直角缺口的根部向下延伸形成凹槽(该凹槽是金属层Ti/Au漏极掩模凹槽)，第一段所述第二钛/金导电涂层的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏级接触电极直角缺口)，第一段所述第二钛/金导电涂层的左部是源极S，第一段所述第二钛/金导电涂层的右部是栅极G，第二段所述第二钛/金导电涂层的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏极接触电极直角缺口)，第二段所述第二钛/金导电涂层的右部是漏极D，始于第一段所述第二氮化硅穿透涂层左侧的上面止于右侧的所述高阻区右侧涂覆有第三氮化硅穿透涂层，所述第三氮化硅穿透涂层开有三个沟槽(左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽)，三个所述沟槽将所述第三氮化硅穿透涂层分为四段，第二段所述第三氮化硅穿透涂层右侧的上面有一个直角缺口(该直角缺口是源极珊极直角缺口)，第四个所述第三氮化硅穿透涂层右侧的上面有一个直角缺口(该直角缺口是珊极漏极直角缺口)的技术手段，通过大量的实验证明，氮化鎵器件相比于传统Si器件具备更强的抗辐照能力。因为GaNHEMT器件不需要掺杂就能形成高密度的二维电子气，因此器件内部的缺陷密度较低，在辐照下器件失效的概率较低；GaN器件的本征载流子浓度低，器件在关态时的泄漏电流低，静态功耗低，辐照情况的的失效概率低；GaN材料的禁带宽度高，承受的击穿电压高，抗辐照能力更强。所以，该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。
如图1至图8所示，所述硅基层1的厚度为200nm；
所述化镓电路层2的厚度为200nm；
所述氮化镓势垒层3的厚度为75nm；
所述氮化硅介质层4的厚度为200nm；
两个所述沟槽的槽宽相同；
两个所述沟槽的槽宽为200nm；
钛铝合金欧姆沟道6的横截面形状呈“凹”字形；
所述“凹”字形的两臂上部分别向外弯折九十度；
左侧的所述高阻区5小于所述右侧的所述高阻区5；
所述镍/金导电区7包括下金层和上镍层；
所述下金层的厚度为200nm；
所述上镍层的厚度为45nm；
所述第一氮化硅穿透涂层8的平均厚度为200nm；
第一钛/金导电涂层9包括下金涂层和上钛涂层；
所述下金涂层的平均厚度为460nm；
所述上钛涂层的平均厚度为400nm；
所述第二氮化硅穿透涂层10的平均厚度为400nm；
所述第二钛/金导电涂层11包括下金涂层和上钛涂层；
所述下金涂层的平均厚度为1900nm；
所述上钛涂层的平均厚度为100nm；
所述第三氮化硅穿透涂层12的平均厚度为400nm。
本实施方式由于采用了所述硅基层的厚度为200nm；所述化镓电路层的厚度为200nm；所述氮化镓势垒层的厚度为75nm；所述氮化硅介质层的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区小于所述右侧的所述高阻区；所述镍/金导电区包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层的平均厚度为200nm；第一钛/金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层的平均厚度为400nm；所述第二钛/金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm的技术手段，所以，该结构的氮化鎵MISHEMT功率器件抗辐照能力更高，在关态时的泄漏电流更低，静态功耗更低，辐照情况的失效概率更低，承受的击穿电压更高，可以做为航天级DC/DC电源应用，该器件功耗小，外围器件少，转换效率高。
如图1至图8所示，所述硅基层1由低阻硅材料制成；
所述氮化镓电路层2是外延层；
所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。
本实施方式由于采用了所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管的技术手段，所以，可大大延长该结构的氮化鎵MISHEMT功率器件的使用寿命，如图9所示，该结构的氮化鎵MISHEMT功率器件的电气性能：管子输出电流20A(安培)；输入端为栅极控制，输出端为漏极输出电流；器件开启电压，即栅极上方偏置大于-8V(伏特)，漏极电压偏置大于10V，漏极即可输出8/20A电流；器件击穿电压，当器件处于关态时，及栅极偏置小于-8V，器件处于关断状态，漏极电压可达到600V以上，即器件的击穿电压；氮化鎵电学指标应用电压范围为200～1500V，电流范围20～100A，阈值电压1.5～2.5V，导通电阻小于50mΩ，基于Si-MOS的cascode结构；N型GaN栅极的GaNHEMT结构；PAD面积小，寄生电容小，Drain(漏级)面积大，可以承受的电流更大，S/D源/漏级距离近，内阻小(50豪欧)。

Claims (3)

1.一种氮化鎵MISHEMT功率器件的结构，其特征在于：包括
从下至上依次结合在一起的硅基层(1)、氮化镓电路层(2)、氮化镓势垒层(3)、氮化硅介质层(4)，
所述氮化硅介质层(4)有两个沟槽，两个所述沟槽将所述氮化硅介质层(4)分为三段，第一段所述氮化硅介质层(4)的面积小于第二段所述氮化硅介质层(4)的面积，第二段所述氮化硅介质层(4)的面积小于第三段所述氮化硅介质层(4)的面积，
两个所述沟槽内分别设置有钛铝合金欧姆沟道(6)，
所述氮化镓电路层(2)的左侧上部、所述氮化镓势垒层(3)的左侧、第一段所述氮化硅介质层(4)的左侧通过离子注入隔离硅常氧工艺形成高阻区(5)，所述氮化镓电路层(2)的右侧上部、所述氮化镓势垒层(3)的右侧、第三段所述氮化硅介质层(4)的右侧通过离子注入隔离硅常氧工艺形成高阻区(5)，
第二段所述氮化硅介质层(4)的上面中部偏左设置有镍/金导电区(7)，
始于所述高阻区(5)的左侧上面止于第三段所述氮化硅介质层(4)的右侧上面涂覆有第一氮化硅穿透涂层(8)，所述第一氮化硅穿透涂层(8)位于两个所述钛铝合金欧姆沟道(6)的上面中部处于断开状态使所述第一氮化硅穿透涂层(8)分为三段，第一段所述第一氮化硅穿透涂层(8)的左侧上面有一个直角缺口，第二段所述第一氮化硅穿透涂层(8)的上面有两个凹槽，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道(6)和所述镍/金导电区(7)之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道(6)和所述镍/金导电区(7)之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层(8)的右侧上面有一个直角缺口，
始于第一段所述第一氮化硅穿透涂层(8)左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层(8)右侧上面的直角缺口内涂覆有第一钛/金导电涂层(9)，所述第一钛/金导电涂层(9)位于第二段所述第一氮化硅穿透涂层(8)右侧所述凹槽内的中部处于断开状态使所述第一钛/金导电涂层(9)分为两段，第一段所述第一钛/金导电涂层(9)的左侧上面有一个直角缺口，第一段所述第一钛/金导电涂层(9)的中部有两个凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层(8)和第二段所述第一氮化硅穿透涂层(8)之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层(8)左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛/金导电涂层(9)的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层(8)和第三段所述第一氮化硅穿透涂层(8)之间的上方，
始于第一段所述第一氮化硅穿透涂层(8)的左侧止于第三段所述第一氮化硅穿透涂层(8)的右侧涂覆有第二氮化硅穿透涂层(10)，所述第二氮化硅穿透涂层(10)位于第一段所述第一钛/金导电涂层(9)的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层(10)位于第二段所述第一钛/金导电涂层(9)凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层(10)分为三段，第二段所述第二氮化硅穿透涂层(10)的中部有两个凹槽，左侧所述凹槽位于第一段所述第一钛/金导电涂层(9)的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛/金导电涂层(9)和第二段所述第一钛/金导电涂层(9)之间的上方，
始于第一段所述第二氮化硅穿透涂层(10)左侧偏右止于第三段所述第二氮化硅穿透涂层(10)右侧偏右涂覆有第二钛/金导电涂层(11)，所述第二钛/金导电涂层(11)位于第二段所述第二氮化硅穿透涂层(10)右侧所述凹槽内的中部处于断开状态使所述第二钛/金导电涂层(11)分为两段，第一段所述第二钛/金导电涂层(11)的左侧上面有一个直角缺口，所述直角缺口的根部向下延伸形成凹槽，第一段所述第二钛/金导电涂层(11)的右侧上面有一个直角缺口，第一段所述第二钛/金导电涂层(11)的左部是源极(S)，第一段所述第二钛/金导电涂层(11)的右部是栅极(G)，第二段所述第二钛/金导电涂层(11)的右侧上面有一个直角缺口，第二段所述第二钛/金导电涂层(11)的右部是漏极(D)，
始于第一段所述第二氮化硅穿透涂层(10)左侧的上面止于右侧的所述高阻区(5)右侧涂覆有第三氮化硅穿透涂层(12)，所述第三氮化硅穿透涂层(12)开有三个沟槽，三个所述沟槽将所述第三氮化硅穿透涂层(12)分为四段，第二段所述第三氮化硅穿透涂层(12)右侧的上面有一个直角缺口，第四个所述第三氮化硅穿透涂层(12)右侧的上面有一个直角缺口。
2.根据权利要求1所述的氮化鎵MISHEMT功率器件的结构，其特征在于：
所述硅基层(1)的厚度为200nm；
所述化镓电路层(2)的厚度为200nm；
所述氮化镓势垒层(3)的厚度为75nm；
所述氮化硅介质层(4)的厚度为200nm；
两个所述沟槽的槽宽相同；
两个所述沟槽的槽宽为200nm；
钛铝合金欧姆沟道(6)的横截面形状呈“凹”字形；
所述“凹”字形的两臂上部分别向外弯折九十度；
左侧的所述高阻区(5)小于所述右侧的所述高阻区(5)；
所述镍/金导电区(7)包括下金层和上镍层；
所述下金层的厚度为200nm；
所述上镍层的厚度为45nm；
所述第一氮化硅穿透涂层(8)的平均厚度为200nm；
第一钛/金导电涂层(9)包括下金涂层和上钛涂层；
所述下金涂层的平均厚度为460nm；
所述上钛涂层的平均厚度为400nm；
所述第二氮化硅穿透涂层(10)的平均厚度为400nm；
所述第二钛/金导电涂层(11)包括下金涂层和上钛涂层；
所述下金涂层的平均厚度为1900nm；
所述上钛涂层的平均厚度为100nm；
所述第三氮化硅穿透涂层(12)的平均厚度为400nm。
3.根据权利要求2所述的氮化鎵MISHEMT功率器件的结构，其特征在于：
所述硅基层(1)由低阻硅材料制成；
所述氮化镓电路层(2)是外延层；
所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。
CN201910326320.9A 2019-04-23 2019-04-23 一种氮化镓mishemt功率器件的结构 Active CN109962101B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910326320.9A CN109962101B (zh) 2019-04-23 2019-04-23 一种氮化镓mishemt功率器件的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910326320.9A CN109962101B (zh) 2019-04-23 2019-04-23 一种氮化镓mishemt功率器件的结构

Publications (2)

Publication Number Publication Date
CN109962101A true CN109962101A (zh) 2019-07-02
CN109962101B CN109962101B (zh) 2024-04-16

Family

ID=67026502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910326320.9A Active CN109962101B (zh) 2019-04-23 2019-04-23 一种氮化镓mishemt功率器件的结构

Country Status (1)

Country Link
CN (1) CN109962101B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257999A (ja) * 2002-03-01 2003-09-12 National Institute Of Advanced Industrial & Technology 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US20060060895A1 (en) * 2004-09-17 2006-03-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN101232045A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法
US20140159050A1 (en) * 2012-12-12 2014-06-12 Electronics And Telecommunications Research Institute Field effect transistor and method of fabricating the same
JP2015038935A (ja) * 2013-08-19 2015-02-26 シャープ株式会社 窒化物半導体装置
US20160087090A1 (en) * 2014-09-23 2016-03-24 National Tsing Hua University Rf power transistor
CN211017079U (zh) * 2019-04-23 2020-07-14 窦祥峰 一种氮化镓mishemt功率器件的结构
US11201234B1 (en) * 2020-09-08 2021-12-14 Vanguard International Semiconductor Corporation High electron mobility transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257999A (ja) * 2002-03-01 2003-09-12 National Institute Of Advanced Industrial & Technology 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US20060060895A1 (en) * 2004-09-17 2006-03-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN101232045A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法
US20140159050A1 (en) * 2012-12-12 2014-06-12 Electronics And Telecommunications Research Institute Field effect transistor and method of fabricating the same
JP2015038935A (ja) * 2013-08-19 2015-02-26 シャープ株式会社 窒化物半導体装置
US20160087090A1 (en) * 2014-09-23 2016-03-24 National Tsing Hua University Rf power transistor
CN211017079U (zh) * 2019-04-23 2020-07-14 窦祥峰 一种氮化镓mishemt功率器件的结构
US11201234B1 (en) * 2020-09-08 2021-12-14 Vanguard International Semiconductor Corporation High electron mobility transistor

Also Published As

Publication number Publication date
CN109962101B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US10510863B2 (en) Power device having a polysilicon-filled trench with a tapered oxide thickness
CN109920854B (zh) Mosfet器件
US8008716B2 (en) Inverted-trench grounded-source FET structure with trenched source body short electrode
US10593813B2 (en) Vertical rectifier with added intermediate region
JP3202021B2 (ja) パンチスルー電界効果トランジスタ
CN106256024B (zh) 碳化硅半导体装置
US8785973B2 (en) Ultra high voltage GaN ESD protection device
CN104201201B (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN103035641B (zh) 半导体装置
CN115332317A (zh) 集成sbd的碳化硅平面mosfet及其制造方法
CN103681826A (zh) 功率用半导体元件
CN112382661B (zh) 一种耐高击穿电压的GaN HEMT器件
CN112864243B (zh) 一种具有钝化层渐变氟离子终端的GaN HMET器件
US11038049B2 (en) Semiconductor device
CN101388407B (zh) 逆沟槽的场效应晶体管结构
CN109962101A (zh) 一种氮化鎵mishemt功率器件的结构
CN116207164A (zh) 一种多级沟槽自保护肖特基二极管器件及制作方法
CN211017079U (zh) 一种氮化镓mishemt功率器件的结构
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
CN115548106A (zh) 一种具有P型栅的增强型GaN器件
CN115172451A (zh) 一种基于PP异质结的结型栅增强型GaN器件
CN113611731A (zh) 一种GaN基增强型垂直HEMT器件及其制备方法
CN216354231U (zh) 一种高耐压双p型夹层功率pin肖特基二极管器件
TW201903956A (zh) 具有帶錐形氧化物厚度的多晶矽填充渠溝的功率元件
CN215183981U (zh) 屏蔽栅沟槽器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant