CN109952739B - 数据处理装置 - Google Patents

Abstract

在从数据位串的过采样到解调的一系列处理中，降低抖动、噪声的影响，进行正确的数据解码处理(字对齐处理)，实现数据质量的提高。过采样部对数据位串的各数据位进行过采样并输出。解调部通过选择过采样后的数据位串的各数据位的一部分，从而对过采样后的数据位串进行解调。同步码检测部检测与解调后的数据位串的字对齐模式相应的同步码。字对齐处理部在依照同步码的字对齐锁定状态下，从解调后的数据位串中去除起始位和结束位。错误检测部基于将解调后的数据位串的起始位和结束位的2位和与其对应的错误判定用位的2位合起来的4位的数据，执行字对齐处理的错误检测(参照图2)。

Description

数据处理装置

技术领域

本发明涉及数据处理装置。

背景技术

在电子内窥镜、电子内窥镜系统中，传输由摄像元件获取到的图像数据并对其进行处理。图像数据的处理例如除了通过利用8b/10b等编码算法的高速串行传输方式执行以外，还可以通过利用时钟嵌入的廉价算法即嵌入式时钟方式来执行。

在嵌入式时钟方式中，传输包括起始位和结束位并打包的数据位串，在接收侧，按照适于数据位串的字对齐模式，执行将起始位和结束位去除的数据解码处理(字对齐处理)。执行数据解码处理(字对齐处理)的数据解码电路(字对齐电路)例如安装于FPGA(Field Programmable Gate Array：现场可编程门阵列)的用户区域。

在先技术文献

专利文献

专利文献1：特开2009-201540号公报

专利文献2：特开2014-110843号公报

专利文献3：特开2014-110855号公报

发明内容

发明要解决的技术问题

在这样的数据解码处理(字对齐处理)中，需要从处理对象的数据中准确地检测同步码来输出具有可靠性的数据(字对齐后的数据)。

本公开是鉴于这样的状况而完成的，提供能够高精度地进行数据解码处理(字对齐处理)并实现数据质量的提高的数据处理技术。

用于解决技术问题的方案

为了解决上述技术问题，本实施方式的数据处理装置具有：过采样部，被输入数据位串，并对数据位串的各数据位进行过采样并输出；解调部，通过选择过采样后的数据位串的各数据位的一部分，从而对过采样后的数据位串进行解调；数据保持部，至少具有与数据位串的字对齐模式相应的位宽，数据保持部存储数据位串；同步码检测部，通过一边在数据保持部中使数据位串移位，一边比较字对齐模式和同步码，从而从字对齐模式中检测同步码；以及字对齐处理部，在依照同步码的字对齐锁定状态下，从所述数据位串中去除起始位和结束位。

从本说明书的描述、附图中可以得知与本公开相关的更多特征。另外，本公开通过构成部分和多种构成部分的组合以及以后的详细描述和所附权利要求书的方式来达成并实现。

本说明书的描述仅是典型的例示，需要理解的是，权利要求书或应用例在任何意义上均没有进行限定。

发明效果

根据本公开，能够高精度地进行数据解码处理(字对齐处理)，实现数据质量的提高。

附图说明

图1是表示输入到根据实施方式的数据处理装置的图像数据的格式的一例的概念图。

图2是表示第一实施方式的数据处理装置1的构成例的框图。

图3是表示由过采样部10进行的过采样的一例的概念图。

图4是表示边沿选择电路20对过采样后的数据位串进行解调的一例的概念图。

图5是表示由输出数据生成部30进行的数据输入输出处理的一例的第一概念图。

图6是表示由输出数据生成部30进行的数据输入输出处理的一例的第二概念图。

图7是表示由输出数据生成部30进行的数据输入输出处理的一例的第三概念图。

图8是表示由数据保持部40保持的移位连结数据位串(解调数据位串)的一例的第一概念图。

图9是表示由数据保持部40保持的移位连结数据位串(解调数据位串)的一例的第二概念图(从输出数据生成部输出的22位的数据被保持在数据保持部的移位寄存器的示意图)。

图10是表示通过位移位处理而使数据选择模式转换的例子的概念图。

图11A是分别表示错误检测部80的稳定状态的一例的概念图。

图11B是分别表示错误检测部80的位过剩状态的一例的概念图。

图11C是分别表示错误检测部80的位不足状态的一例的概念图。

图11D是分别表示错误检测部80的位不定状态的一例的概念图。

图12是表示由第一实施方式的数据处理装置1进行的数据处理的一例的流程图。

图13是表示由错误检测部80进行的位过剩处理的流程图。

图14是表示由错误检测部80进行的位不足处理的流程图。

图15是表示根据第二实施方式的数据处理装置2的构成例的框图。

图16是表示由数据保持部40’保持的移位连结数据位串的一例的概念图。

图17A是表示AV码检测部50的AV码检测模式的一例的概念图(1)。

图17B是表示AV码检测部50的AV码检测模式的一例的概念图(2)。

图18A是表示由数据保持部40’保持的移位连结数据位串、AV码检测部50的AV码检测模式以及数据选择部的字对齐模式(AV码)的选择及提取的一例的概念图。

图18B是表示由数据保持部40’保持的移位连结数据位串、AV码检测部50的AV码检测模式以及数据选择部的字对齐模式(AV码)的选择及提取的一例的概念图(接图18A)。

具体实施方式

(1)第一实施方式

在上述的数据解码处理(字对齐处理)中，有时会对数据位串的各数据位进行过采样并输出，通过选择过采样后的数据位串的各数据位的一部分，来对过采样后的数据位串进行解调。例如，将相邻的2位的数据位串以4倍进行过采样而使之为8位的数据位串，从该8位的数据位串中选择除去边沿部分后的可靠性较高的2位的数据位串。然而，以往的数据解码处理(字对齐处理)在从数据位串的过采样到解调的一系列处理中，有可能由于发送设备与接收设备之间的抖动、噪声的影响而产生误位(位的误过剩或误不足)。在该情况下，难以进行正确的数据解码处理(字对齐处理)，无法避免数据质量的劣化。

第一实施方式提供一种数据处理装置1，其例如内置于电子内窥镜(省略图示)，对由摄像元件(省略图示)获取到的图像数据实施处理，该数据处理装置1能够在从数据位串的过采样到解调的一系列处理中降低抖动、噪声的影响，能进行正确的数据解码处理(字对齐处理)并实现数据质量的提高。例如，数据处理装置1例如从输出数据中检测同步码来进行字对齐处理，并从字对齐后的数据中检测错误，排除错误的影响而输出字对齐后的数据(起始位以及结束位(SE位)被除外的数据)。根据第一实施方式的数据处理装置1，能够在从数据位串的过采样到解调的一系列处理中降低抖动、噪声的影响，能进行正确的数据解码处理(字对齐处理)并实现数据质量的提高。

＜要解码的图像数据的构成例＞

图1示出了输入到本实施方式的数据处理装置1的要解调的图像数据的格式的一例。图1的图像数据例如以LVDS格式(串行数据)进行传输。该图像数据是将在20位的数据位串(D0、D1、…D18、D19)的开头和末尾嵌入各1位的起始位(S)和结束位(E)并打包而得的22位作为一个单位并连结多个循环而成的数据。即，在各循环中，20位的数据位串由起始位和结束位划分，由此限定了字边界。这样的图像数据例如是在CMOS、CCD等摄像元件或其处理部(发送侧)中生成的数据。

起始位(S)和结束位(E)也被称为同步时钟，起始位的数据值用“1”表示，结束位的数据值用“0”表示。通过检测周期固定的起始位和结束位的信号的转换沿并将其去除，从而能够在接收侧提取像素数据。

起始位(S)和结束位(E)的嵌入例如能够通过由发送侧的计数器进行的位计数、由选择器进行的输出选择动作来执行。具体而言，每次对被传输的串行像素数据进行了20位的计数时，从边沿输出部输出同步时钟并插入位数据，生成嵌入式时钟的串行数据。该串行数据以高速的传输速率(例如600Mbps)进行传输。

＜数据处理装置的构成例＞

图2是表示根据本实施方式的数据处理装置1的概略构成例的图。如图2所示，数据处理装置1具有过采样部10、边沿选择电路(解调部)20、输出数据生成部30、数据保持部40、AV码检测部(同步码检测部)50、对齐选择信号输出部60、数据选择部(字对齐处理部)70以及错误检测部80。

图像数据的数据位串(图1)被输入过采样部10中。过采样部10对输入的数据位串的各数据位进行过采样并输出。过采样部10例如通过针对接收器设定输入串行数据速率的整数倍来执行过采样处理。

边沿选择电路20通过选择由过采样部10进行了过采样后的数据位串的各数据位的一部分，从而对过采样后的数据位串进行解调。边沿选择电路20例如通过从数据位(D0)和数据位(D1)分别乘以4倍后的8位的数据中选择2位的数据，从而对过采样后的数据位串进行解调。

输出数据生成部30构成“RAM I/F部”以及“数据使能生成部”。虽未图示，但在图2的边沿选择电路20与输出数据生成部30之间设置有被写入来自边沿选择电路20的数据并被输出数据生成部30读入数据的RAM。RAM I/F部具有访问该RAM，将从RAM获取到的数据交接给数据使能生成部，并从数据使能生成部获取数据使能信号，将其与移位连结数据位串(参照图7)一起传输给数据保持部40的功能。另外，数据使能生成部具有生成后述(图7)的后级用数据使能信号的功能。

数据保持部40例如由移位寄存器构成，由该移位寄存器保持从输出数据生成部获取到的数据。另外，数据保持部40将其保持的数据传输到AV码检测部50和数据选择部70。

AV码检测部50在解调后的图像数据中检测与字对齐模式相应的AV码(同步码)。

对齐选择信号输出部60生成与由AV码检测部(同步码检测部)50检测出的AV码(同步码)对应的对齐选择信号并输出。

数据选择部(字对齐处理部)70基于对齐选择信号，从由数据保持部40保持的数据中提取最适于字对齐处理的一个字对齐模式。

错误检测部80检测由数据选择部(字对齐处理部)70进行的字对齐处理的错误，并将其结果输出到对齐选择信号输出部60。

数据保持部40、AV码检测部50、对齐选择信号输出部60和数据选择部(字对齐处理部)70构成用于从接收自输出数据生成部(RAM I/F部)30的数据中进行对齐的“核心电路部”。

＜过采样处理＞

图3是用于说明由过采样部10进行的过采样处理的概要的图。作为一例，图3示出了将输入串行信号的数据速率设为1GHz时，通过将采样时钟设为4GHz，从而得到4Gbps的输出数据的情况。即，过采样部10作为4倍过采样部发挥功能，将数据位(D0)和数据位(D1)分别乘以4倍而成为8位的数据。例如，在D0为1的情况下，通过过采样处理转换为1111，在D1为0的情况下，通过过采样处理转换为0000。需要说明的是，在图3中，输出数据与输入串行信号相比错开了1时钟，这表示由采样处理造成的延迟时间有1时钟。另外，由于抖动、噪声等的影响，有时D0不是干净的波形。在该情况下，所生成的4位数据不全部为“1”。例如，也存在右端的位为“0”的情况。

如上所述，过采样部10对输入来的串行信号数据进行过采样，将位长伸长的过采样数据输出到边沿选择电路20。

＜边沿选择处理＞

图4是用于说明由边沿选择电路20对过采样后的数据位串进行解调处理的概要的图。边沿选择电路20从将数据位(D0)和数据位(D1)分别乘以4倍而得的8位的数据中检测变化点(边沿位置：在数据位串中，从0变化为1，或者从1变化为0的位置)，将从该变化点分离的数据位推断为可靠性高的数据位并将其获取，来执行数据解调。为了检测变化点，边沿选择电路20对将数据位(D0)和数据位(D1)分别乘以4倍而得的8位的数据中的相邻位进行异或运算(比较运算)。通过该异或运算，以2串行数据速率获取8个变化点(相同相位的变化点0、变化点1、变化点2、变化点3各两个)。基于这8个变化点，从8位(2串行数据速率)中选择2位。需要说明的是，在D0和D1均为1或0的情况下，例如成为11111111或00000000，无法辨别变化点(边沿位置)。因此，在这样的情况下，根据在此之前的信息推测变化点并确定变化点(边沿位置)。也就是说，假设与之前的信息相同来检测(推断)变化点(边沿位置)。

在此，在通过在相邻的哪个位间存在时钟边沿而规定了转换状态(例如E0、E1、E2、E3)的情况下，在特定的转换状态之间转换时发生正位跳跃或负位跳跃(例如，从E0向E3转换时发生正位跳跃，从E3向E0转换时发生负位跳跃)。当发生正位跳跃时，在1个循环中选择3位的数据，当发生负位跳跃时，在1个循环中选择1位的数据。当未发生正位跳跃和负位跳跃时，在1个循环中选择2位的数据。例如，由于抖动、噪声等的影响，在判断是否是正位跳跃或负位跳跃时有时会发生错误。由于该判断的错误，在数据位串中会产生过剩位或不足位。

＜输出数据生成处理＞

由过采样部10进行过采样且由边沿选择电路20进行解调后的图像数据的数据位串输入到输出数据生成部30。该图像数据是将n循环(n为正整数)的数据位串作为一个单位而构成的数据串(n个循环的数据位串相连的数据串)。

输出数据生成部30将n个循环的数据位串中相邻的2个循环的数据位串相互边移位边连结而形成n-1个循环的移位连结数据位串，输出该n-1个循环的移位连结数据位串，并且1个循环不输出数据位串或输出无效数据位串。在此，连结2个循环的数据位串是为了辨别夹在S(起始)位和E(结束)位之间的实际数据，为了在后级的处理中去除SE位时生成图8所示那样的状态。也就是说，因为如果不连结数据位串，则无法辨别SE位存在于何处。

输出数据生成部30接收11个循环的20位的数据位串的输入，输出10个循环的22位的移位连结数据位串。输出数据生成部30的输出数据例如通过从自前级RAM输入的数据以及将该输入数据延迟1循环而得的数据的40位中选择22位而得到。另外，由于在11个循环中选择的位分配发生变化，因此生成11个模式。

图5～图7是表示由输出数据生成部30进行的数据输入输出处理的一个例子的概念图。如图5～图7所示，11个循环(C0、C1、…C9、C10)的20位的数据位串输入到输出数据生成部30中。输出数据生成部30基于输入的11个循环(C0、C1、…、C9、C10)的20位的数据位串和将其移位(延迟)1循环而得的数据位串执行运算。以下，为了便于说明，有时将前者称为“基本循环数据”，将后者称为“延迟循环数据”。

输出数据生成部30将延迟循环数据的第1循环(C0)的全部数据位串(20位)与基本循环数据的第2循环(C1)的后半2位的数据位串连结，生成第1循环的移位连结数据位串(连结了C1、C0的22位)。

输出数据生成部30将延迟循环数据的第2循环(C1)的前半18位的数据位串与基本循环数据的第3循环(C2)的后半4位的数据位串连结，生成第2循环的移位连结数据位串(连结了C2、C1的22位)。

输出数据生成部30将延迟循环数据的第3循环(C2)的前半16位的数据位串与基本循环数据的第4循环(C3)的后半6位的数据位串连结，生成第3循环的移位连结数据位串(连结了C3、C2的22位)。

输出数据生成部30将延迟循环数据的第4循环(C3)的前半14位的数据位串与基本循环数据的第5循环(C4)的后半8位的数据位串连结，生成第4循环的移位连结数据位串(连结了C4、C3的22位)。

输出数据生成部30将延迟循环数据的第5循环(C4)的前半12位的数据位串与基本循环数据的第6循环(C5)的后半10位的数据位串连结，生成第5循环的移位连结数据位串(连结了C5、C4的22位)。

输出数据生成部30将延迟循环数据的第6循环(C5)的前半10位的数据位串与基本循环数据的第7循环(C6)的后半12位的数据位串连结，生成第6循环的移位连结数据位串(连结了C6、C5的22位)。

输出数据生成部30将延迟循环数据的第7循环(C6)的前半8位的数据位串与基本循环数据的第8循环(C6)的后半14位的数据位串连结，生成第7循环的移位连结数据位串(连结了C7、C6的22位)。

输出数据生成部30将延迟循环数据的第8循环(C7)的前半6位的数据位串与基本循环数据的第9循环(C8)的后半16位的数据位串连结，生成第8循环的移位连结数据位串(连结了C8、C7的22位)。

输出数据生成部30将延迟循环数据的第9循环(C8)的前半4位的数据位串与基本循环数据的第10循环(C9)的后半18位的数据位串连结，生成第9循环的移位连结数据位串(连结了C9、C8的22位)。

输出数据生成部30将延迟循环数据的第10循环(C9)的前半2位的数据位串与基本循环数据的全部数据位串(20位)连结，生成第10循环的移位连结数据位串(连结了C10、C9的22位)。

输出数据生成部30在第11循环的情况下不输出移位连结数据位串或输出无效数据位串。即，移位连结数据位串在后级不被锁存。由此，移位连结数据位串向后级的输出赶上字对齐输出(为了使从输出数据生成部30的输出时机与数据选择部(字对齐处理部)70的读入时机相匹配，设置有1循环的不输出数据的期间。因为读入侧仅需要去除SE后的20位)，能够以10个循环处理11个字。

像这样，输出数据生成部30以20位接收11个循环的数据(共计220位)的输入，以22位输出10个循环的数据(共计220位)，在第11循环停止数据的输出。需要说明的是，后级用数据使能在移位连结数据位串的输出开始的时机从关闭状态变为打开状态，在移位连结数据位串的输出结束的时机从打开状态变为关闭状态(参照图7)。

数据保持部40存储输出数据生成部30输出的移位连结数据位串(作为其基础的由过采样部10进行过采样且由边沿选择电路20进行解调后的图像数据的数据位串)。即，数据保持部40以防止因数据获取的时机而无法确定字对齐的位置，无论数据获取的时机如何，都能够始终可靠地检测字对齐模式的方式，在移位寄存器中依次存储移位连结数据位串(解调数据位串)。

＜核心电路部中的动作：数据保持动作、AV码检测动作、对齐信号输出动作、错误检测动作以及数据选择动作＞

(i)数据保持动作

图8以及图9是表示由数据保持部40保持的移位连结数据位串(解调数据位串)的一例的概念图。换言之，图9是从输出数据生成部30输出的22位的数据被保持在数据保持部40的移位寄存器的示意图。如图8所示，在本实施方式中，数据保持部40在纵轴上具有32个数据选择模式。如图8以及图9所示，在本实施方式中，在横轴上具有54位的位宽。在各循环中，生成图8或图9所示的数据选择模式，从中仅选择一个作为字对齐模式。然后，通过检测字对齐模式，从而能够从所输入的数据位串中去除SE位。

例如，在纵轴的32个数据选择模式中，21个数据选择模式是“稳定状态”，10个数据选择模式是“已满状态”，1个数据选择模式是“空状态”。另外，“稳定状态”和“空状态”共22个数据选择模式(由于1循环由22位构成，因此存在22个模式)能够与22个字对齐模式对应。

“稳定状态”是指未发生错误，包括错误判定用的2位数据、起始位和结束位的2位数据以及图像数据的20位数据共24位数据，并且假设10循环连续地发生“过剩错误(右移10)”也能够对齐的状态。由于数据是连续输入的，因此如果确定一个字对齐模式，则只要是稳定状态，就能够一直使用该字对齐模式执行数据对齐处理。

“已满状态”是指无法将字对齐模式连续地向右移10位的状态。在该“已满状态”下，在1循环停止期间时实施左移22位，转移到能够连续对齐的状态。图10的中段和下段描述了通过在1循环停止期间时实施左移22位，从而数据选择模式从1转换到23的例子以及数据选择模式从10转换到32的例子。

“空状态”是指无法将字对齐模式向左移位的状态、也就是说在数据保持部40中没有用于进行对齐的数据的状态。在该“空状态”中，禁用从字对齐部向后级部输出的数据使能信号(将该期间称为禁用期间)，并将数据输出停止1循环。在该期间时，与将当前保持的数据向右移21位同时地，保持来自数据保持部40的新的22位的数据。由于保持2个字的数据(44位)，因此成为能够对齐的状态。图10的上段描述了通过1循环停止期间时的处理，数据选择模式从32转换到11的例子。

例如，在横轴的54位的位宽中，能够是43位是“稳定状态(可能成为稳定状态的区域)”，10位是“已满状态”，1位是“空状态”。“稳定状态”的43位中包括的24位能够构成用于后述的错误检测的“特定数据位串”。

例如，在图8中，在以数据选择模式1(最下边的模式)的字对齐模式进行动作时，由于某些错误而导致生成过剩位，在上面一个模式所示的位置上SE位发生偏移时，字对齐模式转换为上面一个模式。像这样在每次生成过剩位时转换字对齐模式。但是，在空状态时，由于无法使模式移位，所以通过使处理停止一次(与禁用期间不同地强制停止)，来将数据位串移位并再次返回到数据选择模式1(最下边的模式)(图10上段)，使得能够适当地检测字对齐模式。另外，在已满状态的情况下，原本希望是稳定状态，但由于可以将数据位串向移位寄存器的右侧移位，因此与空状态不同，不需要强制使处理停止。因此，在已满状态的情况下，在禁用期间到来时，执行移位动作(参照图10中段以及后段)。

在此，数据保持部40的位宽设为54位的理由如下。由于将20位的数据以22个模式对齐，因此需要41位。另外，由于数据使能连续10位为1，其间对齐有向同方向变化的可能性，因此需要10位(由于与连续右移10位对应，因此追加10b位的寄存器。在以模式11锁定的状态下，与过剩错误连续持续10个循环时对应。能够从模式11～模式1连续转换)。另外，除了20位的数据以外，需要起始位、结束位以及用于错误判定的位这3位。这些合计为54位。另外，在满足数据使能条件且数据使能输入为1时，从MSB(最高位)起22位被锁存。

(ii)AV码检测动作

AV码检测部50检测与由过采样部10进行过采样且由边沿选择电路20进行解调后的图像数据的数据位串的字对齐模式相应的AV码(同步码)。

AV码检测部50通过一边将数据保持部40以规定的位宽(在本实施方式中为54位)存储的移位连结数据位串(解调数据位串)移位，一边比较字对齐模式(在本实施方式中为22模式)和同步码，从字对齐模式中检测AV码(同步码)。AV码例如能够由包括20位的数据以及分别附加到MSB(最高位)和LSB(最低位)的起始位和结束位在内的共24位的数据构成。AV码检测部50为了检测夹在起始位和结束位之间的AV码，检测AV码检测模式(例如“24’h800ffe”)，输出表示以22个字对齐模式的哪一个模式确定的检测信号。

(iii)对齐选择信号输出动作

对齐选择信号输出部60输出与由AV码检测部(同步码检测部)50检测出的AV码(同步码)对应的对齐选择信号(表示哪个模式为正解的(可得到同步)字对齐模式的信号)。

(iv)数据选择动作

数据选择部70根据由AV码检测部(同步码检测部)50检测出的AV码(同步码)以及基于其从对齐选择信号输出部60输出的对齐选择信号，从由数据保持部40保持的数据中选择最适于字对齐处理的一个字对齐模式并将其提取。数据选择部70根据提取出的字对齐模式(AV码)，设定字对齐锁定状态，在该字对齐锁定状态下，执行从移位连结数据位串(解调数据位串)中去除起始位和结束位的字对齐处理。去除了起始位和结束位的字对齐后的数据被输出到省略了图示的后级电路部(例：图像处理部)，实施模式检测以及同步码的检测、选择和置换等各种处理。

(v)错误检测动作

错误检测部80执行由数据选择部(字对齐处理部)70进行的字对齐处理的错误检测。即，在从数据位串的过采样至解调的一系列处理中，由于发送设备与接收设备之间的抖动、噪声的影响，有可能产生误位(位的误过剩、误不足)。进而，由于该误位，有可能在由数据选择部(字对齐处理部)70进行的字对齐处理中发生错误。错误检测部80迅速地检测这样的由于抖动、噪声的影响而产生的误位、进而字对齐处理的错误的发生，起到执行准确的字对齐恢复处理的作用。

错误检测部80基于将移位连结数据位串(解调数据位串)的起始位和结束位的2位和与其对应的错误判定用位的2位合起来的4位的数据，执行由数据选择部(字对齐处理部)70进行的字对齐处理的错误检测。

错误检测部80在基于上述4位的数据未检测到字对齐处理的错误时，维持AV码检测部(同步码检测部)50检测到AV码(同步码)的字对齐锁定状态，在基于上述4位的数据检测到字对齐处理的错误时，解除上述字对齐锁定状态。

错误检测部80在解除上述字对齐锁定状态后，当继续检测到字对齐处理的错误时，进行字对齐模式的变更(过剩、不足错误时，变更模式。不定错误的情况下，维持现状模式)，在解除上述字对齐锁定状态后，当不再检测到字对齐处理的错误时，不进行字对齐模式的变更，而是恢复为AV码检测部(同步码检测部)50检测到AV码(同步码)的字对齐锁定状态。具体而言，从错误检测到再次字对齐锁定状态的动作可以表述为：错误检测→对齐锁定解除→AV码再检测→对齐锁定→选择再次检测到AV码的字对齐模式数据。

在上述字对齐锁定状态下，AV码检测部(同步码检测部)50不进行字对齐模式的变更，能够防止由包括过采样部10的前级电路误生成的误同步码的检测。也就是说，在字对齐锁定状态下，即使同步码被输入到AV码检测部(同步码检测部)50，AV码检测部(同步码检测部)50也将其视为误同步码而避免该同步码的检测(不执行同步码检测)。由于不进行同步码的检测，因此维持字对齐锁定状态下的字对齐模式而不发生变更。

在上述字对齐锁定解除状态下，能够通过AV码检测部(同步码检测部)50进行AV码(同步码)的检测而确定字对齐模式。

错误检测部80将移位连结数据位串(解调数据位串)中包括起始位和结束位的特定数据位串加上夹着该特定数据位串的相邻数据位串的起始位和结束位而得的数据位串作为基准，执行由数据选择部(字对齐处理部)70进行的字对齐处理的错误检测。

错误检测部80基于移位连结数据位串(解调数据位串)中特定数据位串的起始位和结束位的2位与相邻数据位串的起始位和结束位的2位合起来的4位的数据，执行由数据选择部(字对齐处理部)70进行的字对齐处理的错误检测。

错误检测部80执行上述的数据选择模式的错误检测。如果没有发生错误，则错误检测部80输出与上个循环相同的字对齐模式的数据，如果发生错误，则错误检测部80根据错误从上个循环数据变更字对齐模式并输出。

错误检测部80执行上述的“稳定状态”的检测。如上所述，“稳定状态”是指未发生错误，包括错误判定用的2位数据、起始位和结束位的2位数据以及图像数据的20位数据共24位数据，并且假设即使10循环连续地发生“过剩错误(右移10)”也能够对齐的状态。

移位连结数据位串(解调后的数据位串)不断输入到错误检测部80中，对于每个循环，通过输入到数据选择部70的“错误检测用4位数据(将起始位和结束位的2位和与其对应的错误判定用位的2位合起来的4位数据)”的状态，判定有无错误。也就是说，错误检测部80比较上个循环数据和当前循环数据来执行错误判定。

错误检测部80在上个循环数据的位数相对于当前循环数据的位数过剩、不足、不定时，作为错误状态，在解除字对齐锁定状态之后，使AV码检测部(同步码检测部)50再次检测AV码(同步码)，在依照再次检测出的AV码(同步码)的字对齐锁定状态下，使数据选择部(字对齐处理部)70执行字对齐处理。

图11A是表示错误检测部80的稳定状态的概念图。在复位解除后，以检测出位于数据的LSB(最低位)和MSB(最高位)两处的起始位和结束位以及AV码(同步码)的第1循环的值(例如24’h80_0FFE)的模式进行字对齐，成为稳定状态。在稳定状态下，错误检测部80继续确认起始位和结束位的模式未被破坏(SE位的位置没有变动，被固定)的情况。此时，在起始位和结束位的模式被破坏时，发生后述的位过剩、位不足或位不定(参照图11B以及图11C)。在稳定状态的情况下，错误检测部80对于其它模式(后续的模式)，不进行同步码的检测，继续维持稳定状态的字对齐模式。

在此，上述的“位过剩”和“位不足”的状态是起因于由边沿选择电路20进行的边沿选择的误检测而发生的。也就是说，相对于必须获取位数发生“位的过剩获取”和“位的不足获取”。边沿选择电路20的动作概要如上所述，误检测的主要原因是抖动、噪声，在发生了前级的解调部无法吸收的水平的抖动的情况下，有可能发生“位过剩”和“位不足”。例如，相对于原本必须获取位数为2位，通过上述的正跳跃或负跳跃获取3位或1位，导致发生“位过剩”或“位不足”。因此，设想在字对齐模式的转换中，相对于当前模式，仅向左移1位(过剩时)或者向右移1位(不足时)。

图11B是表示错误检测部80的位过剩状态的概念图。确定发生了位的过剩的条件例如是将数据20位和由两组起始位及结束位构成的4位相加的合计24位的模式的MSB+1位起4位为{1，0，x1，x2}的{x1，x2}！＝{1，0}(意味着x1与x2的组合不是{1，0})。通过观察该x1以及x2的状态，能够辨别是过剩还是不足。

在成为图11B所示那样的位过剩状态的情况下，解除字对齐锁定状态。在该字对齐锁定解除状态下，以与各循环数据的错误状态相应的字对齐模式继续进行数据输出，当检测到同步码时确定字对齐模式。也就是说，在检测到错误时，解除字对齐锁定状态并转移到同步码检测状态，当检测到同步码时，从当前字对齐模式变更为检测到同步码的字对齐模式，与字对齐锁定状态一起成为稳定状态。需要说明的是，由于SE位是{0，1}，因此在图11B的情况下，能够判断为SE位(0以及1)分别移位到41和41。

图11C是表示错误检测部80的位不足状态的概念图。确定发生了位的不足的条件例如是将数据20位和由两组起始位及结束位构成的4位相加的合计24位的模式的MSB+1位起4位为{x1，x2，1，0}的{x1，x2}！＝{1，0}。在成为图11C所示那样的位不足状态的情况下，解除字对齐锁定状态。在该字对齐锁定解除状态下，以与各循环数据的错误状态相应的字对齐模式继续进行数据输出，当检测到同步码时确定字对齐模式。也就是说，在检测到错误时，解除字对齐锁定状态并转移到同步码检测状态，当检测到同步码时，从当前字对齐模式变更为检测到同步码的字对齐模式，与字对齐锁定状态一起成为稳定状态。需要说明的是，在图11C的情况下，能够判断为SE位(0以及1)分别移位到40和39。

图11D是表示错误检测部80的位不定状态的概念图。位不定状态是指无法判断是稳定状态、位过剩状态和位不足状态中哪一种状态的状态(无法判断哪里有SE位的状态)。在发生了位过剩状态或位不足状态的情况下，从模式的MSB+1位起的4位为{1，0，1，0}。在位不定状态的情况下，错误检测部80不进行对齐的变更，继续输出当前的字对齐模式(维持当前的字对齐模式)，变更为检测到同步码的字对齐模式，与字对齐锁定状态一起成为稳定状态。

＜数据处理内容＞

图12是用于说明由本实施方式的数据处理装置1进行的数据处理的一例的流程图。

在步骤ST1中，AV码检测部(同步码检测部)50检测AV码(同步码)。

在步骤ST2中，数据选择部(字对齐处理部)70设定依照由AV码检测部(同步码检测部)50检测出的AV码(同步码)的字对齐锁定状态。

在步骤ST3中，数据选择部(字对齐处理部)70确定字对齐模式。数据选择部(字对齐处理部)70例如从图8的数据选择模式11～32(22个模式)中确定一个字对齐模式。

在步骤ST4中，成为稳定状态(由于字对齐模式已确定)，数据选择部(字对齐处理部)70执行从移位连结数据位串(解调数据位串)中去除起始位和结束位的字对齐处理。

在步骤ST5中，错误检测部80判定在由数据选择部(字对齐处理部)70进行的字对齐处理中是否检测到错误。在检测到位过剩的错误的情况下，处理进入步骤ST6。在检测到位不足的错误的情况下，处理进入步骤ST8。在检测到位不定的错误的情况下，处理进入步骤ST10。在没有检测到错误的情况下(维持稳定状态的情况下)，返回至步骤ST4。

在步骤ST6中，由于发生了位过剩的错误，因此在步骤ST7中，错误检测部80执行位过剩处理。关于由错误检测部80进行的位过剩处理在后面叙述。

在步骤ST8中，由于发生了位不足的错误，因此在步骤ST9中，错误检测部80执行位不足处理。关于由错误检测部80进行的位不足处理在后面叙述。

在步骤ST10中，由于发生了位不定的错误，因此在步骤ST11中，错误检测部80维持字对齐模式。即，在发生了位不定的错误的情况下，实际上，由于不明确是稳定状态、位过剩状态、位不足状态中哪一种状态，因此错误检测部80暂时地维持在步骤ST3中确定的字对齐模式。

在步骤ST12中，错误检测部80解除在步骤ST2中设定的字对齐锁定状态，返回至步骤ST1的处理。即，错误检测部80在解除字对齐锁定状态之后，使AV码检测部(同步码检测部)50再次检测AV码(同步码)，在依照再次检测出的AV码(同步码)的字对齐锁定状态下，使数据选择部(字对齐处理部)70执行字对齐处理。

＜位过剩处理＞

图13是用于说明由错误检测部80进行的位过剩处理的流程图。

在步骤ST21中，错误检测部80判定是否为数据空(数据保持部40的数据相对于字对齐是否为空的状态)。在是数据空的情况下，处理进入步骤ST22。在不是数据空的情况下，处理进入步骤ST24。

在步骤ST22中，错误检测部80将在图12的步骤ST3中确定的字对齐模式向右移21位(参照图10)。

在步骤ST23中，错误检测部80强制使后级输出停止1循环，并使数据使能无效(禁用)。

在步骤ST24中，错误检测部80将在图12的步骤ST3中确定的字对齐模式向左移1位。

＜位不足处理＞

图14是用于说明由错误检测部80进行的位不足处理的流程图。

在步骤ST31中，错误检测部80判定是否为数据已满状态(数据保持部40的数据相对于字对齐是否为已满的状态)。在是数据已满状态的情况下，处理进入步骤ST32。在不是数据已满状态的情况下，处理进入步骤ST34。

在步骤ST32中，错误检测部80判定数据使能的输入是否为“0”。在数据使能的输入为“0”的情况下，处理进入步骤ST34。在数据使能的输入不为“0”的情况下，处理进入步骤ST33。

在步骤ST33中，错误检测部80在禁用期间(参照图6)中，将在图12的步骤ST3中确定的字对齐模式向左移22位(参照图10)。

在步骤ST34中，由于不是禁用期间，因此错误检测部80将在图12的步骤ST3中确定的字对齐模式向右移1位。需要说明的是，如图5所示，基本动作是说以11个循环进行一系列的处理。在此，11个循环由10循环的连续处理期间和1循环的停顿期间构成。因此，成为能够进行10循环连续已满状态处理(右移连续10位)的字对齐模式结构。另外，由于在成为无法右移的状态(字对齐模式的开头位于保持部40的最右端的状态)之前变为禁用期间，因此没有动作上的妨碍。

＜第一实施方式的总结＞

如上所述，本实施方式的数据处理装置1具有数据选择部(字对齐处理部)70和错误检测部80。数据选择部(字对齐处理部)70在依照AV码(同步码)的字对齐锁定状态下，从解调后的数据位串中去除起始位和结束位。错误检测部80基于将解调后的数据位串的起始位和结束位的2位和与其对应的错误判定用位的2位合起来的4位的数据，执行字对齐处理的错误检测。由此，在从数据位串的过采样到解调的一系列处理中，能够降低抖动、噪声的影响，进行正确的数据解码处理(字对齐处理)，实现数据质量的提高。

(2)第二实施方式

现有的数据解码电路(字对齐电路)由于需要打包位那么多的字对齐模式检测电路，因此存在电路规模显著增大的问题。例如，起始位和结束位各为1位且夹在它们之间的图像数据为20位的情况下，组包的数据位串合计为22位，需要22个字对齐模式检测电路。一旦数据解码电路(字对齐电路)的电路规模增大，则会占用FPGA的用户区域，因此难以使用小规模的FPGA。

第二实施方式提供一种数据处理装置2，其能够高精度地进行数据解码处理(字对齐处理)，实现数据质量的提高，并能抑制数据解码电路(字对齐电路)的电路规模。

根据第二实施方式的数据处理装置2采用从根据第一实施方式的数据处理装置1中省去了错误检测处理的结构。例如，根据第二实施方式的数据处理装置2从包括起始位及结束位(SE位)的输出数据中检测同步码，并输出字对齐后的数据(去除SE位后的数据)。

根据第二实施方式，能够抑制数据解码电路(字对齐电路)的电路规模。

＜数据处理装置的构成例＞

图15是表示根据第二实施方式的数据处理装置2的概略构成例的图。如图15所示，与根据第一实施方式的数据处理装置1相比，数据处理装置2采用从数据处理装置1中省去错误检测部80的结构。因此，在图15中，由于过采样部10、边沿选择电路(解调部)20、输出数据生成部30、AV码检测部(同步码检测部)50以及数据选择部(字对齐处理部)70的动作与第一实施方式的数据处理装置1相同，故省略详细的说明(参照第一实施方式的说明)。

数据处理装置2不具有错误检测部。因此，对齐选择信号输出部60’不是反映错误检测的结果而生成对齐选择信号，而是仅基于同步码的检测来生成对齐选择信号并输出。

另外，在数据处理装置2中，由于不以错误检测为前提，因此数据保持部40’中的数据保持的结构以及动作与第一实施方式中的数据保持部40不同。也就是说，第二实施方式中的数据保持部40与第一实施方式同样地存储输出数据生成部30输出的移位连结数据位串(作为其基础的由过采样部10进行过采样且由边沿选择电路20进行解调后的图像数据的数据位串)，但具有与移位连结数据位串(解调数据位串)的字对齐模式相应的位宽。根据第二实施方式的数据保持部40’以防止因数据获取的时机而无法确定字对齐的位置，无论数据获取的时机如何，都能够始终可靠地检测字对齐模式的方式，在规定位宽以上的移位寄存器中依次存储移位连结数据位串(解调数据位串)。但是，如后面所述，数据保持部40’具有与第一实施方式的数据保持部40不同长度的位宽(作为移位寄存器)。

＜移位连结数据位串的例子＞

图16是表示由数据保持部40’保持的移位连结数据位串的一例的概念图。如图8所示，在本实施方式中，数据保持部40’具有与22个字对齐模式相应的45位的位宽。即，为了从1循环的数据位串中去除起始位和结束位，需要从22个字对齐模式中选择最佳的一个，数据保持部40存储有用于该目的的数据。

在此，作为数据保持部40’的位宽的45位在将1个字的数据格式设为图像数据(10位)+开始/结束位(2位)共12位时，可以用以下的式子算出。

[{数据宽度+(开始/结束位)}×2]+(模式数-1)＝[{10+2}×2]+(22－1)＝[{12}×2]+(21)＝45

在第一实施方式中，为了即使10循环连续地出现错误(位过剩或不足)也能够承受，使其具有10位的余量而设为54位(图8)，但在第二实施方式中不以错误检测为前提，因此如上所述，数据保持部40’的位宽设为45位。

AV码检测部50检测与由过采样部10进行过采样且由边沿选择电路20进行解调后的图像数据的数据位串的字对齐模式相应的AV码(同步码)。

AV码检测部50通过一边将数据保持部40’以规定的位宽(在本实施方式中为45位)存储的移位连结数据位串移位，一边比较字对齐模式(在本实施方式中为22个模式)和同步码，从字对齐模式中检测AV码(同步码)。

更具体而言，AV码检测部50在数据保持部40’的45位的位宽的范围内，将包括起始位和结束位的22位的特定移位连结数据位串加上夹着该特定移位连结数据位串的相邻移位连结数据位串的起始位和结束位的2位而得的24位的数据作为一单位，一边将其1位1位地移位，一边检测AV码。

图9A、图9B是表示AV码检测部50的AV码检测模式的一例的概念图。AV码例如能够由包括20位的数据以及分别附加到MSB(最高位)和LSB(最低位)的起始位和结束位在内的共24位的数据构成。AV码检测部50为了检测夹在起始位和结束位之间的AV码，检测AV码检测模式(例如“24’h800ffe”)，输出表示由22个字对齐模式的哪一个模式确定的检测信号。

对齐选择信号输出部60’输出与由AV码检测部(同步码检测部)50检测出的AV码(同步码)对应的对齐选择信号。

数据选择部70根据由AV码检测部(同步码检测部)50检测出的AV码(同步码)以及基于其从对齐选择信号输出部60’输出的对齐选择信号，从由数据保持部40保持的数据中选择最适于字对齐处理的一个字对齐模式并将其提取。数据选择部70根据提取出的字对齐模式(AV码)，执行从移位连结数据位串去除起始位和结束位的字对齐处理。去除了起始位和结束位的字对齐后的数据被输出到省略了图示的同步补偿电路，实施模式检测以及同步码的检测、选择和置换等各种处理。

图10是表示由数据保持部40’保持的移位连结数据位串、AV码检测部50的AV码检测模式以及数据选择部70的字对齐模式(AV码)的选择和提取的一例的概念图。如图10所示，在第1循环的移位连结数据位串中开始检测D0～D10的11个像素的对齐，直到第10循环的移位连结数据位串为止完成D0～D10的11个像素的对齐的检测。然后，在第11循环的移位连结数据位串中，由于数据使能(前级)是禁用的，因此不进行数据锁存(暂停一次)。当以上的11个循环结束时，开始检测D11～D21的11个像素的对齐。

＜第二实施方式的总结＞

如上所述，本实施方式的数据处理装置2具有输出数据生成部30、数据保持部40’、AV码检测部(同步码检测部)50和数据选择部(字对齐处理部)70。输出数据生成部30被输入n个循环(n为正整数)的数据位串，并将n个循环的数据位串中相邻的2个循环的数据位串相互边移位边连结而形成n-1个循环的移位连结数据位串，输出n-1个循环的移位连结数据位串，并且1个循环不输出数据位串或输出无效数据位串。数据保持部40’具有与移位连结数据位串的字对齐模式相应的位宽，并存储移位连结数据位串。AV码检测部(同步码检测部)50通过一边将数据保持部40’以位宽存储的移位连结数据位串移位，一边比较字对齐模式和同步码，从而从字对齐模式中检测AV码(同步码)。数据选择部(字对齐处理部)70根据同步码，执行从移位连结数据位串中去除起始位和结束位的字对齐处理。由此，为了检测字对齐模式，不需要组包位那么多的字对齐模式检测电路，因此能够抑制(大幅减少)数据解码电路(字对齐电路)的电路规模。

(3)本公开的特定事项的总结

(i)特定事项1

一种数据处理装置，具有：

过采样部，被输入数据位串，并对所述数据位串的各数据位进行过采样并输出；

解调部，通过选择过采样后的数据位串的各数据位的一部分，从而对过采样后的数据位串进行解调；

数据保持部，至少具有与所述数据位串的字对齐模式相应的位宽，所述数据保持部存储所述数据位串；

同步码检测部，通过一边在所述数据保持部中使所述数据位串移位，一边比较所述字对齐模式和同步码，从而从所述字对齐模式中检测所述同步码；以及

字对齐处理部，在依照所述同步码的字对齐锁定状态下，从所述数据位串中去除起始位和结束位。

(ii)特定事项2

根据特定事项1所述的数据处理装置，其中，

还具有输出数据生成部，所述输出数据生成部获取n个循环(n为正整数)的所述解调后的数据位串，将所述n个循环的解调后的数据位串中相邻的2个循环的数据位串相互边移位边连结而形成n-1个循环的数据位串，输出所述n-1个循环的数据位串，并且1个循环不输出数据位串或者向所述数据保持部输出无效数据位串。

(iii)特定事项3

根据特定事项1或2所述的数据处理装置，其中，

还具有错误检测部，所述错误检测部基于所述数据位串的起始位和结束位以及与其对应的错误判定用位，执行所述字对齐处理的错误检测。

(iv)特定事项4

根据特定事项3所述的数据处理装置，其中，

所述错误检测部在基于所述错误判定用位未检测到所述字对齐处理的错误时，维持所述同步码检测部检测到所述同步码的字对齐锁定状态；所述错误检测部在基于所述错误判定用位检测到所述字对齐处理的错误时，解除所述字对齐锁定状态。

(v)特定事项5

根据特定事项4所述的数据处理装置，其中，

所述错误检测部

(1)在解除所述字对齐锁定状态后，当继续检测到所述字对齐处理的错误时，进行所述字对齐模式的变更；

(2)在解除所述字对齐锁定状态后，当不再检测到所述字对齐处理的错误时，不进行所述字对齐模式的变更，而是恢复到所述同步码检测部检测到所述同步码的字对齐锁定状态。

(vi)特定事项6

根据特定事项4或5所述的数据处理装置，其中，

所述同步码检测部在所述字对齐锁定状态下，避免检测输入来的所述同步码，而维持所述字对齐锁定状态下的所述字对齐模式。

(vii)特定事项7

根据特定事项4至6中任一项所述的数据处理装置，其中，

所述同步码检测部在所述字对齐锁定解除状态下，通过进行所述同步码的检测而确定所述字对齐模式。

(viii)特定事项8

根据特定事项1至7中任一项所述的数据处理装置，其中，

所述错误检测部以包括所述起始位和所述结束位的特定数据位串加上夹着所述特定数据位串的相邻数据位串的起始位和结束位而得的数据位串作为基准，执行所述字对齐处理的错误检测。

(ix)特定事项9

根据特定事项8所述的数据处理装置，其中，

所述错误检测部基于将所述特定数据位串的起始位和结束位与所述相邻数据位串的起始位和结束位合起来而得的数据，执行所述字对齐处理的错误检测。

(x)特定事项10

一种数据处理装置，具有：

输出数据生成部，被输入n个循环(n为正整数)的数据位串，并将所述n个循环的数据位串中相邻的2个循环的数据位串相互边移位边连结成n-1个循环的移位连结数据位串，输出所述n-1个循环的移位连结数据位串，并且1个循环不输出数据位串或者输出无效数据位串；

数据保持部，具有与所述移位连结数据位串的字对齐模式相应的位宽，并存储所述移位连结数据位串；

同步码检测部，通过一边使所述数据保持部以所述位宽存储的所述移位连结数据位串移位，一边比较所述字对齐模式和同步码，从而从所述字对齐模式中检测所述同步码；以及

字对齐处理部，根据所述同步码，从所述移位连结数据位串中去除起始位和结束位。

(xi)特定事项11

根据特定事项10所述的数据处理装置，其中，

所述输出数据生成部接收11个循环的20位的数据位串的输入，并输出10个循环的22位的移位连结数据位串。

(xii)特定事项12

根据特定事项11所述的数据处理装置，其中，

所述数据保持部具有与22个字对齐模式相应的45位的位宽。

(xiii)特定事项13

根据特定事项12所述的数据处理装置，其中，

所述同步码检测部在所述数据保持部的45位的位宽的范围内，将包括起始位和结束位的22位的特定移位连结数据位串与夹着该特定移位连结数据位串的相邻移位连结数据位串的起始位和结束位的2位相加而得的24位的数据作为一单位，一边将其每次移位1位，一边检测所述同步码。

(xiv)特定事项14

一种数据处理装置，其特征在于，具有：

过采样部，被输入数据位串，并对所述数据位串的各数据位进行过采样并输出；

解调部，通过选择过采样后的数据位串的各数据位的一部分，从而对过采样后的数据位串进行解调；

同步码检测部，检测与解调后的数据位串的字对齐模式相应的同步码；

字对齐处理部，在依照所述同步码的字对齐锁定状态下，从解调后的数据位串中去除起始位和结束位；以及

错误检测部，基于将所述解调后的数据位串的起始位和结束位的2位和与其对应的错误判定用位的2位合起来的4位的数据，执行所述字对齐处理的错误检测。

(xv)特定事项15

根据特定事项14所述的数据处理装置，其中，

所述错误检测部在基于所述4位的数据未检测到所述字对齐处理的错误时，维持所述同步码检测部检测到所述同步码的字对齐锁定状态；在基于所述4位的数据检测到所述字对齐处理的错误时，解除所述字对齐锁定状态。

附图标记说明

1 数据处理装置

10 过采样部

20 边沿选择电路(解调部)

30 输出数据生成部(RAM I/F部、数据使能生成部)

40、40’ 数据保持部(核心电路部)

50 AV码检测部(同步码检测部、核心电路部)

60、60’ 对齐选择信号输出部(核心电路部)

70 数据选择部(字对齐处理部、核心电路部)

80 错误检测部

Claims (8)

1.一种数据处理装置，具有：

过采样部，被输入数据位串，并对所述数据位串的各数据位进行过采样并输出；

解调部，通过选择过采样后的数据位串的各数据位的一部分，从而对过采样后的数据位串进行解调；

数据保持部，至少具有与所述数据位串的字对齐模式相应的位宽，所述数据保持部存储所述数据位串；

同步码检测部，通过一边在所述数据保持部中使所述数据位串移位，一边比较所述字对齐模式和同步码，从而从所述字对齐模式中检测所述同步码；以及

字对齐处理部，在依照所述同步码的字对齐锁定状态下，从所述数据位串中去除起始位和结束位，

所述数据处理装置还具有输出数据生成部，所述输出数据生成部获取n个循环的所述解调后的数据位串，将所述n个循环的解调后的数据位串中相邻的2个循环的数据位串相互边移位边连结而形成n-1个循环的数据位串，输出所述n-1个循环的数据位串，并且1个循环不输出数据位串或者向所述数据保持部输出无效数据位串，其中，n为正整数。

2.根据权利要求1所述的数据处理装置，其中，

所述数据处理装置还具有错误检测部，所述错误检测部基于所述数据位串的起始位和结束位以及与其对应的错误判定用位，执行所述字对齐处理的错误检测。

3.根据权利要求2所述的数据处理装置，其中，

所述错误检测部在基于所述错误判定用位未检测到所述字对齐处理的错误时，维持所述同步码检测部检测到所述同步码的字对齐锁定状态；所述错误检测部在基于所述错误判定用位检测到所述字对齐处理的错误时，解除所述字对齐锁定状态。

4.根据权利要求3所述的数据处理装置，其中，

所述错误检测部

(i)在解除所述字对齐锁定状态后，当继续检测到所述字对齐处理的错误时，进行所述字对齐模式的变更；

(ii)在解除所述字对齐锁定状态后，当不再检测到所述字对齐处理的错误时，不进行所述字对齐模式的变更，而是恢复为所述同步码检测部检测到所述同步码的字对齐锁定状态。

5.根据权利要求3或4所述的数据处理装置，其中，

所述同步码检测部在所述字对齐锁定状态下，避免检测输入来的所述同步码，而维持所述字对齐锁定状态下的所述字对齐模式。

6.根据权利要求3所述的数据处理装置，其中，

所述同步码检测部在所述字对齐锁定解除状态下，通过进行所述同步码的检测而确定所述字对齐模式。

7.根据权利要求2所述的数据处理装置，其中，

所述错误检测部以包括所述起始位和所述结束位的特定数据位串加上夹着所述特定数据位串的相邻数据位串的起始位和结束位而得的数据位串作为基准，执行所述字对齐处理的错误检测。

8.根据权利要求7所述的数据处理装置，其中，

所述错误检测部基于所述特定数据位串的起始位和结束位与所述相邻数据位串的起始位和结束位合起来而得的数据，执行所述字对齐处理的错误检测。

Images