CN102868404A - 基于余弦算法和格雷编码的模数转换方法 - Google Patents
基于余弦算法和格雷编码的模数转换方法 Download PDFInfo
- Publication number
- CN102868404A CN102868404A CN2012103430144A CN201210343014A CN102868404A CN 102868404 A CN102868404 A CN 102868404A CN 2012103430144 A CN2012103430144 A CN 2012103430144A CN 201210343014 A CN201210343014 A CN 201210343014A CN 102868404 A CN102868404 A CN 102868404A
- Authority
- CN
- China
- Prior art keywords
- input signal
- analog input
- gray code
- data value
- greaterequal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种基于余弦算法与格雷编码的二进制模数转换方法,其特征在于,该方法包括:对模拟输入信号Ui进行采样;基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn,n为自然数;以及将所述数据值Yn与零比较,得到第n位格雷码码值Gn;并将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。发明采用格雷编码方式,消除了编码中可能存在的尖峰脉冲,通过引入余弦函数算法,实现了全并行的编码方法。通过采用基于余弦算法的级联流水线式编码方法,有效消除每级流水线输出的突变现象。
Description
技术领域
本发明涉及数字信号与模拟信号转换方法,更具体地,本发明涉及一种基于余弦算法和格雷编码的模数转换方法。
背景技术
模数转换器ADC是将模拟信号转换为数字信号的桥梁,是电子技术发展的关键和瓶颈所在。目前,世界上有多种类型的ADC,例如有并行ADC、逐次逼近型ADC、积分型ADC,∑-Δ型ADC和流水线型ADC。多种类型的ADC各有其优缺点并能满足具体的应用要求。并联比较型ADC,又称为闪烁式ADC,是目前A/D转换器中转换速度最快的一种,在视频编码等要求高速数模转换的场合具有不可替代的作用。由于分辨率受管芯尺寸、过大的输入电容、大量比较器以及编码寄存系统所产生的功率消耗等限制,闪烁式ADC难以向高精度方向发展。目前,大部分模数转换在编码方式上均采用自然二进制码编码形式,在编码过程中,特别是在编码进位过程中,容易使电路产生很大的尖峰脉冲。对于流水线型ADC,每级的流水线需将次前级的输出经数模D/A转换还原成模拟信号,并将该信号与输入信号之间求差,作为本级的输入信号。每级电路余量的输出波形存在突变现象,容易引入较大的噪声,从而影响转换精度,由于数模转换器DAC的存在,也增加了系统误差的来源。
因此,需要一种能够克服上述缺陷的编码方法,以提供具有高的模数A/D转换效率和可靠性的模数转换方法和装置。
发明内容
根据本发明的一个方面,提供一种基于余弦算法与格雷编码的二进制模数转换方法,该方法包括:
对模拟输入信号Ui进行采样;
基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn,n为自然数;以及
将所述数据值Yn与零比较,得到第n位格雷码码值Gn;
将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。
优选地,所述基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn的步骤进一步包括:
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
在所得到的格雷码Gn序列中,G0为符号位。由此提供一种双极性信号并行式模数转换方法。
优选地,所述基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn的步骤进一步包括:
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
Yn=cos(2n-1Ui),
其中,Ui∈[0,π),n≥1。由此提供一种单极性信号并行式模数转换方法。
优选地,所述基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn的步骤进一步包括:
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
由此提供一种双极性信号级联式模数转换方法。
优选地,所述基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn的步骤进一步包括:
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
其中,Ui∈[0,π)。由此提供一种单极性信号级联式模数转换方法。
根据本发明的另一方面,提供一种双极性信号级联式多项式拟合模数转换方法,该方法包括:
对模拟输入信号Ui进行采样;
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
将所述数据值Yn与零比较,得到第n位格雷码码值Gn;
将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。
根据本发明的再一方面,提供一种单极性信号级联式多项式拟合模数转换方法,该方法包括:
对模拟输入信号Ui进行采样;
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
将所述数据值Yn与零比较,得到第n位格雷码码值Gn;
将格雷码Gn序列作为该模拟输入信号的数字输出信号。
根据本发明的在一方面,提供一种基于余弦算法与格雷编码的3进制模数转换方法,该方法包括:
对模拟输入信号Ui进行采样;
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
基于下述公式计算第n位格雷码码值,
将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。
根据本发明的基于格雷编码和余弦函数的模数转换方法能够有效提高转换效率和可靠性。
与现有技术相比,本发明采用格雷编码方式,消除了编码中可能存在的尖峰脉冲,通过引入余弦函数算法,实现了全并行的编码方法。通过采用基于余弦算法的级联流水线式编码方法,有效消除每级流水线输出的突变现象。在全并行余弦编码方式下,实现了各位完全独立编码,各位的编码互不影响,具有最高的转换速度。在级联式A/D转换中,为简化余弦函数的实现,给出了余弦函数近似的拟合多项式,并以此设计了流水线式的10位A/D转换。
由于转换采用了格雷编码方式,减小编码过程可能引入的噪声,能有效提高编码的可靠性,在流水线式A/D转换中,由于流水线各级输出连续的模拟量,避免了转换过程中D/A反馈环节,实现电路的编码单元和计算单元独立,减少了误差来源,有助于提高转换的速度和精度。
附图说明
图1示出自然二进制码与参考电压对应状态图;
图2示出格雷码与参考电压对应状态图;
图3示出4位A/D模数转换模式下各位输出与输入之间的关系图;
示出根据本发明的模数转换方法的流程图;
图4示出根据本发明一个实施例的模拟输出波形;
图5示出根据本发明一个实施例的模数转换仿真示意性框图;
图6示出图5所示实施例的输入波形与编码还原波形比较图;
图7示出根据本发明另一个实施例的模数转换仿真示意性框图;
图8示出图7所示实施例的A/D各级流水线模拟输出波形;
图9示出图7所示实施例的输入波形与编码还原波形比较图。
具体实施方式
下面将参照附图具体说明根据本发明的双向通信隔离电路的优选实施例。在本文中,相似的附图标记表示相似的单元或元件。
A/D转换就是将模拟电压转换成相应的二进制数值输出。虽然A/D转换的结果是一个整数值,但从二进制数据位的角度观察,各位数值也可以看成是随输入电压独立变化的0、1序列。以4位A/D转换为例,有如图1所示的自然二进制码与参考电压对应的过程状态图。
由图1可得各转换位的变换状态,
...
式中Uref为参考电压,Ui为模拟输入电压。从上述分析可知,自然二进制码的各位码元数值变化位置存在重叠,如第一位的1/2Uref和第二位的2/4Uref是两个完全相同的位置,这就要求各位在这一位置的编码必须完全同步,否则可能因此出现短暂的过渡过程,引起“火花码”的出现。这种现象在自然二进制码由低位向高位进位时发生,如自然二进制码从15到16变化时,低5位每一位的状态数据都要发生改变,如果各位转换不同步,转换过程就会出现从0到31之间任意不确定的数值,另外各位同时变化容易使电路产生很大的尖峰脉冲,不利于硬件电路的设计实现。
如果采用格雷编码方式,各位数值变化次数将很大程度上减少。格雷码(二进制循环码)是1880年由法国工程师Jean-Maurice-Emlle Baudot发明的。由于格雷码是一种具有反射特性和循环特性的单步自补码,它的循环、单步特性消除了随机取数时出现重大误差的可能,它的反射、自补特性使得求反非常方便。格雷码属于可靠性编码,是一种错误最小化的编码方式。图2给出了格雷编码方式下各位状态变化。由图2可知格雷编码方式下各位数值的变化可以看成是相互独立的,各位的变化状态如下:
...
对比图1可以看出,格雷码编码方式下各位状态值的变化次数减少了一半,而且各数据位数值的变化位置不存在重叠,避免了火花码的出现。可以直接使用窗口比较电路对各位码元进行独立编码,原理与闪烁式A/D转换器基本相同。由于各位编码完全独立,与闪烁式ADC相比,其硬件电路的实现仅需要窗口比较器,而不需要在其后级增加额外的编码电路,因此电路相对简单,但是由于这种直接编码的A/D转换需要以大量的比较器实现,随着转换精度的增加,电路规模将按指数增加,电路功耗也将迅速增加,因此难于往高精度方向发展。
可以看出,通过建立各位编码波形与输入信号间的解析关系可以实现A/D编码。从图2可以看出格雷码A/D转换的编码值中相邻各位之间的变化关系为,D1的变化频率是D0的两倍,其余位之间的关系类似,即相邻高位与低位之间随输入模拟量的大小呈2倍频的关系。如果将各位的电平阶跃变化转换成同频率余弦函数变化,则各位数据输出与模拟量输入量之间的关系为:
Ym=cos(2m-1Ui) 公式1
其中Ym表示第m位,m≥1,的数据输出,Ui表示输入的模拟量,其输入区间为[0,π)。图3给出了在4位A/D转换模式下各位数据输出与输入模拟量(横轴)之间的关系。为便于观察,对四位的编码函数的输出进行了纵坐标偏移处理。
通过与图2对比,可以看出,只需对公式1得到的数据做过零比较,可得到对应的A/D编码值,即得到了对应的二进制编码,即:
为方便进行双极性的输入转换,因此需要对限定的输入值区间[0,π)进行扩展,使输入区间为(-π,π)。此时需补充条件:
图4示出根据本发明的基于余弦算法与格雷编码的二进制模数转换方法,该方法包括以下步骤:
S101,对模拟输入信号Ui进行采样,Ui∈(-π,π);
S102,基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn,n为自然数;
该余弦算法例如可以是,
S103,将所述数据值Yn与零比较,得到n位格雷码码值Gn:
S104,输出Gn序列作为格雷码输出信号。
根据格雷码与自然二进制码的下述关系,可以将所述格雷码输出信号Gn序列转换为自然二进制码输出信号Dn序列。
因此,优选地,该方法进一步包括,
S105,将所述格雷码输出信号Gn序列转换为n位自然二进制输出信号Dn序列并输出。
可以得出Dn序列构成A/D转换的自然二进制码输出,其中D0为符号位,该位为0表示数值大于0,D1为最高编码位值,Dn为最低编码位值。式4中,表示异或运算符。
下面通过根据本发明的基于余弦算法和格雷编码的模数转换编码仿真验证上述算法正确性,图5示出该编码仿真示意性框图,对例如正弦波SineWave其包含用于计算第n位数据值并实现过零比较的n个运算单元FCN,以及一个并行输出单元fcn,用于输出格雷码输出信号。该并行输出单元同时进行D/A转换Embedded MATLAB Function。各位数据值及转换后信号在示波器Scope显示用于与输入模拟信号对比。图6给出了编码前波形和基于余弦算法编码后经过D/A还原的波形对比,其中虚线为编码前波形,黑色实线为编码后并经过D/A算法还原后的波形。DA还原算法如下:
从图6可以看出基于余弦算法的A/D转换原理实现简单,而且各位的编码是完全独立的,即高位的误差不会影响后续的编码。根据本发明的方法具有以下特点:
1.各位码元实现完全独立地同步编码,彼此之间互不影响,编码速度快;
2.编码格式为格雷码,编码过程简单,不需要D/A反馈环节,避免了由此带来的计算误差;
3.对模拟输入信号的A/D转换过程中不需要参考电源。在根据本发明的A/D转换方法中,π作为默认采样条件对输入信号的数值范围进行了限定,在A/D转换过程中不再需要考虑参考电源的数值,因此避免了因参考电源的精度带来的计算误差;
4.用于进行各位码元编码的输出波形即基于余弦算法得到的各位数据值为连续的模拟波形,有利于减少干扰。
由上可以看出基于余弦算法的A/D转换最大的优点在于不必使用参考电压源,结构简单,各位编码输出仅需要一个比较器,编码速度快。该算法的信号输入区间为(-π,π),符合大多数的实际硬件设计的要求。
进一步,可以看出,在根据本发明的A/D转换方法中,在进行n位格雷码编码的过程中需要实现对输入模拟信号进行2n指数运算和余弦运算。为了进一步简化运算过程减少运算量,下面将给出实现本发明方法的优选实施例。
从上述编码函数
yn=cos(2n-1x),
可递归迭代得到yn与yn+1的关系,
y1=cos(Ui)
通过这种关系,可以构造出基于余弦函数的级联式计算方法得到各位数据值Yn的方法,
图7示出了这种编码的仿真示意性框图。
图7中同样包含A/D转换编码与DA还原,在AD转换中包含了3级流水线的算法,其中第一级流水线的算法为y=cos(u),第二、三级的算法分别为 例如,当模拟输入信号为标准的正弦波形y=πsin(10t),采样频率为10000Hz时,保存图7仿真中每级的流水线输出并对其进行波形绘制,得到图8所示级联式A/D的3级流水线输出曲线。在图8中,实线为第一级流水线输出,点划线和虚线分别为第二、三级的流水线输出,显然各级流水线的波形变化连续,从而有利于减小转换过程中可能引入的干扰。
图9示出模拟输入信号y=3cos(10x)转换前及转换后并经过D/A还原的曲线,其中实线为编码后还原的波形,虚线为编码前的波形。可以看出,根据本发明的级联式余弦转换算法正确实现了对输入模拟量的4位双极性A/D转换,其中最高位为符号位。
优选地,为使各级的输入输出区间统一,可以对第一级流水线的函数进行重新整定,令y=cos (πx),从而限定第一级流水线输入区间为(-1,1),此时,各级流水线的输入与输出区间相同,模拟量的输入区间为(-1,1)。根据本发明的一个优选实例,为减少高次幂运算,在实际中可以选取y=cos(πx/2)余弦函数在区间(-1,1)内的5个点进行多项式拟合,其中所选取的五个点的值分别为:(-1,0),(0,1),(1,0),此时可获得余弦函数近似多项式表达式为:
以上参照实例说明了根据本发明的二进制格雷编码下的A/D转换。从图2和图3分析可以得出,余弦式算法的转换依据在于正确对输入的模拟值区间进行了2n等分,并通过对各位单独的编码组合迅速获取输入的模拟量值所在的区间范围。根据这种方法可以建立不同的等分区间,从而实现任意进制的A/D编码。下面以3进制的A/D编码为例如何实现任意进制的A/D编码。
首先,对模拟输入信号Ui进行采样。
随后,根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
进一步,基于下述公式计算第n位格雷码码值,由于每个位包含了3个状态的编码,因此编码函数必须能够区分三个状态,
然后,将格雷码Gn序列作为该模拟输入信号的格雷码输出信号。
Gn构成三进制下的循环码,其同样可在二进制模式下得到相应的循环码,即在相邻的两个值之间有且仅有一个数据位发生改变。在两位带符号的编码形式如表1所示:
表1三进制循环码与十进制值对照表
上述三进制码对应于二进制下的循环码如表2所示。
表2三进制值循环码与二进制循环码对应关系表
表2中第二行至第六行的每一列构成一个二进制码,从编码形式可以看出,相邻两位之间有且仅有一位数据发生变化,表格起始端和末端数据同样仅有一位数据变化。
从上述分析可得,要实现k进制的编码,只需将指数表达式中的底数修改为k即可,其一般表达式如下:
本发明通过对A/D编码各数值的状态变化进行分析,提供了一种基于余弦函数的模数转换的方法,其中包括并行式及级联流水线式两种方法,并通过对编码函数的分析,给出了实现3进制A/D转换的实现方法,为A/D转换提供了新的理论模型。采用上述算法可以避免当前大多数A/D中的D/A反馈环节。在并行的余弦转换算法中,A/D可以不用参考电压单元,避免了因参考电压不准确可能引入的转换误差。在流水线式A/D中,由于各级流水线输入值经过编码函数输出后为一连续的波形曲线,有利于减少转换引入的噪声干扰。
以上借助优选实施例对本发明进行了详细说明,但是本发明不限于此。本技术领域技术人员可以根据本发明的原理进行各种修改。因此,凡按照本发明原理所作的修改,都应当理解为落入本发明的保护范围。
Claims (9)
1.一种基于余弦算法与格雷编码的二进制模数转换方法,其特征在于,该方法包括:
对模拟输入信号Ui进行采样;
基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn,n为自然数;以及
将所述数据值Yn与零比较,得到第n位格雷码码值Gn;
将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。
2.如权利要求1所述的二进制模数转换方法,其特征在于,所述基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn的步骤进一步包括:
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
在所得到的格雷码Gn序列中,G0为符号位。
3.如权利要求1所述的二进制模数转换方法,其特征在于,所述基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn的步骤进一步包括:
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
Yn=cos(2n-1Ui),
其中,Ui∈[0,π),n≥1。
4.如权利要求1所述的二进制模数转换方法,其特征在于,所述基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn的步骤进一步包括:
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
5.如权利要求1所述的二进制模数转换方法,其特征在于,所述基于余弦算法计算所述模拟输入信号Ui的n位数据值Yn的步骤进一步包括:
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
其中,Ui∈[0,π)。
6.一种双极性信号级联式多项式拟合模数转换方法,其特征在于,该方法包括:
对模拟输入信号Ui进行采样;
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
将所述数据值Yn与零比较,得到第n位格雷码码值Gn;
将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。
7.一种单极性信号级联式多项式拟合模数转换方法,其特征在于,该方法包括:
对模拟输入信号Ui进行采样;
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
将所述数据值Yn与零比较,得到第n位格雷码码值Gn;
将格雷码Gn序列作为该模拟输入信号的数字输出信号。
8.一种基于余弦算法与格雷编码的3进制模数转换方法,其特征在于,该方法包括:
对模拟输入信号Ui进行采样;
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
基于下述公式计算第n位格雷码码值,
将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。
9.一种基于余弦算法与格雷编码的k进制模数转换方法,其特征在于,该方法包括:
对模拟输入信号Ui进行采样;
根据下述公式计算所述模拟输入信号Ui的n位数据值Yn,
基于下述公式计算第n位格雷码码值,
将格雷码Gn序列作为该模拟输入信号的AD转换输出信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012103430144A CN102868404A (zh) | 2012-09-14 | 2012-09-14 | 基于余弦算法和格雷编码的模数转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012103430144A CN102868404A (zh) | 2012-09-14 | 2012-09-14 | 基于余弦算法和格雷编码的模数转换方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102868404A true CN102868404A (zh) | 2013-01-09 |
Family
ID=47447039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012103430144A Pending CN102868404A (zh) | 2012-09-14 | 2012-09-14 | 基于余弦算法和格雷编码的模数转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102868404A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107885943A (zh) * | 2017-11-16 | 2018-04-06 | 山信软件股份有限公司 | 一种高炉溜槽倾动角度计算方法 |
CN109952739A (zh) * | 2016-12-19 | 2019-06-28 | Hoya株式会社 | 数据处理装置 |
CN113972915A (zh) * | 2020-07-23 | 2022-01-25 | 中核核电运行管理有限公司 | 一种压水堆棒位测量系统格雷码信号整定阈值电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1984001821A1 (en) * | 1982-10-26 | 1984-05-10 | Fanuc Ltd | Device for detecting position of rotor of motor |
EP0328093A2 (de) * | 1988-02-11 | 1989-08-16 | Leica Industrieverwaltung GmbH | Gray-Code-Wandler mit Fehlersignal |
CN102006076A (zh) * | 2010-12-24 | 2011-04-06 | 南京大学 | 一种模数转换电路 |
CN102291145A (zh) * | 2011-06-21 | 2011-12-21 | 北京交通大学 | 一种基于格雷编码和绝对值算法的模数转换方法 |
-
2012
- 2012-09-14 CN CN2012103430144A patent/CN102868404A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1984001821A1 (en) * | 1982-10-26 | 1984-05-10 | Fanuc Ltd | Device for detecting position of rotor of motor |
EP0328093A2 (de) * | 1988-02-11 | 1989-08-16 | Leica Industrieverwaltung GmbH | Gray-Code-Wandler mit Fehlersignal |
CN102006076A (zh) * | 2010-12-24 | 2011-04-06 | 南京大学 | 一种模数转换电路 |
CN102291145A (zh) * | 2011-06-21 | 2011-12-21 | 北京交通大学 | 一种基于格雷编码和绝对值算法的模数转换方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109952739A (zh) * | 2016-12-19 | 2019-06-28 | Hoya株式会社 | 数据处理装置 |
CN109952739B (zh) * | 2016-12-19 | 2022-03-25 | Hoya株式会社 | 数据处理装置 |
CN107885943A (zh) * | 2017-11-16 | 2018-04-06 | 山信软件股份有限公司 | 一种高炉溜槽倾动角度计算方法 |
CN107885943B (zh) * | 2017-11-16 | 2021-04-09 | 山信软件股份有限公司 | 一种高炉溜槽倾动角度计算方法 |
CN113972915A (zh) * | 2020-07-23 | 2022-01-25 | 中核核电运行管理有限公司 | 一种压水堆棒位测量系统格雷码信号整定阈值电路 |
CN113972915B (zh) * | 2020-07-23 | 2024-07-16 | 中核核电运行管理有限公司 | 一种压水堆棒位测量系统格雷码信号整定阈值电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109739470B (zh) | 一种基于2型双曲cordic任意指数函数的计算系统 | |
CN109361390A (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
CN102868404A (zh) | 基于余弦算法和格雷编码的模数转换方法 | |
CN101394183B (zh) | 模数直算转换法与模拟-数字级联转换器及其应用 | |
CN102820892B (zh) | 一种用于并行bch编码的电路、编码器及方法 | |
CN101820286A (zh) | 一种时间交替采集系统的实时信号重构方法 | |
CN102394653B (zh) | 数模转换器及数模转换方法 | |
CN103269255B (zh) | 一种并行crc电路的生成方法和装置 | |
CN109901382B (zh) | 一种数字控制系统的规则采样pwm优化方法 | |
CN102291145A (zh) | 一种基于格雷编码和绝对值算法的模数转换方法 | |
CN1146113C (zh) | 电容快速模数转换器 | |
CN202261243U (zh) | 一种应用于dds芯片的10位高速dac电路 | |
CN103713878A (zh) | 一种应用补码方法的正余弦cordic算法在fpga实现的方法 | |
CN102324939B (zh) | 用于电流舵dac的dem编码方法 | |
CN102386922B (zh) | 一种可编程零周期时延与高速流水线模数转换器 | |
Shan et al. | Design and implementation of a FPGA-based direct digital synthesizer | |
CN106446416B (zh) | 一种应用于分段电流舵dac的电路仿真方法 | |
CN1470850A (zh) | 传感器动态非线性实时校正系统 | |
CN201219257Y (zh) | 模拟-数字级联转换器 | |
CN208092129U (zh) | 一种基于fpga和arm的幅频特性测试仪 | |
CN103152047B (zh) | 一种流水线adc中1.5位子adc链温度计码的分级编码方法 | |
Dakshinamurthy et al. | System Verilog Real Number Modelling for 8-bit Flash ADC and R2R DAC | |
CN103986467A (zh) | 基于电压跟随开关的多级并行式adc及dac | |
CN104935338B (zh) | 一种扩展dds输出信号频率范围的方法和系统 | |
CN109412598A (zh) | 一种逐次逼近式模数转换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130109 |