CN109952645B - 利用保护层的原位形成的新颖蚀刻工艺 - Google Patents

利用保护层的原位形成的新颖蚀刻工艺 Download PDF

Info

Publication number
CN109952645B
CN109952645B CN201980000316.1A CN201980000316A CN109952645B CN 109952645 B CN109952645 B CN 109952645B CN 201980000316 A CN201980000316 A CN 201980000316A CN 109952645 B CN109952645 B CN 109952645B
Authority
CN
China
Prior art keywords
pattern
region
protective layer
mask
microstructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000316.1A
Other languages
English (en)
Other versions
CN109952645A (zh
Inventor
王玉岐
张文杰
宋宏光
刘立芃
任连娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN109952645A publication Critical patent/CN109952645A/zh
Application granted granted Critical
Publication of CN109952645B publication Critical patent/CN109952645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在公开的方法中，在微结构上形成掩模。该掩模包括定位于所述微结构的第一区域之上的第一图案以及定位于所述微结构的第二区域之上的第二图案。执行第一蚀刻工艺以根据掩模中形成的第一和第二图案来蚀刻微结构。第一蚀刻工艺分别将掩模的第一和第二图案转移到微结构的第一和第二区域中。接下来在掩模的定位于微结构的第一区域之上的第一图案之上形成保护层。在形成保护层时，执行第二蚀刻工艺以蚀刻微结构并将掩模的第二图案进一步转移到微结构的第二区域中。该方法还包括从所述微结构去除所述掩模和所述保护层。

Description

利用保护层的原位形成的新颖蚀刻工艺
背景技术
集成电路中广泛使用了诸如NAND存储器的半导体存储器。半导体存储器可以充当集成电路中的数据存储部件。随着半导体存储器的临界尺寸缩小到常见存储单元技术的极限，设计者已经在寻找用于将存储单元的多个平面堆叠以实现更大存储容量并实现更低的每比特成本的技术。
3D-NAND存储器件是将存储单元的多个平面堆叠以实现更大存储容量并实现更低的每比特成本的示例性器件。随着3D-NAND技术朝向高密度和高容量迁移，尤其从64L到128L架构迁移，器件的数量、以及用于制造器件的掩模层的数量已经显著增加。掩模层中的每个可能表示增加的制造成本和增加的制造时间。此外，增加的掩模层带来了工艺复杂性，尤其是在干法蚀刻工艺和光刻工艺中。
发明内容
发明性概念涉及新颖蚀刻工艺。在相关蚀刻工艺中，难以经由单一掩模层形成具有不同尺寸的图案。例如，为了在微结构中形成第一和第二图案，其中第一图案具有比第二图案更小的临界尺寸和/或更小的深度，通常需要第一掩模层来形成第一图案，并且需要第二掩模层来形成第二图案。在公开的蚀刻工艺中，微结构的第一和第二图案是经由单一掩模层形成的。根据本公开，第一图案可以由蚀刻工艺形成，并且然后由原位形成的保护(或聚合)层保护。蚀刻工艺接下来完成微结构中的第二图案的形成。之后去除保护层和掩模层。本公开提供了一种新颖蚀刻工艺，其通过在单个掩模层中形成具有不同尺寸的图案而具有低成本和更低工艺复杂度。
根据本公开的一方面，提供了一种用于处理晶片的方法。在公开的方法中，在微结构上形成掩模。掩模包括定位于所述微结构的第一区域之上的第一图案以及定位于所述微结构的第二区域之上的第二图案。执行第一蚀刻工艺以根据掩模中形成的第一和第二图案来蚀刻微结构。第一蚀刻工艺分别将掩模的第一和第二图案转移到微结构的第一和第二区域中。接下来在掩模的定位于微结构的第一区域之上的第一图案之上形成保护层。在形成保护层时，执行第二蚀刻工艺。第二蚀刻工艺蚀刻微结构并将掩模的第二图案进一步转移到微结构的第二区域中。该方法还包括从所述微结构去除所述掩模和所述保护层。
在一些实施例中，微结构上形成的掩模包括具有第一临界尺寸的第一图案。该掩模还包括在第二区域之上、具有第二临界尺寸的掩模的第二图案。在示例中，第一临界尺寸小于第二临界尺寸。
在公开的蚀刻工艺中，微结构的第一区域在所述第二蚀刻工艺期间受到所述保护层的保护。
在一些实施例中，微结构的第一区域包括定位于电介质层中的多个顶部沟道触点。在公开的蚀刻工艺中，第一蚀刻工艺将掩模的第一图案转移到微结构的第一区域中以暴露所述多个顶部沟道触点，并在所述电介质层中形成多个沟道触点开口。
在实施例中，形成保护层以填充多个沟道触点开口并覆盖掩模的第一图案的顶表面。由包括碳元素、氢元素或氟元素的处理气体形成保护层。可以通过改变处理气体中碳和氢的比例来调节保护层的密度、厚度和组分。
在一些实施例中，微结构的第二区域包括多个字线。在公开的蚀刻工艺中，第二蚀刻工艺蚀刻所述微结构，以将所述掩模的第二图案进一步转移到所述微结构中，以暴露多个字线。
在实施例中，第一和第二蚀刻工艺和保护层的形成是在同一处理室中执行的。在又一实施例中，第一和第二蚀刻工艺是在第一处理室中执行的，并且保护层形成于第二处理室中。
根据本公开的另一方面，提供了一种用于制造存储结构的方法。在公开的方法中，形成掩模堆叠体以用于在存储结构上进行图案转移。该存储结构形成于衬底之上并且至少包括沟道区和字线区。掩模堆叠体具有定位于沟道区之上的第一图案和定位于字线区之上的第二图案。然后执行第一蚀刻工艺。第一蚀刻工艺根据掩模堆叠体中形成的第一和第二图案来蚀刻存储结构，以将第一和第二图案分别转移到存储结构的沟道区和字线区中。
在完成第一蚀刻工艺时，通过第一蚀刻工艺在沟道区中形成多个沟道触点开口。接下来，在掩模堆叠体的定位于所述存储结构的沟道区上的第一图案之上形成保护层。在形成保护层时，执行第二蚀刻工艺。第二蚀刻工艺蚀刻存储结构并将掩模堆叠体的第二图案进一步转移到存储结构的字线区中。通过第二蚀刻工艺在字线区中形成多个字线触点开口。在第二蚀刻工艺之后，从沟道区去除掩模堆叠体和保护层。
根据本公开的又一方面，形成掩模堆叠体，以用于在3D-NAND结构上进行图案转移。3D-NAND结构形成于衬底之上并包括沟道区和阶梯区。沟道区包括设置于电介质层中的多个顶部沟道触点，并且阶梯区包括堆叠成阶梯配置的多个字线。在掩模堆叠体中形成第一和第二图案。第一图案定位于沟道区之上，并且第二图案定位于阶梯区之上。第一图案具有比第二图案更小的临界尺寸(CD)。
接下来根据掩模堆叠体中形成的第一和第二图案蚀刻3D-NAND结构，以将掩模堆叠体的第一和第二图案转移到3D-NAND结构中。将掩模堆叠体的第一图案转移到沟道区中以暴露多个顶部沟道触点，并且在电介质层中形成多个沟道触点开口。然后在掩模堆叠体的定位于3D-NAND结构的沟道区之上的第一图案之上形成保护层。保护层覆盖沟道区并进一步填充多个沟道触点开口。
在形成保护层时，蚀刻3D-NAND结构以将掩模堆叠体的第二图案进一步转移到阶梯区中。掩模堆叠体的第二图案被转移到阶梯区中以暴露多个字线并在阶梯区中形成多个字线触点开口。之后，从3D-NAND结构去除掩模堆叠体和保护层。
附图说明
在阅读附图时根据以下具体实施方式可以最好地理解本公开的各方面。要指出的是，根据业内标准实践，各种特征不是按比例绘制的。实际上，为了论述清晰，可以任意增大或减小各种特征的尺寸。
图1到图6是根据本公开的示例性实施例的制造3D-NAND结构的各种中间步骤的截面图和俯视图。
图7是根据本公开的示例性实施例的用于制造3D-NAND结构的工艺的流程图。
具体实施方式
以下公开内容提供了很多不同实施例或示例，以用于实施所提供主题的不同特征。下文描述了部件和布置的具体示例以简化本公开。这些当然仅仅是示例而并非旨在进行限制。例如，以下描述中的在第二特征之上或上形成第一特征可以包括第一和第二特征被形成为可以直接接触的特征的实施例，并且还可以包括可以在第一和第二特征之间形成附加特征以使第一和第二特征可以不直接接触的实施例。此外，本公开可以在各种示例中重复附图标记和/或字母。这种重复的目的在于简化和清晰，而并非自身指明所论述的各种实施例和/或配置之间的关系。
此外，诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等空间相关术语可以在本文中用于容易描述以描述一个元件或特征相对于另外一个或多个元件或一个或多个特征的如图中所示的关系。空间相对术语旨在涵盖除了在附图中所描绘的取向之外的在设备使用或操作中的不同取向。设备可以另外的方式被定向(旋转90度或在其它的取向)，并且本文中使用的空间相对描述词可以类似地被相应地解释。
图1示出了根据本公开的示例性实施例的在半导体制造工艺期间的3D-NAND存储器件100的一部分的截面图。存储器件100可以被分成两个区域：沟道区(或第一区域)100b和阶梯区(或第二区域)100a。在阶梯区100a中，多个字线104a-120j顺序堆叠在衬底102之上。多个字线104由多个绝缘层106a-106j彼此间隔开。字线104和绝缘层106堆叠成阶梯配置，其中字线104a和绝缘层106a具有最小长度，并且字线104j和绝缘层106j具有最大长度，如图1所示。尽管图示为具有十个字线，但应当理解，可以使用任何数量的字线。
在一些实施例中，衬底102可以是利用N型掺杂剂或P型掺杂剂重掺杂以分别形成N阱或P阱的体硅晶片。图1中示出的字线104是使用由SiN制成的牺牲层形成的。可以去除牺牲层并利用高K层和金属层替换牺牲层。高K层可以由氧化铝制成，并且金属层可以由例如钨(W)制成。根据制造要求，字线104可以具有10nm到100nm的范围内的厚度。在图1的实施例中，绝缘层106可以由具有5nm到50nm的厚度的SiO制成。
仍然在阶梯区100a中，在由阶梯区100a中的字线104和绝缘层106形成的阶梯之上沉积第一电介质层108。在第一电介质层108上，形成第二电介质层110。在第二电介质层110之上，沉积掩模堆叠体112，其包括第一图案126和第二图案124。第二图案124定位于阶梯区100a中。第二图案124可以具有圆柱形状，其包括侧面部分和底部部分，以暴露第二电介质层110。
在图1的实施例中，第一电介质层108可以由具有从4μm到8μm的范围内的厚度的SiO制成。根据技术要求，第二电介质层110也可以由具有从50nm到300nm的范围内的厚度的SiO制成。取决于制造要求，掩模堆叠体112可以包括非晶碳层、电介质抗反射涂层(DARC)层、底部抗反射涂层(BARC)层和光致抗蚀剂层。
在存储器件100的沟道区100b中，包括多个沟道结构136a-136f。沟道结构136穿过多个字线104和绝缘层106。沟道结构136可以具有带有侧壁和底部区域的圆柱形状。当然，其它形状是可能的。沟道结构136沿垂直于衬底102的方向形成，并且经由底部沟道触点114与衬底102电耦合。例如，沟道结构136a经由底部沟道结构114a与衬底102电耦合，如图1所示。沟道结构136还包括沟道电介质区116、沟道层118、沟道绝缘层120和顶部沟道触点122。例如，沟道结构136a具有沟道电介质区116a、沟道层118a、沟道绝缘层120a和顶部沟道触点122a。
仍然参考沟道区110b，沟道结构136从第一电介质层108延伸出来并被第二电介质层110包封。掩模堆叠体112的第一图案126定位于沟道区110b之上。第一图案126可以具有圆柱形状，其包括侧面部分和底部部分，以暴露第二电介质层110。在一些实施例中，第一图案126可以具有比第二图案124更小的临界尺寸(CD)。可以根据任何适当的技术形成图案124和126，所述技术例如光刻工艺(例如，光刻或电子束平版印刷)，其还可以包括光致抗蚀剂涂布(例如，旋涂涂布)、软烘、掩模对准、曝光、曝光后烘焙、光致抗蚀剂显影、清洗、干燥(例如，旋转干燥和/或硬烘)等。
在图2A/2B中，示出了沟道结构136a的放大截面和俯视图。图2A是沟道结构136a的放大截面图，并且图2B是沟道结构136a的放大俯视图。图2A中的截面图是从与图2B中包含线A-A’的竖直平面相同的平面获得的。图2B中的虚线指示透视图。
如图2A/2B中所示，沟道电介质区116a还包括阻挡层144a、电荷捕获层142a和隧穿层140a。沿沟道结构136的侧壁并在底部沟道触点114a之上形成阻挡层144a。阻挡层144a与字线104和绝缘层106直接接触。沿阻挡层144a并在底部沟道触点114a之上形成电荷捕获层142a。沿电荷捕获层142a并在底部沟道触点114a之上形成隧穿层140a。沟道结构136a还包括沿隧穿层140a并在底部沟道触点114a之上形成的沟道层118a。沟道绝缘层120a形成于沟道层118a之上以填充沟道结构136a。
在图2A/2B的实施例中，阻挡层144a由SiO制成。在另一个实施例中，阻挡层144a可以包括多个层，例如SiO和AlO。在图2A/2B的实施例中，电荷捕获层142a由SiN制成。在另一个实施例中，电荷捕获层142a可以包括多层配置，例如SiN/SiON/SiN多层配置。在一些实施例中，隧穿层140a可以包括多层配置，例如SiO/SiON/SiO多层配置。在图2A/2B的实施例中，沟道层118a经由炉低压化学气相沉积(CVD)工艺由多晶硅制成。
如图2A/2B所示，沟道结构136a可以具有圆柱形状。然而，本公开不限于此，并且沟道结构136可以形成为其它形状，例如正方柱形形状、椭圆柱形状或任何其它适当形状。
在图3中，执行第一蚀刻工艺。第一蚀刻工艺根据掩模堆叠体112中形成的第一图案126和第二图案124蚀刻存储器件100。第一蚀刻工艺将掩模堆叠体112的第一图案126和第二图案124分别转移到存储器件100的沟道区100b和阶梯区100a中。在完成第一蚀刻工艺时，在阶梯区100a中形成多个第一开口128a-128j，其中第一开口128延伸到第二电介质层110中。第一开口128可以具有圆柱形状，其包括侧面部分和底部部分，以延伸到第二电介质层110中。此外，在沟道区中形成多个沟道触点开口130a-130j。沟道触点开口130可以具有圆柱形状，其包括侧面部分和底部部分，以延伸到第二电介质层110中并且进一步暴露顶部沟道触点122。例如，沟道触点开口120a延伸到第二电介质层110中并暴露顶部沟道触点122a，如图3所示。
在一些实施例中，根据设计要求，阶梯区100a中形成的第一开口128可以具有从100nm到300nm的CD，并且沟道区100b中形成的沟道触点开口130可以具有从20nm到80nm的CD。在一些实施例中，第一蚀刻工艺可以包括RIE(反应离子蚀刻)蚀刻、ICP(电感耦合等离子体)蚀刻、CCP(电容耦合等离子体)蚀刻、MERIE(磁性增强反应离子蚀刻)蚀刻、等离子体蚀刻和/或其它蚀刻方法。在第一蚀刻工艺期间，可以向蚀刻室中引入一种或多种适当的处理气体。可以选择处理气体，使得处理气体可以在第二电介质层110(例如，SiO)和顶部沟道触点122(例如，多晶硅)之间具有良好的蚀刻选择性。在第一蚀刻工艺中可以选择各种处理气体，例如CF4、CHF3、CH2F2、C4F8、C5F8、SF6、NF3或其它适当气体。
在第一蚀刻工艺的示例中，施加CCP蚀刻。在CCP蚀刻中，可以向蚀刻室中引入诸如CF4的处理气体。CF4分解以在蚀刻室中生成的蚀刻等离子体中形成自由F(氟)基团。自由F基团进一步与SiO反应以形成挥发性副产品SiF4。在一些实施例中，可以向CF4气体中添加O2以提高F自由基团产量，并且因此提高蚀刻速率，并使得蚀刻轮廓更加各向同性。在示例中，第一蚀刻工艺可以具有从30℃到70℃的范围内的处理温度、从10mTorr到80mTorr的处理压力、以及小于2分钟的处理时间。
在图4中，可以在掩模堆叠体112的第一图案和第二图案之上形成保护(或聚合)层132。根据微负载效应，与在具有相对较小尺寸(开口)的微结构中相比，膜优选形成在具有相对较大尺寸(开口)的微结构中。由于第二图案124比第一图案126具有更大的CD，所以保护层132可以在第二图案124中具有更高的沉积速率。通过精确控制沉积时间和工艺条件，保护层132可以在掩模堆叠体112的定位于沟道区100b之上的第一图案126之上累积。在一些实施例中，取决于工艺条件，保护层132可以进一步填充沟道触点开口130或部分填充沟道触点开口130。
同时，可以沿第一图案124的侧面部分、第一开口128的侧面部分并在第一开口128的底部部分之上均匀地形成保护层132。保护层132可以进一步覆盖掩模堆叠体112的顶表面，如图4所示。
在一些实施例中，保护层132可以是在与用于执行第一蚀刻工艺的蚀刻室相同的蚀刻室中形成的聚合物。可以通过应用诸如C4F6、C4F8、CHF3、CH2F2的适当的处理气体来形成保护层132。处理气体是具有相对低的氟/碳(F/C)比的聚合物形成气体。优选地，聚合物形成气体的F/C比低于3，并且更优选地，聚合物形成气体的F/C比最大约为2。适当的聚合物形成气体可以是(氢)碳氟化合物气体，其包括氟利昂134(CHF2-CHF2)、八氟环丁烷(C4F8)和三氟甲烷(CHF3)。
形成保护层的工艺条件可以与执行第一蚀刻工艺的工艺条件不同。例如，用于形成保护层132的处理气体可以具有比用于执行第一蚀刻工艺的处理气体更高的C和F比。优选使用包含氢的处理气体来形成保护层，因为包含氢的处理气体往往会聚合。此外，与在第一蚀刻工艺期间耦合到衬底102的偏置电压相比，在形成保护层期间耦合到衬底102的偏置电压可以更小。在一些实施例中，可以通过改变处理气体的C与F比、处理压力和处理时间来调节保护层132的组分、密度和厚度。例如，增大C与F比会增加聚合。
在一些实施例中，保护层132可以包括碳氢化合物、碳氟化合物、氯氟烃(CFC)、或经由在蚀刻室中生成的沉积等离子体中的处理气体的分解而产生的其它含碳化合物。用于形成保护层的示例性处理温度可以在10℃到70℃的范围内，示例性处理压力可以在10mTorr和80mTorr之间，并且示例性处理时间可以少于3分钟。
在其它实施例中，可以在不同的处理室中而非在蚀刻室中，例如在CVD室或扩散室中，形成保护层132。例如，可以通过施加化学气相沉积(CVD)、热线CVD、聚对二甲苯聚合、等离子体增强CVD、等离子体辅助CVD、等离子体CVD、等离子体聚合或扩散工艺来形成保护层132。
在图5中，执行第二蚀刻工艺。第二蚀刻工艺蚀刻存储器件100并将掩模堆叠体112的第二图案进一步转移到存储器件100的阶梯区中。在第二蚀刻工艺期间，第一开口128延伸通过第二电介质层110并延伸到第一电介质层108中。通过选择适当的蚀刻气体和蚀刻时间，第一开口128进一步延伸通过绝缘层106并着陆于字线104上。在完成第二蚀刻工艺时，第一开口128变为第二开口134。第二开口134中的每个具有侧面部分和底部部分，以暴露相应字线。第二开口134可以具有圆柱形状、正方柱形状、椭圆柱形状或其它适当形状。
在第二蚀刻工艺期间，可以通过第二蚀刻工艺中生成的蚀刻等离子体去除保护层132中的覆盖第一开口128(图4中所示)的一部分。保护层132在掩模堆叠体112的第一图案126之上的剩余部分变为132’。同时，沟道区100b可以由第二蚀刻工艺期间形成于沟道区100b之上的保护层132的剩余部分132’保护。在一些实施例中，可以选择适当的处理气体和工艺条件以帮助在第二蚀刻工艺期间在沟道区100b中的掩模堆叠体112的第一图案之上形成附加的保护层。因此，保护层132’可以包括保护层132的处于沟道区110b中的掩模堆叠体112的第一图案之上的剩余部分以及在第二蚀刻工艺期间形成的附加部分。保护层132的剩余部分被在第二蚀刻工艺期间形成的附加部分覆盖。
可以在第二蚀刻工艺中选择适当的处理气体以实现第一/第二电介质层(例如，SiO)和字线(例如，SiN)之间的良好的蚀刻选择性。例如，第二蚀刻工艺的处理气体可以包括CF4、C4F8、C5F8、SF6、NF3或其它适当气体。为了实现良好的蚀刻选择性，也可以通过端点检测技术来精确地控制处理时间。第二蚀刻工艺可以具有处于从30℃到70℃的范围内的处理温度、从10mTorr到80mTorr的处理压力、以及超过15分钟的处理时间。
在图6中，可以施加等离子体灰化来去除掩模堆叠体112和剩余的保护层132’。等离子体灰化可以是在蚀刻室中执行的原位工艺，或者是在剥离/灰化工具中执行的非原位工艺。在等离子体灰化期间，可以施加O2气体加上形成气体(即，N2中的3-20％的H2)以去除掩模堆叠体112和剩余的保护层132’。等离子体灰化可以具有100℃到300℃之间的温度、从2000W到4000W的功率以及从50Torr到200Tor的压力。一旦完成等离子体灰化，就可以施加后续的湿法清洁以去除任何剩余的灰化残余物。
仍然参考图6，在通过第二蚀刻工艺去除掩模堆叠体112和剩余保护层132’时，第二开口134变成字线触点开口136，并且沟道触点开口130变成位线触点开口138。如图6所示，字线触点开口136穿过第二电介质层110，延伸到第二电介质层108中，穿过绝缘层106，并着陆于字线104上。字线触点开口136中的每个可以具有圆柱形状并暴露相应的字线104。位线触点开口138形成于第二电介质层110中并暴露顶部沟道触点122。位线触点开口138也可以具有圆柱形状。在一些实施例中，根据设计要求，字线触点开口136可以具有从100nm到300nm的CD和从4μm到8μm的深度，并且位线触点开口可以具有从20nm到80nm的CD和从0.1μm到0.4μm的深度。
图7是根据本公开的一些实施例的用于制造3D-NAND存储器件的过程700的流程图。过程700开始于步骤704，在此，在3D-NAND存储器件之上形成多个图案。图案具有定位于存储器件的沟道区之上的第一图案、以及定位于存储器件的阶梯区之上的第二图案。第一图案具有比第二图案更小的CD。在一些实施例中，可以执行步骤304，如参考图1所示。
过程700进行到步骤706，在此，执行第一蚀刻工艺以将第一图案和第二图案分别转移到沟道区和阶梯区中。第一蚀刻工艺在沟道区中形成多个位线触点开口。位线触点开口中的每个暴露沟道区中的相应顶部沟道触点。同时，第一蚀刻工艺将第二图案转移到存储器件的阶梯区中，以形成多个字线沟槽。在一些实施例中，可以执行步骤706，如参考图3所示。
在过程700的步骤708中，形成保护层以在沟道区中的位线触点开口之上累积。保护层还填充位线触点开口。由于微负载效应，保护层进一步均匀覆盖存储器件的阶梯区中形成的字线沟槽。在一些实施例中，保护层可以是在执行第一蚀刻工艺的同一蚀刻室中形成的聚合物。可以通过施加诸如C4F6、C4F8、CHF3、CH2F2的适当的处理气体来形成保护层132。形成保护层的工艺条件与执行第一蚀刻工艺的工艺条件不同。
在一些实施例中，保护层132可以包括碳氢化合物、碳氟化合物、氯氟烃(CFC)、或经由在蚀刻室中生成的沉积等离子体中的处理气体的分解而产生的其它含碳化合物。在其它实施例中，可以在不同的处理室中而非在蚀刻室中，例如在CVD处理室或扩散室中形成保护层132。例如，可以通过施加化学气相沉积(CVD)、热线CVD、聚对二甲苯聚合、等离子体增强CVD、等离子体辅助CVD、等离子体CVD、等离子体聚合或扩散工艺来形成保护层。在一些实施例中，可以执行步骤708，如参考图4所示。
过程700然后进行到步骤710，在此执行第二蚀刻工艺。第二蚀刻工艺蚀刻存储器件并将掩模堆叠体的第二图案进一步转移到存储器件的阶梯区中。在第二蚀刻工艺期间，沟道区由保护层保护，并且字线沟槽进一步延伸到存储器件的阶梯区中。在完成第二蚀刻工艺时，字线沟槽变为字线触点开口。字线触点开口延伸到存储器件的阶梯中并暴露存储器件的字线。在一些实施例中，可以执行步骤710，如参考图5所示。
在过程700的步骤712中，可以施加等离子体灰化来去除掩模堆叠体和保护层。等离子体灰化可以是在蚀刻室中执行的原位工艺，或者是在剥离/灰化工具中执行的非原位工艺。在等离子体灰化期间，可以施加O2气体加上形成气体(即，N2中的3-20％的H2)以去除掩模堆叠体和剩余的保护层。
应当指出，可以在过程700之前、期间和之后提供附加的步骤，并且对于过程700的附加实施例，所述步骤中的一些可以被替代、消除或按照不同次序执行。在后续工艺步骤中，可以在半导体器件100之上形成各种附加的互连结构(例如，具有导电线和/或过孔的金属化层)。这种互连结构将半导体器件100与其它接触结构和/或有源器件电连接，以形成功能电路。还可以形成附加的器件特征，例如钝化层、输入/输出结构等。
本文描述的各种实施例相对于相关示例提供了几个优点。例如，为了在存储器件中形成具有不同尺寸的图案，例如具有小CD的第一图案和具有大CD的第二图案，相关蚀刻工艺需要超过一个掩模层，这增大了成本和工艺复杂度。在公开的蚀刻工艺中，存储器件的第一和第二图案是经由单一掩模层形成的。根据本公开，可以通过蚀刻工艺形成第一图案，并且然后由原位形成的保护(或聚合物)层保护第一图案。蚀刻工艺接下来完成微结构中的第二图案的形成。之后去除保护层和掩模层。本公开提供了一种新颖的蚀刻工艺，其通过在单一掩模层中形成具有不同尺寸的图案而具有低成本和较低的工艺复杂度。
前文概述了几个实施例的特征，以使得本领域技术人员可以更好地理解本公开的方面。本领域的技术人员应当认识到，他们可以容易地使用本公开作为依据以用于设计或修改用于执行本文所介绍实施例的相同的目的和/或实现相同的优点的其它工艺和结构。本领域的技术人员还应当认识到，这种等价构造并不脱离本公开的精神和范围，并且它们可以在本文做出各种改变、替换和变化而不脱离本公开的精神和范围。

Claims (15)

1.一种用于处理晶片的方法，包括：
在微结构上形成掩模，所述掩模包括定位于所述微结构的第一区域之上的具有第一临界尺寸的第一图案以及定位于所述微结构的第二区域之上的具有第二临界尺寸的第二图案，所述第一临界尺寸小于所述第二临界尺寸，所述第一图案包括底表面和顶表面，所述第一图案的所述底表面与所述微结构的所述第一区域接触；
执行第一蚀刻工艺，所述第一蚀刻工艺根据所述掩模中形成的所述第一图案和所述第二图案来蚀刻所述微结构，以将所述掩模的所述第一图案和所述第二图案分别转移到所述微结构的所述第一区域和所述第二区域中，其中，所述第一图案被转移到所述微结构的所述第一区域中形成多个沟道触点开口，以暴露所述微结构的所述第一区域中包括的电介质层内的多个顶部沟道触点；
在所述掩模的定位于所述微结构的所述第一区域之上的所述第一图案之上，原位形成覆盖所述第一图案的所述顶表面和所述多个沟道触点开口的保护层；
执行第二蚀刻工艺，所述第二蚀刻工艺蚀刻所述微结构并将所述掩模的所述第二图案进一步转移到所述微结构的所述第二区域中以暴露所述微结构的所述第二区域中包括的多个字线并且在定位于所述微结构的所述第一区域之上的所述保护层的顶表面之上进一步形成附加保护层；以及
从所述微结构去除所述掩模和所述保护层。
2.根据权利要求1所述的方法，其中，在所述第二蚀刻工艺期间由所述保护层保护所述微结构的所述第一区域。
3.根据权利要求1所述的方法，其中，执行所述第一蚀刻工艺还包括：
将所述掩模的所述第一图案转移到所述第一区域中以暴露所述多个顶部沟道触点，并在所述电介质层内形成多个沟道触点开口；以及
将所述掩模的所述第二图案转移到所述第二区域中以在所述电介质层中形成多个沟槽，所述沟槽具有侧面部分和底部部分。
4.根据权利要求3所述的方法，其中，在所述掩模的所述第一图案之上形成所述保护层包括：
形成所述保护层以填充所述多个沟道触点开口，其中，所述保护层进一步累积在所述掩模的所述第一图案的所述顶表面上，并且沿所述微结构的所述第二区域中的所述沟槽的侧面部分和底部部分均匀形成。
5.根据权利要求1所述的方法，其中，在所述掩模的所述第一图案之上形成所述保护层包括引入处理气体以形成所述保护层，并且所述处理气体包括碳元素、氢元素或氟元素中的至少一种。
6.根据权利要求1所述的方法，其中，执行所述第二蚀刻工艺还包括在所述掩模的定位于所述微结构的所述第一区域之上的所述第一图案之上形成聚合层。
7.根据权利要求1所述的方法，其中，从所述微结构去除所述掩模和所述保护层包括引入反应气体以去除所述掩模和所述保护层，所述反应气体包括氧元素、氢元素或氮元素中的至少一种。
8.根据权利要求1所述的方法，还包括：
分别根据所述掩模中的所述第一图案和所述第二图案，在蚀刻室中蚀刻出所述微结构的所述第一区域和所述第二区域；
在所述蚀刻室中，在所述掩模的定位于所述微结构的所述第一区域之上的所述第一图案之上形成所述保护层，以保护所述第一区域；以及
在所述蚀刻室中，根据所述掩模中的所述第二图案蚀刻所述微结构的所述第二区域。
9.根据权利要求1所述的方法，其中，所述第一蚀刻工艺和所述第二蚀刻工艺是在第一处理室中执行的，并且所述保护层形成于第二处理室中。
10.一种用于制造存储结构的方法，包括：
形成掩模堆叠体以用于在所述存储结构上进行图案转移，所述存储结构形成于衬底之上并且至少包括沟道区和字线区，所述掩模堆叠体具有定位于所述沟道区之上的具有第一临界尺寸的第一图案和定位于所述字线区之上的具有第二临界尺寸的第二图案，所述第一临界尺寸小于所述第二临界尺寸，所述第一图案包括底表面和顶表面，所述第一图案的所述底表面与所述沟道区接触；
执行第一蚀刻工艺，所述第一蚀刻工艺根据所述掩模堆叠体中形成的所述第一图案和所述第二图案来蚀刻所述存储结构，以将所述第一图案和所述第二图案分别转移到所述存储结构的所述沟道区和所述字线区中，通过所述第一蚀刻工艺在所述沟道区中形成多个沟道触点开口；
在所述掩模堆叠体的定位于所述存储结构的所述沟道区之上的所述第一图案之上，原位形成覆盖所述第一图案的所述顶表面和所述多个沟道触点开口的保护层；
执行第二蚀刻工艺，所述第二蚀刻工艺蚀刻所述存储结构并且将所述掩模堆叠体的所述第二图案进一步转移到所述存储结构的所述字线区中并且在定位于所述存储结构的所述沟道区之上的所述保护层的顶表面之上进一步形成附加保护层，通过所述第二蚀刻工艺在所述字线区中形成多个字线触点开口；以及
从所述沟道区去除所述掩模堆叠体和所述保护层。
11.根据权利要求10所述的方法，其中，所述第一蚀刻工艺和所述第二蚀刻工艺与形成所述保护层是在同一处理室中执行的。
12.根据权利要求10所述的方法，其中，所述第一蚀刻工艺和所述第二蚀刻工艺是在第一处理室中执行的，并且所述保护层形成于第二处理室中。
13.根据权利要求10所述的方法，其中，所述保护层包括碳元素、氢元素或氟元素中的至少一种。
14.一种用于处理3D-NAND结构的方法，包括：
形成掩模堆叠体以用于在3D-NAND结构上进行图案转移，所述3D-NAND结构形成于衬底之上并且包括沟道区和阶梯区，所述沟道区包括电介质层内的多个顶部沟道触点，并且所述阶梯区包括堆叠成阶梯配置的多个字线，所述掩模堆叠体包括一个或多个层；
在所述掩模堆叠体中形成具有第一临界尺寸的第一图案和具有第二临界尺寸的第二图案，所述第一图案定位于所述沟道区之上，并且所述第二图案定位于所述阶梯区之上，所述第一临界尺寸小于所述第二临界尺寸，并且所述第一图案包括底表面和顶表面，所述第一图案的所述底表面与所述沟道区接触；
执行第一蚀刻工艺，所述第一蚀刻工艺根据所述掩模堆叠体中形成的所述第一图案和所述第二图案来蚀刻所述3D-NAND结构，以将所述掩模堆叠体的所述第一图案和所述第二图案转移到所述3D-NAND结构中，所述掩模堆叠体的所述第一图案被转移到所述沟道区中，以暴露所述多个顶部沟道触点，并且在所述电介质层内形成多个沟道触点开口；
在所述掩模堆叠体的定位于所述3D-NAND结构的所述沟道区之上的所述第一图案之上，原位形成覆盖所述第一图案的所述顶表面的保护层，所述保护层覆盖所述沟道区并进一步填充所述多个沟道触点开口；
执行第二蚀刻工艺，所述第二蚀刻工艺蚀刻所述3D-NAND结构以将所述掩模堆叠体的所述第二图案进一步转移到所述阶梯区中并且在定位于所述3D-NAND结构的所述沟道区之上的所述保护层的顶表面之上形成附加保护层，所述掩模堆叠体的所述第二图案被转移到所述阶梯区中，以暴露所述多个字线并在所述阶梯区中形成多个字线触点开口；以及
从所述3D-NAND结构去除所述掩模堆叠体和所述保护层。
15.根据权利要求14所述的方法，其中，所述第一蚀刻工艺和所述第二蚀刻工艺与形成所述保护层是在同一处理室中执行的。
CN201980000316.1A 2019-02-11 2019-02-11 利用保护层的原位形成的新颖蚀刻工艺 Active CN109952645B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/074785 WO2020163979A1 (en) 2019-02-11 2019-02-11 Novel Etching Process with In-Situ Formation of Protective Layer

Publications (2)

Publication Number Publication Date
CN109952645A CN109952645A (zh) 2019-06-28
CN109952645B true CN109952645B (zh) 2022-03-15

Family

ID=67017309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000316.1A Active CN109952645B (zh) 2019-02-11 2019-02-11 利用保护层的原位形成的新颖蚀刻工艺

Country Status (7)

Country Link
US (2) US11062913B2 (zh)
EP (1) EP3853904B1 (zh)
JP (1) JP7235864B2 (zh)
KR (1) KR102629727B1 (zh)
CN (1) CN109952645B (zh)
TW (1) TWI681551B (zh)
WO (1) WO2020163979A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109952645B (zh) * 2019-02-11 2022-03-15 长江存储科技有限责任公司 利用保护层的原位形成的新颖蚀刻工艺
CN114823541A (zh) * 2021-01-29 2022-07-29 长鑫存储技术有限公司 半导体结构的形成方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6989317B1 (en) * 2004-10-22 2006-01-24 International Business Machines Corporation Trench formation in semiconductor integrated circuits (ICs)
US20070275560A1 (en) * 2006-02-22 2007-11-29 Eiichi Nishimura Method of manufacturing semiconductor device
JP2007227529A (ja) * 2006-02-22 2007-09-06 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
KR100793241B1 (ko) * 2006-06-19 2008-01-10 삼성전자주식회사 실리콘 고분자 및 포토레지스트 제거용 조성물, 이를이용한 막 제거 방법 및 패턴 형성 방법
US7582560B2 (en) * 2006-06-29 2009-09-01 Hynix Semiconductor Inc. Method for fabricating semiconductor device
MY148830A (en) 2006-08-22 2013-06-14 Lam Res Corp Method for plasma etching performance enhancement
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP5305980B2 (ja) * 2009-02-25 2013-10-02 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2011060958A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置及びその製造方法
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
CN102254914B (zh) * 2010-05-20 2013-03-13 中国科学院微电子研究所 一种半导体结构及其形成方法
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9280051B2 (en) * 2013-06-12 2016-03-08 Applied Materials, Inc. Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer
US8987089B1 (en) 2013-09-17 2015-03-24 Sandisk Technologies Inc. Methods of fabricating a three-dimensional non-volatile memory device
KR20150089138A (ko) * 2014-01-27 2015-08-05 삼성전자주식회사 수직형 불휘발성 메모리 장치 및 그 제조 방법
KR102171221B1 (ko) * 2014-03-12 2020-10-28 삼성전자주식회사 수직형 불휘발성 메모리 장치 및 그 제조 방법
KR102499385B1 (ko) * 2015-10-01 2023-02-14 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
US9419013B1 (en) * 2015-10-08 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US9818693B2 (en) 2015-12-22 2017-11-14 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US10396090B2 (en) * 2016-05-23 2019-08-27 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN107808884A (zh) * 2016-08-24 2018-03-16 中芯国际集成电路制造(上海)有限公司 三维nand闪存器件的制造方法
KR102629347B1 (ko) * 2016-12-08 2024-01-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20180110797A (ko) 2017-03-30 2018-10-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP6991739B2 (ja) * 2017-05-12 2022-01-13 キヤノン株式会社 半導体装置の製造方法
CN109148470A (zh) * 2017-06-15 2019-01-04 三星电子株式会社 制造具有垂直沟道结构的半导体装置的方法
US10741569B2 (en) * 2017-06-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI635600B (zh) * 2017-08-11 2018-09-11 旺宏電子股份有限公司 三維記憶體元件及其製作方法
CN107706182A (zh) * 2017-08-22 2018-02-16 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
CN107731844B (zh) * 2017-08-30 2020-02-14 长江存储科技有限责任公司 3d存储器的蚀刻方法
US10199326B1 (en) * 2017-10-05 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device with driver circuitry on the backside of a substrate and method of making thereof
CN108417577B (zh) * 2018-03-28 2019-03-29 长江存储科技有限责任公司 3d nand闪存结构的形成方法
CN108807404B (zh) * 2018-06-01 2020-04-28 长江存储科技有限责任公司 半导体制造方法及半导体结构
CN108899324A (zh) * 2018-09-19 2018-11-27 长江存储科技有限责任公司 三维存储器
CN109952645B (zh) * 2019-02-11 2022-03-15 长江存储科技有限责任公司 利用保护层的原位形成的新颖蚀刻工艺

Also Published As

Publication number Publication date
JP7235864B2 (ja) 2023-03-08
TW202030875A (zh) 2020-08-16
KR102629727B1 (ko) 2024-01-25
US20210287914A1 (en) 2021-09-16
EP3853904B1 (en) 2024-04-03
CN109952645A (zh) 2019-06-28
WO2020163979A1 (en) 2020-08-20
TWI681551B (zh) 2020-01-01
EP3853904A1 (en) 2021-07-28
US11062913B2 (en) 2021-07-13
EP3853904A4 (en) 2022-05-25
KR20210083323A (ko) 2021-07-06
US11631592B2 (en) 2023-04-18
JP2022511446A (ja) 2022-01-31
US20200258757A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
US11139295B2 (en) Fin field effect transistor (FinFET) device and method
KR100780944B1 (ko) 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
JP5545524B2 (ja) 効率的なピッチマルチプリケーションプロセス
KR100874196B1 (ko) 마스크 물질 변환
KR100822622B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7563712B2 (en) Method of forming micro pattern in semiconductor device
JP2015122516A (ja) ピッチマルチプリケーションされた材料のループの一部分を分離するための方法およびその関連構造
KR20100049085A (ko) 타이트한 피치의 콘택트들을 포함하는 반도체 구조체 및 그의 형성 방법
US11871565B2 (en) Methods of semiconductor device fabrication
US10763169B2 (en) Contact structure and associated method for flash memory
US20140264546A1 (en) Damascene conductor for 3d array
US11631592B2 (en) Etching process with in-situ formation of protective layer
CN107464812B (zh) 一种半导体器件的制造方法
CN108666274B (zh) 半导体存储装置的形成方法
CN109659222B (zh) 半导体装置的形成方法
CN112951760B (zh) 存储器及其形成方法
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
CN115332156A (zh) 集成芯片
US20070111449A1 (en) Non-volatile memory cell and method for manufacturing the same
US9997524B2 (en) Semiconductor memory device and manufacturing method thereof
KR20090030504A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant