CN109863412B - 用于基于adc的接收器的内置眼扫描 - Google Patents

用于基于adc的接收器的内置眼扫描 Download PDF

Info

Publication number
CN109863412B
CN109863412B CN201780065836.1A CN201780065836A CN109863412B CN 109863412 B CN109863412 B CN 109863412B CN 201780065836 A CN201780065836 A CN 201780065836A CN 109863412 B CN109863412 B CN 109863412B
Authority
CN
China
Prior art keywords
phase
receiver
circuit
digital
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780065836.1A
Other languages
English (en)
Other versions
CN109863412A (zh
Inventor
张洪涛
Z·D·吴
C·J·博雷利
G·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN109863412A publication Critical patent/CN109863412A/zh
Application granted granted Critical
Publication of CN109863412B publication Critical patent/CN109863412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种在接收器中执行眼扫描的示例方法包括：基于采样时钟从输入到接收器的模拟信号生成(104)数字样本，该采样时钟基于相位内插器(PI)码相对于参考时钟被相移；基于接收器的多个均衡参数中的第一均衡参数来均衡(204)数字样本；自适应(404)多个均衡参数并且基于数字样本执行时钟恢复以生成PI码；以及执行多个周期的以下操作：锁定(406)多个均衡参数，在时钟恢复中暂停(408)相位检测，偏移(410)PI码，收集(412)接收器的输出，在时钟恢复中恢复(414)相位检测，以及解锁(414)均衡参数以执行眼扫描。

Description

用于基于ADC的接收器的内置眼扫描
技术领域
本公开的示例总体上涉及电子电路，并且具体地涉及用于基于模数转换器(ADC)的接收器的内置眼扫描。
背景技术
在串行化器-并行化器(SerDes)系统中，希望能够检查所接收和恢复的信号的质量。这对于确定系统裕度和调试目的很有用。接收器眼扫描是实现该目的的重要技术。对于基于模拟的SerDes系统，通常有两种获得眼扫描的方法。第一种技术通常称为“破坏性眼扫描”。在破坏性眼扫描模式下，改变实际数据限幅器的限幅阈值和采样相位，以执行眼扫描。由于破坏性眼扫描期间的限幅数据可能不正确，因此该眼扫描技术不能用于接收实际数据业务。然而，破坏性眼扫描技术不需要附加的硬件。
另一种眼扫描技术是“非破坏性的”，因为它可以在接收实际数据业务时使用而不会引入错误。非破坏性眼扫描技术需要专用于眼扫描目的的一个或多个额外限幅器。与实际数据路径中的限幅器相比，专用眼扫描限幅器使用不同的限幅阈值和采样相位。由于非破坏性眼扫描技术不会中断正常操作，因此即使在连续需要时钟数据恢复(CDR)的异步系统中也可以使用它。
基于模数转换器(ADC)的SerDes在其中使用数字信号处理的高级均衡技术变得必要的更高的数据速率或更高损耗系统中表现出性能和成本优势。由于严格的分辨率和时序要求，时间交错ADC是优选的。在这种时间交错系统中，由于眼扫描功能所需要的附加ADC的数目，非破坏性眼扫描变得非常昂贵。基于ADC的SerDes的破坏性眼扫描具有最小实现成本，但是它通常仅限于同步系统。因此，期望开发一种用于基于ADC的接收器的新的眼扫描技术，其成本较低并且可以用于同步和异步系统。
发明内容
描述了用于提供可编程参考电压调节器的技术。在一个示例中，一种在接收器中执行眼扫描的方法包括：基于采样时钟从输入到接收器的模拟信号生成数字样本，该采样时钟基于相位内插器(PI)码相对于参考时钟被相移；基于接收器的多个均衡参数中的第一均衡参数来均衡数字样本；调节多个均衡参数并且基于数字样本执行时钟恢复以生成PI码；以及执行多个周期的以下操作：锁定多个均衡参数，在时钟恢复中暂停相位检测，偏移PI码，收集接收器的输出，在时钟恢复中恢复相位检测，以及解锁均衡参数以执行眼扫描。
可选地，执行时钟恢复的步骤可以包括：基于数字样本执行相位检测以生成相位误差信号，以及通过数字环路滤波器对相位误差信号进行滤波以生成PI码。
可选地，暂停相位检测的步骤可以包括将相位检测器的输出与数字环路滤波器的输入断开，相位检测器被配置为执行相位检测。
可选地，偏移PI码的步骤可以包括将所选择的量添加到数字环路滤波器的输出以生成PI码。
可选地，所选择的量可以在多个周期之上改变。
可选地，在多个周期期间收集的接收器的输出可以从经均衡的数字样本来获得。
可选地，在多个周期期间收集的接收器的输出可以从在其均衡之前生成的数字样本来获得。
可选地，可以执行多个周期，直到PI码已经被更新以覆盖模拟信号的至少一个单位间隔(UI)。
在另一示例中，一种接收器包括：被配置为接收模拟信号的前端；被配置为基于采样时钟从模拟信号生成数字样本的模数转换器(ADC)电路；被配置为基于多个均衡参数中的第一均衡参数来均衡数字样本的数字信号处理器(DSP)；被配置为基于数字样本执行时钟恢复以生成相位内插器(PI)码的时钟恢复电路；被配置为基于PI码生成采样时钟的PI；被配置为对多个均衡参数进行自适应的自适应电路；被配置为控制多个周期的以下操作的眼扫描电路：锁定多个均衡参数，在时钟恢复电路的时钟恢复中暂停相位检测，偏移PI码，收集数字样本，在时钟恢复电路的时钟恢复中恢复相位检测，以及解锁均衡参数。
可选地，时钟恢复电路可以包括：被配置为基于数字样本执行相位检测以生成相位误差信号的相位检测器；以及被配置为对相位误差信号进行滤波以生成PI码的数字环路滤波器。
可选地，眼扫描电路可以被配置为通过将相位检测器的输出与数字环路滤波器的输入断开来暂停相位检测。
可选地，眼扫描电路可以被配置为通过将所选择的量添加到数字环路滤波器的输出以生成PI码来偏移PI码。
可选地，所选择的量可以在多个周期之上改变。
可选地，在多个周期期间收集的数字样本可以从均衡器来获得。
可选地，在多个周期期间收集的数字样本可以从ADC电路来获得。
可选地，眼扫描电路可以被配置为执行多个周期，直到PI码已经被更新以覆盖模拟信号的至少一个单位间隔(UI)。
在另一示例中，一种集成电路(IC)包括：被配置为接收模拟信号的前端；耦合到前端的模数转换器(ADC)电路；耦合到ADC电路的均衡器；耦合到均衡器的自适应电路；耦合到均衡器的时钟恢复电路，时钟恢复电路包括耦合到数字环路滤波器的相位检测器；耦合到时钟恢复电路和ADC电路的相位内插器(PI)，PI从数字环路滤波器接收PI码；以及被配置为控制多个周期的以下操作的眼扫描电路：锁定多个均衡参数，将相位检测器与数字环路滤波器断开，偏移PI码，收集ADC或均衡器的输出，将相位检测器重新连接到数字环路滤波器，以及解锁多个均衡参数。
可选地，眼扫描电路可以被配置为通过将所选择的量添加到数字环路滤波器的输出以生成PI码来偏移PI码。
可选地，所选择的量可以在多个周期之上改变。
可选地，可以执行多个周期，直到PI码已经被更新以覆盖模拟信号的至少一个单位间隔(UI)。
参考以下详细描述可以理解这些和其他方面。
附图说明
为了详细地理解上述特征，可以通过参考示例实现来获得上面简要概述的更具体的描述，其中一些示例实现在附图中示出。然而，应当注意，附图仅示出了典型的示例实现，并且因此不应当被视为限制其范围。
图1是描绘串行通信系统的示例的框图。
图2是描绘根据示例的接收器的框图。
图3是描绘根据示例的时钟恢复和眼扫描电路的框图。
图4是描绘根据示例的在接收器中执行眼扫描的方法的流程图。
图5示出了二进制不归零(NRZ)信号的示例眼图。
图6示出了其中可以采用本文中描述的串行化器-并行化器的示例的现场可编程门阵列(FPGA)的架构。
为了便于理解，在可能的情况下，使用相同的附图标记来表示附图中共有的相同元件。预期一个示例的要素可以有益地并入其他示例中。
具体实施方式
在下文中参考附图描述各种特征。应当注意，附图可以或可以不按比例绘制，并且在所有附图中具有相似结构或功能的元件由相同的附图标记表示。应当注意，附图仅旨在便于描述特征。它们并非旨在作为对所要求保护的发明的详尽描述，或作为对所要求保护的发明的范围的限制。另外，图示的示例不需要具有所示的所有方面或优点。结合特定示例描述的方面或优点不必限于该示例，并且可以在任何其他示例中实践，即使未如此示出或未如此明确地描述。
图1是描绘串行通信系统100的示例的框图。串行通信系统100包括通过传输介质160耦合到接收器126的发射器112。发射器112可以是串行化器-并行化器(SerDes)116的一部分。接收器126可以是SerDes 122的一部分。传输介质160包括发射器112与接收器126之间的电路径，并且可以包括印刷电路板(PCB)迹线、过孔、电缆、连接器、去耦电容器等。为清楚起见，省略了SerDes 116的接收器和SerDes 122的发射器。在一些示例中，SerDes 116可以布置在集成电路(IC)110中，并且SerDes 122可以布置在IC 120中。
发射器112使用数字基带调制技术将串行数据驱动到传输介质160上。通常，串行数据被分成符号。发射器112将每个符号转换为被映射到符号的模拟电压。发射器112将从每个符号生成的模拟电压耦合到传输介质160。在一些示例中，发射器112使用二进制不归零(NRZ)调制方案。在二进制NRZ中，符号是串行数据的一位，并且两个模拟电压用于表示每个位。在其他示例中，发射器使用多级数字基带调制技术，诸如脉冲幅度调制(PAM)，其中符号包括串行数据的多个位，并且使用多于两个模拟电压来表示每个位。
接收器126总体上包括模数转换器(ADC)电路104和眼扫描电路106。接收器126的示例结构在下面参考图2进一步描述。接收器126从传输介质160接收模拟信号。ADC电路104从模拟信号生成数字信号。如本文中使用的，数字信号是k位代码的序列，其中k是正整数。k位代码可以称为数字样本。每秒的代码数是数据速率(也称为采样率)。数字信号也可以在概念上被视为离散时间离散幅度的信号，其中信号在每个离散时间的幅度选自从2k个离散值。
接收器126处理由ADC电路104输出的数字样本以恢复由发射器112生成的符号。接收器126可以将恢复的符号提供给SerDes 122中的物理编码子层(PCS)电路128，以用于解码和进一步处理。眼扫描电路106被配置为控制接收器126执行眼扫描。如下面进一步描述的，眼扫描电路106实现可以在同步和异步系统中使用的破坏性眼扫描。眼扫描电路106控制接收器126生成眼扫描数据，该眼扫描数据可以被传输到其他电路(未示出)以进行处理(例如，检查接收信号的质量)。例如，眼扫描数据可以被传输到计算机等，以进行接收信号的数据眼的可视化。
图2是描绘根据示例的接收器126的框图。接收器126包括前端202、ADC电路104、数字信号处理器(DSP)204、自适应电路205、时钟恢复电路206、相位内插器(PI)208、时钟发生器210和眼扫描电路106。前端202的输入耦合到传输介质160。前端202的输出耦合到ADC电路104的一个输入。ADC电路104的输出耦合到DSP 204的输入。DSP 204的输出耦合到时钟恢复电路206的输入。时钟恢复电路206的输出耦合到PI 208的一个输入。时钟发生器210的输出耦合到PI 208的另一输入。PI 208的输出耦合到ADC电路104的另一输入。
在操作中，前端202从传输介质160接收模拟信号。在一个示例中，前端202包括自动增益控制(AGC)电路212和连续时间线性均衡器(CTLE)214。AGC电路212基于由自适应电路205提供的增益调节信号来调节从传输介质160接收的模拟信号的增益。CTLE 214从AGC电路212接收经增益调节的模拟信号。CTLE 214作为高通滤波器进行操作以补偿传输介质160的低通特性。CTLE 214的频率响应的峰值可以基于由自适应电路205提供的CTLE调节信号来调节。在另一示例中，CTLE电路214可以在AGC电路212之前。
ADC电路104从前端202接收模拟信号。ADC电路104从模拟信号生成数字信号。ADC电路104可以包括一个或多个ADC 216。ADC电路104基于由PI 208输出的采样时钟来生成数字样本。在一个示例中，ADC电路104包括多个ADC 216，每个ADC 216基于采样时钟的不同相位(例如，时间交错的ADC电路)来进行操作。
DSP 204从ADC电路104接收数字样本。在一个示例中，DSP 204包括前馈均衡器(FFE)218和判决反馈均衡器(DFE)220。FFE 218将前馈均衡应用于数字样本，并且DFE 220将判决反馈均衡应用于数字样本。FFE 218和DFE 220均包括由自适应电路205使用诸如最小均方(LMS)等自适应算法调节的抽头。
时钟恢复电路206从DSP 204接收数字样本。时钟恢复电路206执行相位检测过程以检测来自数字样本的相位误差。时钟恢复电路206对相位误差进行滤波并且生成用于控制PI 208的PI码。PI 208从时钟发生器210接收参考时钟信号，并且基于由时钟恢复电路206输出的PI码来调节参考时钟信号的相位。时钟发生器210可以是提供参考时钟的锁相环(PLL)等。PI 208输出ADC电路104的采样时钟。在数据恢复模式期间，包括ADC电路104、DSP204、时钟恢复电路206和PI 208的环路进行操作，以调节采样时钟使得ADC电路104在数据眼的中心处或附近进行采样。
眼扫描电路106耦合到时钟恢复电路206。眼扫描电路106也可以耦合到自适应电路205和PCS电路128。眼扫描电路106在数据恢复模式和眼扫描模式之间设置时钟恢复电路206的模式。当处于数据恢复模式时，时钟恢复电路206如上所述操作，以便调节采样时钟，使得ADC电路104在数据眼的中心处或附近进行采样以接收数据。当处于眼扫描模式时，时钟恢复电路206操作以调节采样时钟，使得ADC电路104在数据眼上的各个点处进行采样。在眼扫描模式期间，接收器126的输出提供眼扫描数据。
图3是描绘根据示例的时钟恢复和眼扫描电路的框图。时钟恢复电路206包括相位检测器302和数字环路滤波器330。眼扫描电路106包括控制电路316、多路复用器304和多路复用器326。相位检测器302的输入耦合到DSP 204的输出。相位检测器302的输出通过多路复用器304耦合到数字环路滤波器330。数字环路滤波器330的输出提供PI码，该PI码耦合到PI 208的输入。PI 208的输出提供采样时钟，如上所述。
在一个示例中，数字环路滤波器330包括第一增益电路306、第二增益电路308、第一加法器310、延迟元件312、第二加法器318、第三加法器320、延迟元件322和第四加法器324。第一增益电路306实现相位路径327。第二增益电路308、第一加法器310和延迟元件312实现频率路径328。第一增益电路306和第二增益电路308的输入耦合到多路复用器304的输出。第一增益电路306的输出耦合到第二加法器318的输入。第二增益电路308的输出耦合到第一加法器310的输入。第一加法器310的输出耦合到延迟元件312的输入。延迟元件312的输出耦合到第一加法器310的另一输入和第二加法器318的另一输入。第二加法器318的输出耦合到第三加法器320的输入。第三加法器320的输出耦合到延迟元件322的输入。延迟元件322的输出耦合到第三加法器320的另一输入和第四加法器324的输入。第四加法器324的输出耦合到PI 208的输入。第四加法器324的另一输入耦合到多路复用器326的输出。多路复用器304、326的控制输入耦合到控制电路316的输出。多路复用器326的输入耦合到控制电路316的输出。多路复用器304和326的其他输入被耦合以接收数字零值。
在操作中，相位检测器302基于由DSP 204输出的数字样本来生成相位误差。相位误差信号是数字信号。在数据恢复模式中，控制电路316控制多路复用器304将相位检测器302的输出耦合到相位路径327和频率路径328。第一增益电路306将相位增益(Gp)施加到相位误差信号。例如，第一增益电路306可以实现左移操作以施加相位增益。第二增益电路308将频率增益(Gf)施加到相位误差信号。例如，第二增益电路308可以实现左移操作以施加频率增益。第二增益电路308的输出由第一加法器310和延迟元件312积分。频率路径328的积分输出通过第二加法器318与相位路径327的输出相加。第二加法器318的输出通过第三加法器320和延迟元件322积分。积分输出通过第四加法器324与多路复用器326的输出相加。在数据恢复模式下，控制电路316控制多路复用器326将数字零值耦合到第四加法器324。因此，在数据恢复模式下，延迟元件322的输出是提供给PI 208的PI码。
在眼扫描模式下，控制电路316控制多路复用器304选择数字零输入。因此，相位检测器302与相位路径327和频率路径328断开，并且相位检测被暂停。此外，控制电路316控制多路复用器326选择PI码偏移(dn)而不是数字零值。PI码偏移由控制电路316生成。在眼扫描模式下，第四加法器324将PI码偏移与延迟元件322的输出相加，以生成用于PI 208的PI码。以这种方式，在眼扫描模式的每个周期期间，控制电路316可以将由数字环路滤波器330生成的PI码偏移不同的量。控制电路316可以基于来自自适应电路205和/或PCS电路128的数据来选择眼扫描模式，如下面进一步讨论的。控制电路316还可以向自适应电路205输出控制信号，如下面进一步讨论的。
图4是描绘根据示例的在接收器中执行眼扫描的方法400的流程图。方法400可以由上述SerDes 122执行。方法400开始于步骤402，其中控制电路316选择要在眼扫描模式期间使用的针对PI码的初始偏移(例如，控制电路316选择dn的值)。
在步骤404，控制电路316实现数据恢复模式，其中均衡自适应和时钟数据恢复在一段时间内自由运行。在一个示例中，实现数据恢复模式，直到恢复数据中的误差低于阈值和/或直到均衡参数已经稳定在阈值内。均衡参数包括FFE 218和DFE 220的抽头。均衡参数还可以包括AGC和CTLE调节参数。如上所述，均衡参数由自适应电路205调节。控制电路316可以监测均衡参数或者可以从自适应电路205接收指示均衡参数是否已经稳定在阈值内的信号。控制电路316还可以从PCS电路128接收指示恢复数据中的误差低于阈值的信号。
在步骤406，控制电路316控制自适应电路205锁定均衡参数并且启动眼扫描模式。在步骤408，控制电路316暂停时钟恢复电路206中的相位检测。具体地，控制电路316控制多路复用器304将相位检测器302与数字环路滤波器330的相位路径327和频率路径328断开。数字环路滤波器330根据其中的积分路径继续更新PI码。因此，时钟恢复电路206在眼扫描模式期间仍然跟踪接收器126与发射器112之间的DC频率偏移。
在步骤410，控制电路316将所选择的偏移添加到PI码。具体地，控制电路316控制多路复用器326选择PI码偏移dn，PI码偏移dn被添加到数字环路滤波器330的输出。在步骤412，PCS电路128收集由接收器126在眼扫描模式期间生成的一组数字样本。控制电路316可以在x个样本的持续时间内实现眼扫描模式。在一个示例中，持续时间x被选择为使得在该时间期间，相位漂移小于眼扫描步长(dp)。只要残余频率偏移(rfo)乘以x小于dp，即rfo*x<dp，这等于x<dp/rfo，这一点就可以得到保证。
在步骤414，控制电路316在时钟恢复电路206中恢复相位检测并且解锁均衡参数。具体地，控制电路316控制多路复用器304选择相位检测器302的输出，并且控制多路复用器326选择数字零输入，使得由数字环路滤波器330输出的PI码不偏移。控制电路316发信号通知自适应电路，以解锁均衡参数并且恢复自适应过程。
在步骤416，控制电路316确定是否已经有足够的眼扫描周期。控制电路316可以利用不同的PI码偏移来实现眼扫描模式，以覆盖整个单位间隔(UI)或预定数目的UI。如果需要更多眼扫描周期，则方法400前进到步骤418，其中控制电路316针对PI码选择另一偏移。方法400返回到步骤404并且重复。如果不再需要眼扫描周期，则方法400前进到步骤420。
在步骤420，PCS电路128确定是否已经接收到足够的眼扫描数据。如果是，则方法400前进到步骤422，其中在眼扫描周期期间收集的数字样本被输出，以重构数据眼。如果没有足够的数字样本用于统计地重构眼，则方法400可以返回到步骤402并且重复。
在一个示例中，在步骤412，PCS电路128在眼扫描周期期间收集由DSP 204输出的经均衡的数字样本。在另一示例中，在步骤412，PCS电路128收集由ADC电路104输出的数字样本。在眼扫描周期期间从ADC电路104接收的数字样本可以使用锁定的均衡参数值进行后处理，以获得眼扫描数据。
图5示出了二进制NRZ信号的示例眼图500。眼图500由在上述眼扫描周期期间收集的各种数字样本形成。眼图500示出了UI 502的数据眼图。在每个眼扫描周期期间，PI码被偏移以跨表示时间的轴504扫描。轴506表示幅度。由于接收器是基于ADC的，所以所收集的数字样本可以包括足够的分辨率，使得跨轴504不需要扫描。虽然该示例示出了二进制NRZ信号，但是也可以使用上述技术形成用于多级PAM信号等的眼图。
上述SerDes 122可以在诸如现场可编程门阵列(FPGA)或类似类型的可编程电路等集成电路中实现。图6示出了FPGA 600的架构，该架构包括大量不同的可编程瓦片，包括多吉比特收发器(“MGT”)1、可配置逻辑块(“CLB”)2、随机存取存储器块(“BRAM”)3、输入/输出块(“IOB”)4、配置和时钟逻辑(“CONFIG/CLOCKS”)5、数字信号处理块(“DSP”)6、专用输入/输出块(“I/O”)7(例如，配置端口和时钟端口)、以及其他可编程逻辑8，诸如数字时钟管理器、模数转换器、系统监测逻辑等。一些FPGA还包括专用处理器块(“PROC”)10。FPGA 600可以包括上述SerDes 122的一个或多个实例。
在一些FPGA中，每个可编程瓦片可以包括具有与同一瓦片内的可编程逻辑元件的输入和输出端子20的连接的至少一个可编程互连元件(“INT”)11，如图1顶部处包括的示例所示。每个可编程互连元件11还可以包括用于互连同一瓦片或其他瓦片中的相邻可编程互连元件的分段22的连接。每个可编程互连元件11还可以包括用于互连逻辑块(未示出)之间的通用路由资源的分段24的连接。通用路由资源可以包括包含互连分段(例如，互连分段24)的轨道的逻辑块(未示出)与用于连接互连分段的开关块(未示出)之间的路由通道。通用路由资源的互连分段(例如，互连分段24)可以跨越一个或多个逻辑块。可编程互连元件11与通用路由资源一起实现用于所示FPGA的可编程互连结构(“可编程互连”)。
在示例实现中，CLB 2可以包括可以被编程为实现用户逻辑加上单个可编程互连元件(“INT”)11的可配置逻辑元件(“CLE”)12。除了一个或多个可编程互连元件之外，BRAM3还可以包括BRAM逻辑元件(“BRL”)13。通常，瓦片中包括的互连元件的数目取决于瓦片的高度。在图示的示例中，BRAM瓦片与五个CLB具有相同的高度，但是也可以使用其他数目(例如，四个)。除了适当数目的可编程互连元件之外，DSP瓦片6还可以包括DSP逻辑元件(“DSPL”)14。除了可编程互连元件11的一个实例之外，IOB 4还可以包括例如输入/输出逻辑元件(“IOL”)15的两个实例。如本领域技术人员将清楚的，连接到例如I/O逻辑元件15的实际的I/O焊盘通常不限于输入/输出逻辑元件15的区域。
在图示的示例中，靠近管芯中央的水平区域(如图6所示)用于配置、时钟和其他控制逻辑。从该水平区域或列延伸的竖直列9用于跨FPGA的宽度分布时钟和配置信号。
利用图6所示架构的一些FPGA包括附加的逻辑块，这些逻辑块会破坏构成FPGA的大部分的常规柱状结构。附加逻辑块可以是可编程块和/或专用逻辑。例如，处理器块10跨越几列CLB和BRAM。处理器块10可以是从单个微处理器到微处理器、存储器控制器、外围设备等的完整可编程处理系统的各种部件。
注意，图6旨在仅示出示例性FPGA架构。例如，图6顶部处包括的一行中的逻辑块的数目、行的相对宽度、行的数目和顺序、行中包括的逻辑块的类型、逻辑块的相对大小以及互连/逻辑实现纯粹是示例性的。例如，在实际FPGA中，CLB出现的地方通常包括多于一个相邻行的CLB，以便于用户逻辑的有效实现，但是相邻CLB行的数目随FPGA的总体大小而变化。
虽然前述内容涉及特定示例，但是可以在不脱离其基本范围的情况下设计其他和另外的示例，并且本发明的范围由所附权利要求确定。

Claims (13)

1.一种在接收器中执行眼扫描的方法，包括：
基于采样时钟从被输入到所述接收器的模拟信号生成数字样本，所述采样时钟基于相位内插器码相对于参考时钟被相移；
基于所述接收器的多个均衡参数中的第一均衡参数来均衡所述数字样本；
对所述多个均衡参数进行自适应并且基于所述数字样本执行时钟恢复以生成所述相位内插器码；
执行多个周期的以下操作：锁定所述多个均衡参数，在所述时钟恢复中暂停相位检测，跨所述多个周期将所述相位内插器码偏移不同量，收集所述接收器的输出，在所述时钟恢复中恢复所述相位检测，以及解锁所述均衡参数以执行所述眼扫描。
2.根据权利要求1所述的方法，其中执行所述时钟恢复的步骤包括：
基于所述数字样本执行所述相位检测，以生成相位误差信号；
通过数字环路滤波器对所述相位误差信号进行滤波，以生成所述相位内插器码。
3.根据权利要求2所述的方法，其中暂停所述相位检测的步骤包括：
将相位检测器的输出与所述数字环路滤波器的输入断开，所述相位检测器被配置为执行所述相位检测。
4.根据权利要求2所述的方法，其中偏移所述相位内插器码的步骤包括：
针对所述多个周期中的每个周期，将所选择的量添加到所述数字环路滤波器的输出，以生成所述相位内插器码。
5.根据权利要求1至4中任一项所述的方法，其中在所述多个周期期间收集的所述接收器的输出是从经均衡的数字样本获得的。
6.根据权利要求1至4中任一项所述的方法，其中在所述多个周期期间收集的所述接收器的输出是从在所述数字样本的均衡之前生成的所述数字样本获得的。
7.根据权利要求1至4中任一项所述的方法，其中执行所述多个周期，直到所述相位内插器码已经被更新以覆盖所述模拟信号的至少一个单位间隔(UI)。
8.一种接收器，包括：
前端，被配置为接收模拟信号；
模数转换器电路，被配置为基于采样时钟从所述模拟信号生成数字样本；
数字信号处理器，被配置为基于多个均衡参数中的第一均衡参数来均衡所述数字样本；
时钟恢复电路，被配置为基于所述数字样本执行时钟恢复以生成相位内插器码；
相位内插器，被配置为基于所述相位内插器码生成所述采样时钟；
自适应电路，被配置为对所述多个均衡参数进行自适应；以及
眼扫描电路，被配置为控制多个周期的以下操作：锁定所述多个均衡参数，在所述时钟恢复电路的时钟恢复中暂停相位检测，跨所述多个周期将所述相位内插器码偏移不同量，收集所述数字样本，在所述时钟恢复电路的时钟恢复中恢复所述相位检测，以及解锁所述均衡参数。
9.根据权利要求8所述的接收器，其中所述时钟恢复电路包括：
相位检测器，被配置为基于所述数字样本执行所述相位检测，以生成相位误差信号；以及
数字环路滤波器，被配置为对所述相位误差信号进行滤波，以生成所述相位内插器码。
10.根据权利要求9所述的接收器，其中所述眼扫描电路被配置为通过将所述相位检测器的输出与所述数字环路滤波器的输入断开来暂停所述相位检测。
11.根据权利要求9所述的接收器，其中所述眼扫描电路被配置为：针对所述多个周期中的每个周期，通过将所选择的量添加到所述数字环路滤波器的输出以生成所述相位内插器码来偏移所述相位内插器码。
12.根据权利要求8至11中任一项所述的接收器，其中在所述多个周期期间收集的所述数字样本是从所述数字信号处理器或从所述模数转换器电路获得的。
13.根据权利要求8至11中任一项所述的接收器，其中所述眼扫描电路被配置为执行所述多个周期，直到所述相位内插器码已经被更新以覆盖所述模拟信号的至少一个单位间隔(UI)。
CN201780065836.1A 2016-10-25 2017-09-13 用于基于adc的接收器的内置眼扫描 Active CN109863412B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/333,505 US9800438B1 (en) 2016-10-25 2016-10-25 Built-in eye scan for ADC-based receiver
US15/333,505 2016-10-25
PCT/US2017/051379 WO2018080652A1 (en) 2016-10-25 2017-09-13 Built-in eye scan for adc-based receiver

Publications (2)

Publication Number Publication Date
CN109863412A CN109863412A (zh) 2019-06-07
CN109863412B true CN109863412B (zh) 2021-06-29

Family

ID=59982488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780065836.1A Active CN109863412B (zh) 2016-10-25 2017-09-13 用于基于adc的接收器的内置眼扫描

Country Status (6)

Country Link
US (1) US9800438B1 (zh)
EP (1) EP3500867B1 (zh)
JP (1) JP7168559B2 (zh)
KR (1) KR102361239B1 (zh)
CN (1) CN109863412B (zh)
WO (1) WO2018080652A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651949B1 (en) * 2018-11-19 2020-05-12 Hewlett Packard Enterprise Development Lp Calibration for an optical communications link
US10749661B1 (en) * 2018-12-19 2020-08-18 Marvell International Ltd. ADC-based SerDes with sub-sampled ADC for eye monitoring
TWI693811B (zh) * 2018-12-19 2020-05-11 國立交通大學 多位準脈衝振幅調變接收裝置
US10547475B1 (en) * 2019-02-22 2020-01-28 Cadence Design Systems, Inc. System and method for measurement and adaptation of pulse response cursors to non zero values
JP7542061B2 (ja) 2019-09-19 2024-08-29 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド イコライザ設定を適合させるためのｉｓｉまたはｑ計算の使用
FR3101218B1 (fr) 2019-09-23 2022-07-01 Macom Tech Solutions Holdings Inc Adaptation d’égaliseur sur la base de mesures de dispositif de surveillance de l’œil
WO2021076800A1 (en) 2019-10-15 2021-04-22 Macom Technology Solutions Holdings, Inc. Finding the eye center with a low-power eye monitor using a 3-dimensional algorithm
US11240073B2 (en) * 2019-10-31 2022-02-01 Oracle International Corporation Adapative receiver with pre-cursor cancelation
US11575437B2 (en) 2020-01-10 2023-02-07 Macom Technology Solutions Holdings, Inc. Optimal equalization partitioning
CN115191090B (zh) 2020-01-10 2024-06-14 Macom技术解决方案控股公司 最佳均衡划分
US11038602B1 (en) 2020-02-05 2021-06-15 Credo Technology Group Limited On-chip jitter evaluation for SerDes
US11258641B2 (en) 2020-03-04 2022-02-22 Rambus Inc. CTLE adaptation based on statistical analysis
US10992501B1 (en) * 2020-03-31 2021-04-27 Credo Technology Group Limited Eye monitor for parallelized digital equalizers
US11095487B1 (en) * 2020-04-16 2021-08-17 International Business Machines Corporation Operating a wireline receiver with a tunable timing characteristic
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
US10892763B1 (en) * 2020-05-14 2021-01-12 Credo Technology Group Limited Second-order clock recovery using three feedback paths
US11177986B1 (en) * 2020-11-24 2021-11-16 Texas Instruments Incorporated Lane adaptation in high-speed serial links
CN114765463A (zh) * 2020-12-30 2022-07-19 晶晨半导体(上海)股份有限公司 接收机和数据传输系统
US11070351B1 (en) * 2020-12-31 2021-07-20 Faraday Technology Corp. Controller and method for data communication
US11115251B1 (en) * 2021-01-22 2021-09-07 Litrinium, Inc. PAM4 equalization DSM
US11616529B2 (en) 2021-02-12 2023-03-28 Macom Technology Solutions Holdings, Inc. Adaptive cable equalizer
CN113992484B (zh) * 2021-10-19 2024-08-13 中国人民解放军国防科技大学 SerDes收发机
US11979263B2 (en) * 2022-03-03 2024-05-07 Samsung Electronics Co., Ltd. Method and wire-line transceiver for performing serial loop back test
CN116776803B (zh) * 2023-08-25 2023-11-17 牛芯半导体(深圳)有限公司 高速串行接口的自适应均衡算法的仿真验证方法及系统

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970093A (en) * 1996-01-23 1999-10-19 Tiernan Communications, Inc. Fractionally-spaced adaptively-equalized self-recovering digital receiver for amplitude-Phase modulated signals
WO2001084724A2 (en) * 2000-04-28 2001-11-08 Broadcom Corporation Methods and systems for adaptive receiver equalization
US7245638B2 (en) * 2000-07-21 2007-07-17 Broadcom Corporation Methods and systems for DSP-based receivers
GB0031439D0 (en) * 2000-12-22 2001-02-07 Koninkl Philips Electronics Nv Method and apparatus for data reproduction
JP4672194B2 (ja) * 2001-06-22 2011-04-20 富士通株式会社 受信回路
JP3856101B2 (ja) 2001-09-03 2006-12-13 日本電気株式会社 受信波形整形機能を有する光受信装置
DE10249492A1 (de) * 2002-10-24 2004-05-13 Micronas Gmbh Verfahren und Schaltung zur Erzeugung eines Hilfssymbols zum Einregeln eines QAM-Demodulators
US7180963B2 (en) * 2002-11-25 2007-02-20 Ali Corporation Digital receiver capable of processing modulated signals at various data rates
CN1820424A (zh) * 2003-06-02 2006-08-16 高通股份有限公司 带有混合均衡器和rake接收机的接收设备以及相应的接收方法
US7295644B1 (en) * 2003-07-14 2007-11-13 Marvell International Ltd. Apparatus for clock data recovery
JP4172406B2 (ja) * 2004-03-17 2008-10-29 日本ビクター株式会社 再生装置
CA2560729A1 (en) * 2004-04-09 2005-10-27 Micronas Semiconductors, Inc. Apparatus for and method of developing equalized values from samples of a signal received from a channel
US7349509B2 (en) * 2004-04-21 2008-03-25 Kawasaki Lsi U.S.A., Inc. Multi rate clock data recovery based on multi sampling technique
GB0413142D0 (en) * 2004-06-12 2004-07-14 Texas Instruments Ltd Improvements in, or relating to testing
US8050373B2 (en) * 2004-06-28 2011-11-01 Broadcom Corporation Phase interpolator based transmission clock control
KR100795724B1 (ko) * 2005-08-24 2008-01-17 삼성전자주식회사 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
US7724857B2 (en) * 2006-03-15 2010-05-25 Agere Systems Inc. Method and apparatus for improving linearity in clock and data recovery systems
KR101300659B1 (ko) * 2007-01-19 2013-08-30 삼성전자주식회사 등화기를 갖는 수신기 및 그것의 등화방법
JP5174493B2 (ja) 2008-03-06 2013-04-03 株式会社日立製作所 半導体集積回路装置及びアイ開口マージン評価方法
US8374231B2 (en) * 2008-04-30 2013-02-12 Tektronix, Inc. Equalization simulator with training sequence detection for an oscilloscope
US8848774B2 (en) * 2008-08-19 2014-09-30 Lsi Corporation Adaptation of a linear equalizer using a virtual decision feedback equalizer (VDFE)
JP5223627B2 (ja) * 2008-11-27 2013-06-26 富士通株式会社 データ復元回路、データ復元方法、及びデータ受信装置
US8472513B2 (en) * 2009-01-14 2013-06-25 Lsi Corporation TX back channel adaptation algorithm
US8395446B1 (en) * 2009-01-31 2013-03-12 Xilinx, Inc. Dual-mode amplifier
US8243782B2 (en) * 2009-06-29 2012-08-14 Lsi Corporation Statistically-adapted receiver and transmitter equalization
US8559580B2 (en) * 2009-06-30 2013-10-15 Lsi Corporation Asynchronous calibration for eye diagram generation
JP5483082B2 (ja) * 2010-01-06 2014-05-07 ソニー株式会社 受信装置及び方法、プログラム、並びに受信システム
US8396110B1 (en) * 2010-12-03 2013-03-12 Xilinx, Inc. Combined decision feedback and linear equalization
US8855186B2 (en) * 2011-03-08 2014-10-07 Tektronix, Inc. Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
US9191245B2 (en) * 2011-03-08 2015-11-17 Tektronix, Inc. Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
US8605847B2 (en) * 2011-03-09 2013-12-10 Lsi Corporation Receiver training with cycle slip detection and correction
US8917803B1 (en) * 2011-05-03 2014-12-23 Xilinx, Inc. Circuits and methods for characterizing a receiver of a communication signal
JP5831225B2 (ja) * 2011-12-28 2015-12-09 富士通株式会社 Ｃｄｒ回路、受信回路、及び、電子装置
US8855179B1 (en) * 2012-05-24 2014-10-07 Pmc-Sierra Us, Inc. Measuring impairments of digitized signals in data and timing recovery circuits
US8958504B2 (en) * 2012-09-07 2015-02-17 Texas Instruments Incorporated Carrier recovery in amplitude and phase modulated systems
US8995514B1 (en) * 2012-09-28 2015-03-31 Xilinx, Inc. Methods of and circuits for analyzing a phase of a clock signal for receiving data
US9397868B1 (en) * 2012-12-11 2016-07-19 Rambus Inc. Split-path equalizer and related methods, devices and systems
JP5991181B2 (ja) 2012-12-12 2016-09-14 富士通株式会社 受信回路
US8989329B2 (en) * 2013-03-15 2015-03-24 Intel Corporation Eye width measurement and margining in communication systems
JP6032080B2 (ja) * 2013-03-22 2016-11-24 富士通株式会社 受信回路及び受信回路の制御方法
US8923380B1 (en) * 2013-10-14 2014-12-30 Xilinx, Inc. Data pattern bias detection
US9378174B2 (en) * 2013-11-04 2016-06-28 Xilinx, Inc. SERDES receiver oversampling rate
KR101786543B1 (ko) * 2013-12-13 2017-10-18 인텔 코포레이션 오프셋 에지 샘플러들을 갖는 데이터 수신기 회로
US9325489B2 (en) * 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
US9160582B1 (en) * 2014-03-31 2015-10-13 Cadence Design Systems, Inc. System and method for phase recovery with selective mitigation of timing corruption due to digital receiver equalization
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
US9178552B1 (en) * 2014-11-19 2015-11-03 Xilinx, Inc. Channel adaptive receiver switchable from a digital-based receiver mode to an analog-based receiver mode
US9237041B1 (en) * 2015-01-21 2016-01-12 Xilinx, Inc. Data reception with feedback equalization for high and low data rates
US9755819B2 (en) * 2015-07-01 2017-09-05 Rambus Inc. Phase calibration of clock signals
US9379880B1 (en) * 2015-07-09 2016-06-28 Xilinx, Inc. Clock recovery circuit
US9673847B1 (en) * 2015-11-25 2017-06-06 Analog Devices, Inc. Apparatus and methods for transceiver calibration
US9559880B1 (en) * 2016-03-04 2017-01-31 Inphi Corporation Eye modulation for pulse-amplitude modulation communication systems

Also Published As

Publication number Publication date
EP3500867B1 (en) 2020-04-29
CN109863412A (zh) 2019-06-07
JP2019536321A (ja) 2019-12-12
JP7168559B2 (ja) 2022-11-09
KR20190071784A (ko) 2019-06-24
WO2018080652A1 (en) 2018-05-03
EP3500867A1 (en) 2019-06-26
KR102361239B1 (ko) 2022-02-09
US9800438B1 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
CN109863412B (zh) 用于基于adc的接收器的内置眼扫描
US9960902B1 (en) Temporal change in data-crossing clock phase difference to resolve meta-stability in a clock and data recovery circuit
CN106470177B (zh) 用dfe进行偏移的cdr装置、接收器和方法
US9882703B1 (en) Resolving meta-stability in a clock and data recovery circuit
US9313017B1 (en) Baud-rate CDR circuit and method for low power applications
US9413524B1 (en) Dynamic gain clock data recovery in a receiver
EP3602791B1 (en) Adc based receiver
US9438409B1 (en) Centering baud-rate CDR sampling phase in a receiver
EP2779550B1 (en) Digital equalizer adaptation using on-die instrument
CN113676309B (zh) 使用三个反馈路径的二阶时钟恢复
US7920621B2 (en) Digital adaptation circuitry and methods for programmable logic devices
US10224937B1 (en) Clock and data recovery circuit having tunable fractional-N phase locked loop
CN114731316B (zh) 支持锁定到眼中心的波特率时钟数据恢复的连续时间线性均衡适配算法
US11469877B1 (en) High bandwidth CDR
US10256968B1 (en) Systems and methods for clock and data recovery
JP2020511073A (ja) 分解能プログラマブルｓａｒ型ａｄｃ
US10038545B1 (en) Systems and methods for clock and data recovery
KR100965767B1 (ko) 클럭 복원 회로를 구비하는 결정 피드백 등화기 및 클럭 복원 방법
KR102618941B1 (ko) 클록 복구 없는 가변 이득 증폭기 및 샘플러 오프셋 캘리브레이션
US9882795B1 (en) Signal loss detector
WO2022056425A1 (en) Data transition tracking for received data
CN110635805B (zh) 用于提供时序恢复的装置和方法
US10291239B1 (en) Delta-sigma modulator having expanded fractional input range
US20140247862A1 (en) Sending and receiving system, method of sending and receiving, and receiving apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant